CN113363248A - 用于改进功率输送的具有专用金属层的emib架构 - Google Patents

用于改进功率输送的具有专用金属层的emib架构 Download PDF

Info

Publication number
CN113363248A
CN113363248A CN202011516250.2A CN202011516250A CN113363248A CN 113363248 A CN113363248 A CN 113363248A CN 202011516250 A CN202011516250 A CN 202011516250A CN 113363248 A CN113363248 A CN 113363248A
Authority
CN
China
Prior art keywords
bridge
layer
routing
die
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011516250.2A
Other languages
English (en)
Inventor
谢建勇
S·沙兰
H-T·陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113363248A publication Critical patent/CN113363248A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4821—Bridge structure with air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5381—Crossover interconnections, e.g. bridge stepovers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本文公开的实施例包括具有桥的电子封装，所述桥包括改进的功率输送架构。在实施例中，桥包括衬底和在衬底之上的布线堆叠。在实施例中，布线堆叠包括第一布线层和第二布线层，其中第一布线层中的各个第一布线层具有第一厚度，并且其中第二布线层具有大于第一厚度的第二厚度。

Description

用于改进功率‎输送的具有专用金属层的EMIB架构
技术领域
本公开的实施例涉及半导体装置，并且更特定地涉及用于改进的功率输送的嵌入式多管芯互连桥（EMIB）架构。
背景技术
使用嵌入式多管芯互连桥（EMIB）架构的封装通过将桥（例如，硅桥）嵌入在封装衬底中来提供单个封装上的异构管芯之间的高密度互连。虽然EMIB架构提供了许多优点，包括每毫米的高IO计数和小面积，但是EMIB架构也为进一步的性能改进留出了空间
用于性能改进的一个此类领域是桥防止从下面接入上覆管芯。如此，功率输送路径需要围绕嵌入式桥通过。在没有直接竖直功率输送路径的情况下，电流被迫沿着封装衬底表面之上的迹线水平行进。这导致较高的电阻和AC电感，尤其是当功率供应不能沿多个边缘被馈送到管芯中时。
一种提议的解决方案是利用穿过桥的穿桥通孔（例如，穿硅通孔（TSV））。虽然提供了直接竖直接入点，但是将TSV添加到桥的制造会增加显著成本。
附图说明
图1A是具有EMIB架构的电子封装的截面图，该EMIB架构依赖于封装表面上的迹线来向管芯供应功率。
图1B是封装衬底的凸起图的平面图，其示出了沿着一对相邻行通过以便输送功率并因而限制凸起布局设计的迹线。
图2A是根据实施例的具有附加布线层的EMIB架构的截面图，所述附加布线层在衬底和信号层之间具有增加的厚度。
图2B是根据实施例的具有附加布线层的EMIB架构的截面图，所述附加布线层在信号层上方具有增加的厚度。
图2C是根据实施例的具有附加布线层的EMIB架构的截面图，所述附加布线层在信号层之间具有增加的厚度。
图2D是根据实施例的具有附加布线层的EMIB架构的截面图，所述附加布线层在信号层上方和下方具有增加的厚度。
图2E是根据实施例的具有分段附加布线层的EMIB架构的截面图，所述分段附加布线层具有增加的厚度。
图3A是根据实施例的具有EMIB架构的电子封装的截面图，所述EMIB架构包括具有用于功率输送的附加布线层的EMIB。
图3B是根据实施例的电子封装的凸起图的平面图，其示出了定位功率凸起的灵活性。
图3C是根据实施例的电容器的截面图，所述电容器被部署在桥中并且所述电容器包括作为电极的接地参考布线层的功率输送布线层。
图3D是根据实施例的具有EMIB架构的电子封装的截面图，所述EMIB架构包括具有用于功率输送的附加布线层的EMIB，其中布线层被分段以提供多个不同的功率轨。
图4是根据实施例的电子系统的截面图，所述电子系统包括具有EMIB架构的电子封装，所述EMIB架构具有用于功率输送的附加布线层。
图5是根据实施例构建的计算装置的示意图。
具体实施方式
本文描述的是根据各种实施例的电子封装，所述电子封装具有用于改进的功率输送的嵌入式多管芯互连桥（EMIB）架构。在以下描述中，将使用本领域技术人员通常采用以向本领域其它技术人员传达其工作的实质的术语来描述说明性实现的各个方面。然而，对于本领域技术人员将明白的是，本发明可以仅利用所描述方面中的一些方面来实践。出于解释的目的，阐述了具体的数字、材料和配置，以便提供对说明性实现的透彻理解。然而，对于本领域技术人员将明白的是，可以在没有这些具体细节的情况下实践本发明。在其它实例中，省略或简化了公知特征，以免使说明性实现难以理解。
各种操作将以最有助于理解本发明的方式依次描述为多个分立操作，然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特定地，这些操作不需要以呈现的顺序来执行。
如上所述，EMIB架构中的功率输送选项的限制是在各种应用中使用这种架构的潜在缺点。在图1A中示出了具有EMIB架构的电子封装100的示例。电子封装100可以包括封装衬底105、第一管芯110和第二管芯115。桥130可以将第一管芯110电耦合至第二管芯115。桥130可以包括衬底131（例如，硅衬底）和布线堆叠132（例如，后道工序（BEOL）堆叠）。布线堆叠132可以包括嵌入在绝缘材料139（例如，SiO2）中的信号布线层134（简称为信号层134）和参考布线层133（简称为参考层）。
由于在第一管芯110和第二管芯115的部分下方存在桥130，所以不存在从下面接入以用于直接从封装衬底105供应功率。此外，功率通常不能沿信号层134分布。这是因为电阻将太高。通常，用作发信号参考层的参考层133可以承载用于IO功率或接地的特定电流。然而，它可能不适合于其它功率轨。例如，信号层134和参考层133通常具有大约2μm的厚度。
在图1A中，单个功率轨被供应给第一管芯110。特定地，从右边缘112（即，背离第二管芯115的边缘）通过穿过封装衬底的通孔108供应功率，并且主要从左边缘111（即，面向第二管芯115的边缘）通过封装衬底105的表面之上的迹线141（其接触封装衬底105的表面上的焊盘107）供应功率。通常，需要从两个边缘供应功率以便减小电压降。结果，仅可支持单个功率轨。也就是说，对于IO PHY，从封装衬底105表面向第一管芯110提供Vdd逻辑功率轨和IO功率轨中的一个。另外，使用封装衬底105上的迹线141来供应功率轨导致较高的电阻和AC电感。
除了提供次优的电性能之外，在封装衬底105的表面上使用迹线141还限制了突出设计的灵活性。图1B是封装衬底105的平面图，其示出了凸起形成区域中的焊盘107的一部分。如图所示，为了提供连续的迹线141，取决于凸起间距，用于功率轨的焊盘107需要位于相邻行中。在一些实施例中，单个行可能足以提供连续迹线141。由于用于向第一管芯110供应功率轨的焊盘107需要与至少一个其它功率焊盘107相邻以便提供连续的迹线141，所以设计灵活性受到限制。
因此，本文公开的实施例包括具有改进的功率输送的EMIB架构。特定地，本文公开的实施例可以包括布线堆叠中的附加布线层。附加布线层可以是用于向电子封装的管芯提供一个或多个功率轨的专用层。在实施例中，附加布线层可以具有大于布线堆叠的其它布线层（例如，信号层和参考层）的厚度。如此，降低了功率轨的电阻。在桥内包括功率轨还可以减轻封装衬底的表面上的布线拥塞。如此，多个功率轨（例如，IO功率输送和核心功率输送）都可以被第一管芯接入。
在桥的布线堆叠中使用附加布线层提供了许多益处。在电学上，桥中的厚金属层可以减小DC电阻、电流密度和电压降。这种益处对于具有单侧供应的功率轨尤其显著。这还能够实现对桥上方的IO场的更长核心电路侵蚀。
另一优点是桥中的功率输送布线层减小了AC电感和阻抗。这是由于功率布线层被紧密耦合至桥中的接地平面布线层。桥架构还允许在桥的功率布线层和接地布线层之间实现金属-绝缘体-金属（MIM）电容器。MIM电容器可以跨整个桥来实现，并且用于多于一个功率轨。桥上MIM电容显著改进了EMIB封装的功率完整性，包括电压下降和瞬态噪声。
此外，由于在IO PHY区域中不再需要封装上迹线用于功率输送，所以提高了凸起图设计灵活性。如上所述，当使用常规EMIB功率输送方案向IO和核心区域供应功率和电流时，功率和接地凸起需要被布置在一行或相邻两行中以便进行迹线连接。然而，本文描述的实施例提供了电流馈送功率和接地，其可以由附加布线层从下方直接馈送。如此，功率和接地凸起不再需要彼此相邻。
所提议的架构的附加优点包括改进次优管芯的功率输送性能的能力。例如，在一些架构中，功率轨可以沿着管芯的BEOL堆叠中的金属层通过。不同制造可以提供具有不同厚度的用于功率的金属层。结果，关于功率输送，一些管芯的电阻可能高于其它管芯的电阻。本文所公开的实施例提供了用于功率的并行路径（即，沿着桥中的附加功率布线层），其由于增加的厚度而具有低电阻。因此，对于供应电子封装中所使用的管芯的制造商来说，功率输送性能可能基本上是不可知的。
现在参考图2A，根据实施例，示出了可以在具有EMIB架构的电子封装中使用的桥230的截面图。在实施例中，桥230可以包括衬底231和在衬底231之上的布线堆叠232。衬底231可以是任何合适的材料，例如硅、玻璃、陶瓷等。在实施例中，可以利用BEOL工艺形成布线堆叠232。布线堆叠232有时可被称为BEOL层、布线层、互连层、或本领域中其它常用术语。布线堆叠232可以包括嵌入在绝缘材料239中的多个导电布线层（例如，层233、234和235）。布线层233、234和235的导电材料可以包括例如铜。在实施例中，绝缘材料239可包括SiO2或诸如此类。在实施例中，焊盘237可以部署在布线堆叠232之上。尽管为了简单起见未示出，但是焊盘237中的各个焊盘可被耦合至布线堆叠232中的层233、234或235之一。
在实施例中，示出了五个布线层。在图2A中所示的特定实施例中，存在两个布线层233、两个布线层234和单个布线层235。在实施例中，布线层233可以是参考布线层（本文简称为“参考层”233）。例如，参考层233在操作期间可以被保持在接地电势或另一参考电势。在实施例中，单个参考层233可包括导电平面、多个导电平面、迹线、焊盘、和/或诸如此类。也就是说，参考层233可以指布线堆叠232的单个层内的一个或多个导电特征。参考层233被信号布线层234（本文简称为“信号层”234）用于提供改进的信号质量。应当理解，在单个信号层234内可以有多个离散迹线。也就是说，信号布线层234可以指布线堆叠232的单个层内的一个或多个迹线。
在实施例中，参考层233和信号层234可以在交替图案中。也就是说，最顶层可以是信号层234，下一较低层可以是参考层233，下一较低层可以是信号层234，并且下一较低层可以是参考层。在所示的实施例中，示出了两个参考层233和两个信号层234。然而，应理解，实施例可包含任何数量的参考层233及任何数量的信号层234。
在实施例中，桥230还可以包括功率输送布线层235（简称为“功率输送层”235）。在所示的实施例中，功率输送层235位于信号层234下方的布线堆叠232内。也就是说，功率输送层235可以位于信号层234和衬底231之间。在实施例中，功率输送层235是实心导电平面（例如，铜平面）。在其它实施例中，功率输送层235包括导电网状平面。在一些另外的实施例中，功率输送层235可以包括多个子层。子层可各自具有在大约1μm与4μm之间的厚度。
为了沿着功率输送层235提供较低的电阻，功率输送层235可以具有比布线堆叠232的其它层（即，参考层233和信号层234）的厚度更大的厚度。例如，功率输送层235可以具有大于参考层233（和信号层234）的第一厚度T1的第二厚度T2。在实施例中，第二厚度T2大约为第一厚度T1的两倍。如本文所用的，“大约”可以指在参考值的大约10%内的值。在特定实施例中，第二厚度T2可为大约4μm，且第一厚度T1可为大约2μm。在实施例中，第二厚度T2可为大约4μm或更大。在其它实施例中，第二厚度T2可在大约4μm和大约6μm之间。
在实施例中，功率输送层235和相邻参考层233之间的间隔可以小于参考层233和信号层234之间的间隔。例如，功率输送层235和参考层233之间的第一间距D1可以小于参考层233和信号层234之间的第二间距D2。在实施例中，第一间距D1可为大约3μm或更小，或者第一间距D1可为大约1μm或更小。第一间距D1的减小提供了改进的功率输送性能，特别是当相邻参考层233是接地层（例如Vss）时。这允许紧密耦合的功率轨和接地层。如此，可以大大降低功率输送回路电感。
现在参考图2B，根据另外的实施例，示出了桥230的截面图。除了功率输送层235的位置之外，图2B中的桥230可以基本上类似于图2A中的桥230。特别地，在图2B中所示的实施例中，功率输送层235位于信号层234之上。也就是说，信号层234可以位于功率输送层235和衬底231之间。
现在参考图2C，根据另外的实施例，示出了桥230的截面图。除了功率输送层235的位置之外，图2C中的桥230可以基本上类似于图2A中的桥230。特别地，在图2B中所示的实施例中，功率输送层235位于一对信号层234之间。如图所示，功率输送层235可以在信号层234和参考层233之间。
现在参考图2D，根据另外的实施例，示出了桥230的截面图。除了存在一对功率输送层235之外，图2D中的桥230可以基本上类似于图2A中的桥230。在实施例中，第一功率输送层235A在信号层234和衬底231之间，并且第二功率输送层235B在信号层234上方。在另一实施例中，第一功率输送层235A或第二功率输送层235B中的一个可以备选地位于信号层234之间（类似于图2C中的功率输送层235）。在又一实施例中，除了第一功率输送层235A和第二功率输送层235B之外，还可存在位于信号层234之间的第三功率输送层（未示出）。
现在参考图2E，根据另外的实施例，示出了桥230的截面图。在实施例中，除了功率输送层235被分段之外，图2E中的桥230基本上类似于图2A中的桥230。也就是说，功率输送层235可以包括多个功率输送段2351和2352。在实施例中，功率输送段2351和2352彼此电隔离。因此，可沿单个功率输送层235提供多个功率轨。例如，可以沿布线堆叠232的单个层提供IO功率轨和核心功率轨。
在所示的实施例中，提供了一对功率输送段2351和2352。然而，应当理解，可以根据电子封装的功率输送需要来提供任何数量的功率输送段2351-n。此外，虽然分段的功率输送层235在图2E中被示为底层，但是应当理解，分段的功率输送层235可以位于诸如以上关于图2A-2D所描述的那些位置的任何位置。
现在参考图3A，根据实施例，示出了电子封装300的截面图。在实施例中，电子封装300可以包括封装衬底305、第一管芯310和第二管芯315。在实施例中，封装衬底305可以包括有机材料。封装衬底305还可以包括导电特征（诸如通孔308）以提供通过封装衬底305的电连接。
在实施例中，第一管芯310可以通过桥330通信地耦合至第二管芯315。在实施例中，第一管芯310可以是处理器管芯（例如SoC），并且第二管芯315可以是存储器管芯。在实施例中，桥330可被嵌入在封装衬底305中。桥330可以类似于上面关于图2A-2E所描述的任何桥230。例如，桥330可以包括衬底331和布线堆叠332。衬底331可包括合适的材料，例如硅、玻璃、陶瓷、或诸如此类。在实施例中，布线堆叠332可以包括嵌入在绝缘层339中的导电特征。导电特征可以包括信号层334和参考层333。例如，参考层333可被保持在接地电势或另一参考电势。在实施例中，布线堆叠332中的导电特征还可以包括功率输送层335。功率输送层335可以具有比信号层334和参考层333的厚度更大的厚度。
在实施例中，第一管芯310和第二管芯315可以至少部分地位于桥330之上。在实施例中，第一管芯310和第二管芯315中的一者或两者还可以位于封装衬底305之上。也就是说，第一管芯310和第二管芯315中的一者或两者可延伸越过桥330的边缘。例如，第一管芯310延伸越过桥330的右边缘并且在封装衬底305之上。
在所示实施例中，示出了功率轨381。功率轨381包括穿过封装衬底305、穿过第一管芯310、并且穿过桥330的电路径。例如，功率轨381可以通过封装衬底305的通孔308和其它导电特征而被馈送到第一管芯310的右边缘312。功率轨381可接着横向穿过第一管芯310的金属层313。金属层313可以是第一管芯310的BEOL堆叠的金属层。在实施例中，功率轨381可延续至桥330上方的封装衬底305上的第一焊盘307A。第一焊盘307A连接到桥330，并且第一通孔338A将第一焊盘307A耦合至功率输送层335。功率输送层335提供功率轨381到第二通孔338B的横向位移，第二通孔338B向上朝第二焊盘307B延伸。
在特定实施例中，功率轨381可以是Vdd逻辑功率轨或IO功率轨。由于功率输送层335是专用厚金属层，所以它显著地减小了功率轨381的电压降，因为除了第一管芯310的金属层313之外，功率输送层335也提供了并行电流流动路径。因此，即使当金属层313不厚时也提供低电阻功率输送，并且功率轨381的电阻可与第一管芯310的设计无关。这允许使用来自各种制造商的第一管芯，而不需要重新设计功率轨381以便满足所期望的度量。
另外，桥330中的功率输送层335的使用释放了第一管芯310的边缘以接收附加的功率轨。例如，第二功率轨380可从封装衬底的表面被供应至第一管芯310的左边缘311和/或右边缘312。这为电子封装300提供了改进的性能并增加了设计灵活性。例如，功率轨381可以是Vdd逻辑功率轨并且第二功率轨380可以是IO逻辑功率轨。
虽然示出了单个第二焊盘307B，但应理解，可将功率轨381竖直地馈送到第一管芯310下方的任何数量的焊盘307以供应功率。现在参考图3B，根据实施例，示出了封装衬底305的平面图，其示出了凸起形成区域中的焊盘307的一部分。示出了多个功率焊盘307P。功率焊盘307P可以位于凸起区域中的任何位置。这是因为从桥330中的下面的功率输送层335提供到功率焊盘307P的竖直连接。也就是说，功率焊盘307P不需要各自与另一功率焊盘307P相邻。这与图1B中的上述凸起图相反，其中功率焊盘107需要彼此相邻以提供沿着封装衬底105的表面的连续迹线。因此，根据本文所述的实施例，在凸起图的设计中存在增加的灵活性。另外，提供多个功率焊盘307降低了沿每个功率焊盘307的电流密度。因此，改进了可靠性。
现在参考图3C，根据实施例，示出了图3A中的区域370的放大截面图。如图所示，参考层333通过绝缘层339而与功率输送层335分离。在功率输送层335与参考层333之间，可以插入电容器。例如，用于功率和接地的薄电容器盘395以及电容器盘395之间的薄高k电介质层396位于功率输送层335和参考层333之间，以形成金属-绝缘体-金属（MIM）电容器。因此，可以基本上跨整个桥330设置电容器（例如MIM电容器）。桥上MIM电容显著地改进了电子封装300的功率完整性，包括电压下降和瞬态噪声方面的改进。此外，在桥330上包括MIM电容减少了对要集成到第一管芯310和/或第二管芯315中的MIM电容器的需要。
现在参考图3D，根据附加实施例，示出了电子封装300的截面图。在实施例中，除了桥330在功率输送层中提供多个功率输送段（例如，第一功率输送段3351和第二功率输送段3352）之外，图3D中的电子封装300可以基本上类似于图3A中的电子封装。在所示实施例中，第一功率输送段3351利用通孔338A和338B来馈送第一管芯310，并且第二功率输送段3352利用通孔338C和338D来馈送第二管芯315。例如，第一功率输送段3351可以是用于向第一管芯310供应Vdd逻辑功率的第一功率轨的一部分，并且第二功率输送段3352可以是用于向第二管芯315供应IO功率的第二功率轨的一部分。在实施例中，第一功率输送段3351和第二功率输送段3352两者均可向第一管芯310和/或第二管芯315供应功率。
现在参考图4，根据实施例，示出了电子系统490的截面图。在实施例中，电子系统490可包括板491（例如，母板或诸如此类）和通过互连492附连到板491的电子封装400。在所示的实施例中，互连492被示为是焊料凸起。然而，应当理解，任何合适的互连架构都可以用于互连492（例如，插座、线接合等）。
在实施例中，电子封装400可以类似于上述电子封装中的任一个。例如，电子封装400可以包括封装衬底403，其中在封装衬底403之上具有多个管芯（例如，第一管芯410和第二管芯415）。桥430可被嵌入在封装衬底403中。在实施例中，桥430可以类似于上述桥架构中的任一个。例如，桥430可以包括衬底431和布线堆叠432。在实施例中，布线堆叠432可以包括功率输送层435。例如，功率输送层435可以包括第一功率输送段435A和第二功率输送段435B。在其它实施例中，功率输送层435可以是单个导电平面。
图5示出了根据本发明的一个实现的计算装置500。计算装置500容纳板502。板502可以包括多个组件，包括但不限于处理器504和至少一个通信芯片506。处理器504物理地和电地耦合至板502。在一些实现中，至少一个通信芯片506还物理地和电地耦合至板502。在另外的实现中，通信芯片506是处理器504的一部分。
这些其它组件包括但不限于易失性存储器（例如DRAM）、非易失性存储器（例如ROM）、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片集、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统（GPS）装置、罗盘、加速度计、陀螺仪、扬声器、摄像机、和海量存储装置（诸如硬盘驱动器、紧致盘（CD）、数字多功能盘（DVD）等）。
通信芯片506能够实现用于向和从计算装置500传递数据的无线通信。术语“无线”及其派生词可用于描述可通过使用调制电磁辐射通过非固态介质来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示相关联装置不包含任何线，尽管在一些实施例中它们可能不包含。通信芯片506可以实现多种无线标准或协议中的任一种，所述多种无线标准或协议包括但不限于Wi-Fi（IEEE 802.11系列）、WiMAX（IEEE 802.16系列）、IEEE 802.20、长期演进（LTE）、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生物、以及被指定为3G、4G、5G及以上的任何其它无线协议。计算装置500可以包括多个通信芯片506。例如，第一通信芯片506可以专用于诸如Wi-Fi和蓝牙的较短程无线通信，并且第二通信芯片506可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等的较长程无线通信。
计算装置500的处理器504包括封装在处理器504内的集成电路管芯。在本发明的一些实现中，根据本文所述的实施例，处理器的集成电路管芯可以是电子封装的一部分，所述电子封装包括具有专用功率输送层的桥。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可被存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的一部分。
通信芯片506还包括封装在通信芯片506内的集成电路管芯。根据本发明的另一实现，根据本文所述的实施例，通信芯片506的集成电路管芯可以是电子封装的一部分，所述电子封装包括具有专用功率输送层的桥。
本申请提供了如下的技术方案：
技术方案1. 一种桥，包括：
衬底；
在所述衬底之上的布线堆叠，其中所述布线堆叠包括：
第一布线层，其中所述第一布线层中的各个第一布线层具有第一厚度；以及
第二布线层，其中所述第二布线层具有大于所述第一厚度的第二厚度。
技术方案2. 根据技术方案1所述的桥，其中，所述第二布线层包括多个子层，其中所述子层中的各个子层具有在1μm与4μm之间的厚度。
技术方案3. 根据技术方案1所述的桥，其中，存在至少四个第一布线层。
技术方案4. 根据技术方案1所述的桥，其中，所述第二厚度是所述第一厚度的至少两倍。
技术方案5. 根据技术方案1所述的桥，其中，所述第二厚度大约为4μm或更大。
技术方案6. 根据技术方案1所述的桥，其中，所述第二布线层位于所述第一布线层与所述衬底之间。
技术方案7. 根据技术方案1所述的桥，其中，所述第一布线层位于所述第二布线层与所述衬底之间。
技术方案8. 根据技术方案1所述的桥，其中，所述第二布线层位于一对第一布线层之间。
技术方案9. 根据技术方案1所述的桥，还包括：
多个焊盘，所述多个焊盘在所述布线堆叠之上。
技术方案10. 根据技术方案9所述的桥，其中，所述多个焊盘中的第一焊盘通过第一通孔而被电耦合至所述第二布线层，并且所述多个焊盘中的第二焊盘通过第二通孔而被电耦合至所述第二布线层，并且其中所述第一焊盘通过路径而被电耦合至所述第二焊盘，所述路径包括所述第一通孔、所述第二布线层、以及所述第二通孔。
技术方案11. 根据技术方案10所述的桥，其中，所述多个焊盘中的第三焊盘位于所述第一焊盘和所述第二焊盘之间。
技术方案12. 根据技术方案1所述的桥，其中，所述第二布线层包括第一段和第二段，并且其中所述第一段与所述第二段电隔离。
技术方案13. 根据技术方案1所述的桥，其中，所述第二布线层是网状。
技术方案14. 一种电子封装，包括：
封装衬底；
嵌入在所述封装衬底中的桥，其中所述桥包括：
衬底；
在所述衬底之上的布线堆叠，其中所述布线堆叠包括具有第一厚度的第一布线层和具有第二厚度的第二布线层，其中所述第二厚度大于所述第一厚度；
电耦合至所述桥的第一管芯；以及
电耦合至所述桥的第二管芯，其中所述第一管芯通过所述第一布线层而被电耦合至所述第二管芯。
技术方案15. 根据技术方案14所述的电子封装，进一步包括用于所述第一管芯的第一功率轨。
技术方案16. 根据技术方案15所述的电子封装，其中，所述第二布线层是所述第一功率轨的一部分。
技术方案17. 根据技术方案16所述的电子封装，其中，所述第一功率轨包括所述第一管芯中的金属层。
技术方案18. 根据技术方案16所述的电子封装，其中，所述第一功率轨向多个凸起馈送功率，所述多个凸起将所述第一管芯连接到所述桥。
技术方案19. 根据技术方案18所述的电子封装，其中，所述多个凸起中的各个凸起通过所述布线堆叠中的通孔而被电耦合至所述第二布线层。
技术方案20. 根据技术方案14所述的电子封装，其中，所述第二布线层包括用于第一功率轨的第一段和用于第二功率轨的第二段。
技术方案21. 根据技术方案14所述的电子封装，其中，所述第一管芯是处理器管芯，并且其中，所述第二管芯是存储器管芯。
技术方案22. 根据技术方案14所述的电子封装，其中，所述布线堆叠包括至少四个第一布线层。
技术方案23. 根据技术方案22所述的电子封装，还包括：
在所述桥上的电容器，其中所述电容器的第一电极是所述第二布线层，并且所述电容器的第二电极是参考层之一。
技术方案24. 一种电子系统，包括：
板；
附连到所述板的封装衬底；
嵌入在所述封装衬底中的桥，其中所述桥包括至少五个布线层，并且其中所述布线层中的至少一个布线层具有比其它布线层的第二厚度更大的第一厚度；
耦合至所述桥的第一管芯；以及
耦合至所述桥的第二管芯，其中所述第一管芯通过所述布线层中的一个或多个布线层而被电耦合至所述第二管芯。
技术方案25. 根据技术方案24所述的电子系统，其中，用于所述第一管芯的功率轨包括具有所述第一厚度的所述布线层的至少一部分。
对本发明的所示实现的以上描述（包括摘要中所描述的内容）不旨在穷举或将本发明限制为所公开的精确形式。虽然为了说明的目的在本文描述了本发明的特定实现和示例，但是如相关领域技术人员将认识到的，在本发明的范围内，各种等同修改是可能的。
根据以上详细描述，可以对本发明进行这些修改。在所附权利要求中使用的术语不应被解释为将本发明限制于在说明书和权利要求中公开的特定实现。相反，本发明的范围将完全由所附权利要求确定，权利要求将根据权利要求解释的既定原则来解释。
示例1：一种桥，包括：衬底；在所述衬底之上的布线堆叠，其中所述布线堆叠包括：第一布线层，其中所述第一布线层中的各个第一布线层具有第一厚度；以及第二布线层，其中所述第二布线层具有大于所述第一厚度的第二厚度。
示例2：根据示例1所述的桥，其中，所述第二布线层包括多个子层，其中所述子层中的各个子层具有在1μm与4μm之间的厚度。
示例3：根据示例1或示例2所述的桥，其中，存在至少四个第一布线层。
示例4：根据示例1-3所述的桥，其中，所述第二厚度是所述第一厚度的至少两倍。
示例5：根据示例1-4所述的桥，其中，所述第二厚度大约为4μm或更大。
示例6：根据示例1-5所述的桥，其中，所述第二布线层位于所述第一布线层与所述衬底之间。
示例7：根据示例1-5所述的桥，其中，所述第一布线层位于所述第二布线层与所述衬底之间。
示例8：根据示例1-5所述的桥，其中，所述第二布线层位于一对第一布线层之间。
示例9：根据示例1-8所述的桥，还包括：多个焊盘，所述多个焊盘在所述布线堆叠之上。
示例10：根据示例9所述的桥，其中，所述多个焊盘中的第一焊盘通过第一通孔而被电耦合至所述第二布线层，并且所述多个焊盘中的第二焊盘通过第二通孔而被电耦合至所述第二布线层，并且其中所述第一焊盘通过路径而被电耦合至所述第二焊盘，所述路径包括所述第一通孔、所述第二布线层、以及所述第二通孔。
示例11：根据示例10所述的桥，其中，所述多个焊盘中的第三焊盘位于所述第一焊盘和所述第二焊盘之间。
示例12：根据示例1-11所述的桥，其中，所述第二布线层包括第一段和第二段，并且其中所述第一段与所述第二段电隔离。
示例13：根据示例1-12所述的桥，其中，所述第二布线层是网状。
示例14：一种电子封装，包括：封装衬底；嵌入在所述封装衬底中的桥，其中所述桥包括：衬底；在所述衬底之上的布线堆叠，其中所述布线堆叠包括具有第一厚度的第一布线层和具有第二厚度的第二布线层，其中所述第二厚度大于所述第一厚度；电耦合至所述桥的第一管芯；以及电耦合至所述桥的第二管芯，其中所述第一管芯通过所述第一布线层而被电耦合至所述第二管芯。
示例15：根据示例14所述的电子封装，进一步包括用于所述第一管芯的第一功率轨。
示例16：根据示例15所述的电子封装，其中，所述第二布线层是所述第一功率轨的一部分。
示例17：根据示例16所述的电子封装，其中，所述第一功率轨包括所述第一管芯中的金属层。
示例18：根据示例16所述的电子封装，其中，所述第一功率轨向多个凸起馈送功率，所述多个凸起将所述第一管芯连接到所述桥。
示例19：根据示例18所述的电子封装，其中，所述多个凸起中的各个凸起通过所述布线堆叠中的通孔而被电耦合至所述第二布线层。
示例20：根据示例14-19所述的电子封装，其中，所述第二布线层包括用于第一功率轨的第一段和用于第二功率轨的第二段。
示例21：根据示例14-20所述的电子封装，其中，所述第一管芯是处理器管芯，并且其中，所述第二管芯是存储器管芯。
示例22：根据示例14-21所述的电子封装，其中，所述布线堆叠包括至少四个第一布线层。
示例23：根据示例22所述的电子封装，还包括：在所述桥上的电容器，其中所述电容器的第一电极是所述第二布线层，并且所述电容器的第二电极是参考层之一。
示例24：一种电子系统，包括：板；附连到所述板的封装衬底；嵌入在所述封装衬底中的桥，其中所述桥包括至少五个布线层，并且其中所述布线层中的至少一个布线层具有比其它布线层的第二厚度更大的第一厚度；耦合至所述桥的第一管芯；以及耦合至所述桥的第二管芯，其中所述第一管芯通过所述布线层中的一个或多个布线层而被电耦合至所述第二管芯。
示例25：根据示例24所述的电子系统，其中，用于所述第一管芯的功率轨包括具有所述第一厚度的所述布线层的至少一部分。

Claims (25)

1.一种桥，包括：
衬底；
在所述衬底之上的布线堆叠，其中所述布线堆叠包括：
第一布线层，其中所述第一布线层中的各个第一布线层具有第一厚度；以及
第二布线层，其中所述第二布线层具有大于所述第一厚度的第二厚度。
2.根据权利要求1所述的桥，其中，所述第二布线层包括多个子层，其中所述子层中的各个子层具有在1μm与4μm之间的厚度。
3.根据权利要求1或2所述的桥，其中，存在至少四个第一布线层。
4.根据权利要求1或2所述的桥，其中，所述第二厚度是所述第一厚度的至少两倍。
5.根据权利要求1或2所述的桥，其中，所述第二厚度大约为4μm或更大。
6.根据权利要求1或2所述的桥，其中，所述第二布线层位于所述第一布线层与所述衬底之间。
7.根据权利要求1或2所述的桥，其中，所述第一布线层位于所述第二布线层与所述衬底之间。
8.根据权利要求1或2所述的桥，其中，所述第二布线层位于一对第一布线层之间。
9.根据权利要求1或2所述的桥，还包括：
多个焊盘，所述多个焊盘在所述布线堆叠之上。
10.根据权利要求9所述的桥，其中，所述多个焊盘中的第一焊盘通过第一通孔而被电耦合至所述第二布线层，并且所述多个焊盘中的第二焊盘通过第二通孔而被电耦合至所述第二布线层，并且其中所述第一焊盘通过路径而被电耦合至所述第二焊盘，所述路径包括所述第一通孔、所述第二布线层、以及所述第二通孔。
11.根据权利要求10所述的桥，其中，所述多个焊盘中的第三焊盘位于所述第一焊盘和所述第二焊盘之间。
12.根据权利要求1或2所述的桥，其中，所述第二布线层包括第一段和第二段，并且其中所述第一段与所述第二段电隔离。
13.根据权利要求1或2所述的桥，其中，所述第二布线层是网状。
14.一种电子封装，包括：
封装衬底；
嵌入在所述封装衬底中的桥，其中所述桥包括：
衬底；
在所述衬底之上的布线堆叠，其中所述布线堆叠包括具有第一厚度的第一布线层和具有第二厚度的第二布线层，其中所述第二厚度大于所述第一厚度；
电耦合至所述桥的第一管芯；以及
电耦合至所述桥的第二管芯，其中所述第一管芯通过所述第一布线层而被电耦合至所述第二管芯。
15.根据权利要求14所述的电子封装，进一步包括用于所述第一管芯的第一功率轨。
16.根据权利要求15所述的电子封装，其中，所述第二布线层是所述第一功率轨的一部分。
17.根据权利要求16所述的电子封装，其中，所述第一功率轨包括所述第一管芯中的金属层。
18.根据权利要求16所述的电子封装，其中，所述第一功率轨向多个凸起馈送功率，所述多个凸起将所述第一管芯连接到所述桥。
19.根据权利要求18所述的电子封装，其中，所述多个凸起中的各个凸起通过所述布线堆叠中的通孔而被电耦合至所述第二布线层。
20.根据权利要求14、15、16、17、18或19所述的电子封装，其中，所述第二布线层包括用于第一功率轨的第一段和用于第二功率轨的第二段。
21.根据权利要求14、15、16、17、18或19所述的电子封装，其中，所述第一管芯是处理器管芯，并且其中，所述第二管芯是存储器管芯。
22.根据权利要求14、15、16、17、18或19所述的电子封装，其中，所述布线堆叠包括至少四个第一布线层。
23.根据权利要求22所述的电子封装，还包括：
在所述桥上的电容器，其中所述电容器的第一电极是所述第二布线层，并且所述电容器的第二电极是参考层之一。
24.一种电子系统，包括：
板；
附连到所述板的封装衬底；
嵌入在所述封装衬底中的桥，其中所述桥包括至少五个布线层，并且其中所述布线层中的至少一个布线层具有比其它布线层的第二厚度更大的第一厚度；
耦合至所述桥的第一管芯；以及
耦合至所述桥的第二管芯，其中所述第一管芯通过所述布线层中的一个或多个布线层而被电耦合至所述第二管芯。
25.根据权利要求24所述的电子系统，其中，用于所述第一管芯的功率轨包括具有所述第一厚度的所述布线层的至少一部分。
CN202011516250.2A 2020-03-05 2020-12-21 用于改进功率输送的具有专用金属层的emib架构 Pending CN113363248A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/810,192 US20210280518A1 (en) 2020-03-05 2020-03-05 Emib architecture with dedicated metal layers for improving power delivery
US16/810192 2020-03-05

Publications (1)

Publication Number Publication Date
CN113363248A true CN113363248A (zh) 2021-09-07

Family

ID=77388860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011516250.2A Pending CN113363248A (zh) 2020-03-05 2020-12-21 用于改进功率输送的具有专用金属层的emib架构

Country Status (4)

Country Link
US (1) US20210280518A1 (zh)
KR (1) KR20210113017A (zh)
CN (1) CN113363248A (zh)
DE (1) DE102020133728A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462488B2 (en) * 2020-09-03 2022-10-04 Intel Corporation Substrate cores for warpage control
US20230100576A1 (en) * 2021-09-17 2023-03-30 Intel Corporation Thick and thin traces in a bridge with a glass core

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US7327554B2 (en) * 2003-03-19 2008-02-05 Ngk Spark Plug Co., Ltd. Assembly of semiconductor device, interposer and substrate

Also Published As

Publication number Publication date
DE102020133728A1 (de) 2021-09-09
KR20210113017A (ko) 2021-09-15
US20210280518A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
US9627354B1 (en) Semiconductor memory device
US7615869B2 (en) Memory module with stacked semiconductor devices
US10249592B2 (en) Wire bonded wide I/O semiconductor device
KR101024241B1 (ko) 반도체 장치 및 그를 포함하는 반도체 패키지
US20170243855A1 (en) Semiconductor package
JP2001024150A (ja) 半導体装置
JP2009004723A (ja) 貫通シリコンビアチップスタックパッケージ
KR100847936B1 (ko) 풀-그리드 소켓을 가능하게 하는 공간을 가진 어레이커패시터
US20070187814A1 (en) System and method for routing supply voltages or other signals between side-by-side die and a lead frame for system in a package (SIP) devices
US20180366456A1 (en) Semiconductor packages
JP4588765B2 (ja) 複数電圧用の分割型薄膜キャパシタ
US11791321B2 (en) Method of fabricating semiconductor package and semiconductor package
US11837549B2 (en) Power delivery for embedded bridge die utilizing trench structures
CN113363248A (zh) 用于改进功率输送的具有专用金属层的emib架构
JP2009252893A (ja) 半導体装置
CN111696970B (zh) 半导体装置
JP2012009717A (ja) 半導体チップ及びそれを搭載した半導体モジュール
KR20210032709A (ko) 소동 소자 모듈 및 상기 수동 소자 모듈을 포함하는 반도체 장치 패키지
US20200343202A1 (en) Package design scheme for enabling high-speed low-loss signaling and mitigation of manufacturing risk and cost
JP2008124072A (ja) 半導体装置
US20230215909A1 (en) Capacitor structure and method for forming the same
US20170358544A1 (en) Semiconductor assembly with package on package structure and electronic device including the same
KR20230033115A (ko) 반도체 패키지
TW202145495A (zh) 包括電容器的半導體封裝件
KR101392888B1 (ko) ３차원 반도체의 전원전압 공급 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination