CN113361227A - 一种封装与印制板级分布式电源压降仿真方法 - Google Patents

一种封装与印制板级分布式电源压降仿真方法 Download PDF

Info

Publication number
CN113361227A
CN113361227A CN202110692443.1A CN202110692443A CN113361227A CN 113361227 A CN113361227 A CN 113361227A CN 202110692443 A CN202110692443 A CN 202110692443A CN 113361227 A CN113361227 A CN 113361227A
Authority
CN
China
Prior art keywords
current source
power supply
simulation
bumps
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110692443.1A
Other languages
English (en)
Other versions
CN113361227B (zh
Inventor
王彦辉
李川
胡晋
金利峰
李滔
张弓
叶信彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Jiangnan Computing Technology Institute
Original Assignee
Wuxi Jiangnan Computing Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Jiangnan Computing Technology Institute filed Critical Wuxi Jiangnan Computing Technology Institute
Priority to CN202110692443.1A priority Critical patent/CN113361227B/zh
Publication of CN113361227A publication Critical patent/CN113361227A/zh
Application granted granted Critical
Publication of CN113361227B publication Critical patent/CN113361227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种封装与印制板级分布式电源压降仿真方法，属于电源完整性设计技术领域。该封装与印制板级分布式电源压降仿真方法包括如下步骤：S1：将芯片划分为多个功能分区；S2：将每个功能分区分别设置为一级电流源备选网格和二级电流源备选网格其中的一种；S3：将一级电流源备选网格按照集总仿真方式设置电流源，对一级电流源备选网格开展初次仿真并获取一级电流源备选网格的平均电流IAVE分界线；S4：根据平均电流IAVE分界线将一级电流源备选网格内的电流>平均电流IAVE的所有BUMPs做成PIN GROUP并添加电流源；将二级电流源备选网格按照常规仿真方式设置电流源；对芯片执行最终仿真，得到最终直流压降仿真结果。本发明解决单体电流源内部等电势问题。

Description

一种封装与印制板级分布式电源压降仿真方法
技术领域
本发明涉及电源完整性设计技术领域，具体涉及一种封装与印制板级分布式电源压降仿真方法。
背景技术
伴随半导体工艺迅猛发展，先进ASIC芯片尺寸越来越大、也集成了越来越多的晶体管，其核心电源工作电流持续增加到数百安培量级、工作电压持续下降到数百毫伏量级，这些都对系统级电源完整性设计提出了挑战。其中，供电系统直流压降属于系统电源完整性设计的关键指标。
在开展直流压降仿真分析时，这种大尺寸芯片往往由于硅片/封装尺寸过大、签署商业保密协议等限制，很难生成或提供仿真适用的电流文件。为解决电流源或电压源设置问题，系统工程师往往通过将芯片所有相同线网构建PIN GROUP，分析供电电源需求并统一添加电流源/电压源，最后再进行各种电源完整性仿真工作。在众多仿真分析软件中，ANSYS公司SIWave软件以先进的2.5D电磁场求解计算技术，因能获得极佳的仿真分析精度而广为青睐。在实践过程中，这种基于PIN GROUP模式的电流源/电压源设置，①无法确认硅片内部电流分配模式，②也会在大面积PIN GROUP范围内出现等电势情况，导致直流压降绝对值与偏差值都与实际测试情况存在不相符的情况。在小尺寸芯片或者小电流仿真时，或者PCB路径（而非芯片区域）压降占据直流压降主体的情况，这种仿真仍然能够提供相当的仿真精度；在大尺寸芯片并且大电流仿真时，或者关注芯片区域或者裸片区域压差的情况，这种仿真往往无法提供恰当的仿真结果。
开展硅片级/封装级/系统级的联合仿真工作，能够规避大尺寸封装PIN GROUP带来的等电势问题，在一定程度上改善直流压降仿真的准确性，但是显然无法规避大尺寸硅片（DIE）PIN GROUP带来的类似问题。
中国专利CN109508505A、公开日2019-03-22公开了一种印刷电路板电源完整性的仿真方法，该方法主要包括：选取仿真模式；在所选取的仿真模式中，确定电源完整性仿真分析的项目；根据电源完整性仿真分析的项目，建立仿真模型；在仿真模型中确定印刷电路板的频率范围；检测电源系统阻抗；根据频率范围和电源系统阻抗，按照电源完整性仿真分析的目标，对印刷电路板进行电源完整性仿真分析。通过该现有技术中的方法，能够有效缩短印刷电路板的设计周期，提高对印刷电路板的电源完整性验证效率。上述专利中的电路板中存在大面积PIN GROUP范围内出现等电势情况，导致直流压降绝对值与偏差值都与实际测试情况存在不相符的情况，使得电路板的完整性仿真的准确性较低。
发明内容
本发明的目的在于，针对上述现有技术的不足，提出一种封装与印制板级分布式电源压降仿真方法。
本发明提出一种封装与印制板级分布式电源压降仿真方法，包括如下步骤：
S1：将芯片划分为多个功能分区；
S2：将每个功能分区分别设置为一级电流源备选网格和二级电流源备选网格其中的一种；
S3：如果功能分区为一级电流源备选网格，则将一级电流源备选网格按照集总仿真方式设置电流源，对一级电流源备选网格开展初次仿真并获取一级电流源备选网格的平均电流IAVE分界线；
S4：如果功能分区为一级电流源备选网格，则根据平均电流IAVE分界线将一级电流源备选网格内的电流>平均电流IAVE的所有BUMPs做成PIN GROUP并添加电流源；如果功能分区为二级电流源备选网格，则将二级电流源备选网格按照常规仿真方式设置电流源；对芯片执行最终仿真，得到最终直流压降仿真结果。
进一步地，步骤S2中包括：获取每个功能分区的功能区面积和芯片的总面积，如果功能分区的功能区面积小于总面积的第一预设占比，则将该功能分区设置为二级电流源备选网格，如果功能分区的功能区面积大于或者等于总面积的第一预设占比，则将该功能分区设置为一级电流源备选网格。
进一步地，步骤S2中包括：获取每个功能分区的功能区BUMPs数量和芯片的总BUMPs数量，如果功能分区的功能区BUMPs数量小于总BUMPs数量的第二预设占比，则将该功能分区设置为二级电流源备选网格，如果功能分区的功能区BUMPs数量大于或者等于总BUMPs数量的第二预设占比，则将该功能分区设置为二级电流源备选网格。
进一步地，步骤S3中包括：在一级电流源备选网格中按照集总仿真方式设置电流源，开展初次仿真，观察每个BUMPs临近过孔Z向电流，在所有BUMPs的电流中找出最大电流IMAX BUMP和最小电流IMIN BUMP，根据公式IAVE = 1/2（IMAX+IMIN）计算出平均电流IAVE，从所有BUMPs中筛选出电流等于平均电流IAVE的平均BUMPs，将相邻的平均BUMPs连线绘制出平均电流IAVE分界线。
进一步地，步骤S1中功能分区具体包括：依据芯片内部功能进行区域划分以实现功能分区最细粒度划分且能够给各功能分区提供所需电流。
进一步地，步骤S4中二级电流源备选网格的常规仿真设置包括：在硅片上，将电源的全部BUMPs设置为电源PIN GROUP，将所有地的全部BUMPs设置为地PIN GROUP；将电源/地PIN GROUP均设置成电流源；在印制板上，在供电模块的电源与地管脚之间添加电压源；执行仿真流程。
进一步地，步骤S3中一级电流源备选网格的集总仿真设置包括：将一级电流源备选网格的电流需求集中到网格内部，在网格内部选择第一预设数量个电源BUMP作为电源筛选BUMP和选择第二预设数量个地BUMP作为地筛选BUMP，在电源筛选BUMP和地筛选BUMP添加电流源，执行仿真流程。
进一步地，步骤S3中选择位于网格中心线处的电源BUMP或者在网格中心线处没有电源BUMP时选择靠近网格中心线处最短距离的电源BUMP作为电源筛选BUMP，选择与电源筛选BUMP相邻的地BUMP作为地筛选BUMP。
进一步地，所述第一预设占比为1/10。
进一步地，所述第二预设占比为1/10。
本发明的一种封装与印制板级分布式电源压降仿真方法有以下有益效果：
1、将芯片划分为多个功能分区，将功能分区分别设置为一级电流源备选网格和二级电流源备选网格其中的一种，在一级电流源备选网格内按照集总仿真方式设置电流源，开展初次仿真并获取IAVE分界线，根据平均电流IAVE分界线将一级电流源备选网格内的电流>平均电流IAVE的所有BUMPs做成PIN GROUP并添加电流源，在二级电流源备选网格内按照常规仿真方式设置电流源，对芯片执行最终仿真，获取仿真结果，将芯片的单个电流源分割为网格化电流源阵列设置，从而解决单体电流源内部等电势问题，增加直流压降仿真的准确性，能够克服常规大尺寸芯片PIN GROUP电流源等电势带来的准确性挑战，在仿真基础数据不便的情况下，依赖芯片内部功能区域划分、相应功耗情况，以及利用物理工程设计多轮次仿真试验分析，实现常规PDN供电网络更科学、更准确的仿真作业；
2、在功能区面积小于总面积的第一预设占比，则说明该功能分区的面积较小，可以忽略PIN GROUPs等电势影响，则可以将该功能分区设置为二级电流源备选网格，可以在该功能分区采取常规仿真设置电流源，在功能区面积大于或者等于总面积的第一预设占比，则说明该功能分区的面积较大，则需要将该区域设置为一级电流源备选网格，只能在该功能分区采取集总仿真设置电流源，从而将芯片的单个电流源分割为网格化电流源阵列设置，从而解决单体电流源内部等电势问题，增加直流压降仿真的准确性；
3、在功能区BUMPs数量小于总BUMPs数量的第二预设占比，说明该功能分区内的BUMPs数量较少，可以忽略PIN GROUPs等电势影响，则可以将该功能区设置为二级电流源备选网格，可以在该功能分区采取常规仿真设置电流源，在功能区BUMPs数量大于或者等于总BUMPs数量的第二预设占比，则说明该功能分区的BUMPs数量较多，如果在该功能分区采用常规仿真设置电流源，仿真效率较低，浪费时间，所以将该功能分区设置为一级电流源备选网格，只能在该功能分区采取集总仿真设置电流源，从而将芯片的单个电流源分割为网格化电流源阵列设置，从而解决单体电流源内部等电势问题，增加直流压降仿真的准确性；
4、从所有BUMPs中筛选出电流等于平均电流IAVE的平均BUMPs，将相邻的平均BUMPs连线绘制出平均电流IAVE分界线，在一级电流源备选网格中位于平均电流IAVE分界线内侧的所有BUMPs做成PIN GROUP并添加电流源，从而可以提高一级电流源备选网格仿真的效率。
附图说明
并入到说明书中并且构成说明书的一部分的附图示出了本发明的实施例，并且与描述一起用于解释本发明的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本发明的一些实施例，而不是全部实施例。对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。
图1为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中将芯片划分为5个功能分区、芯片中部为二级电流源备选网格、芯片四周为一级电流源备选网格时在一级电流源备选网格的电流>平均电流IAVE的所有BUMPs做成PIN GROUP并添加电流源、在中部的二级电流源备选网格按照常规仿真方式设置电流源的最终仿真PIN GROUP示意图；
图2为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中将芯片划分为5个功能分区、芯片中部为二级电流源备选网格、芯片四周为一级电流源备选网格时不同一级电流源备选网格的IAVE分界线的示意图；
图3为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中将芯片划分为5个功能分区时的示意图；
图4为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中的常规仿真设置的一种示意图；
图5为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中的常规仿真设置的另一种示意图；
图6为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中的集总仿真设置的一种示意图；
图7为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中的集总仿真设置的另一种示意图；
图8为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中的封装与硅片安装时的截面示意图；
图9为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中的硅片设置于封装上的俯视图；
图10为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中的硅片通过BUMPs连接到封装时的硅片管脚分配（BUMPs）的示意图；
图11为本发明实施例的一种封装与印制板级分布式电源压降仿真方法中的封装通过PINs连接到印制板时的封装管脚分配（PINs）的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
请参阅图1至图11。本发明实施例的封装与印制板级分布式电源压降仿真方法，包括如下步骤：
S1：将芯片划分为多个功能分区；
S2：将每个功能分区分别设置为一级电流源备选网格和二级电流源备选网格其中的一种；
S3：如果功能分区为一级电流源备选网格，则将一级电流源备选网格按照集总仿真方式设置电流源，对一级电流源备选网格开展初次仿真并获取一级电流源备选网格的平均电流IAVE分界线；
S4：如果功能分区为一级电流源备选网格，则根据平均电流IAVE分界线将一级电流源备选网格内的电流>平均电流IAVE的所有BUMPs做成PIN GROUP并添加电流源；如果功能分区为二级电流源备选网格，则将二级电流源备选网格按照常规仿真方式设置电流源；对芯片执行最终仿真，得到最终直流压降仿真结果。
此处，将芯片划分为多个功能分区，将功能分区分别设置为一级电流源备选网格和二级电流源备选网格其中的一种，在一级电流源备选网格内按照集总仿真方式设置电流源，开展初次仿真并获取平均电流IAVE分界线，根据IAVE分界线将一级电流源备选网格内的电流>平均电流IAVE的所有BUMPs做成PIN GROUP并添加电流源，在二级电流源备选网格内按照常规仿真方式设置电流源，对芯片执行最终仿真，获取仿真结果，将芯片的单个电流源分割为网格化电流源阵列设置，从而解决单体电流源内部等电势问题，增加直流压降仿真的准确性，能够克服常规大尺寸芯片PIN GROUP电流源等电势带来的准确性挑战，在仿真基础数据不便的情况下，依赖芯片内部功能区域划分、相应功耗情况，以及利用物理工程设计多轮次仿真试验分析，实现常规PDN供电网络更科学、更准确的仿真作业。
步骤S2中可以包括：获取每个功能分区的功能区面积和芯片的总面积，如果功能分区的功能区面积小于总面积的第一预设占比，则将该功能分区设置为二级电流源备选网格，如果功能分区的功能区面积大于或者等于总面积的第一预设占比，则将该功能分区设置为一级电流源备选网格。在功能区面积小于总面积的第一预设占比，则说明该功能分区的面积较小，可以忽略PIN GROUPs等电势影响，则可以将该功能分区设置为二级电流源备选网格，可以在该功能分区采取常规仿真设置电流源，在功能区面积大于或者等于总面积的第一预设占比，则说明该功能分区的面积较大，则需要将该区域设置为一级电流源备选网格，只能在该功能分区采取集总仿真设置电流源，从而将芯片的单个电流源分割为网格化电流源阵列设置，从而解决单体电流源内部等电势问题，增加直流压降仿真的准确性。
步骤S2中可以包括：获取每个功能分区的功能区BUMPs数量和芯片的总BUMPs数量，如果功能分区的功能区BUMPs数量小于总BUMPs数量的第二预设占比，则将该功能分区设置为二级电流源备选网格，如果功能分区的功能区BUMPs数量大于或者等于总BUMPs数量的第二预设占比，则将该功能分区设置为二级电流源备选网格。在功能区BUMPs数量小于总BUMPs数量的第二预设占比，说明该功能分区内的BUMPs数量较少，可以忽略PIN GROUPs等电势影响，则可以将该功能区设置为二级电流源备选网格，可以在该功能分区采取常规仿真设置电流源，在功能区BUMPs数量大于或者等于总BUMPs数量的第二预设占比，则说明该功能分区的BUMPs数量较多，如果在该功能分区采用常规仿真设置电流源，仿真效率较低，浪费时间，所以将该功能分区设置为一级电流源备选网格，只能在该功能分区采取集总仿真设置电流源，从而将芯片的单个电流源分割为网格化电流源阵列设置，从而解决单体电流源内部等电势问题，增加直流压降仿真的准确性。
在本申请中获取每个功能分区的功能区面积和芯片的总面积、获取每个功能分区的功能区BUMPs数量和芯片的总BUMPs数量两种方法可以同时存在，在一个功能分区的功能区面积小于总面积的第一预设占比且功能区BUMPs数量小于总BUMPs数量的第二预设占比时才将该功能分区设置为二级电流源备选网格，一个功能分区存在以下情况：功能区面积大于总面积的第一预设占比且功能区BUMPs数量小于总BUMPs数量的第二预设占比，功能区面积大于总面积的第一预设占比且功能区BUMPs数量大于总BUMPs数量的第二预设占比，功能区面积小于总面积的第一预设占比且功能区BUMPs数量大于总BUMPs数量的第二预设占比，在功能分区存在上述3种情况时将该功能分区设置为一级电流源备选网格，避免出现功能分区面积过大或者功能区BUMPs数量过多而影响仿真效率。
步骤S3中可以包括：在一级电流源备选网格中按照集总仿真方式设置电流源，开展初次仿真，观察每个BUMPs临近过孔Z向电流，在所有BUMPs的电流中找出最大电流IMAXBUMP和最小电流IMIN BUMP，根据公式IAVE = 1/2（IMAX+IMIN）计算出平均电流IAVE，从所有BUMPs中筛选出电流等于平均电流IAVE的平均BUMPs，将相邻的平均BUMPs连线绘制出IAVE分界线，在一级电流源备选网格中位于IAVE分界线内侧的所有BUMPs做成PIN GROUP并添加电流源，从而可以提高一级电流源备选网格仿真的效率。
步骤S1中功能分区具体可以包括：依据芯片内部功能进行区域划分以实现功能分区最细粒度划分且能够给各功能分区提供所需电流。在步骤S1之前还包括，根据仿真层级来确定电流源加载位置，面向封装级仿真，将会在硅片BUMPs管脚区域添加电流源。步骤S1中依据芯片内部功能区域划分，例如，I/O分区、计算分区、控制分区等，以能够最细粒度划分，且能提供各功能分区所需电流为宜。主要目的在于，通过获取能够提供所需求电流的功能分区，可以将硅片划分为多个PIN GROUPs（也就多个电流源）而不是单个PIN GROUP（也就是单个电流源），一方面可以减小PIN GROUP等电势（区域面积）影响，另一方面也可以对局部电流密度差异化仿真，提高仿真精确度，依据芯片内部功能区域划分以及各个功能区域功耗情况，将单体电流源分割为网格化电流源阵列设置，从而解决单体电流源内部等电势问题，增加直流压降仿真的准确性。请参阅图1-3，硅片划分为5个内部功能区域，其中每个芯片内部功能区域，根据面积大小、或者BUMPs数量，将位于中间的功能分区划分为二级电流源（细粒度）备选网格，将位于四周的四个功能分区划分为一级电流源（粗粒度）备选网格，无论哪种备选网格，都认为网格内所有BUMPs基本均电流。
步骤S4中二级电流源备选网格的常规仿真设置可以包括：在硅片上，将电源的全部BUMPs设置为电源PIN GROUP，将所有地的全部BUMPs设置为地PIN GROUP；将电源/地PINGROUP均设置成电流源；在印制板上，在供电模块的电源与地管脚之间添加电压源；执行仿真流程。请参阅图4-5，图中内含方形阴影的圆圈表示电源，内含斜直线阴影的圆圈表示地，在硅片上，必须知道某种电源的总电流，ITOTAL；在硅片上，将该电源的全部BUMPs设置为电源PIN GROUP，所有地的全部BUMPs设置为地PIN GROUP；将电源/地PIN GROUP设置成电流源（ITOTAL）；在印制板上，在供电模块的电源与地管脚之间添加电压源；执行仿真流程。对常规仿真机制进行分析，认为如果PIN GROUP内部等电势，那么等电势区域设置的过大。从供电模块端向硅片看过来，等电势区域的外侧电阻最小（若Z向电阻相当，外侧距离供电模块最近），那么电流会集中从外侧供电，中心区域Z向电流必然偏小，在实际上，从印制板、封装、硅片设计来看，从供电模块到硅片主要是水平向供电，天然存在硅片外部高电势、内部低电势的情况。也就是说，常规仿真PIN GROUP内部等电势，实际加强了外侧供电电流、削弱了中心区域供电电流，并导致直流压降仿真结果偏小的情况，所以在较小的尺寸区域如二级电流源备选网格内进行常规仿真时可以在全部BUMPs均设置为PIN GROUP，每个PIN GROUP上均设置成电流源，在印制板上，在供电模块的电源与地管脚之间添加电压源，从而可以获取每个PIN GROUP对应的电压，避免形成PIN GROUP内部等电势。
步骤S3中一级电流源备选网格的集总仿真设置可以包括：将一级电流源备选网格的电流需求集中到网格内部，在网格内部选择第一预设数量个电源BUMP作为电源筛选BUMP和选择第二预设数量个地BUMP作为地筛选BUMP，在电源筛选BUMP和地筛选BUMP添加电流源，执行仿真流程，从而在各个网格单独做集总仿真，分别在各个网格设置不同电流源。第一预设数量和第二预设数量可以相等，第一预设数量可以至多为2个。请参阅图6-7，图中内含方形阴影的圆圈表示电源BUMP，内含斜直线阴影的圆圈表示地BUMP，对仿真机制进行分析，认为基本不受PIN GROUP内部等电势影响，因为等电势区域很小。这种设置也是有问题的，也就是忽略了从外侧BUMPs直接进入硅片的实际情况，并因此导致硅片区域内部过大电势差，最终导致直流压降仿真结果偏大的情况，所以在本申请中在较大面积的一级电流源备选网格中绘制出平均电流IAVE分界线，将芯片上位于平均电流IAVE分界线外侧的BUMPs忽略，将芯片上位于平均电流IAVE分界线内侧的BUPMs均设置成做成PIN GROUP并添加电流源，使得芯片上位于平均电流IAVE分界线内侧的BUPMs形成等电势区域，等电势区域较大，在该功能分区内部不会形成过大电势差，不会导致直流压降仿真结构偏大的情况。
步骤S3中可以选择位于网格中心线处的电源BUMP或者在网格中心线处没有电源BUMP时选择靠近网格中心线处最短距离的电源BUMP作为电源筛选BUMP，选择与电源筛选BUMP相邻的地BUMP作为地筛选BUMP，这样可以筛选出网格内部最中心处的电源BUMP和地BUMP，提高仿真精度。
第一预设占比可以为1/10，提高功能分区划分的精度。
第二预设占比可以为1/10，提高功能分区划分的精度。
请参阅图8，为一种封装结构，该封装结构包含硅片与封装。请参阅图9，为一种封装结构，该封装结构为硅片位于封装之上。请参阅图10，为一种封装结构，该封装结构中的硅片通过BUMPs连接到封装。请参阅图11，为一种封装结构，该封装结构中的封装通过PINs连接到印制板。
封装供电实现：在印制板上，存在供电模块（VRM）为芯片进行电源供电。在印制板和封装内部，分别有电源/地独立的平面（X/Y：水平方向）和过孔（Z向：垂直方向），实现这两个层级内部供电路径。在印制板、封装和硅片之间，分别通过大量电源/地独立的PINs和BUMPs，实现系统到封装再到硅片的供电连接。
步骤S1中依据芯片内部功能区域划分，例如，I/O分区、计算分区、控制分区等，以能够最细粒度划分，且能提供各功能分区所需电流为宜。主要目的在于，通过获取能够提供所需求电流的功能分区，可以将硅片划分为多个PIN GROUPs（也就多个电流源）而不是单个PIN GROUP（也就是单个电流源），一方面可以减小PIN GROUP等电势（区域面积）影响，另一方面也可以对局部电流密度差异化仿真，提高仿真精确度，依据芯片内部功能区域划分以及各个功能区域功耗情况，将单体电流源分割为网格化电流源阵列设置，从而解决单体电流源内部等电势问题，增加直流压降仿真的准确性。请参阅图3，硅片划分为5个内部功能区域，其中每个芯片内部功能区域，根据面积大小、或者BUMPs数量，将位于中间的功能分区划分为二级电流源（细粒度）备选网格，将位于四周的四个功能分区划分为一级电流源（粗粒度）备选网格，无论哪种备选网格，都认为网格内所有BUMPs基本均电流。添加仿真电流源，一级电流源备选网格还需要进一步处理以减少PIN GROUPs等电势影响，二级电流源网格直接参考常规仿真设置（该区域尺寸很小）并忽略PIN GROUPs等电势影响。请参阅图2，执行初次仿真，此时，一级电流源备选网格，先按照集中仿真方式设置电流源；二级电流源备选网格，按照常规仿真方式设置电流源。开展仿真，并观察BUMPs临近过孔Z向电流，在每个网格所有BUMPs中找出IMAX BUMP和IMIN BUMP，计算出平均电流IAVE = I/2（IMAX+IMIN），并且基本可以画出IAVE分界线。请参阅图1，执行最终仿真（本轮仿真可以获得最终结果）。此时，一级电流备选网格，将>IAVE所有BUMPs做成PIN GROUP并添加电流源，即将芯片上位于平均电流IAVE分界线外侧的BUMPs忽略，将芯片上位于平均电流IAVE分界线内侧的BUPMs均设置成做成PINGROUP并添加电流源；二级电流源备选网格，按照常规仿真方式设置电流源。开展仿真，得到最终直流压降仿真结果。在印制板和封装设计中，作为供电路径的电地平面和电地过程的物理结构与设计，将会导致IAVE分界线差异；本申请中忽略电源平面和过孔具体设计，因为这些设计的多样性与细节，直接对仿真结果进行分析与处理，来获得合适的PIN GROUP设置；另外，本申请中无法完全精确，只能尽可能拟合实际情况；只有硅片物理设计团队，即芯片后端设计团队，能够提供详细到per BUMP的电流文件，才能进行非常精确的仿真，而现有技术中对于大尺寸硅片很难提取这种精确参数。
上面描述的内容可以单独地或者以各种方式组合起来实施，而这些变型方式都在本发明的保护范围之内。
需要说明的是，在本申请的描述中，需要说明的是，指示的方位或位置关系的术语“上端”、“下端”、“底端”为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包含一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个…”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制。尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种封装与印制板级分布式电源压降仿真方法，其特征在于，包括如下步骤：
S1：将芯片划分为多个功能分区；
S2：将每个功能分区分别设置为一级电流源备选网格和二级电流源备选网格其中的一种；
S3：如果功能分区为一级电流源备选网格，则将一级电流源备选网格按照集总仿真方式设置电流源，对一级电流源备选网格开展初次仿真并获取一级电流源备选网格的平均电流IAVE分界线；
S4：如果功能分区为一级电流源备选网格，则根据平均电流IAVE分界线将一级电流源备选网格内的电流>平均电流IAVE的所有BUMPs做成PIN GROUP并添加电流源；如果功能分区为二级电流源备选网格，则将二级电流源备选网格按照常规仿真方式设置电流源；对芯片执行最终仿真，得到最终直流压降仿真结果。
2.如权利要求1所述的一种封装与印制板级分布式电源压降仿真方法，其特征在于：步骤S2中包括：获取每个功能分区的功能区面积和芯片的总面积，如果功能分区的功能区面积小于总面积的第一预设占比，则将该功能分区设置为二级电流源备选网格，如果功能分区的功能区面积大于或者等于总面积的第一预设占比，则将该功能分区设置为一级电流源备选网格。
3.如权利要求1所述的一种封装与印制板级分布式电源压降仿真方法，其特征在于：步骤S2中包括：获取每个功能分区的功能区BUMPs数量和芯片的总BUMPs数量，如果功能分区的功能区BUMPs数量小于总BUMPs数量的第二预设占比，则将该功能分区设置为二级电流源备选网格，如果功能分区的功能区BUMPs数量大于或者等于总BUMPs数量的第二预设占比，则将该功能分区设置为二级电流源备选网格。
4.如权利要求1或2或3所述的一种封装与印制板级分布式电源压降仿真方法，其特征在于：步骤S3中包括：在一级电流源备选网格中按照集总仿真方式设置电流源，开展初次仿真，观察每个BUMPs临近过孔Z向电流，在所有BUMPs的电流中找出最大电流IMAX BUMP和最小电流IMIN BUMP，根据公式IAVE = 1/2（IMAX+IMIN）计算出平均电流IAVE，从所有BUMPs中筛选出电流等于平均电流IAVE的平均BUMPs，将相邻的平均BUMPs连线绘制出平均电流IAVE分界线。
5.如权利要求1或2或3所述的一种封装与印制板级分布式电源压降仿真方法，其特征在于：步骤S1中功能分区具体包括：依据芯片内部功能进行区域划分以实现功能分区最细粒度划分且能够给各功能分区提供所需电流。
6.如权利要求1或2或3所述的一种封装与印制板级分布式电源压降仿真方法，其特征在于：步骤S4中二级电流源备选网格的常规仿真设置包括：在硅片上，将电源的全部BUMPs设置为电源PIN GROUP，将所有地的全部BUMPs设置为地PIN GROUP；将电源/地PIN GROUP均设置成电流源；在印制板上，在供电模块的电源与地管脚之间添加电压源；执行仿真流程。
7.如权利要求1或2或3所述的一种封装与印制板级分布式电源压降仿真方法，其特征在于：步骤S3中一级电流源备选网格的集总仿真设置包括：将一级电流源备选网格的电流需求集中到网格内部，在网格内部选择第一预设数量个电源BUMP作为电源筛选BUMP和选择第二预设数量个地BUMP作为地筛选BUMP，在电源筛选BUMP和地筛选BUMP添加电流源，执行仿真流程。
8.如权利要求7所述的一种封装与印制板级分布式电源压降仿真方法，其特征在于：步骤S3中选择位于网格中心线处的电源BUMP或者在网格中心线处没有电源BUMP时选择靠近网格中心线处最短距离的电源BUMP作为电源筛选BUMP，选择与电源筛选BUMP相邻的地BUMP作为地筛选BUMP。
9.如权利要求2所述的一种封装与印制板级分布式电源压降仿真方法，其特征在于：所述第一预设占比为1/10。
10.如权利要求3所述的一种封装与印制板级分布式电源压降仿真方法，其特征在于：所述第二预设占比为1/10。
CN202110692443.1A 2021-06-22 2021-06-22 一种封装与印制板级分布式电源压降仿真方法 Active CN113361227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110692443.1A CN113361227B (zh) 2021-06-22 2021-06-22 一种封装与印制板级分布式电源压降仿真方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110692443.1A CN113361227B (zh) 2021-06-22 2021-06-22 一种封装与印制板级分布式电源压降仿真方法

Publications (2)

Publication Number Publication Date
CN113361227A true CN113361227A (zh) 2021-09-07
CN113361227B CN113361227B (zh) 2022-11-15

Family

ID=77535603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110692443.1A Active CN113361227B (zh) 2021-06-22 2021-06-22 一种封装与印制板级分布式电源压降仿真方法

Country Status (1)

Country Link
CN (1) CN113361227B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2612165A (en) * 2021-08-23 2023-04-26 Apple Inc Full die and partial die tape outs from common design

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070044047A1 (en) * 2005-08-17 2007-02-22 Fujitsu Limited Method for simulating power voltage distribution of semiconductor integrated circuit and simulation program
CN105183978A (zh) * 2015-09-02 2015-12-23 北京智芯微电子科技有限公司 一种芯片设计阶段可靠性评估方法和装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070044047A1 (en) * 2005-08-17 2007-02-22 Fujitsu Limited Method for simulating power voltage distribution of semiconductor integrated circuit and simulation program
CN105183978A (zh) * 2015-09-02 2015-12-23 北京智芯微电子科技有限公司 一种芯片设计阶段可靠性评估方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2612165A (en) * 2021-08-23 2023-04-26 Apple Inc Full die and partial die tape outs from common design

Also Published As

Publication number Publication date
CN113361227B (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
US6594811B2 (en) Routable high-density interfaces for integrated circuit devices
US8631372B2 (en) System and method of electromigration mitigation in stacked IC designs
CN108959666B (zh) 集成电路设计方法及装置、芯片版图分解和着色方法及装置
CN117321601A (zh) 一种集成电路的版图生成方法及装置
JP4088587B2 (ja) 集積回路
US6235997B1 (en) LSI package with equal length transmission Lines
CN113361227B (zh) 一种封装与印制板级分布式电源压降仿真方法
CN111796199B (zh) 电源网络均匀性及功耗测试方法
CN108701684A (zh) 被导引通过封装器件的水平数据信号传输线路的接地平面竖直隔离、接地线路同轴隔离以及阻抗调谐
CN107450008A (zh) 芯片测试系统
CN108828382A (zh) 多芯片集成测试方法
US20160028451A1 (en) Active Antenna System And Method With Full Antenna Ports Dimension
Manna et al. Through silicon via placement and mapping strategy for 3D mesh based network-on-chip
US8373432B2 (en) Automated test equipment employing test signal transmission channel with embedded series isolation resistors
CN107229012A (zh) 测试治具及其测试针孔的排布方法
CN114093810A (zh) 芯片及其设计方法
US11726112B2 (en) Electromagnetic shielding during wafer stage testing
US10908598B1 (en) Integrated circuits designed for multiple sets of criteria
US20200373224A1 (en) Through-silicon vias and decoupling capacitance
CN103135021A (zh) 超小尺寸芯片的硅片级量产测试方法
CN208780782U (zh) 一种芯片多工位测试系统
CN110501633A (zh) 封装级芯片测试装置及方法
US9842181B1 (en) Method to optimize general-purpose input/output interface pad assignments for integrated circuit
US11032910B2 (en) System-in-Package device ball map and layout optimization
CN105206545A (zh) 一种可选择性配置连接的高密度集成电路测试芯片及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant