CN113361225A - 智能型坐标转换校正方法 - Google Patents

智能型坐标转换校正方法 Download PDF

Info

Publication number
CN113361225A
CN113361225A CN202110680060.2A CN202110680060A CN113361225A CN 113361225 A CN113361225 A CN 113361225A CN 202110680060 A CN202110680060 A CN 202110680060A CN 113361225 A CN113361225 A CN 113361225A
Authority
CN
China
Prior art keywords
defect
coordinate
image
design layout
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110680060.2A
Other languages
English (en)
Inventor
吕一云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elite Semiconductor Inc
Original Assignee
Elite Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elite Semiconductor Inc filed Critical Elite Semiconductor Inc
Publication of CN113361225A publication Critical patent/CN113361225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

本发明提供一种智能型坐标转换校正方法，其方法包括：接收集成电路设计公司的IC设计布局图数据；通过缺陷检测机台扫描晶圆以取得缺陷扫描数据，并经过数据处理装置将缺陷扫描数据处理成缺陷文字及影像数据文件。将缺陷影像的单位尺寸及设计布局图的单位尺寸调整成一致；执行坐标转换程序，根据缺陷坐标将缺陷影像的图案的缺陷坐标转换至设计布局图中线路的相对坐标作为第一坐标。及执行坐标校正程序，包括手动比对或自动对准缺陷影像的图案与设计布局图的线路、或经由图形用户接口将缺陷影像的位置在设计布局图的线路上相对的位置标示出新坐标作为第二坐标，以取得校正后的坐标偏差量；基于校正后的坐标偏差量将缺陷坐标校正至第二坐标。

Description

智能型坐标转换校正方法
技术领域
本发明系涉及一种智能型的半导体缺陷校正、分类及取样的系统与其实施方法；特别是涉及一种应用于半导体制造工厂、半导体封装制造厂、平面显示器制造工厂、太阳能板制造工厂、印刷电路制造工厂、掩膜制造工厂、LED制造或是组装厂的智能型的缺陷校正、分类及取样的系统与其实施方法。
背景技术
一般而言，在工厂内生产、制造集成电路(Integrated Circuit；IC)，均是透过掩膜、半导体微影、蚀刻、薄膜沉积、铜制程、化学机械研磨及多重曝光等设备及制程而形成。因此，在整个制造的过程中，可能由于设备本身的精度偏差、异常故障、制程产生的粒子、设计布局图的绘图瑕疵及黄光制程窗口(window)不足而产生随机性缺陷与系统性缺陷(Random and systematic defect)，这些缺陷造成产品断路(open)或短路(short)型失败，降低晶圆良率。这些随机性缺陷与系统性缺陷，随着半导体制程尺寸往下微缩，缺陷数量亦因尺寸缩小而大量增加，使得每次缺陷检测得到数千、数万个缺陷，因受限于扫描式电子显微镜(Scanning Electron Microscope，SEM)的照相速率，祇能以取样方式选取数十至数百个缺陷去照相，造成取样到真正会断路或短路型失败的缺陷困难度大为提高，因而无法准确且实时提供这些造成良率耗损的缺陷SEM照片给制程工程师，进而难以根据缺陷的SEM照片来分析制程中导致缺陷的源头，故改进缺陷良率的成效不佳，增加半导体厂的成本。
在半导体厂(例如:晶圆代工厂，Foundry)的实务运作里，以前用实时(real-time)的缺陷及影像图形分类的数据分析，是过去增进良率的重要方法，但是该方法在奈米级半导体制程的缺陷分析已经很难找到失败的致命缺陷；本创新的核心部份引进IC设计布局图数据、关键区域分析(Critical Area Analysis,CAA)方法、缺陷图案重迭设计布局图、坐标转换校正系统、及缺陷尺寸校正系统，乃是解决取样致命缺陷的重要突破方法及系统。
再者，由SEM及光学显微镜的影像图形轮廓量测数据及检测机台产生的缺陷数据，和关键区域分析数据作比较，检测机台的缺陷尺寸、面积数据和SEM及光学显微镜的影像图形轮廓量测尺寸、面积数据有差异，因而造成关键区域分析结果有差异，为解决关键区域分析偏差，必须解决缺陷尺寸偏差问题。例如:缺陷检测机台的缺陷尺寸量测单位当高于布局图形最小尺寸，造成缺陷资料的尺寸和SEM照片的实际缺陷尺寸之偏差问题。
此外，在复杂的微缩半导体先进制程里，尤其当光学效应制程窗口(processwindow)愈来愈窄，但IC设计布局图形却以多倍数增加及复杂化时，导致一些跟图形有关的缺陷被侦测出来，其中属于会影响良率的缺陷即是「系统性缺陷」，将会造成极低的良率，但如果此图形是不影响IC设计线路，例如:监控图形，因为不影响良率，即是属于「假性缺陷」(False defect)，但因假性缺陷图形及讯号很明显，常占据大部份的缺陷取样数目比例至90％以上，反而无法真正找到断路或短路型失败的缺陷图形。
最后，在缺陷取样部份，除了在同一发明人2012年核准的专利号码US8312401B2，用关键区域分析方法得到各个缺陷其缺陷尺寸大小及其坐标偏差范围区域内的设计布局图案之关键区域，计算出断路或短路型失败的缺陷的机率值，即是致命缺陷指数(KillerDefect Index，KDI)，也就是CAA值；然而，在计算致命缺陷指数(KDI)时，并未将缺陷检测机台承载晶圆的控制马达精准度考虑进去，例如:当缺陷检测机台移动晶圆时的坐标精准度单位控制为正负W，例如W等于0.05微米时，因此，其所能检测出尺寸为正负0.05微米的倍数；因此可能造成检测出的缺陷影像的尺寸值大于实际尺寸，可能造成致命缺陷指数偏高等问题。
因此，基于上述多种技术层面上的考虑，如何克服上述诸多限制，用以提升并改善制造工厂的量产效率，是本领域具有通常知识者努力的目标。
发明内容
本发明主要目的在于使用IC设计布局图及关键区域分析方法，针对缺陷检测机台所造成的偏差值，输入坐标修正阀值以及缺陷尺寸的校正因子(Calibration factor)，实时地修正缺陷检测机台之缺陷数据内容的坐标及缺陷尺寸偏差值，再结合IC设计布局数据，将多个缺陷图形逐一重迭至对应之多个缺陷布局图案，再使用关键区域分析方法取得致命缺陷指数(KDI)。本发明使用精准调校过的坐标与缺陷布局图形并结合更高准确度的缺陷尺寸值，故可产生更精准的致命缺陷指数，使得在分析断路或短路型失败缺陷的机率时，能够更加准确且减少误判，成为判别各个缺陷归属于非致命缺陷(Non-killer defect)或致命缺陷(Killer defect)的重要工具。
根据上述之目的，本发明提供一种半导体晶圆的缺陷校正系统，包括存储装置，晶圆制造机台组，晶圆缺陷检测机台及数据处理装置，其中存储装置用以存储设计布局图，且设计布局图中配置有复数条线路，晶圆制造机台组，用以将设计布局图中的复数条线路配置在晶圆上，晶圆缺陷检测机台用以扫描晶圆以取得缺陷扫描数据，数据处理装置将缺陷扫描数据转换成具有缺陷文字及影像数据文件并储存于存储装置，其特征在于:数据处理装置撷取一个坐标修正阀值，是从存储装置中撷取坐标修正阀值，其中，坐标修正阀值为对每一个缺陷影像坐标转换至缺陷布局图案的偏差范围区域上的相对坐标位置修正的统计值，坐标修正阀值包括X轴及Y轴的平均坐标精度值及坐标精度的标准偏差值；数据处理装置执行校正程序，是根据坐标修正阀值，将每一个缺陷影像转换至缺陷布局图案的偏差范围区域的坐标修正阀值上，并储存至存储装置中。
根据上述之目的，本发明接着提供一种半导体晶圆的缺陷校正系统，包括存储装置，晶圆制造机台组，晶圆缺陷检测机台及数据处理装置，其中存储装置用以存储设计布局图，且设计布局图中配置有复数条线路，晶圆制造机台组用以将设计布局图中的复数条线路配置在晶圆上，晶圆缺陷检测机台用以扫描该晶圆以取得缺陷扫描数据，数据处理装置将缺陷扫描数据转换成具有缺陷文字及影像数据文件并储存于存储装置，其特征在于:数据处理装置撷取一个坐标修正阀值，是储存于存储装置中，其中，坐标修正阀值为半导体厂对每一个缺陷影像坐标转换至缺陷布局图案的偏差范围区域上的相对坐标位置修正的统计值，而坐标修正阀值包括X轴及Y轴的平均坐标精度值及坐标精度的标准偏差值；数据处理装置执行校正程序，是根据坐标修正阀值，将每一个缺陷影像转换至缺陷布局图案的偏差范围区域的修正阀值坐标上，并储存至存储装置中；数据处理装置取得一个校正因子，是将缺陷文字及影像数据文件中同时具有缺陷尺寸及缺陷面积与SEM缺陷尺寸及SEM缺陷面积的这些缺陷进行比对，藉以统计出校正因子；数据处理装置执行缺陷尺寸校正，是将缺陷文字及影像数据文件中的每一个缺陷尺寸乘上校正因子后，将校正后的缺陷尺寸储存至存储装置中；数据处理装置执行第一重迭程序，是逐一撷取缺陷影像的图案的缺陷坐标、缺陷尺寸与缺陷面积，并根据缺陷坐标将校正后的缺陷尺寸与缺陷面积重迭至设计布局图的偏差范围区域的坐标修正阀值上；执行关键区域分析，是由数据处理装置根据该缺陷尺寸与缺陷面积重迭在设计布局图上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图之关键区域，判断出致命缺陷指数值。
本发明另一目的在于本发明的坐标转换校正系统、缺陷尺寸校正系统及实施方法，提升关键区域分析准确度和精准判别致命缺陷。应用缺陷检测机台之原始缺陷数据及IC设计布局数据，藉由坐标转换校正系统将坐标偏差校正值输入，即可以降低晶圆制程光学效应将直角图形曝光成圆弧形图形而将缺陷坐标转换至实际布局图形坐标所产生坐标偏差；同时导入缺陷尺寸的校正系统、统计方法及量测不确定度分析，将缺陷检测机台之原始缺陷数据校正至近似缺陷影像轮廓大小，解决因为缺陷检测机台之量测单位高于布局图形最小尺寸，所造成缺陷资料的尺寸、面积和SEM照片的实际缺陷尺寸、面积之偏差，增进关键区域分析准确度和判别致命缺陷分析的准确性。
根据上述之目的，本发明提供一种半导体晶圆的缺陷校正系统，包括存储装置，晶圆制造机台组，晶圆缺陷检测机台及数据处理装置，其中存储装置用以存储设计布局图，且设计布局图中配置有复数条线路，晶圆制造机台组，用以将设计布局图中的复数条线路配置在晶圆上，晶圆缺陷检测机台用以扫描晶圆以取得缺陷扫描数据，数据处理装置将缺陷扫描数据转换成具有缺陷文字及影像数据文件并储存于存储装置，其特征在于:数据处理装置取得设计布局图，用以辨识出在设计布局图上的每一线路相对的坐标位置，每一线路的线路宽度及每两条线路之间的距离；数据处理装置由缺陷文字及影像数据文件中逐一撷取至少一个缺陷坐标，至少一个缺陷尺寸与至少一个缺陷面积，并根据缺陷坐标将缺陷尺寸及缺陷面积重迭至设计布局图上的每一线路的相对的坐标位置上；数据处理装置根据缺陷尺寸及缺陷面积重迭在设计布局图上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图之关键区域，判断出至少一个致命缺陷指数值；数据处理装置选择至少一个致命缺陷指数值，并利用扫描装置对被选择到的致命缺陷指数值所在的每一个缺陷位置进行重新扫描以获得扫描后的新缺陷尺寸及扫描后的新缺陷面积并将扫描后的这些新缺陷尺寸及扫描后的这些新缺陷面积分别储存于存储装置；及数据处理装置用以判断扫描后的新缺陷尺寸及扫描后的新缺陷面积是否为断路型或是短路型的系统缺陷。
根据上述之目的，本发明再提供一种半导体晶圆的缺陷校正系统，包括存储装置，晶圆制造机台组，晶圆缺陷检测机台及数据处理装置，其中存储装置用以存储设计布局图，且该设计布局图中配置有复数条线路，该晶圆制造机台组，用以将设计布局图中的复数条线路配置在晶圆上，晶圆缺陷检测机台用以扫描晶圆以取得缺陷扫描数据，数据处理装置将缺陷扫描数据转换成具有缺陷文字及影像数据文件并储存于存储装置，其特征在于:数据处理装置取得设计布局图，用以辨识出坐标原点、每一条线路相对一坐标的位置、线路宽度及线路间的距离；数据处理装置执行第一坐标转换程序，是自缺陷文字及影像数据文件中取得缺陷影像图案的缺陷坐标(X1,Y1)，并根据缺陷坐标(X1,Y1)转换至设计布局图的相对第一坐标(X2,Y2)；数据处理装置执行第一坐标校正程序，包括:提供显示器屏幕，是由数据处理装置根据缺陷影像的坐标位置取得一个缺陷影像附近区域的图像文件，同时再由数据处理装置取得缺陷影像在该设计布局图相应的坐标位置附近区域的图像文件，并将缺陷影像附近区域的图像文件及相应缺陷影像在设计布局图的坐标位置附近区域的图像文件一起在显示器屏幕上显示；标示第二坐标，是将缺陷影像附近区域的图像文件上的缺陷影像位置在设计布局图相应缺陷影像坐标位置附近区域的图像文件上标示第二坐标(X2’,Y2’)；取得一个校正后的坐标偏差量(X2’-X2,Y2’-Y2)，是当集成电路设计布局图上的第一坐标(X2,Y2)与第二坐标(X2’,Y2’)不在同一个坐标位置时，可以取得该校正后的坐标偏差量(X2’-X2,Y2’-Y2)。
本发明另一目的在于提供以设计布局数据暨关键区域分析方法为基础的缺陷取样方法。本系统及方法结合关键区域分析方法得到致命缺陷指数为主要的缺陷取样的选取判断参数、加上影像分析方法分析缺陷影像的图形里的缺陷强度值/对比值/极性分析值为第二个缺陷取样的选取判断参数、以及判断假性缺陷与否方法对第三个缺陷取样的选取判断参数，以提供选取断路或短路型失败缺陷取样的最有效之方法。
根据上述之目的，本发明再提供一种半导体晶圆的缺陷校正系统，包括存储装置，晶圆制造机台组，晶圆缺陷检测机台及数据处理装置，其中存储装置用以存储设计布局图，且该设计布局图中配置有复数条线路，该晶圆制造机台组，用以将设计布局图中的复数条线路配置在晶圆上，晶圆缺陷检测机台用以扫描晶圆以取得缺陷扫描数据，数据处理装置将缺陷扫描数据转换成具有缺陷文字及影像数据文件并储存于存储装置，其特征在于:数据处理装置取得该设计布局图，用以辨识出坐标原点、每一条线路相对一坐标的位置、线路宽度及线路间的距离；数据处理装置执行第一坐标转换程序，是自缺陷文字及影像数据文件中，取得缺陷影像图案的缺陷坐标(X1,Y1)，并根据缺陷坐标转换至设计布局图的相对第一坐标(X2,Y2)；数据处理装置执行第一坐标校正程序，包括:提供显示器屏幕，是由数据处理装置根据缺陷影像的坐标位置取得一个缺陷影像附近区域的图像文件，同时再由数据处理中心取得缺陷影像在设计布局图相应的坐标位置附近区域的图像文件，并将缺陷影像附近区域图像文件及相应缺陷影像在设计布局图的坐标位置附近区域的图像文件一起在显示器屏幕上显示；标示第二坐标，是将缺陷影像附近区域的图像文件上的缺陷影像位置在设计布局图相应该缺陷影像坐标位置附近区域的图像文件上标示该第二坐标(X2’,Y2’)；取得校正后的坐标，是当设计布局图上的第一坐标(X2,Y2)与第二坐标(X2’,Y2’)不在同一个坐标位置时，可以取得校正后的坐标偏差量(X2’-X2,Y2’-Y2)；数据处理装置执行第一重迭程序，是自缺陷文字及影像数据文件中，逐一撷取缺陷影像的图案的缺陷坐标、缺陷尺寸与缺陷面积，并根据缺陷坐标将缺陷尺寸与缺陷面积重迭至设计布局图的校正后的坐标偏差量(X2’-X2,Y2’-Y2)；数据处理装置执行第一关键区域分析，是根据缺陷尺寸与缺陷面积重迭在设计布局图上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图之关键区域，判断出致命缺陷指数值；数据处理装置执行一校正程序，包括:选择至少一个致命缺陷指数值；提供SEM扫描机，并对被选择的致命缺陷指数值所在的每一个缺陷位置重新扫描，以获得相对精准的缺陷尺寸及缺陷面积，并储存至存储装置中；执行第二重迭程序，是由数据处理装置撷取相对精准的缺陷尺寸及精准的缺陷面积，并根据缺陷坐标将相对精准的缺陷面积重迭至设计布局图的相对坐标上；执行第二关键区域分析，是由数据处理装置根据该相对精准的缺陷尺寸及精准的缺陷面积重迭在设计布局图上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的设计布局图之关键区域，判断出校正后的致命缺陷指数值，其中，该校正后的致命缺陷指数值区分多个不同的数值。
附图说明
图1，是本发明的智能型的缺陷校正、分类及取样系统之运作架构示意图。
图2，是本发明「智能系统」的流程图。
图3A，是本发明「智能系统」取得设计布局图的示意图。
图3B，是本发明「智能系统」取得缺陷数据的示意图。
图3C，是本发明「智能系统」设计布局图及缺陷数据坐标转换的示意图。
图4，是本发明的缺陷对设计布局图的坐标转换及偏差修正的校正流程图。
图5，是本发明的尺寸调整的坐标转换流程图。
图6A、图6B、图6C至图6D，是本发明提供精确坐标偏差校正量的多个实施例示意图。
图7A至图7E，是本发明撷取缺陷轮廓并重迭至设计布局图上的缺陷坐标位置的多个实施例示意图。
图8A及图8B，是本发明建立缺陷尺寸、面积的校正系统的流程图。
图8C，是本发明原始缺陷尺寸经过分辨率高的缺陷图像文件校正后的缺陷尺寸表。
图9，是本发明执行缺陷轮廓和布局图案的多边图案比对分析的流程图。
图10，是本发明的缺陷分类流程图。
图11A-11G，是本发明的缺陷图形数据库。
步骤110至步骤190
步骤200
步骤300
步骤500
晶圆10
芯片布局11
晶粒11D 1、11D 2、11D 3
晶圆代工厂20
数据处理中心21
内存单元23
天线24
天线34
集成电路设计公司30
数据处理中心31
内存单元33
显示器屏幕51
缺陷图案1001
缺陷影像1101
线路1102
缺陷影像1103
修正缺陷影像1104
修正多边缺陷影像1105
设计布局图案1110
缺陷1101
缺陷布局图案1111
线路1113
缺陷文字及影像数据文件1130
具体实施方式
在半导体制造工厂、半导体封装制造厂、平面显示器制造工厂、太阳能板制造工厂、印刷电路制造工厂、掩膜制造工厂、LED制造或是组装厂里，均需要透过掩膜、半导体微影、蚀刻及薄膜沉积等设备及制程方法来形成具有特定功能性的产品；由于制造过程上的许多繁复步骤，制程及设备参数的管控、设备参数偏差、或技术上的瓶颈均造成影响产品良率的缺陷，这些缺陷的产生是无可避免的。因此，在半导体厂在制造过程中，均会执行缺陷的检测与分析来提升良率及降低成本。
首先，请参阅图1，是本发明的智能型的缺陷校正、分类及取样系统之运作架构示意图。如图1所示，本发明的实施例将以晶圆制造为例来说明，同时，在以下的说明过程中，将以「智能系统」来取代「智能型的缺陷校正系统与其实施方法」。整体上来说，智能系统可以在晶圆代工厂20(以下简称工厂端20)中执行，也可以在集成电路设计公司30(以下简称设计公司端30)中执行，当然，也可以是通过工厂20与设计公司端30透过有线网络或是经由天线24/34及无线网络来执行。
例如，当设计公司端30完成了一个具有特定功能的集成电路IC设计布局图(ICdesign layout)后，数据处理中心31会将设计布局图的GDS或OASIS档案先储存至内存单元33中；接着，可以透过有线网络或是无线网络将GDS或OASIS档案传递给工厂端20；其中，设计布局图案1110(显示于图3A)中包含许多个布局图案(例如:组件的布局图)，而各个布局图多边图均包含布局图尺寸、布局图坐标、布局图图层(Layer)、文字标示或大小；一般而言，设计布局图案1110的格式(format)可以是图像数据库系统(Graphic DatabaseSystem，GDS)格式、GDS-II格式或公开存取同时信息系统(Open Access Same-timeInformation System，OASIS)格式。接着，工厂端20会将所接收到的档案经过数据处理中心21处理后，储存至内存单元23中。之后，工厂端20会根据设计布局图案1110所制造的光罩来进行相关半导体制程，用以在晶圆10上制造出许多重复的晶粒11D(显示于图3B)。通常，工厂端20在进行半导体芯片制造时，会采用设计公司端30的档案。
在晶圆10制造的过程中，缺陷会在制造的各个制程中在晶圆10上产生，例如:随机性缺陷(random defect)或是系统性缺陷(systematic defect)等。因此，工厂端20在制造过程中的任何阶段或是多个制程步骤上，都会使用缺陷检测机台，例如:扫描式电子显微镜(SEM)、电子束(E-beam)检测机台、光学检测机台、缺陷扫描仪或照相机等，对这些晶圆10进行缺陷扫描及检测，并产生出晶圆的原始缺陷扫描数据；这些缺陷扫描数据包括:缺陷的尺寸大小、形状、面积、晶粒位置、坐标或图形等)，而这些缺陷数据会经过数据处理中心21处理成JPG、TIFF、PNG及纯文本(text)规格的缺陷文字及影像数据文件1130(显示于图3B)后，储存至内存单元23中。
根据上述，很明显的，工厂端20的内存单元23中已经储存着设计公司端30的设计布局图档案1110，以及缺陷文字及影像数据文件1130。因此，本发明的「智能系统」可以在工厂端20执行缺陷校正、分类及取样等工作。同样的，若工厂端20将缺陷文字及影像数据文件1130透过有线网络或是无线网络传递至设计公司端30后，本发明的「智能系统」可以在设计公司端30执行缺陷校正、分类及取样等工作。当然，工厂端20与设计公司端30也可以实时通过有线网络或是无线网络来将交换相关档案，以实时分析(real-time analysis)执行缺陷校正、分类及取样等工作。对于上述由谁来执行缺陷校正、分类及取样等工作，本发明并不加以限制。
接着，请参考图2，是本发明「智能系统」的流程图。如图2所示，本发明「智能系统」的流程图100是由数据处理中心21取得设计布局图1110及取得缺陷文字及影像数据文件1130开始，如步骤110及步骤120所示；接着，由步骤130来将取得的设计布局图1110及缺陷文字及影像数据文件1130进行坐标转换及偏差校正(deviation calibration)，用以将晶圆10上的缺陷坐标位置转换至设计布局图相应的坐标位置，用以判断缺陷影像1101会落在设计布局图1110的那些坐标位置上；再接着，由步骤140来将每一个缺陷影像1101的轮廓(contour)进行重迭(superposition)或是映射(mapping)至设计布局图1110上的每一个缺陷影像1101相对应的缺陷布局图案1111的坐标位置；接着，由步骤150来判断出致命缺陷指数(Killed Defect Index；KDI)，其中，致命缺陷指数(KDI)是根据步骤140的每一个重迭或是映像后的缺陷影像1101的坐标位置，并再根据关键区域分析(Critical Area Analysis，CAA)方法分析缺陷影像1101的轮廓尺寸在具有缺陷位置及其偏差范围面积内的设计布局图上的关键区域(Critical Area)来判断；同时，也可以藉由步骤160来检查缺陷影像1101的轮廓与至少两个布局图案重迭结果，并检查缺陷影像1101的轮廓与至少一个布局图案交会的结果。之后，进行步骤170的缺陷分类，是藉由步骤150或步骤160的判断结果，根据缺陷的致命缺陷指数(KDI)、缺陷讯号参数(defect signal parameter)、缺陷与缺陷图案数据文件(defect pattern library)的图形匹配(pattern match)结果，以及缺陷与高失败频率缺陷数据库(frequent failure defect library)的图形匹配结果来进行缺陷分类，其中，缺陷图案数据文件(defect pattern library)与高失败频率缺陷数据库(frequentfailure defect library)是可以从内存单元23/33中取得(如步骤180)；或是，根据布局图案交会的短路或断路结果来进行缺陷分类；最后，由步骤190来进行缺陷的取样，是根据步骤170的缺陷分类及缺陷取样规则进行缺陷的取样。
再接着，详细说明「智能系统」的流程图100中的每一步骤的具体实施方式。首先，就步骤110的取得设计布局图而言，主要是根据设计公司端30所完成的设计布局图1110来进行处理。请参考图3A，是本发明「智能系统」取得设计布局图的示意图。如图3A所示，使用者(例如:设计公司端30的工程师)预先藉由数据处理中心31取出设计布局图1110；其中，设计布局图1110的格式(format)可以是GDS格式、GDS-II格式或OASIS格式。
接着，请参考图3B，是本发明「智能系统」取得缺陷数据的示意图。如前所述，在设计布局图1110已经由设计公司端30完成设计并提供给工厂端20，工厂端20于制造过程，即可在晶圆10上形成具有完整芯片布局(full-chip layout)11的图案，且完整芯片布局11中包括复数个晶粒(die)，例如:11D 1、11D 2、11D 3。接着，工厂端20使用缺陷检验机台对晶圆10进行缺陷扫描检测，用以获得在芯片布局11上的复数笔缺陷影像1101的档案及缺陷文字数据；之后，由数据处理中心21撷取并计算出一个或是多个缺陷影像1101产生在晶圆10上的哪几个晶粒以及位于晶粒上的那些位置上。
接着，如图3B所示，数据处理中心21取得晶圆10每一个缺陷坐标(X1,Y1)并取得缺陷影像1101的图像文件1001以及图像文件1001上的线路1102。请继续参考图3B，显示在晶圆10上的多个晶粒中的一个晶粒11D上，总计检测有7个缺陷影像1101产生，数据处理中心21根据缺陷坐标(X1,Y1)是相对于晶粒11D的第一参考原点坐标(X01,Y01)；例如:第一参考原点坐标(X01,Y01)是由缺陷检测机台的输入程序(recipe)所产生，通常第一参考原点坐标(X01,Y01)选择在晶粒11D的角落或是容易找到的辨识位置，以作为标记(marker)，对此本发明并不加以限制。最后，由数据处理中心21取得每一个缺陷的文字及图像文件案后，再以晶圆10来作为缺陷文字及影像数据文件1130，其中，在缺陷文字及影像数据文件1130中，记载每一缺陷影像1101的内容包含晶粒11D的编号以及缺陷影像1101的序号(identificationnumber)、产品名称、缺陷制造步骤、批号、缺陷检测机台编号、缺陷坐标(X1,Y1)及粗略的缺陷影像1101的尺寸(包括:X方向的最大尺寸及Y方向的最大尺寸)等。最后，都会将缺陷文字及影像数据文件1130储存于内存单元23中。
接着，进行步骤130的缺陷数据坐标转换及偏差修正。请参考图3C，是本发明「智能系统」设计布局图及缺陷数据坐标转换的示意图。如图3C所示，由数据处理中心21读取缺陷文字及数据文件1130中的每一个缺陷影像1101位于晶粒11D上的缺陷坐标(X1,Y1)后，经过数据处理中心21处理后，例如:数据处理中心21是根据缺陷文字及数据文件1130中缺陷坐标(X1,Y1)，经过坐标转换后，会根据设计布局图1110上参考坐标找出相对缺陷影像1101在设计布局图1110中的缺陷布局图案1111上的缺陷坐标(X2,Y2)，如图3C即是缺陷序号1～7上的7个缺陷影像1101转换至缺陷布局图案1111相对上的缺陷坐标(X21,Y22)至缺陷坐标(X27,Y27)。而缺陷布局图案1111的尺寸大小，则是根据缺陷检测机台的精度或是偏差范围来决定；例如:当使用一个偏差范围为-0.5μm～+0.5μm的光学缺陷检测机台进行缺陷扫描检测后，则缺陷布布局图案1111的偏差范围面积为1μmx1μm，其中，缺陷布局图案1111中的导线尺寸可以为50nm，而导线与另一导线间的尺寸距离可以为30nm。
此外，要将缺陷坐标(X1,Y1)转换至设计布局图1110上的布局图坐标(X2,Y2)位置的目的，是要能判断此缺陷影像1101是否会造成线路1102的断路或是短路的缺陷。然而，如前所述，缺陷影像1101的坐标(X1,Y1)是藉由缺陷扫描检测机台来量测，其参考坐标可能是以晶粒11D的第一参考原点坐标(X01,Y01)为中心；而设计布局图案1110则有自己的参考原点坐标(X02,Y02)，经由光罩数据含布局图案参考原点坐标(X02,Y02)与标记布局图坐标的相对位置，当缺陷检测机台选定标记布局图坐标为参考原点坐标(X01,Y01)，则设计布局图1110相对于缺陷检测机台的参考原点坐标(X01,Y01)即可计算至坐标转换系统中；另外，在缺陷检测机台量测晶圆10时，会因光学绕射等效应在线路1102边缘或角落产生圆弧形(rounding)，使得缺陷影像1101的坐标(X1,Y1)离直角角落有一定偏差距离；而在设计布局图1110上的坐标，则是90度直角多边形图案。很明显的，同一参考原点坐标(X01,Y01)在晶圆10及参考原点的标记布局图(marker layout pattern)1110上存在着一定偏差，此偏差即显示在坐标转换后的布局图案的坐标上，将由坐标偏差校正系统得出来并修正。
再者，在某些情况下，缺陷影像1101的文件格式跟设计布局图1110的文件格式不一致，例如缺陷影像1101的文件格式单位是pixel、微米或奈米等，而设计布局图1110GDS的文件格式单位是微米或奈米等，这些不同文件格式之间，也可能存在着偏差。因此，在本发明的一个较佳实施例中，增加了一个精确校正的程序，如步骤200所示。步骤200的实际校正过程，请参考图4，是本发明的缺陷对设计布局图的坐标转换及偏差修正的校正流程图。首先，如图4中的步骤110及步骤120所示，是先取得设计布局图及取得缺陷数据，其过程与图2相同，故不再赘述。接着，请参考步骤210，是要将缺陷图像文件1001及设计布局图1110两者的尺寸调整成一致；例如:可以选择将缺陷影像1101的图像文件1001及设计布局图1110的单位尺寸调整为一致，即是pixel单位或微米、奈米等共同单位。之后，才能完成步骤220，将缺陷影像1101正确的转换至设计布局图1110上，如此，即可以先克服缺陷影像1101的文件格式跟设计布局图1110的图像文件1001格式不一致所造成坐标转换很大偏差的问题。
接着，为了使缺陷影像对设计布局图的坐标转换及偏差修正能够更完整的考虑到所有可能影响坐标转换精确度的因素都列入考虑。因此，本发明更进一步的提供较佳实施例，请参考图5，是本发明的尺寸调整的坐标转换流程图。如图5所示，首先，步骤2110是取得缺陷检测机台参数，例如:由数据处理中心21至内存单元23中取得缺陷检测机台的对准参考坐标以及尺寸等数据；或是由步骤2120来取得设计布局图1110的参数，例如:由数据处理中心21至内存单元23中取得设计布局图1110的原始坐标、对准参考坐标以及尺寸等数据；以及由步骤2130来取得掩膜(Mask)的参数，例如:由数据处理中心21至内存单元23中取得掩膜参数的对准参考坐标、原始坐标、中心点坐标以及尺寸等数据。之后，如步骤2140所示，将取得的缺陷影像1101的尺寸、设计布局图1110的尺寸以及掩膜制造的尺寸调整成一致后，才能完成步骤220，使用者须选定一个或数个标记图形(marker pattern)作为设定缺陷检测机台的对准参考坐标点，其中，标记图形可以是L型、十字型或矩形等容易对准得简单图形。在一般状况下，这些标记图形可能是被放置于晶粒的附近切割道(scribe line)上而非晶粒设计布局图上，掩膜(Mask)数据含有切割道(scribe line)上各个标记图形、设计布局图角落及中心点坐标，故必须由掩膜(Mask)的参数算出此标记点至设计布局图1110的原始坐标或对准参考坐标的距离，以使缺陷坐标至设计布局图1110的坐标转换系统可以由上述相对坐标关系计算转换而成，将缺陷影像1101的图像文件1001正确的缺陷坐标(X1,Y1)转换至设计布局图1110上的坐标(X2,Y2)。最后，在本实施例中，经过步骤220的处理后，就可以确保无论是从坐标转换的修正或是在缺陷影像1101的图像文件1001与设计布局图1110间的实时图形匹配(real time pattern match)，都是以坐标偏差数据来进行偏差的修正，如步骤230所示。
请再参考图4，当步骤220已经将所有可能造成坐标偏差的因素都修正后，可以确认缺陷影像1101的图像文件1001已经修正并转换至设计布局图1110上的一个缺陷布局图案1111中的坐标(X2,Y2)；很明显的，每一个缺陷布局图案1111具有不同的布局图案及不同的缺陷影像1101图案；例如，当晶圆10上可以形成1000个晶粒11D时，在将缺陷影像1101的缺陷坐标(X1,Y1)转换至设计布局图1110上的缺陷坐标(X2,Y2)时，有可能在每一个缺陷布局图案1111上形成偏差。因此，本发明进一步将提供三种方式来进行设计布局图1110上的缺陷坐标(X2,Y2)的校正。首先，如步骤2410所示，由数据处理中心21至内存单元23选择一个缺陷影像1101；例如:选择一个代表晶体管(Transistor)组件的布局图案；接着，由数据处理中心21取得第一个缺陷布局图案1111；再接着，由数据处理中心21取得相应第一组件的缺陷影像1101的图像文件1001后，一起在显示器屏幕51(如图6B所示)上显示出缺陷布局图案1111及缺陷影像1101的图像文件1001；在一实施例中，所显示的缺陷布局图案1111及缺陷影像1101的图像文件1001在尺寸单位上已经调成一致(例如:均已经调整为pixel单位或微米、奈米等单位)；之后，由执行校正人员以手动方式在显示器屏幕51上进行一定数量的比对及统计；例如:由执行校正人员以手动方式在显示器屏幕51上将缺陷布局图案1111及缺陷影像1101的图像文件1001以一设定坐标对准，如图6A的上半部所示。若显示出转换至缺陷布局图案1111上的缺陷坐标(X2,Y2)与缺陷图像文件1001的新坐标(X2’,Y2’)不在同一个位置时，就要进行偏差的校正至新坐标(X2’,Y2’)；例如:由校正人员以手动方式将缺陷图像文件1001的位置在缺陷布局图案1111上相对的位置标示出新坐标(X2’,Y2’)。很明显的，缺陷图像文件1001位置转换至缺陷布局图案1111上的实际缺陷坐标(也就是坐标偏差校正量为(X2’-X2,Y2’-Y2))，如图6A的下半部所示。之后，根据上述方式依序进行一定数量的坐标偏差校正量，例如:取得至少51笔的坐标偏差校正量；之后，如步骤250所示，由数据处理中心21汇整成表格并经过统计分析后，可以得到一个在X轴及Y轴的平均坐标精度值(Average Coordinate Precision Value)及坐标精度的标准偏差值(StandardDeviation)的坐标修正阀值，如图6D所示。在一较佳实施例中，若数据处理中心21的内存容量及处理器速度够快时，是可以选择将缺陷布局图案1111及每一个缺陷影像1101的图像文件1001逐一比对后，例如:比对10,000个缺陷影像1101后，取得一个更精准的统计值来作为坐标偏差校正量或是修正阀值，对此，本发明并不加以限制。最后，如步骤260所示，在取得精准的统计值来作为坐标偏差校正量或是修正阀值后，可以根据所得到的坐标精度标准偏差值导入坐标转换系统，对转换至缺陷布局图案1111上的缺陷影像1101的坐标位置进行坐标偏差量校正，其中坐标偏差量为(X2’-X2,Y2’-Y2)或是将坐标偏差量(X2’-X2,Y2’-Y2)经过统计分析的X轴及Y轴的平均坐标精度值及坐标精度的标准偏差值。
此外，本发明也可以选择另一个校正的方式来得到精准的坐标偏差校正量。如步骤2420所示，由数据处理中心21取得第一个组件的缺陷布局图案1111文件；接着，由数据处理中心21取得相应第一个组件的缺陷影像1101的图像文件1001后，一起在显示器屏幕51上显示出缺陷布局图案1111及缺陷影像1101的图像文件1001；同样的，在一实施例中，所显示的缺陷布局图案1111及缺陷影像1101的图像文件1001在单位上已经调成一致(例如:均已经调整为pixel单位或微米、奈米等单位)；之后，再由执行校正人员经由图形用户接口(Graphical User Interface；GUI)直接以鼠标上的箭头(cursor)将实际缺陷影像1101与线路1102图案之间的位置在缺陷布局图案1111的相应线路图案的位置上标示新坐标(X2’,Y2’)，如图6B的上半图所示；例如:由校正人员以手动方式以箭头(cursor)来将缺陷图像文件1001的位置在缺陷布局图案1111上相对的位置标示出新坐标(X2’,Y2’)；之后，可以将缺陷影像1101的坐标(X1,Y1)转换并标示缺陷布局图案1111上的坐标(X2,Y2)显示。若显示出转换至缺陷布局图案1111上的缺陷影像1101的坐标(X2,Y2)与缺陷影像1101的位置与缺陷布局图案1111上的新坐标(X2’,Y2’)不在同一个位置时，就可以得到校正的坐标偏差量，其中坐标偏差量为(X2’-X2,Y2’-Y2)，如图6B的下半图所示。之后，如步骤250至步骤260所示，根据上述方式依序进行一定数量的校正，其过程与方式与图6A的过程相同，也是可以取得一个在X轴及Y轴的平均坐标精度值(Average Coordinate Precision Value)及坐标精度的标准偏差值(Standard Deviation)的坐标修正阀值，以作为偏差校正之根据及导入坐标转换系统，故不再赘述。
此外，本发明也可以选择另一个校正的方式来得到精准的坐标偏差量。如步骤2430所示，由数据处理中心21取得第一个组件的缺陷布局图案1111文件；接着，由数据处理中心21取得相应第一个组件的缺陷影像1101的图像文件1001后，一起在显示器屏幕51上显示出缺陷布局图案1111及缺陷影像1101的图像文件1001。同样的，在一实施例中，所显示的缺陷布局图案1111及缺陷影像1101的图像文件1001在尺寸单位上已经调成一致(例如:均已经调整为pixel单位或微米、奈米等单位)；之后，由数据处理中心21将缺陷布局图案1111上的线路1113图案与缺陷影像1101的图像文件1001上的线路1102的图案进行自动对准，如图6C的中间图所示；之后，可以将缺陷影像1101文件的坐标(X1,Y1)在缺陷布局图案1111上的位置标示出新坐标(X2’,Y2’)。若显示出转换至缺陷布局图案1111上的缺陷坐标(X2,Y2)与标示出的新坐标(X2’,Y2’)不在同一个位置时，进行偏差的校正，其中坐标偏差量为(X2’-X2,Y2’-Y2)，如图6C下半图所示。之后，如步骤250至步骤270所示，根据上述方式依序进行一定数量的校正，其过程与方式与图6A的过程相同，也是可以取得一个在X轴及Y轴的平均坐标精度值(Average Coordinate Precision Value)及坐标精度的标准偏差值(StandardDeviation)的坐标修正阀值，以作为进行偏差校正之根据及导入坐标转换系统，故不再赘述。
上述的图6A、图6B及图6C都是说明本发明能够提供精确坐标偏差校正量的多个实施方式，因此，只要选择图6A、图6B及图6C中的任何一种方式，都能经由步骤250至步骤260所示，得到以坐标偏差校正量或是以精确的统计值来作为坐标偏差量或是坐标修正阀值。
在完成步骤200后，本发明的「智能系统」已经取得缺陷影像1101转换至设计布局图1110上的坐标位置偏差的校正之后，其中坐标偏差校正量为(X2’-X2,Y2’-Y2)或是坐标偏差校正量的统计值(也就是前述的坐标修正阀值)，例如:X轴及Y轴的平均坐标精度值(Average Coordinate Precision Value)及坐标精度的标准偏差值(StandardDeviation)。再接着，就是要判断缺陷影像1101产生在设计布局图1110档后，此缺陷影像1101是否会造成断路(open circuit)或短路(short circuit)等失败的致命缺陷。由于缺陷影像1101或其轮廓(contour)都是影像图形，而设计布局图1110是GDS或OASIS格式，同时，设计布局图1110上并无缺陷图案，因此根本无法执行缺陷影像1101所造成的短路或是断路缺陷分析。又由于缺陷影像1101的轮廓可能是不规则的形状，因此，本发明提供一种缺陷影像1101的撷取(clip)缺陷轮廓方法，用以得出缺陷影像1101的缺陷尺寸大小及面积，作为断路或短路型失败的致命缺陷的基础。
如步骤140所示，也请同时参考图7A至图7D，是本发明的撷取缺陷影像的缺陷轮廓并重迭至设计布局图上的缺陷坐标位置的示意图。首先，「智能系统」由数据处理中心21从缺陷文字及影像数据文件1130中的图像文件1001取得一个缺陷影像1101的轮廓尺寸，包括X轴的最大尺寸及Y轴的最大尺寸。接着，由数据处理中心21根据所撷取得缺陷影像1101的轮廓尺寸，产生一个和缺陷轮廓最大X轴、Y轴尺寸相同的多边形(Polygon)缺陷影像1103图案；例如:若X轴的最大尺寸为0.1微米及Y轴的最大尺寸为0.08微米，则多边形缺陷影像1103图案的面积0.008平方微米(μm2)，如图7A下方的箭头。再接着，将撷取缺陷影像1101的轮廓图案或多边形的缺陷图案1103重迭(Superposition)或是映射(mapping)至校正后的缺陷布局图案1111的坐标(X2’,Y2’)或是坐标偏差校正量为(X2’-X2,Y2’-Y2)或是坐标偏差校正量的统计值上，据以判断此撷取后的缺陷影像1101或是多边形缺陷影像1103图案大小是否对缺陷布局图案1111文件上的线路1113产生短路或是断路等的致命缺陷的影响；如图7B左边的缺陷布局图案1111所示，即为一种短路的系统性缺陷，即两个线路1113被一个缺陷影像1101连接在一起；又如图7B右边的缺陷布局图案1111所示，即为一种断路的系统性缺陷，即一个线路1113被一个缺陷影像1101完全覆盖而形成阻断。接着，才可以利用步骤150或步骤160判断缺陷图案1001或是缺陷布局图案1111上是否有断路或短路型的致命缺陷。
接下来，进行步骤150的关键区域分析(Critical Area Analysis，CAA)方法。当数据处理中心21已经将撷取的多边形缺陷影像1103面积重迭至缺陷布局图案1111上的相对缺陷影像1101坐标处，此时，就可以使用关键区域分析方法来分析此撷取的多边形缺陷影像1101于缺陷布局图案1111上之关键区域，并可以判断出断路或短路型失败的缺陷的机率值；此缺陷的机率值即是致命缺陷指数(KDI)，也就是CAA值。例如:工程师将每一个撷取的多边形缺陷影像1101图案重迭至缺陷布局图案1111上，并据以判断是否会造成线路1113的短路或是断路，同时，工程师也可以根据多边形缺陷影像1103图案与线路1113的关键区域面积大小来判断出致命缺陷机率值。如图7C所示(乃是图3C缺陷图形6)的致命缺陷判断，当撷取的缺陷影像1101的图案或是撷取的多边形缺陷影像1103的图案的尺寸远小于线路1113的尺寸或是线路1113之间的距离时；例如:当多边形缺陷影像1103图案的尺寸为0.008μm2时，而线路1113的宽度及线路1113之间距尺寸都为0.1μm时，则无论是缺陷影像1101的图案或是撷取的多边形缺陷影像1103的图案都不会对线路1113造成断路或短路型的系统性缺陷，则判断关键区域面积为0，故致命缺陷指数KDI＝0；若当多边形缺陷影像1103的图案的尺寸(为0.001μm2时)与线路1113的宽度尺寸(为0.1μm时)相当或接近时，虽然会造成线路1113的断路或短路，但因缺陷影像1101的图案或是多边形缺陷影像1103落在缺陷布局图案1111的线路1113上的机率是与缺陷布局图案1111上的线路1113多少有关。又如图7C所示，当线路1113的关键区域面积只占缺陷布局图案1111总坐标偏差范围区域的1/10时，则判断关键区域面积为0.1，故致命缺陷指数KDI＝0.1，也就是说，多边形缺陷影像1103的图案会造成图7C的缺陷布局图案1111上的线路1113断路或短路的机率为0.1。
同样的，再以图7D来说明如何分析及判断致命缺陷指数的实施。如图7D所示，本发明所使用的关键区域分析(Critical Area Analysis)方法是常被使用于Design ForManufacturing的良率模拟分析，也就是分析IC设计布局图的关键区域。在进行模拟分析时，是假设有一组缺陷以随机数方法任意放置于任意坐标上，判断有多少缺陷影响良率并据以估计出可能的良率。本发明所使用的关键区域分析方法，是将缺陷检测机台的缺陷数据中，撷取缺陷影像1101及其缺陷尺寸大小、面积，将其转换至缺陷布局图案1111上的相应坐标上，并计算出此坐标偏差范围区域(如前所述的，因为缺陷检测机台移动控制马达精度造成的偏差，缺陷可能在此坐标偏差范围区域的任一坐标)内的缺陷布局图案1111之关键区域，而致命缺陷指数(KDI)是分析得出的关键区域面积除以坐标偏差范围区域面积(即缺陷布局图案1111的面积)，并据以计算出断路或短路型失败的缺陷的机率值，即是致命缺陷指数(KDI)。如图7D左边的示意图所示，当缺陷影像1101图案或是撷取的多边形缺陷影像1103的图案都不会对线路1113造成断路或短路型的系统性缺陷，则判断关键区域面积为0，则判断缺陷取样的KDI值等于0或趋近于0时，代表缺陷造成线路断路或短路(即晶粒失败)的机率愈低。如图7D右边的示意图所示，当缺陷影像1101或是撷取的多边形缺陷影像1103的图案的尺寸(为0.001μm2时)与线路1113的宽度尺寸(为0.1μm)相当或接近时，就会造成线路1113的断路或短路，此时就需要计算出造成断路的关键区域面积(Open CriticalArea；OCA)及造成短路的关键区域面积(Short Critical Area；SCA)，如图7E中的虚线所示区域，由于断路的关键区域面积及短路的关键区域面积都会造成系统性缺陷或是随机性缺陷，故需要将两者的关键区域面积相加之后，再除以坐标偏差范围区域面积(如前述偏差范围为-0.5μm～+0.5μm的光学缺陷检测机台进行缺陷扫描检测后，则缺陷布局图案1111的坐标偏差范围区域面积为1μmx1μm)；例如:当缺陷布局图案1111中的导线尺寸为50nm，而导线与另一导线间的尺寸距离为30nm时，而当缺陷影像1101图案的尺寸为60nm时，很明显的，当尺寸为60nm的缺陷影像1101无论落在缺陷布局图案1111中的哪个位置都会造成致命性缺陷，因此，当断路的关键区域面积(OCA)为0.7μm2及造成短路的关键区域面积(SCA)为0.3μm2时，则KDI值等于0.7μm2+0.3μm2/1μmx1μm＝1；因此，判断缺陷取样的KDI值等于1或趋近于1；当判断结果为KDI值等于1或趋近于1时，代表缺陷造成线路断路或短路(即晶粒失败)的机率愈高，缺陷取样的选取机会愈大。最后，这些缺陷的多边形缺陷影像1101的图案的缺陷机率值会记录至内存单元23中。
此外，本发明也可以选择步骤160，直接在撷取一个具有缺陷影像1101所在的图像文件1001(此图像文件1001如前所示，包括缺陷轮廓影像1101及其相对于邻近线路的位置)之后，将其与图像文件1001相对应的缺陷布局图案1111重迭(如图6C中间的示意图)，用以进行判断缺陷影像1101是否造成断路或短路型失败缺陷。例如:当数据处理中心21直接将撷取到的一个具有原始缺陷影像1101轮廓的图像文件1001与相对缺陷影像1101所在的缺陷布局图案1111进行重迭后，此时，数据处理中心21或是工程师可以根据原始缺陷影像1101的轮廓与缺陷布局图案1111经过图形比对匹配后的重迭位置来判断是否为断路(OpenCircuits)型失败缺陷或是否为短路(Short Circuits)型失败缺陷；如果均判断结果为断路或短路型失败时，判断是属于致命缺陷，则判断致命缺陷指数(KDI)为1；如果判断结果为均无断路或短路型失败时，判断是属于非致命缺陷，则判断致命缺陷指数(KDI)为0。最后，将这些缺陷影像1101的致命缺陷指数(KDI)判断结果记录至内存单元23中。很明显的，由于本实施例是直接将撷取到具有原始缺陷影像1101轮廓的图像文件1001与相对缺陷影像1101所在的缺陷布局图案1111进行重迭后，就可以直接判断缺陷影像1101的致命缺陷指数(KDI)值；因此，在进行步骤160的一个较佳实施例是，先经过图4或图5的步骤后，也就是在取得正确的原始缺陷影像1101轮廓的坐标以及精准的转换出相对缺陷影像1101的坐标所在的缺陷布局图案1111是关键的；此外，在进行步骤160的另一较佳实施例是缺陷影像1101的图像文件1001是通过SEM扫描的图像文件。再次强调，由于SEM扫描的精度高，故扫描到的原始缺陷影像1101就是实际缺陷所在位置，此时，就已经知道缺陷影像1101的致命缺陷指数(KDI)值，也因此，在本实施例中，致命缺陷指数(KDI)的值祇有1或0；而选择直接将具有原始缺陷影像1101轮廓的图像文件1001与相对缺陷影像1101所在的缺陷布局图案1111进行重迭的目的，就是要知道缺陷影像1101是在缺陷布局图案1111上的哪个位置，以便后续可以针对造成致命缺陷的缺陷布局图案1111进行必要的布局图修改。
根据上述，在进行缺陷影像1101的致命缺陷指数(KDI)或是关键区域分析(CAA)分析时，本发明的「智能系统」可以选择使用具有原始缺陷影像1101轮廓的图像文件1001来与相对缺陷影像1101所在的缺陷布局图案1111进行重迭，如步骤160所示；也可以选择使用撷取的缺陷影像1101的面积来重迭至设计布局图1110上的相对缺陷影像1101的坐标上，如步骤150所示；对此，本发明并不加以限制。
根据前述，一般在进行晶圆10的缺陷影像1101扫描时，为达到快速扫描之目的，大都是选择由扫描式电子显微镜、电子束(E-beam)检测机台、光学检测机台、缺陷扫描仪或照相机等光学设备，来快速获得晶圆上的缺陷数据(例如:缺陷的尺寸、宽度、大小、坐标或轮廓…等)。由于在使用前述的光学设备进行缺陷影像1101扫描时，光学设备与被扫描的晶圆10之间可能会有一些光学设备本身镜头及波长的扫描检测的分辨率(Resolution)不足以清晰呈现缺陷影像1101，例如:当缺陷影像1101失焦(defocus)后，就会造成缺陷影像1101的边缘模糊，使得扫描到的缺陷影像1101较实际的缺陷图案更大，会造成致命缺陷的误判。此外，每一种光学扫描设备都有一定的精度限制，当精度不足时，会造成扫描缺陷及判别所使用的最小单位相对于最小尺寸布局图案更大，这种造成缺陷影像1101的模糊失焦的情形，也会造成致命缺陷的误判。例如:当光学设备的分辨率(Resolution)单位为50奈米，而缺陷影像1101实际的X轴或是Y轴尺寸均为35奈米时，则光学设备其所能判断出的缺陷影像1101的最小尺寸为50奈米；这个结果会造成在缺陷文字及影像数据文件1130中的原始检测缺陷报告是以扫描比对分析的最小单位的倍数来纪录所扫描侦测的缺陷影像1101尺寸及面积，而此缺陷影像1101的尺寸及面积是远大于用精度1、2奈米等级的电子显微镜(SEM)所照出的实际缺陷影像1101尺寸及面积；很明显的，此原始缺陷尺寸的不正确会影响到致命缺陷指数，即可能造成误判非致命缺陷或低风险致命缺陷成高风险致命缺陷；例如:实际缺陷影像1101尺寸及面积不会造成断路或短路型失败的缺陷，但因为最小单位的精度不足模糊失焦的结果是会造成缺陷报告的多个缺陷影像1101面积过大而判断为风险较高的致命缺陷，将会降低真正断路或短路型失败缺陷被取样的机率，而造成良率改善缓慢或是成本增加等问题。很明显的，此缺陷影像1101原始检测缺陷报告之缺陷尺寸，因扫描比对的最小单位的精度不足，需要进一步校正成接近实际的缺陷尺寸，才能做出精确的判断，提升断路或短路型失败缺陷取样的成功率。
为了解决上述光学设备在扫描晶圆10过程中的失焦问题，本发明提供一种对缺陷影像1101的缺陷尺寸及面积进行校正的方法。如图8A的步骤500所示，其中，图8A是本发明建立缺陷尺寸、面积的校正系统的流程图，而准确的缺陷尺寸校正乃是关键区域分析(CAA)及致命缺陷指数(KDI)精确度校正的不二法门。图8B的最左端是由数据处理中心21从缺陷文字及影像数据文件1130中读取缺陷检测报告提供的原始缺陷尺寸、面积；接着，在由数据处理中心21从缺陷文字及影像数据文件1130中撷取分辨率高的缺陷图像文件的缺陷尺寸；在依较佳实施例中，分辨率高的缺陷图像文件为SEM所取得的图像文件尺寸、面积；再接着，根据分辨率高的缺陷图像文件尺寸来校正原始缺陷轮廓尺寸及转成多边形缺陷图案；图8C是表示最左端的原始缺陷尺寸经过分辨率高的缺陷图像文件校正后的近似实际缺陷轮廓尺寸的缺陷尺寸表；详细说明如下。
如图8A所示，本发明的关键区域分析及致命缺陷指数校正的流程图500是由数据处理中心21取得缺陷文字及影像数据文件1130开始；首先，如步骤120所示，由数据处理中心21自缺陷文字及影像数据文件1130中取得原始缺陷数据(包括文本文件及缺陷图像文件案)；接着，如步骤510所示，由数据处理中心21从缺陷文字及影像数据文件1130中的缺陷文字取得多边形缺陷影像1103在X轴及Y轴的原始缺陷尺寸(original defect size)及缺陷面积(area)；当扫描缺陷的光学设备精度不足(即扫描出的缺陷尺寸较实际缺陷尺寸还大时)，例如:当一个光学设备的精度为50奈米时，其所检测出的最小缺陷尺寸为50奈米，故当原始缺陷尺寸小于50奈米时，光学设备是以50奈米的倍数为单位呈现，故光学设备检测出的最小缺陷尺寸和精度较高的SEM照片(例如:精度单位为2奈米)所检测出的最小缺陷尺寸有偏差；例如:图8C中的第3个缺陷影像1101的原始尺寸是X轴为50奈米及Y轴为50奈米；而第4个缺陷影像1101的原始尺寸是X轴为150奈米及Y轴为150奈米，例如:图8C中的第3个原始缺陷影像1101的致命缺陷指数判断为0.4；而第4个缺陷影像1101的致命缺陷指数判断为1。接着，如步骤520所示，数据处理中心21从内存单元23撷取每一个经过确认为精准度高的缺陷影像1101并得到缺陷轮廓尺寸(image contour defect size)及缺陷轮廓面积；例如:当所使用扫描式电子显微镜(SEM)照片的分辨率为3奈米时，可以解析出图8C中的第3个缺陷影像1101的精确尺寸是X轴为35奈米及Y轴为35奈米；而第4个缺陷影像1101的精确尺寸是X轴为100奈米及Y轴为120奈米。因此，经过本实施例的校正后，可以得到精准校正后的致命缺陷指标(KDI)；例如:图8C中的第3个缺陷影像1101在校正后的实际致命缺陷指数修正为0.1；而第4个缺陷影像1101在校正后的实际致命缺陷指数修正为0.55。再接着，如步骤530所示，应用统计方法对多个原始缺陷尺寸、缺陷面积组和多个精准度高的缺陷轮廓尺寸、缺陷轮廓面积组进行校正并找出最佳统计方法；接着，如步骤540所示，建立使用统计方法的缺陷尺寸校正系统及量测不确定度分析，将在线执行快速缺陷检测的光学设备所产生的原始缺陷尺寸数据转换成近似实际的缺陷尺寸数据，而实际转换过程，将在下一段详细说明。此外，要强调的是，既然缺陷检测最精准的是SEM机台，为何不直接使用，而要经过复杂的校正程序。这是由于缺陷检测是在晶圆10完成制造后才进行，而SEM虽然精确但实际操作过程复杂，故其检测能力仅能处理约1％的原始缺陷尺寸资料，为了加速制程时间，所以无法使用SEM来处理所有缺陷，只能使用检测速度较快的光学设备来快速的扫描；因此，如果不进行缺陷尺寸校正，如上所述，造成致命缺陷指数误判，除了影响缺陷分类外，也会影响缺陷良率的改善，进而造成制造时间及成本的增加；如步骤550所示，经由缺陷尺寸校正等于实际提升关键区域分析得出的致命缺陷指数准确度和精准的判别致命缺陷。在本实施例中，要选择多少的SEM的精确缺陷影像来执行统计即修正，本发明并不加以限制。接着，再进一步说，如果SEM设备的扫描速度改进或是有其他先进的扫描设备可以快速地提供所有缺陷的处理，则缺陷的致命缺陷指数就可以使用先前已说明过的步骤160来得到精确的结果。因制程继续微缩，例如布局图最小尺寸1、2奈米或低于1奈米时，逐渐和SEM精度相当或更小，上述缺陷尺寸校正系统及方法，仍然适用于新的缺陷检测机台及照相机台，在此不加以限制。
请继续参考图8C，说明半导体厂在线缺陷检测机台扫描晶圆产生的缺陷报告为不准确的原始缺陷尺寸数据，经由本「缺陷尺寸校正系统」的校正及量测不确定度分析，转换成近似实际的缺陷尺寸数据的缺陷尺寸校正流程。8A及图8B所示。如步骤540所示，数据处理中心21可以对每一个缺陷影像1101在校正前的原始缺陷尺寸(original defect size)与校正后的真实缺陷影像(real defect size)进行一个统计运算，用以建立一个统计模型，并根据此统计模型来修正缺陷影像1101在X轴及Y轴的尺寸；例如:由致命缺陷指数为1的缺陷影像1101进行校正后的统计模型定义出一个校正因子(factor)＝0.85；例如:图8C中的第4个缺陷影像1101的原始尺寸是X轴为150奈米及Y轴为150奈米，再经过步骤540后，需要将缺陷影像1101或是多边形缺陷影像1103的原始尺寸与因子(factor)＝0.85相乘，因此可以直接得到修正后的缺陷影像1104或修正后的多边形缺陷影像1105的尺寸是X轴为130奈米及Y轴为130奈米。或是由致命缺陷指数为0.5的缺陷影像1101进行校正后的统计模型定义出一个校正因子(Calibration factor)＝0.9，其转换过程如前所述，不再赘述。之后，如步骤550所示，数据处理中心21根据统计模型定义出因子，自动对每一个缺陷影像1101进行校正并重迭至设计布局图1110上的相对缺陷影像1101坐标处。最后，由数据处理中心21或是工程师重新判断校正后，可以得到每一个缺陷影像1101较精确的致命缺陷指数。
经过图8A、图8B、及图8C的校正过程，可以更精确的得到实际的缺陷尺寸数据，因为致命缺陷指数是和缺陷尺寸呈正向关系，不正确的缺陷尺寸数据将会造成高致命缺陷指数缺陷数量偏高，选取断路或短路型失败的缺陷变得更困难，增加良率改善的时间及成本。图8C表的数据显示校正前及经过校正后的缺陷尺寸。很明显的，在上述的实施例中，直接选择使用SEM的缺陷扫描档案进行校正，为最佳之效果；其次为阀值，同时，当决定阀值的样本愈多时，阀值的统计值会愈接近SEM的扫描结果。
在经过图2中的步骤150及步骤160的缺陷断路或短路型失败的分析及步骤500的校正之后，本发明可以进一步对缺陷影像1101进行分类。如步骤170所示，藉由前述步骤对缺陷的校正结果，将缺陷分类成非致命缺陷(Non-killer defect)或是致命缺陷(Killerdefect)。例如，步骤150执行结果是以致命缺陷指数(KDI)值、缺陷讯号参数(defectsignal parameter)以及是否有和缺陷图形数据库及高失败频率的缺陷数据库的图形匹配者，来进行分类；其中，上述的缺陷讯号参数是针对或选择一个具有缺陷影像1101的图像文件1001并使用影像分析二度空间里每一个像素pixel上的强度值(intensity或brightness)，如图11A所示，其中横轴是以强度值及纵轴是以像素数量为单位；藉由图11A来分析缺陷图案相对其周围背景图案的对比值(contrast)及判断此缺陷图案及其光影变化是在背景的上层或底下的极性值(polarity)。而步骤160执行结果是以缺陷轮廓和二个不同的多边图案(polygon)重迭或是和一个多边图案重迭，也是将缺陷分类成非致命缺陷或是断路或短路型失败的致命缺陷，详细执行方式，如后说明。
另外，利用图2步骤180建立缺陷图形数据库(defect pattern library)及高失败频率的缺陷数据库(frequent failure defect library)；其中，缺陷图形来源之一，包括:违反设计绘图准则(design rule check error)的布局图形，例如距离准则为30奈米，实际图案为28奈米，因缩小制程窗口，较易造成低良率，会被选入缺陷图形数据库，如图11B所示；另一缺陷图形来源是在进行DFM(Design for Manufacturing)仿真测试分析设计布局图案1110时，是否出现因制程窗口仿真分析值风险较高，亦可能造成低良率，须要进一步比对晶圆上实际相对位置上是否有缺陷造成断路或短路，故被选入缺陷图形数据库，如图11C上的X标记所示。此外，在建立高失败频率的缺陷数据库(frequent failure defectlibrary)方面，是通过结合多笔由光学设备实际扫描出的缺陷影像1101数据后，再使用图形匹配方法，取得一致或相似图形的图案，建立于高失败频率缺陷数据库，如图11D所示，当设计布局图上的线路愈密集处，即属于高失败频率的缺陷图案，需要进一步比对晶圆上实际相对位置上是否有缺陷造成断路或短路，故会列入高失败频率的缺陷数据库。因此，使用者可以将系统性缺陷布局图案1111、故障分析(failure analysis)发现的断路或短路型缺陷布局图案、违反设计规则(DRC error)之布局图案、DFM仿真测试为风险布局图案(DesignFor Manufacturing check as weak pattern)均建立于缺陷图形数据库，使用者亦可引用同一发明人于2013年核准的专利号码US8607169B2关于高失败频率的缺陷数据库(frequent failure defect library)的专利方法，建立高失败频率的缺陷数据库。步骤170便会将缺陷检测机台侦测的缺陷数据和缺陷图形数据库及高失败频率的缺陷数据库执行图形匹配(pattern match同一发明人于2016年核准的中国台湾专利号码第I534646号)，找出相同或相似的缺陷布局图案来进行缺陷分析。
此外，请参考图9，是执行缺陷轮廓和布局图案的多边图案比对分析的流程图。如图9所示，是藉由步骤160执行缺陷轮廓和布局图案的多边图案比对分析来判断有无断路或短路型失败的缺陷之后进行分类。其中，如步骤1610所示，假如缺陷影像1101的位置在缺陷布局图案1111的坐标偏差范围内无线路1113图案或是为非实际线路的虚拟布局图案(dummy pattern)，故无断路或短路型失败可能，此判断为虚拟图案缺陷(dummy patterndefect)，如图11E所示，属于非致命缺陷(Non-killer defect)。接着，如步骤1620所示，假如缺陷影像1101位置在缺陷布局图案1111的坐标偏差范围内有线路1113图案，但由步骤160执行缺陷轮廓和布局图案的多边图案比对分析，并无断路或短路型失败可能，此判断为零风险缺陷(nuisance defect)，如图11F所示，缺陷布局图案1111中只有区有线路1113且此线路尺寸远大于缺陷影像尺寸，故无论缺陷影像落在此区域中，都不会造成断路或短路型失败的可能，故属于非致命缺陷(Non-killer defect)。再接着，如步骤1630所示，假如缺陷影像1101位置在缺陷布局图案1111的坐标偏差范围内有线路1113的图案，但由步骤160执行缺陷轮廓和布局图案的多边图案比对分析，可能存在断路或短路型失败，此为断路或短路型失败缺陷(open or short defect)，如图7D在KDI＝1所示，故属于致命缺陷(Killerdefect)。
最后，请参考如图10，是本发明的缺陷分类流程图。如图10所示，取得缺陷讯号数据及KDI值，依据每个缺陷的致命缺陷指数KDI值及讯号参数值，加上有无和缺陷图形数据库及高失败频率的缺陷数据库执行图形匹配的缺陷，将缺陷分类成非致命缺陷(Non-killer defect)及致命缺陷(Killer defect)，提供缺陷取样的依据。藉由步骤1710取得缺陷数据及分析的缺陷讯号数据，而步骤1720，则是取得步骤150关键区域分析方法计算的缺陷致命缺陷指数KDI值，步骤1730则是依据每个缺陷的致命缺陷指数KDI值及缺陷讯号参数值，加上有无和缺陷图形数据库及高失败频率的缺陷数据库执行图形匹配的缺陷，将缺陷做分类；其中，缺陷图形数据库请参考图11A至图11G。之后，步骤1740则是判断有无断路或短路型失败可能，例如:当判断缺陷的致命缺陷指数KDI值等于0时，则不论缺陷讯号参数值为多少(如图11A所示)，判断此为虚拟图案缺陷(如图11E所示)，属于非致命缺陷(Non-killer defect)，要被过滤掉，也就是在后续执行缺陷取样分析时，可以不计入缺陷的选择；例如:在5000个缺陷影像1101中，有3000个属于非致命缺陷时，则在缺陷取样分析时，即将这3000个缺陷不计入缺陷的选择。而在步骤1750，则是当判断出缺陷的致命缺陷指数KDI值等于或是趋近于0时，不论缺陷讯号参数值为多少，判断此为零风险缺陷(如图11F所示)，也属于非致命缺陷(Non-killer defect)，因此，同样也要被过滤掉，其过滤方式如步骤1740，不在赘述。
接着，进行步骤1760。首先，是针对未被过滤掉的缺陷进行分类，例如:选择将高致命缺陷指数KDI值(例如:0.75～1)及高缺陷讯号参数值列为第一优先取样群；其次，选择高致命缺陷指数KDI值(例如:0.75～1)及中等缺陷讯号参数值列为第二优先取样群；再接着，选择将中间值的致命缺陷指数KDI值(例如:0.5～0.75)及高缺陷讯号参数值列为第一优先取样群；其次，将中间值的致命缺陷指数KDI值(例如:0.5～0.75)及中间值的缺陷讯号参数值列为第二优先取样群；要说明的是，以上均是属于高风险致命缺陷(high risk killerdefect)的取样群是必须进行修改的缺陷群；但若需要在最短的时间内完成缺陷群的修改时，则可以更优先选择分类为第一优先取样群，包括:选择高致命缺陷指数值及高缺陷讯号参数值列的取样群以及选择中间值致命缺陷指数值及高缺陷讯号参数值列的取样群；对于如何决定取样群，本发明并不加以限制。
再其次，是选择将低致命缺陷指数KDI值(例如:0.2～0.5)，以及高、中缺陷讯号参数值作为另一取样群，由于已是属于低风险致命缺陷(low risk killer defect)，缺陷取样优先次序列为第三优先取样群，仅做些微缺陷取样；至于最低致命缺陷指数KDI值(例如:<0.2)，例如:属于极低风险致命缺陷及低缺陷讯号参数值等，均是属于极低风险致命缺陷(negligible risk killer defect)，此种缺陷近似零风险缺陷(nuisance defect)，非常近似于非致命缺陷(Non-killer defect)，故不需列入缺陷取样或是也列入要被过滤掉的取样群。上述的过程，已经将晶圆10上所有的缺陷影像1101进行了分类及取样，因此这些分类及取样的结果会继续在缺陷文字及影像数据文件1130(显示于图3B)中扩充，也就是将每一个缺陷影像1101都标示出是属于哪一取样群；当然，扩充后的缺陷文字及影像数据文件1130也会更新并储存在内存单元31中。
此外，如步骤1770所示，在完成步骤1730的缺陷分类后，及可以选择和缺陷图形数据库及失败频率高的缺陷数据库执行图形比对匹配，如有相同或相似的缺陷，且是属于警戒性缺陷，则必须被取样；但假如是属于假性缺陷布局图案(如图11G所示)，则是将假性缺陷过滤掉。
根据上述之说明，本发明的「智能型的缺陷校正系统与其实施方法」是以缺陷坐标及缺陷尺寸校正系统提升缺陷的关键区域分析准确度，提升判断半导体缺陷有无造成断路或短路型的致命缺陷精准度，将非致命缺陷过滤排除在缺陷取样，再结合缺陷讯号参数，将致命缺陷及其风险分类等级作为缺陷取样优先级，相较于传统方法以缺陷讯号强度值及缺陷尺寸大小为缺陷取样标准，提升发现真正断路或短路型的致命缺陷的能力，缩短缺陷良率学习曲线及提升良率，提早量产可增加营收，而良率提升可降低成本。
本发明已将详细的实施例说明如上，然其并非用以限定本发明所主张之专利权利范围。其专利保护范围当视后附之申请专利范围及其等同领域而定。凡本领域具有通常知识者，在不脱离本专利精神或范围内，所作之更动或润饰，均属于本发明所揭示精神下所完成之等效改变或设计，且应包含在下述之申请专利范围内。

Claims (10)

1.一种智能型坐标转换校正方法，由坐标转换校正系统来执行，所述坐标转换校正系统包括数据处理装置及存储装置，其特征在于，所述智能型坐标转换校正方法包括：
提供设计布局图，并储存于所述存储装置中，所述设计布局图中配置复数条线路；
执行晶圆制造程序，是于半导体厂根据所述设计布局图将所述线路形成在晶圆上；
执行晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述缺陷扫描数据经过所述数据处理装置处理成缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而各所述缺陷数据至少包括缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像的图案的强度值；
所述数据处理装置调整单位尺寸，是将所述缺陷影像的单位尺寸及所述设计布局图的单位尺寸调整成一致；
所述数据处理装置执行坐标转换程序，是由所述数据处理装置自所述缺陷文字及影像数据文件中，取得所述缺陷影像的图案的缺陷坐标(X1,Y1)，并根据所述缺陷坐标(X1,Y1)转换至所述设计布局图中所述线路的相对坐标作为第一坐标(X2,Y2)；及
所述数据处理装置执行坐标校正程序，包括:
用户执行手动比对所述缺陷影像的图案与所述设计布局图中所述线路的图案，以手动方式将所述缺陷影像的位置在所述设计布局图的所述线路上相对的位置标示出新的坐标作为第二坐标(X2’,Y2’)；
所述数据处理装置取得校正后的坐标偏差量，是当所述设计布局图上的所述第一坐标(X2,Y2)与所述第二坐标(X2’,Y2’)不在同一个坐标位置时，可以由所述数据处理中心取得所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)，所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)包括经过统计分析的平均坐标精度值及坐标精度的标准偏差值；及
将所述平均坐标精度值及所述坐标精度的标准偏差值导入所述坐标转换校正系统，为了基于所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)将所述缺陷坐标(X1,Y1)校正至所述第二坐标(X2’,Y2’)。
2.如权利要求1所述的智能型坐标转换校正方法，其特征在于，所述手动方式包括在显示器屏幕上进行比对、统计，及在所述显示器屏幕上将所述缺陷影像的图案及所述设计布局图的所述线路执行坐标对准。
3.一种智能型坐标转换校正方法，由坐标转换校正系统来执行，所述坐标转换校正系统包括数据处理装置及存储装置，其特征在于，所述智能型坐标转换校正方法包括：
提供设计布局图，并储存于所述存储装置中，所述设计布局图中配置复数条线路；
执行晶圆制造程序，是于半导体厂根据所述设计布局图将所述线路形成在晶圆上；
执行晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述缺陷扫描数据经过所述数据处理装置处理成缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而各所述缺陷数据至少包括缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像的图案的强度值；
所述数据处理装置调整单位尺寸，是将所述缺陷影像的单位尺寸及所述设计布局图的单位尺寸调整成一致；
所述数据处理装置执行坐标转换程序，是由所述数据处理装置自所述缺陷文字及影像数据文件中，取得所述缺陷影像的图案的缺陷坐标(X1,Y1)，并根据所述缺陷坐标(X1,Y1)转换至所述设计布局图中所述线路的相对坐标作为第一坐标(X2,Y2)；及
所述数据处理装置执行坐标校正程序，包括:
使用者经由图形使用者接口将所述缺陷影像的位置在所述设计布局图的所述线路上相对的位置标示出新的坐标作为第二坐标(X2’,Y2’)；
所述数据处理装置取得校正后的坐标偏差量，是当所述设计布局图上的所述第一坐标(X2,Y2)与所述第二坐标(X2’,Y2’)不在同一个坐标位置时，可以由所述数据处理中心取得所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)，所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)包括经过统计分析的平均坐标精度值及坐标精度的标准偏差值；及
将所述平均坐标精度值及所述坐标精度的标准偏差值导入所述坐标转换校正系统，为了基于所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)将所述缺陷坐标(X1,Y1)校正至所述第二坐标(X2’,Y2’)。
4.如权利要求3所述的智能型坐标转换校正方法，其特征在于，所述图形使用者接口为利用鼠标上的箭头在显示器屏幕上执行标示。
5.一种智能型坐标转换校正方法，由坐标转换校正系统来执行，所述坐标转换校正系统包括数据处理装置及存储装置，其特征在于，所述智能型坐标转换校正方法包括：
提供设计布局图，并储存于所述存储装置中，所述设计布局图中配置复数条线路；
执行晶圆制造程序，是于半导体厂根据所述设计布局图将所述线路形成在晶圆上；
执行晶圆缺陷扫描，是通过缺陷检测机台扫描所述晶圆以取得缺陷扫描数据，并将所述缺陷扫描数据经过所述数据处理装置处理成缺陷文字及影像数据文件后，储存于所述存储装置中，其中，所述缺陷文字及影像数据文件包含所述晶圆上的多个缺陷数据，而各所述缺陷数据至少包括缺陷坐标、缺陷尺寸、缺陷面积及缺陷影像的图案的强度值；
所述数据处理装置调整单位尺寸，是将所述缺陷影像的单位尺寸及所述设计布局图的单位尺寸调整成一致；
所述数据处理装置执行坐标转换程序，是由所述数据处理装置自所述缺陷文字及影像数据文件中，取得所述缺陷影像的图案的缺陷坐标(X1,Y1)，并根据所述缺陷坐标(X1,Y1)转换至所述设计布局图中所述线路的相对坐标作为第一坐标(X2,Y2)；及
所述数据处理装置执行坐标校正程序，包括:
所述数据处理装置将所述缺陷影像的图案与所述设计布局图的所述线路的图案执行自动对准，以在所述设计布局图上标示出新的坐标作为第二坐标(X2’,Y2’)；
所述数据处理装置取得校正后的坐标偏差量，是当所述设计布局图上的所述第一坐标(X2,Y2)与所述第二坐标(X2’,Y2’)不在同一个坐标位置时，可以由所述数据处理中心取得所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)，所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)包括经过统计分析的平均坐标精度值及坐标精度的标准偏差值；及
将所述平均坐标精度值及所述坐标精度的标准偏差值导入所述坐标转换校正系统，为了基于所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)将所述缺陷坐标(X1,Y1)校正至所述第二坐标(X2’,Y2’)。
6.如权利要求5所述的智能型坐标转换校正方法，其特征在于，所述自动对准为显示器屏幕显示所述缺陷影像的位置在所述设计布局图的所述线路上相对的位置自动标示出所述第二坐标(X2’,Y2’)。
7.如权利要求1、3或5所述的智能型坐标转换校正方法，其特征在于，所述智能型坐标转换校正方法可以判断所述缺陷影像是否会造成所述线路断路或是短路。
8.如权利要求1、3或5所述的智能型坐标转换校正方法，其特征在于，在将所述平均坐标精度值及所述坐标精度的标准偏差值导入所述坐标转换校正系统之后，更包括执行重迭程序，是自所述缺陷文字及影像数据文件中，逐一撷取所述缺陷影像的所述图案的缺陷坐标、缺陷尺寸与缺陷面积，并根据所述缺陷坐标将所述缺陷尺寸与所述缺陷面积重迭至所述设计布局图的所述校正后的坐标偏差量(X2’-X2,Y2’-Y2)以得到重迭后的坐标。
9.如权利要求8所述的智能型坐标转换校正方法，其特征在于，在所述数据处理装置执行所述重迭程序之后，更包括执行关键区域分析，是根据所述缺陷尺寸与所述缺陷面积重迭在所述设计布局图上，使用关键区域分析方法得到各个缺陷在坐标偏差范围区域内的所述设计布局图之关键区域，判断出致命缺陷指数值。
10.如权利要求9所述的智能型坐标转换校正方法，其特征在于，在所述数据处理装置执行所述关键区域分析之后，更包括根据所述致命缺陷指数值执行缺陷分类，以分类成非致命缺陷、低致命缺陷、中间值的致命缺陷、及高致命缺陷；当所述致命缺陷指数值为0以上、0.2以下时，属于所述非致命缺陷；当所述致命缺陷指数值为0.2以上、0.5以下时，属于所述低致命缺陷；当所述致命缺陷指数值为0.5以上、0.75以下时，属于所述中间值的致命缺陷；当所述致命缺陷指数值为0.75以上、1以下时，属于所述高致命缺陷。
CN202110680060.2A 2017-10-05 2017-11-07 智能型坐标转换校正方法 Pending CN113361225A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW106134392 2017-10-05
TW106134392A TWI692700B (zh) 2017-10-05 2017-10-05 智慧型的缺陷校正系統與其實施方法
CN201711086885.1A CN109616426B (zh) 2017-10-05 2017-11-07 智能型的缺陷校正系统与其实施方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201711086885.1A Division CN109616426B (zh) 2017-10-05 2017-11-07 智能型的缺陷校正系统与其实施方法

Publications (1)

Publication Number Publication Date
CN113361225A true CN113361225A (zh) 2021-09-07

Family

ID=66002145

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711086885.1A Active CN109616426B (zh) 2017-10-05 2017-11-07 智能型的缺陷校正系统与其实施方法
CN202110680060.2A Pending CN113361225A (zh) 2017-10-05 2017-11-07 智能型坐标转换校正方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201711086885.1A Active CN109616426B (zh) 2017-10-05 2017-11-07 智能型的缺陷校正系统与其实施方法

Country Status (2)

Country Link
CN (2) CN109616426B (zh)
TW (1) TWI692700B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114462347A (zh) * 2022-01-21 2022-05-10 深圳市亿道电子科技有限公司 基于altium电路设计软件用辅助画图系统及方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7203678B2 (ja) * 2019-04-19 2023-01-13 株式会社日立ハイテク 欠陥観察装置
CN111863646A (zh) * 2019-04-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件缺陷的检测方法
CN110690136A (zh) * 2019-10-12 2020-01-14 上海华力微电子有限公司 缺陷检测方法和系统
CN112684314A (zh) * 2019-10-18 2021-04-20 捷普电子(广州)有限公司 电路板的缺陷信息显示方法及其系统
CN111429427B (zh) * 2020-03-20 2023-06-02 上海集成电路研发中心有限公司 检测对象缺陷图案的优先级排序装置、排序方法及存储介质
TWI722861B (zh) * 2020-04-08 2021-03-21 晶碩光學股份有限公司 分類方法及分類系統
US11295831B2 (en) 2020-06-25 2022-04-05 Taiwan Semiconductor Manufacturing Company Limited Systems and methods to detect cell-internal defects
CN114152615A (zh) * 2021-10-12 2022-03-08 宏华胜精密电子(烟台)有限公司 电路板检测设备的检测方法、装置、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142355A (zh) * 2010-02-02 2011-08-03 吕一云 物体制造缺陷的应用方法
CN102435629A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 扫描电子显微镜的检测方法
CN103187343A (zh) * 2011-12-28 2013-07-03 敖翔科技股份有限公司 智能型缺陷诊断方法
US20140061456A1 (en) * 2012-08-30 2014-03-06 Kabushiki Kaisha Toshiba Coordinate correcting method, defect image acquiring method and electron microscope
CN104870985A (zh) * 2012-12-28 2015-08-26 株式会社日立高新技术 缺陷观察方法以及缺陷观察装置
CN107004616A (zh) * 2014-11-19 2017-08-01 德卡技术股份有限公司 对单元特定的图案化的自动光学检测

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8312401B2 (en) * 2011-01-13 2012-11-13 Elitetech Technology Co., Ltd. Method for smart defect screen and sample
US8908957B2 (en) * 2011-12-28 2014-12-09 Elitetech Technology Co.,Ltd. Method for building rule of thumb of defect classification, and methods for classifying defect and judging killer defect based on rule of thumb and critical area analysis
TWM549447U (zh) * 2016-11-23 2017-09-21 Scientech Corp 基板對準及檢測裝置與基板處理機台

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142355A (zh) * 2010-02-02 2011-08-03 吕一云 物体制造缺陷的应用方法
CN102435629A (zh) * 2011-11-28 2012-05-02 上海华力微电子有限公司 扫描电子显微镜的检测方法
CN103187343A (zh) * 2011-12-28 2013-07-03 敖翔科技股份有限公司 智能型缺陷诊断方法
US20130174102A1 (en) * 2011-12-28 2013-07-04 Elitetech Technology Co.,Ltd. Intelligent defect diagnosis method
US20140061456A1 (en) * 2012-08-30 2014-03-06 Kabushiki Kaisha Toshiba Coordinate correcting method, defect image acquiring method and electron microscope
CN104870985A (zh) * 2012-12-28 2015-08-26 株式会社日立高新技术 缺陷观察方法以及缺陷观察装置
CN107004616A (zh) * 2014-11-19 2017-08-01 德卡技术股份有限公司 对单元特定的图案化的自动光学检测

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114462347A (zh) * 2022-01-21 2022-05-10 深圳市亿道电子科技有限公司 基于altium电路设计软件用辅助画图系统及方法
CN114462347B (zh) * 2022-01-21 2023-02-24 深圳市亿道电子科技有限公司 基于altium电路设计软件用辅助画图系统及方法

Also Published As

Publication number Publication date
CN109616426B (zh) 2021-07-09
TW201915792A (zh) 2019-04-16
TWI692700B (zh) 2020-05-01
CN109616426A (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
CN109616426B (zh) 智能型的缺陷校正系统与其实施方法
US11719649B2 (en) Method for smart conversion and calibration of coordinate
TWI671838B (zh) 半導體廠缺陷作業系統及裝置
JP5065943B2 (ja) 製造プロセスモニタリングシステム
US9406117B2 (en) Inspection system and method for inspecting line width and/or positional errors of a pattern
TWI517210B (zh) Pattern evaluation method and pattern evaluation device
JP5444092B2 (ja) 検査方法およびその装置
US7593565B2 (en) All surface data for use in substrate inspection
TWI515813B (zh) Charged particle - ray device
US20160372303A1 (en) Self Directed Metrology and Pattern Classification
CN110727247B (zh) 半导体厂缺陷操作系统及装置
US10312164B2 (en) Method and system for intelligent weak pattern diagnosis, and non-transitory computer-readable storage medium
TW201909010A (zh) 設計佈局為主的快速線上缺陷診斷、分類及取樣方法及系統
CN107924850B (zh) 自定向计量和图案分类

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination