CN113346878A - 时钟电路及电子设备 - Google Patents
时钟电路及电子设备 Download PDFInfo
- Publication number
- CN113346878A CN113346878A CN202110673252.0A CN202110673252A CN113346878A CN 113346878 A CN113346878 A CN 113346878A CN 202110673252 A CN202110673252 A CN 202110673252A CN 113346878 A CN113346878 A CN 113346878A
- Authority
- CN
- China
- Prior art keywords
- unit
- switching unit
- resistor
- reference voltage
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种时钟电路及电子设备,时钟电路包括:参考电压提供模块用于提供第一参考电压;第一充放电模块用于提供第一充电电压;第二充放电模块,用于提供第二充电电压;叠加积分模块与参考电压提供模块、第一充电模块及第二充电模块均连接,用于将接收的第一充电电压及第二充电电压进行叠加处理,以生成充电电压,并对充电电压在第一预设时间段及第二预设时间段内进行积分运算,以得到平均充电电压;叠加积分模块还用于根据第一参考电压及平均充电电压持续调节叠加积分模块输出的第二参考电压的值的大小,直至第一参考电压的值与平均充电电压的值的差值位于第一预设范围内,从而消除延时时间的影响,并进一步对时钟频率作温度特性补偿。
Description
技术领域
本发明涉及集成电路技术领域,尤其涉及一种时钟电路及电子设备。
背景技术
时钟电路作为微处理器芯片中的一个重要模块,其性能优劣对微处理器芯片具有重要意义。根据不同应用需求,会选取不同的时钟模块。晶振时钟电路能提供精确的时钟信号,可以用来计时和外部交互,需要外接一个晶体振荡器器件。在射频电路中,加入锁相环电路来提供高频(MHz甚至GHz级)、高精度的时钟源。最常用的RC时钟电路结构相对简单,也不需要外部元器件,电路功耗也小,通常能提供几十KHz到几十MHz的时钟源。
但传统RC时钟电路通常出现的问题是时钟频率随温度及制备工艺变化较大,导致无法提供高精度的时钟源。
发明内容
基于此,有必要针对上述背景技术中的问题,提供一种时钟电路及电子设备,解决时钟频率随温度及制备工艺变化较大,导致无法提供高精度时钟源的问题。
为解决上述技术问题,本申请的第一方面提出一种时钟电路,包括:
参考电压提供模块,用于根据第一电流源提供的偏置电流生成第一参考电压;
第一充放电模块,用于在第一预设时间段内接收所述第一电流源进行充电,以生成第一充电电压;
第二充放电模块,用于在第二预设时间段内接收所述第一电流源进行充电,以生成第二充电电压;
叠加积分模块,与所述参考电压提供模块、所述第一充电模块及所述第二充电模块均连接,用于将接收的所述第一充电电压及所述第二充电电压进行叠加处理,以生成充电电压,并对所述充电电压在所述第一预设时间段及所述第二预设时间段内进行积分运算,以得到平均充电电压;所述叠加积分模块还用于接收所述第一参考电压,并根据所述第一参考电压及所述平均充电电压持续调节所述叠加积分模块输出的第二参考电压的值的大小,直至所述第一参考电压的值与所述平均充电电压的值的差值位于第一预设范围内。
于上述实施例提供的时钟电路中,设置参考电压提供模块,用于根据第一电流源提供的偏置电流生成第一参考电压;第一充放电模块用于在第一预设时间段内接收第一电流源进行充电,以生成第一充电电压;第二充放电模块用于在第二预设时间段内接收所述第一电流源进行充电,以生成第二充电电压;与参考电压提供模块、第一充电模块及第二充电模块均连接的叠加积分模块,用于将接收的第一充电电压及第二充电电压进行叠加处理,以生成充电电压,并对充电电压在第一预设时间段及第二预设时间段内进行积分运算,以得到平均充电电压;叠加积分模块还用于接收第一参考电压,并根据第一参考电压及平均充电电压持续调节叠加积分模块输出的第二参考电压的值的大小,直至第一参考电压的值与平均充电电压的值的差值位于第一预设范围内,第一预设范围在理想状态下取0,即第一参考电压的值与平均充电电压的值相等,从而消除传统RC时钟电路中因比较器随工艺及温度变化的延时时间Td的影响,并进一步对时钟频率作温度特性补偿,使得时钟频率变化保持在0.2%以内。
在其中一个实施例中,所述叠加积分模块包括:
第一开关单元,所述第一开关单元的第一端与所述第一充放电模块的第二端连接,所述第一开关单元的控制端用于连接第一时钟信号;
第二开关单元,所述第二开关单元的第一端与所述第二充放电模块的第二端连接,所述第二开关单元的控制端用于连接第二时钟信号;
滤波单元,所述滤波单元的第一端与所述第一开关单元的第二端及所述第二开关单元的第二端均连接;
运放单元,所述运放单元的正向输入端与所述参考电压提供模块的输出端连接,所述运放单元的反向输入端与所述滤波单元的第二端连接,所述运放单元的输出端与所述滤波单元的第三端连接;
其中,所述滤波单元及所述运放单元共同完成对所述充电电压进行积分运算;所述运放单元被配置为根据接收的所述第一参考电压及所述平均充电电压调节所述第二参考电压的值的大小。
在其中一个实施例中,所述滤波单元包括:
第一电阻,所述第一电阻的一端与所述第一开关单元的第二端及所述第二开关单元的第二端均连接,所述第一电阻的另一端与所述运放单元的反向输入端连接;
第一电容,所述第一电容的一端与所述第一电阻的另一端连接,所述第一电容的另一端与所述运放单元的输出端连接。
在其中一个实施例中,所述参考电压提供模块包括:
第二电阻,所述第二电阻的第一端与所述第一电流源及所述叠加积分模块的正向输入端均连接;
温度系数调节单元,串联在所述第二电阻的第二端与接地之间,以对时钟频率作温度特性补偿,使得时钟频率变化保持在0.2%以内。
在其中一个实施例中,所述温度系数调节单元包括第一调节电路、第二调节电路及第三调节电路,所述第二调节电路串联在所述第一调节电路及所述第三调节电路之间。
在其中一个实施例中,所述第一调节电路包括:
第三电阻,所述第三电阻的一端与所述第二电阻的第一端连接;
第三开关单元,所述第三开关单元的第一端与所述第三电阻的另一端连接,所述第三开关单元的第二端与所述第二调节电路的输入端连接,所述第三开关单元的控制端用于连接第一控制信号;
第四电阻,所述第四电阻的一端与所述第二电阻的第一端连接;
第四开关单元,所述第四开关单元的第一端与所述第四电阻的另一端连接,所述第四开关单元的第二端与所述第二调节电路的输入端连接,所述第四开关单元的控制端用于连接第二控制信号;
所述第二调节电路包括:
第五电阻,所述第五电阻的一端与所述第三开关单元的第二端连接;
第五开关单元,所述第五开关单元的第一端与所述第五电阻的另一端连接,所述第五开关单元的第二端与所述第三调节电路的输入端连接,所述第五开关单元的控制端用于连接第三控制信号;
第六电阻,所述第六电阻的一端与所述第三开关单元的第二端连接;
第六开关单元,所述第六开关单元的第一端与所述第六电阻的另一端连接,所述第六开关单元的第二端与所述第三调节电路的输入端连接,所述第六开关单元的控制端用于连接第四控制信号;
所述第三调节电路包括:
第七电阻,所述第七电阻的一端与所述第五开关单元的第二端连接;
第七开关单元,所述第七开关单元的第一端与所述第七电阻的另一端连接,所述第七开关单元的第二端接地,所述第七开关单元的控制端用于连接第五控制信号;
第八电阻,所述第八电阻的一端与所述第五开关单元的第二端连接;
第八开关单元,所述第八开关单元的第一端与所述第八电阻的另一端连接,所述第八开关单元的第二端接地,所述第八开关单元的控制端用于连接第六控制信号;
其中,根据所述第一控制信号、所述第二控制信号、所述第三控制信号、所述第四控制信号、所述第五控制信号及所述第六控制信号调节对应连接的每一个开关单元的工作状态,使得所述温度系数调节单元的电阻值保持不变,调整所述温度系数调节单元的温度特性。
在其中一个实施例中,所述第一充放电模块包括:
第九开关单元,所述第九开关单元的第一端与所述第一电流源连接,所述第九开关单元的控制端用于连接所述第一时钟信号;
第二电容,所述第二电容的第一端与第九开关单元的第二端及所述第一开关单元的第一端均连接,所述第二电容的第二端接地;
第十开关单元,所述第十开关单元的第一端与所述第二电容的第一端连接,所述第十开关单元的第二端接地,所述第十开关单元的控制端用于连接所述第二时钟信号。
在其中一个实施例中,所述第二充放电模块包括:
第十一开关单元,所述第十一开关单元的第一端与所述第一电流源连接,所述第十一开关单元的控制端用于连接所述第二时钟信号;
第三电容,所述第三电容的第一端与第十一开关单元的第二端及所述开关第二开关单元的第一端均连接,所述第三电容的第二端接地;
第十二开关单元,所述第十二开关单元的第一端与所述第三电容的第一端连接,所述第十二开关单元的第二端接地,所述第十二开关单元的控制端用于连接所述第一时钟信号。
在其中一个实施例中,所述时钟电路还包括:
第一比较器,所述第一比较器的反向输入端与所述叠加积分模块的输出端连接,所述第一比较器的正向输入端与所述第一充放电模块的第三端连接,用于将所述第二参考电压与所述第一充电电压比较,以生成第一时钟翻转信号;
第二比较器,所述第二比较器的反向输入端与所述叠加积分模块的输出端连接,所述第二比较器的正向输入端与所述第二充放电模块的第三端连接,用于将所述第二参考电压与所述第二充电电压比较,以生成第二时钟翻转信号;
触发器,所述触发器的第一输入端与所述第一比较器的输出端连接,所述触发器的第二输入端与所述第二比较器的输出端连接,所述触发器的第一输出端输出所述第一时钟信号,所述触发器的非第二输出端输出所述第二时钟信号。
本申请的第二方面一种电子设备,包括如上述的时钟电路。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,并可依照说明书的内容予以实施,以下以本发明的较佳实施例并配合附图详细说明如后。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他实施例的附图。
图1为本申请第一实施例中提供的时钟电路的电路原理示意图;
图2为本申请第二实施例中提供的时钟电路的电路原理示意图;
图3为本申请第三实施例中提供的时钟电路的电路原理示意图;
图4为本申请第四实施例中提供的时钟电路的电路原理示意图;
图5为本申请一实施例中提供的时钟电路的时序图;
图6为本申请一实施例中提供的时钟电路内充电电压及第二参考电压随温度变化的时序图;
图7为本申请一实施例中提供的温度系数调节单元的电路原理示意图;
图8为本申请另一实施例中提供的温度系数调节单元的电路原理示意图;
图9为本申请第五实施例中提供的时钟电路的电路原理示意图;
图10为本申请一实施例中提供的传统时钟电路、未做温度补偿及已做温度补偿后得到的时钟频率随温度变化的曲线示意图。
附图标记说明:
10-参考电压提供模块,11-温度系数调节单元;
111-第一调节电路,1111-第三开关单元,1112-第四开关单元;
112-第二调节电路,1121-第五开关单元,1122-第六开关单元;
113-第三调节电路,1131-第七开关单元,1132-第八开关单元;
20-第一充放电模块,21-第九开关单元,22-第十开关单元;
30-第二充放电模块,31-第十一开关单元,32-第十二开关单元;
40-叠加积分模块,41-第一开关单元,42-第二开关单元,43-滤波单元,44-运放单元;
50-第一比较器,60-第二比较器,70-触发器。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在使用本文中描述的“包括”、“具有”、和“包含”的情况下,除非使用了明确的限定用语,例如“仅”、“由……组成”等,否则还可以添加另一部件。除非相反地提及,否则单数形式的术语可以包括复数形式,并不能理解为其数量为一个。
应当理解,尽管本文可以使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一个元件区分开。例如,在不脱离本申请的范围的情况下,第一元件可以被称为第二元件,并且类似地,第二元件可以被称为第一元件。
在本申请中,除非另有明确的规定和限定,术语“相连”、“连接”等术语应做广义理解,例如,可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
为了说明本申请上述的技术方案,下面通过具体实施例来进行说明。
传统RC时钟电路由两组电流源、电容C1、开关、两个比较器及RS触发器所组成。通过两个相位相反的时钟信号分别控制两个电容反复充放电,当比较器的正输入端电压大于负输出端参考电压Vref时,比较器发生翻转,但由于工艺的因素,比较器发生翻转时会产生延时时间Td;其中,延时时间Td是随工艺、时钟电路温度变化影响的变化量参数。时钟周期由两部分决定,即电容从0充电至参考电压Vref的时间Tr1以及延时时间Td,时钟周期T=2*(Tr1+Td)=2*(Vref*C1/I1+Td),因此,时钟周期和时钟频率同样受到比较器翻转延时时间Td的影响。
在本申请的一个实施例中提供的一种时钟电路中,如图1所示,时钟电路包括参考电压提供模块10、第一充放电模块20、第二充放电模块30及叠加积分模块40。参考电压提供模块10用于根据第一电流源VCC提供的偏置电流nI1生成第一参考电压Vref1;第一充放电模块20用于在第一预设时间段内接收第一电流源VCC进行充电,以生成第一充电电压Vc1;第二充放电模块30用于在第二预设时间段内接收第一电流源VCC进行充电,以生成第二充电电压Vc2;叠加积分模块40与参考电压提供模块10、第一充电模块20及第二充电模块30均连接,用于将接收的第一充电电压Vc1及第二充电电压Vc2进行叠加处理,以生成充电电压Vfb,并对充电电压Vfb在第一预设时间段及第二预设时间段内进行积分运算,以得到平均充电电压叠加积分模块还用于接收第一参考电压Vref1,并根据第一参考电压Vref1及平均充电电压持续调节叠加积分模块输出的第二参考电压Vref2的值的大小,直至第一参考电压Vref1的值与平均充电电压的值的差值位于第一预设范围内。
具体地,第一预设时间段T1和第二预设时间段T2共同构成一个完整周期T。第一预设时间段T1可以为前半个周期,第二预设时间段T2可以为后半个周期。
作为示例,在同一电流源下,提供给第一充放电模块及第二充放电模块的电流大小不同于提供给参考电压提供模块的偏置电流nI1的大小,可通过不同尺寸的PMOS管实现。
于上述实施例提供的时钟电路中,设置参考电压提供模块,用于根据第一电流源提供的偏置电流生成第一参考电压;第一充放电模块用于在第一预设时间段内接收第一电流源进行充电,以生成第一充电电压;第二充放电模块用于在第二预设时间段内接收第一电流源进行充电,以生成第二充电电压;与参考电压提供模块、第一充电模块及第二充电模块均连接的叠加积分模块,用于将接收的第一充电电压及第二充电电压进行叠加处理,以生成充电电压,并对充电电压在第一预设时间段及第二预设时间段内进行积分运算,以得到平均充电电压;叠加积分模块还用于接收第一参考电压,并根据第一参考电压及平均充电电压持续调节叠加积分模块输出的第二参考电压的值的大小,直至第一参考电压的值与平均充电电压的值的差值位于第一预设范围内,第一预设范围在理想状态下取0,即第一参考电压的值与平均充电电压的值相等。通过上述环路控制来调节第二参考电压的值,从而消除传统RC时钟电路中因比较器随工艺及温度变化的延时时间Td的影响,并进一步对时钟频率作温度特性补偿,使得时钟频率变化保持在0.2%以内。
在一个实施例中,如图2所示,叠加积分模块40包括:第一开关单元41、第二开关单元42、滤波单元43及运放单元44。第一开关单元41的第一端与第一充放电模块20的第二端连接,第一开关单元41的控制端用于连接第一时钟信号CLK;第二开关单元42的第一端与第二充放电模块30的第二端连接,第二开关单元42的控制端用于连接第二时钟信号CLKb;滤波单元43的第一端与第一开关单元41的第二端及第二开关单元42的第二端均连接;运放单元44的正向输入端与参考电压提供模块10的输出端连接,运放单元44的反向输入端与滤波单元的第二端连接,运放单元44的输出端与滤波单元的第三端连接;其中,滤波单元43及运放单元44共同完成对充电电压Vfb进行积分运算;运放单元44被配置为根据接收的第一参考电压Vref1及平均充电电压调节第二参考电压Vref2的值的大小。通过分别进行叠加处理,积分处理以及调节第二参考电压的值,使得第一参考电压与平均充电电压相等,从而消除比较器翻转电平产生的延时时间Td的影响,降低时钟频率或时钟周期受到时钟电路温度特性的影响。
作为示例,第一时钟信号CLK的相位和第二时钟信号CLKb的相位相反。第一时钟信号CLK控制第一开关单元41的导通状态,第二时钟信号CLKb控制第二开关单元42的导通状态。在第一预设时间段内,第一开关单元41导通时,第二开关单元42关闭;在第二预设时间段内,第一开关单元41关闭时,第二开关单元42导通。通过两个相位相反的时钟信号,使得充电电压Vfb在时钟周期T内呈现规律性变化,即在第一预设时间段内,充电电压Vfb与第一充电电压Vc1的波形保持一致;在第二预设时间段内,充电电压Vfb与第二充电电压Vc2的波形保持一致,以完成叠加处理过程。作为示例,第一开关单元41及第二开关单元42可以包括但不仅限于信号控制开关等。
在一个实施例中,如图3所示,滤波单元43包括:第一电阻R1及第一电容C1。第一电阻R1的一端与第一开关单元41的第二端及第二开关单元42的第二端均连接,第一电阻R1的另一端与运放单元44的反向输入端连接;第一电容C1的一端与第一电阻R1的另一端连接,第一电容C1的另一端与运放单元44的输出端连接。第一电阻R1与第一电容C1组成RC滤波电路,去除高频噪声信号。
在一个实施例中,图4为第一时钟信号CLK、第二时钟信号CLKb、第一充电电压Vc1、第二充电电压Vc2及充电电压Vfb的时序图。充电电压Vfb为第一充电电压Vc1和第二充电电压Vc2叠加处理得到。根据定积分原理可知,充电电压Vfb在时钟周期内的积分平均值与第一参考电压Vref1的值相等,即再根据Vref1=nI1R,R为参考电压提供模块10的电阻值;斜率换算得到时钟周期T=4nRC1。改进后的时钟电路虽然依然存在比较器的延时时间,但得到的时钟周期T却与比较器翻转产生的延时时间Td无关,只与第一电容C1与参考电压提供模块10的电阻值R有关。而电容的温度特性一般较稳定,因此,时钟周期主要由参考电压提供模块10的电阻值R决定。
为了便于理解本申请,下面对时钟电路的功能原理作解释。如图5所示,当环境温度在125℃时,比较器延时时间Td1=1ns,第二参考电压Vref2=500mV;当环境温度在40℃时,比较器延时时间Td2=10ns,第二参考电压Vref2=400mV。在环境温度刚开始变化时,第二参考电压Vref2依然维持在500mV,由于延时时间增大,平均充电电压随之增大,运放单元44调节第二参考电压Vref2变小,直至第一参考电压Vref1与平均充电电压相等。
在一个实施例中,如图6所示,为了得到较好的时钟周期温度特性且能够覆盖所有工艺特性,本申请进一步提出参考电压提供模块10包括:第二电阻R2及温度系数调节单元11。第二电阻R2的第一端与第一电流源及叠加积分模块的正向输入端均连接;温度系数调节单元11串联在第二电阻R2的第二端与接地之间。
具体地,第二电阻R2为可调节电阻,用来调节时钟频率;温度系数调节单元11的电阻值记为Rtemp,参考电压提供模块10的阻值R=R2+Rtemp,第一参考电压Vref1的大小由R2+Rtemp决定。如图7所示,温度系数调节单元11包括第一调节电路111、第二调节电路112及第三调节电路113,第二调节电路112串联在第一调节电路111及第三调节电路113之间。
在一个实施例中,如图8所示,第一调节电路111包括:第三电阻R3、第三开关单元1111、第四电阻R4及第四开关单元1112。第三电阻R3的一端与第二电阻R2的第一端连接;第三开关单元1111的第一端与第三电阻R3的另一端连接,第三开关单元1111的第二端与第二调节电路112的输入端连接,第三开关单元1111的控制端用于连接第一控制信号trim1;第四电阻R4的一端与第二电阻R2的第一端连接;第四开关单元1112的第一端与第四电阻R4的另一端连接,第四开关单元1112的第二端与第二调节电路112的输入端连接,第四开关单元1112的控制端用于连接第二控制信号trimb1。第一控制信号trim1的相位与第二控制信号trimb1的相位相反,与第一时钟信号和第二时钟信号类似,同样是控制两个开关单元的导通和断开。
在一个实施例中,请继续参考图8,第二调节电路112包括:第五电阻R5、第五开关单元1121、第六电阻R6及第六开关单元1122。第五电阻R5的一端与第三开关单元1111的第二端连接;第五开关单元1121的第一端与第五电阻R5的另一端连接,第五开关单元1121的第二端与第三调节电路113的输入端连接,第五开关单元1121的控制端用于连接第三控制信号trim2;第六电阻R6的一端与第三开关单元1111的第二端连接;第六开关单元1122的第一端与第六电阻R6的另一端连接,第六开关单元1122的第二端与第三调节电路113的输入端连接,第六开关单元的控制端用于连接第四控制信号trimb2。第三控制信号trim2的相位与第四控制信号trimb2的相位相反,分别控制第五开关单元1121和第六开关单元1122的导通和断开状态。
在一个实施例中,请继续参考图8,第三调节电路113包括:第七电阻R7、第七开关单元1131、第八电阻R8及第八开关单元1132。第七电阻R7的一端与第五开关单元1121的第二端连接;第七开关单元1131的第一端与第七电阻R7的另一端连接,第七开关单元1131的第二端接地,第七开关单元1131的控制端用于连接第五控制信号trim3;第八电阻R8的一端与第五开关单元1121的第二端连接;第八开关单元1132的第一端与第八电阻R8的另一端连接,第八开关单元的第二端接地,第八开关单元的控制端用于连接第六控制信号trimb3。第五控制信号trim3的相位与第六控制信号trimb3的相位相反,分别控制第七开关单元1131和第八开关单元1132的导通和断开状态。其中,根据第一控制信号trim1、第二控制信号trimb1、第三控制信号trim2、第四控制信号trimb2、第五控制信号trim3及第六控制信号trimb3调节对应连接的每一个开关单元的工作状态,使得温度系数调节单元的电阻值保持不变,调整温度系数调节单元的温度特性。
作为示例,温度系数调节单元内的电阻为两种温度特性,即正温度特性和负温度特性。具有正温度特性的电阻值随温度升高而增大,具有负温度特性的电阻值随温度升高而减小。如,第三电阻R3和第四电阻R4是一对温度特性相反的电阻,第五电阻R5和第六电阻R6是一对温度特性相反的电阻,第七电阻R7和第八电阻R8是一对温度特性相反的电阻。第三电阻R3、第五电阻R5及第七电阻R7的温度特性保持一致;第四电阻R4、第六电阻R6及第八电阻R8的温度特性保持一致。
通过各控制信号控制对应连接的各电阻的导通和断开,得到多种电阻组合方式,使得温度系数调节单元的电阻值Rtemp始终保持不变,对温度特性系数作微调,从而进一步对时钟频率做温度补偿,保证在-40℃~125℃范围内,时钟频率随温度变化限制在第二预设范围内。第二预设范围为0~0.2%。具体地,第二预设范围为0.05%、0.1%、0.15%或0.2%等等。可以通过调整第二电阻R2的阻值去改变第一参考电压Vref1的值的大小,进而调整时钟频率和时钟周期。
作为示例,第五电阻R5的阻值为第三电阻R3阻值的两倍,第七电阻R7的阻值为第三电阻R3阻值的四倍;第六电阻R6的阻值为第四电阻R4阻值的两倍,第八电阻R8的阻值为第四电阻R4阻值的四倍。
在一个实施例中,如图9所示,第一充放电模块20包括:第九开关单元21、第二电容C2及第十开关单元22。第九开关单元21的第一端与第一电流源VCC连接,第九开关单元21的控制端用于连接第一时钟信号CLK;第二电容C2的第一端与第九开关单元21的第二端及第一开关单元41的第一端均连接,第二电容C2的第二端接地;第十开关单元22的第一端与第二电容C2的第一端连接,第十开关单元22的第二端接地,第十开关单元22的控制端用于连接第二时钟信号CLKb。
作为示例,在第一预设时间段T1内,第二电容C2处于充电状态;在第二预设时间段T2内,第二电容C2处于放电状态。
在一个实施例中,请继续参考图9,第二充放电模块包括:第十一开关单元31、第三电容C3及第十二开关单元32。第十一开关单元31的第一端与第一电流源VCC连接,第十一开关单元31的控制端用于连接第二时钟信号CLKb;第三电容C3的第一端与第十一开关单元31的第二端及第二开关单元42的第一端均连接,第三电容C3的第二端接地;第十二开关单元32的第一端与第三电容C3的第一端连接,第十二开关单元32的第二端接地,第十二开关单元32的控制端用于连接第一时钟信号CLK。
作为示例,在第一预设时间段T1内,第三电容C3处于放电状态;在第二预设时间段T2内,第三电容C3处于充电状态。第二电容C2的电容值与第三电容C3的电容值相等。
在一个实施例中,请继续参考图9,时钟电路还包括:第一比较器50、第二比较器60及触发器70。第一比较器50的反向输入端与叠加积分模块40的输出端连接,第一比较器50的正向输入端与第一充放电模块20的第三端连接,用于将第二参考电压Vref2与第一充电电压Vc1比较,以生成第一时钟翻转信号;第二比较器60的反向输入端与叠加积分模块40的输出端连接,第二比较器60的正向输入端与第二充放电模块30的第三端连接,用于将第二参考电压Vref2与第二充电电压Vc2比较,以生成第二时钟翻转信号;触发器70的第一输入端与第一比较器50的输出端连接,触发器70的第二输入端与第二比较器60的输出端连接,触发器70的第一输出端输出第一时钟信号CLK,触发器的非第二输出端输出第二时钟信号CLKb。
在一个实施例中,如图10所示,在-40℃~125℃范围内,曲线1为传统RC时钟电路的时钟频率随温度变化特性曲线,曲线2为未做温度补偿时,时钟频率随温度变化特性曲线,曲线3为做温度补偿后的时钟频率随温度变化特性曲线。根据数据结果显示,在-40℃~125℃范围内,传统RC时钟电路时钟频率随温度变化在5.7%;未做温度补偿,即温度系数调节单元11内只有一种温度特性的电阻,时钟频率随温度变化在1.2%;做温度补偿后,温度系数调节单元11由两种温度特性的电阻组成,时钟频率随温度变化在0.2%。因此,本申请所提供的时钟电路相较于传统RC时钟电路,时钟频率和时钟周期受到制备工艺、环境温度变化影响更小,使得时钟频率保持稳定。
在一个实施例中,本申请还提出一种电子设备,包括如上述的时钟电路。
请注意,上述实施例仅出于说明性目的而不意味对本发明的限制。
本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种时钟电路,其特征在于,包括:
参考电压提供模块,用于根据第一电流源提供的偏置电流生成第一参考电压;
第一充放电模块,用于在第一预设时间段内接收所述第一电流源进行充电,以生成第一充电电压;
第二充放电模块,用于在第二预设时间段内接收所述第一电流源进行充电,以生成第二充电电压;
叠加积分模块,与所述参考电压提供模块、所述第一充电模块及所述第二充电模块均连接,用于将接收的所述第一充电电压及所述第二充电电压进行叠加处理,以生成充电电压,并对所述充电电压在所述第一预设时间段及所述第二预设时间段内进行积分运算,以得到平均充电电压;所述叠加积分模块还用于接收所述第一参考电压,并根据所述第一参考电压及所述平均充电电压持续调节所述叠加积分模块输出的第二参考电压的值的大小,直至所述第一参考电压的值与所述平均充电电压的值的差值位于第一预设范围内。
2.根据权利要求1所述的时钟电路,其特征在于,所述叠加积分模块包括:
第一开关单元,所述第一开关单元的第一端与所述第一充放电模块的第二端连接,所述第一开关单元的控制端用于连接第一时钟信号;
第二开关单元,所述第二开关单元的第一端与所述第二充放电模块的第二端连接,所述第二开关单元的控制端用于连接第二时钟信号;
滤波单元,所述滤波单元的第一端与所述第一开关单元的第二端及所述第二开关单元的第二端均连接;
运放单元,所述运放单元的正向输入端与所述参考电压提供模块的输出端连接,所述运放单元的反向输入端与所述滤波单元的第二端连接,所述运放单元的输出端与所述滤波单元的第三端连接;
其中,所述滤波单元及所述运放单元共同完成对所述充电电压进行积分运算;所述运放单元被配置为根据接收的所述第一参考电压及所述平均充电电压调节所述第二参考电压的值的大小。
3.根据权利要求2所述的时钟电路,其特征在于,所述滤波单元包括:
第一电阻,所述第一电阻的一端与所述第一开关单元的第二端及所述第二开关单元的第二端均连接,所述第一电阻的另一端与所述运放单元的反向输入端连接;
第一电容,所述第一电容的一端与所述第一电阻的另一端连接,所述第一电容的另一端与所述运放单元的输出端连接。
4.根据权利要求1至3任一项所述的时钟电路,其特征在于,所述参考电压提供模块包括:
第二电阻,所述第二电阻的第一端与所述第一电流源及所述叠加积分模块的正向输入端均连接;
温度系数调节单元,串联在所述第二电阻的第二端与接地之间。
5.根据权利要求4所述的时钟电路,其特征在于,所述温度系数调节单元包括第一调节电路、第二调节电路及第三调节电路,所述第二调节电路串联在所述第一调节电路及所述第三调节电路之间。
6.根据权利要求5所述的时钟电路,其特征在于,所述第一调节电路包括:
第三电阻,所述第三电阻的一端与所述第二电阻的第一端连接;
第三开关单元,所述第三开关单元的第一端与所述第三电阻的另一端连接,所述第三开关单元的第二端与所述第二调节电路的输入端连接,所述第三开关单元的控制端用于连接第一控制信号;
第四电阻,所述第四电阻的一端与所述第二电阻的第一端连接;
第四开关单元,所述第四开关单元的第一端与所述第四电阻的另一端连接,所述第四开关单元的第二端与所述第二调节电路的输入端连接,所述第四开关单元的控制端用于连接第二控制信号;
所述第二调节电路包括:
第五电阻,所述第五电阻的一端与所述第三开关单元的第二端连接;
第五开关单元,所述第五开关单元的第一端与所述第五电阻的另一端连接,所述第五开关单元的第二端与所述第三调节电路的输入端连接,所述第五开关单元的控制端用于连接第三控制信号;
第六电阻,所述第六电阻的一端与所述第三开关单元的第二端连接;
第六开关单元,所述第六开关单元的第一端与所述第六电阻的另一端连接,所述第六开关单元的第二端与所述第三调节电路的输入端连接,所述第六开关单元的控制端用于连接第四控制信号;
所述第三调节电路包括:
第七电阻,所述第七电阻的一端与所述第五开关单元的第二端连接;
第七开关单元,所述第七开关单元的第一端与所述第七电阻的另一端连接,所述第七开关单元的第二端接地,所述第七开关单元的控制端用于连接第五控制信号;
第八电阻,所述第八电阻的一端与所述第五开关单元的第二端连接;
第八开关单元,所述第八开关单元的第一端与所述第八电阻的另一端连接,所述第八开关单元的第二端接地,所述第八开关单元的控制端用于连接第六控制信号;
其中,根据所述第一控制信号、所述第二控制信号、所述第三控制信号、所述第四控制信号、所述第五控制信号及所述第六控制信号调节对应连接的每一个开关单元的工作状态,使得所述温度系数调节单元的电阻值保持不变,调整所述温度系数调节单元的温度特性。
7.根据权利要求2所述的时钟电路,其特征在于,所述第一充放电模块包括:
第九开关单元,所述第九开关单元的第一端与所述第一电流源连接,所述第九开关单元的控制端用于连接所述第一时钟信号;
第二电容,所述第二电容的第一端与第九开关单元的第二端及所述第一开关单元的第一端均连接,所述第二电容的第二端接地;
第十开关单元,所述第十开关单元的第一端与所述第二电容的第一端连接,所述第十开关单元的第二端接地,所述第十开关单元的控制端用于连接所述第二时钟信号。
8.根据权利要求2所述的时钟电路,其特征在于,所述第二充放电模块包括:
第十一开关单元,所述第十一开关单元的第一端与所述第一电流源连接,所述第十一开关单元的控制端用于连接所述第二时钟信号;
第三电容,所述第三电容的第一端与第十一开关单元的第二端及所述第二开关单元的第一端均连接,所述第三电容的第二端接地;
第十二开关单元,所述第十二开关单元的第一端与所述第三电容的第一端连接,所述第十二开关单元的第二端接地,所述第十二开关单元的控制端用于连接所述第一时钟信号。
9.根据权利要求2所述的时钟电路,其特征在于,还包括:
第一比较器,所述第一比较器的反向输入端与所述叠加积分模块的输出端连接,所述第一比较器的正向输入端与所述第一充放电模块的第三端连接,用于将所述第二参考电压与所述第一充电电压比较,以生成第一时钟翻转信号;
第二比较器,所述第二比较器的反向输入端与所述叠加积分模块的输出端连接,所述第二比较器的正向输入端与所述第二充放电模块的第三端连接,用于将所述第二参考电压与所述第二充电电压比较,以生成第二时钟翻转信号;
触发器,所述触发器的第一输入端与所述第一比较器的输出端连接,所述触发器的第二输入端与所述第二比较器的输出端连接,所述触发器的第一输出端输出所述第一时钟信号,所述触发器的非第二输出端输出所述第二时钟信号。
10.一种电子设备,其特征在于,包括如权利要求1至9任一项所述的时钟电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110673252.0A CN113346878A (zh) | 2021-06-17 | 2021-06-17 | 时钟电路及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110673252.0A CN113346878A (zh) | 2021-06-17 | 2021-06-17 | 时钟电路及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113346878A true CN113346878A (zh) | 2021-09-03 |
Family
ID=77476037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110673252.0A Pending CN113346878A (zh) | 2021-06-17 | 2021-06-17 | 时钟电路及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113346878A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103023461A (zh) * | 2011-09-28 | 2013-04-03 | 华润矽威科技(上海)有限公司 | Rc振荡电路 |
US20130316671A1 (en) * | 2012-05-22 | 2013-11-28 | Intel Mobile Communications GmbH | Dual Mode Receiver with RF Splitter Using Programmable Passive Components |
CN105187030A (zh) * | 2015-07-30 | 2015-12-23 | 上海华虹宏力半导体制造有限公司 | 振荡器 |
CN105429611A (zh) * | 2015-12-24 | 2016-03-23 | 深圳市汇春科技股份有限公司 | 一种与电源和温度无关的高精度时钟发生器 |
CN106840216A (zh) * | 2015-12-04 | 2017-06-13 | 财团法人交大思源基金会 | 阻抗至数字转换器、阻抗至数字转换装置及方法 |
CN107248846A (zh) * | 2017-08-11 | 2017-10-13 | 珠海格力电器股份有限公司 | 一种偏置电路、时钟电路、芯片及电子设备 |
CN108288962A (zh) * | 2018-02-11 | 2018-07-17 | 中国科学院微电子研究所 | 振荡器系统 |
US20180351509A1 (en) * | 2017-05-30 | 2018-12-06 | Renesas Electronics Corporation | Semiconductor device and control method of semiconductor device |
CN210274006U (zh) * | 2019-10-11 | 2020-04-07 | 上海灵动微电子股份有限公司 | 一种提供任意频率及占空比的时钟发生电路与芯片 |
-
2021
- 2021-06-17 CN CN202110673252.0A patent/CN113346878A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103023461A (zh) * | 2011-09-28 | 2013-04-03 | 华润矽威科技(上海)有限公司 | Rc振荡电路 |
US20130316671A1 (en) * | 2012-05-22 | 2013-11-28 | Intel Mobile Communications GmbH | Dual Mode Receiver with RF Splitter Using Programmable Passive Components |
CN105187030A (zh) * | 2015-07-30 | 2015-12-23 | 上海华虹宏力半导体制造有限公司 | 振荡器 |
CN106840216A (zh) * | 2015-12-04 | 2017-06-13 | 财团法人交大思源基金会 | 阻抗至数字转换器、阻抗至数字转换装置及方法 |
CN105429611A (zh) * | 2015-12-24 | 2016-03-23 | 深圳市汇春科技股份有限公司 | 一种与电源和温度无关的高精度时钟发生器 |
US20180351509A1 (en) * | 2017-05-30 | 2018-12-06 | Renesas Electronics Corporation | Semiconductor device and control method of semiconductor device |
CN107248846A (zh) * | 2017-08-11 | 2017-10-13 | 珠海格力电器股份有限公司 | 一种偏置电路、时钟电路、芯片及电子设备 |
CN108288962A (zh) * | 2018-02-11 | 2018-07-17 | 中国科学院微电子研究所 | 振荡器系统 |
CN210274006U (zh) * | 2019-10-11 | 2020-04-07 | 上海灵动微电子股份有限公司 | 一种提供任意频率及占空比的时钟发生电路与芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9112485B2 (en) | Comparator with transition threshold tracking capability | |
AU618202B2 (en) | Phase locked loop circuit with digital control | |
TWI388128B (zh) | 用於單片式時脈產生器及時序/頻率參考器之頻率控制器 | |
EP0204088B1 (en) | Integrated circuit with a phase-locked loop | |
US11245360B2 (en) | Oscillator circuit, chip and electronic device | |
CN104113329A (zh) | 锁频环电路和半导体集成电路 | |
US20070103243A1 (en) | Relaxation oscillator with propagation delay compensation for improving the linearity and maximum frequency | |
US10312887B2 (en) | Self-biasing integrated oscillator without bandgap reference | |
CN114337607B (zh) | 一种时钟信号占空比修调电路 | |
CN102347728B (zh) | 高电源抑制比低温飘振荡器 | |
CN112929009A (zh) | 一种rc张弛振荡器 | |
CN115425925A (zh) | 一种高精度rc振荡器电路 | |
US11705897B2 (en) | Delay line with process-voltage-temperature robustness, linearity, and leakage current compensation | |
CN111490755A (zh) | 张弛振荡器电路 | |
CN112636725B (zh) | 一种电阻电容rc振荡器 | |
US20110273214A1 (en) | Clock generating circuit | |
WO2019036177A1 (en) | VOLTAGE CONDENSER VOLTAGE DIVIDER WITH LOW POWER AND LOW COEFFICIENT OF USE | |
US20120169372A1 (en) | Differential logic circuit, frequency divider, and frequency synthesizer | |
CN113346878A (zh) | 时钟电路及电子设备 | |
CN210405226U (zh) | Rc振荡电路 | |
JP2003347901A (ja) | 周波数特性の自動調整機能を有するフィルタ回路 | |
CN211791469U (zh) | 振荡器电路及开关霍尔传感器 | |
CN113507264A (zh) | 一种rc振荡器及计时芯片 | |
JP3659630B2 (ja) | 電圧参照回路およびそれを用いた半導体回路装置 | |
KR100343470B1 (ko) | 이득 제어용 필터의 튜닝회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |