CN113345931A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN113345931A CN113345931A CN202110052152.6A CN202110052152A CN113345931A CN 113345931 A CN113345931 A CN 113345931A CN 202110052152 A CN202110052152 A CN 202110052152A CN 113345931 A CN113345931 A CN 113345931A
- Authority
- CN
- China
- Prior art keywords
- wiring
- wirings
- cnw
- connection
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
- H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/88—Dummy elements, i.e. elements having non-functional features
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
提供了显示装置。显示装置包括有效区域、非有效区域、多个非有效扇出布线、多个信号布线和多个连接布线,其中,有效区域包括排列成矩阵形状的多个像素,非有效区域布置在有效区域的在第一方向上的一侧处并且包括焊盘单元,多个非有效扇出布线布置在非有效区域中并且连接到焊盘单元,多个信号布线在第一方向上延伸以穿过有效区域并且多个信号布线连接到多个像素,并且多个连接布线中的每个至少部分地穿过有效区域并且多个连接布线连接多个非有效扇出布线中的一些非有效扇出布线和多个信号布线中的一些信号布线。
Description
相关申请的交叉引用
本申请要求于2020年2月18日提交的第10-2020-0019503号韩国专利申请的优先权以及从其获得的所有权益,该韩国专利申请的内容通过引用以其整体地并入本文。
技术领域
本发明涉及显示装置。
背景技术
随着多媒体的发展,显示装置的重要性已经增加。相应地,已开发出各种类型的显示装置,诸如液晶显示器(Liquid Crystal Display,LCD)、有机发光二极管显示器(Organic Light Emitting Diode Display,OLED)和无机发光二极管显示装置。
显示装置包括显示图像的有效区域和布置在有效区域周围的非有效区域。非有效区域中排列有用于将信号施加到有效区域的布线。
近来,具有细边框的显示装置已经是优选的。当非有效区域的面积为了细边框而太小时,通过扇出布线以使信号穿过的路径变得不足。
为了即使在细边框结构中也确保扇出布线的路径,可考虑使扇出布线中的一些穿过有效区域的方法。然而,当使扇出布线穿过有效区域时,数据信号的顺序被改变,并且因此,可能需要驱动芯片的附加映射。此外,针对各区域,信号布线可由不同的导电层制成,并且在这种情况下,由于每个导电层的工艺分散,可能发生针对每个区域的亮度差异。
发明内容
本发明的各方面将提供一种显示装置,而该显示装置包括穿过有效区域的连接布线并且能够应用通用驱动芯片以及能够减少因每个导电层的工艺分散而导致的每个区域的亮度差异的发生。
然而,本发明的各方面不限于本文中所记载的。通过参照下面给出的本发明的详细描述,本发明的上述和其它方面对于本发明所属技术领域的普通技术人员将变得更加显而易见。
根据本公开的实施方式,显示装置包括有效区域、非有效区域、多个非有效扇出布线、多个信号布线和多个连接布线,其中,有效区域包括排列成矩阵形状并且通过数据线接收数据信号的多个像素,非有效区域布置在有效区域的在第一方向上的一侧处并且包括焊盘单元,多个非有效扇出布线布置在非有效区域中并且连接到焊盘单元,多个信号布线在第一方向上延伸以穿过有效区域并且多个信号布线连接到多个像素,并且多个连接布线中的每个至少部分地穿过有效区域并且多个连接布线连接多个非有效扇出布线中的一些非有效扇出布线和多个信号布线中的一些信号布线,其中,多个连接布线中的每个包括在第一方向上延伸的第一延伸部、在与第一方向相交的第二方向上延伸的第二延伸部以及在第一方向上延伸的第三延伸部,并且多个像素中的至少两个像素布置在多个连接布线之中彼此相邻的两个连接布线的对应的延伸部之间,并且至少两个像素沿对应的延伸部彼此间隔开的方向排列。
多个像素可包括多个像素列和多个像素行,多个像素列中的每个像素列包括在第一方向上排列的像素,多个像素行中的每个像素行包括在第二方向上排列的像素,并且连接布线的第二延伸部可布置在多个像素行中的两个相邻的像素行之间。
多个像素行中的至少两个像素行可布置在彼此相邻的两个连接布线的第二延伸部之间。
显示装置还可包括布置在连接布线之间的第一虚设布线图案,其中,第一虚设布线图案可包括布置在彼此相邻的两个连接布线的第二延伸部之间的第一子图案,并且第一子图案可在第二方向上延伸。
第一子图案可布置在多个像素行中的两个相邻的像素行之间的空间中,并且连接布线的第二延伸部可不布置在该空间中。
第一虚设布线图案可包括多个第二子图案,其中,多个第二子图案与两个连接布线的第二延伸部分离开,并且布置在如果第二延伸部进一步延伸则第二延伸部到达的假想延伸线上。
多个第一虚设布线图案中的至少一些第一虚设布线图案可直接连接到连接布线。
有效区域可包括有效扇出区域和主有效区域,在有效扇出区域中连接布线布置成与非有效区域相邻,主有效区域为有效区域中除了有效扇出区域以外的区域并且在主有效区域中未布置有连接布线,并且显示装置还可包括布置在主有效区域中并且在第二方向上延伸的第二虚设布线图案以及布置在主有效区域中并且在第一方向上延伸的第三虚设布线图案。
第二虚设布线图案可与信号布线相交并且布置在多个像素列上方。
第三虚设布线图案布置在主有效区域的像素行处的像素列之间的空间中。
多个信号布线中的每个可布置在像素列之间,并且连接布线的第一延伸部和第三延伸部中的每个可布置在彼此不同的像素列之间的空间中。
多个像素列中的至少两个像素列可布置在两个相邻的连接布线的第一延伸部之间。
多个连接布线中的至少一个连接布线的第一延伸部和第三延伸部可布置在两个相邻的像素列之间的空间中。
多个信号布线可被包括在第一数据导电层中,并且多个连接布线可被包括在与第一数据导电层不同的第二数据导电层中。
非有效扇出布线可包括连接到连接布线的第一非有效扇出布线以及直接连接到信号布线的第二非有效扇出布线,并且第一非有效扇出布线和第二非有效扇出布线可被包括在彼此不同的导电层中。
根据本公开的另一实施方式,显示装置包括有效区域、非有效区域、多个非有效扇出布线、多个信号布线、多个连接布线和多个虚设布线图案,其中,有效区域中排列有多个像素,非有效区域布置在有效区域的在第一方向上的一侧处,多个非有效扇出布线布置在非有效区域中并且包括沿与第一方向相交的第二方向交替地排列的第一非有效扇出布线和第二非有效扇出布线,多个信号布线在第一方向上延伸,布置在有效区域中的当非有效扇出布线在第一方向上延伸时与非有效扇出布线重叠的内部有效区域中,并且布置在有效区域中的不与非有效扇出布线重叠的外部有效区域,多个连接布线经由有效区域将非有效扇出布线和布置在外部有效区域中的信号布线连接,并且多个虚设布线图案布置在有效区域中并且不与连接布线相交,其中,连接布线沿多个像素之间的空间布置,并且连接布线在第一方向上的延伸部的长度比连接布线在第二方向上的延伸部的长度长。
多个连接布线和多个虚设布线图案可被包括在相同的导电层中。
多个连接布线可包括在第一方向上延伸的第一延伸部、在与第一方向相交的第二方向上延伸的第二延伸部以及在第一方向上延伸的第三延伸部,并且多个像素中的至少两个像素可布置在多个连接布线之中彼此相邻的两个连接布线的第二延伸部之间。
虚设布线图案可包括布置在连接布线之间并且在第二方向上延伸的第一虚设布线图案、在有效区域中的未布置有连接布线的区域中在第二方向上延伸的第二虚设布线图案以及在第一方向上延伸并且不与第一虚设布线图案和第二虚设布线图案相交的第三虚设布线图案。
第一虚设布线图案可包括第一子图案和多个第二子图案,其中,第一子图案布置在彼此相邻的两个连接布线的第二延伸部之间,第一子图案在第二方向上延伸,并且多个第二子图案与两个连接布线的第二延伸部分离开并且布置在如果第二延伸部进一步延伸则第二延伸部到达的假想延伸线上,并且多个第三虚设布线图案中的至少一些第三虚设布线图案可布置在连接布线的第二延伸部与第一子图案之间。
附图说明
通过参照附图详细描述本发明的示例性实施方式,本发明的上述和其它方面和特征将变得更加显而易见,在附图中:
图1是根据实施方式的显示装置的平面视图;
图2是图1的显示装置的侧视图;
图3是示出根据实施方式的显示装置的像素排列的布局视图;
图4是根据实施方式的显示装置的一个像素的电路图;
图5是显示装置的一个像素的剖面视图;
图6是根据实施方式的显示装置的一些布线的布局视图;
图7是示出根据实施方式的构成数据线的信号布线的布局视图;
图8是沿图7的线VIII-VIII'截取的剖面视图;
图9是沿图7的线IX-IX'截取的剖面视图;
图10是示出排列在根据实施方式的显示装置的有效区域中的多个布线的排列的示意性布局视图;
图11是示出根据实施方式的像素排列的局部布局视图;
图12是示出图11的像素排列中的数据线的排列的局部布局视图;
图13是示出排列在根据实施方式的显示装置的主有效区域中的虚设布线图案的排列的示意性布局视图;
图14是示出根据另一实施方式的显示装置的布线排列的示意性布局视图;
图15是示出排列在图14的显示装置的有效扇出区域中的数据线的排列的局部布局视图;
图16是示出排列在根据另一实施方式的显示装置的有效扇出区域中的数据线的排列的局部布局视图;
图17是示出排列在根据另一实施方式的显示装置的有效扇出区域中的数据线的排列的局部布局视图;
图18是示出排列在根据另一实施方式的显示装置的主有效区域中的虚设布线图案的排列的示意性布局视图;
图19是根据另一实施方式的显示装置的透视图;以及
图20是图19的显示装置的展开视图。
具体实施方式
现在在下文中将参照示出了本发明的优选实施方式的附图,对本发明进行更加全面的描述。然而,本发明可以不同的形式来实施,并且不应被解释为限于本文中所阐述的实施方式。相反,这些实施方式被提供以使得本公开将是彻底和完整的,并且将向本领域技术人员全面地传达本发明的范围。
也将理解的是,当层被称为在另一层或衬底“上”时,该层能直接在另一层或衬底上,或者也可存在有中间层。在整个说明书中,相同的附图标记指示相同的部件。
将理解的是,虽然“第一”、“第二”等的术语可在本文中用于描述各种元件,但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。例如,在不背离本发明的教导的情况下,下面讨论的第一元件能被称为第二元件。相似地,第二元件也能被称为第一元件。
本文中所使用的术语仅出于描述特定实施方式的目的,而不旨在成为限制。除非内容另有明确地指示,否则如本文中所使用的单数形式“一”和“该”也旨在包括复数形式,而该复数形式包括“至少一个”。“至少一个”不应被解释为限制“一”。“或者”意味着“和/或”。如本文中所使用的,术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。还将理解的是,术语“包括”,当在本说明书中使用时,指明所陈述的特征、区、整数、步骤、操作、元件和/或部件的存在,但不排除一个或多个其它特征、区、整数、步骤、操作、元件、部件和/或其集群的存在或添加。在下文中,将参照附图对本发明的实施方式进行描述。
图1是根据实施方式的显示装置1的平面视图。图1示出了显示装置1弯折之前的状态的平面形状。在附图中,第一方向DR1在平面视图中指示竖直方向,并且第二方向DR2在平面视图中指示水平方向。图2是图1的显示装置1的侧视图。图2示出了在显示装置1在厚度方向上被弯折的状态下的显示装置1的侧面形状。此处,厚度方向是与由第一方向DR1和第二方向DR2限定的平面垂直的方向。
参照图1和图2,显示装置1是用于显示移动图像或静止图像的装置,其可用作诸如电视机、笔记本电脑、监视器、广告牌和关于物联网的装置的各种产品以及诸如移动电话、智能电话、平板个人电脑(Personal Computer,PC)、智能手表、手表电话、移动通信终端、电子笔记本电脑、电子书、便携式多媒体播放器(Portable Multimedia Player,PMP)、导航装置和超移动PC(Ultra Mobile PC,UMP)的便携式电子器具的显示屏幕。
显示装置1可包括显示面板10。显示面板10可为柔性衬底,而柔性衬底包括柔性聚合物材料,诸如聚酰亚胺。相应地,显示面板10可被翘曲、弯折、折叠或卷曲。
显示面板10可包括显示图像的有效区域AAR和不显示图像的非有效区域NAR。在平面视图中,显示面板10可划分为有效区域AAR和非有效区域NAR。非有效区域NAR可布置为围绕有效区域AAR。
有效区域AAR可包括多个像素PX(PX1、PX2和PX3)(参见图3)。多个像素PX(PX1、PX2和PX3)可排列成矩阵形状。每个像素可包括发光层和控制从发光层发射的光的量的电路层。电路层可包括布线、电极和至少一个晶体管。发光层可包括有机发光材料。发光层可由封装膜密封。稍后将描述每个像素PX的具体配置。
显示面板10可包括主区域MR和在第一方向DR1上连接到主区域MR的一侧的弯折区域BR。显示面板10还可包括子区域SR,而子区域SR在第一方向DR1上在弯折区域BR的一侧(即,弯折区域BR的与主区域MR相对的一侧)处连接到弯折区域BR并且相对于沿第二方向DR2延伸的弯折轴线在厚度方向上被弯折以在厚度方向上与主区域MR重叠。
主区域MR可包括有效区域AAR。非有效区域NAR可位于主区域MR的有效区域AAR的外围边缘处。
主区域MR可具有与显示装置1的平面外观相似的形状。主区域MR可为位于一个平面中的平坦区域。然而,本发明不限于此,在另一实施方式中,除了与弯折区域BR连接的边缘(或一侧)以外,主区域MR的其余边缘中的至少一个可在主区域MR中被弯曲,以在垂直方向上形成弯曲表面或弯折。
当除了与弯折区域BR连接的边缘(或一侧)以外的其余边缘中的至少一个可在主区域MR中被弯曲或被弯折时,有效区域AAR也可布置在对应的边缘处。然而,本发明不限于此。在另一实施方式中,不显示图像的非有效区域NAR可布置在被弯曲或被弯折的边缘处,或者有效区域AAR和非有效区域NAR这两者均可布置在被弯曲或被弯折的边缘处。
主区域MR的非有效区域NAR可位于从有效区域AAR的外边界到显示面板10的边缘的区域中。用于将信号施加到有效区域AAR的信号布线或驱动电路可布置在主区域MR的非有效区域NAR中。
弯折区域BR可连接到主区域MR的下部短边。弯折区域BR的在第二方向DR2上的宽度可小于主区域MR的在第二方向DR2上的宽度(短宽度)。主区域MR和弯折区域BR的连接部分可具有L形切割形状,以减小边框的宽度。
在弯折区域BR中,显示面板10可在与显示表面的相反方向上以曲率弯折。此处,显示表面为有效区域AAR的从像素发射的光穿过的表面。随着显示面板10在弯折区域BR中被弯折,显示面板10的表面可被反转。即,显示面板10的面向上的一个表面可弯曲成面向一侧,并且然后通过弯折区域BR面向下。
子区域SR从弯折区域BR延伸。紧接着弯折完成之后,子区域SR可在与主区域MR平行的方向上延伸。在弯折状态下,子区域SR可在显示面板10的厚度方向上与主区域MR重叠。子区域SR可在主区域MR的边缘处与非有效区域NAR重叠,并且可在弯折状态下与主区域MR的有效区域AAR重叠。子区域SR的宽度在第二方向DR2上可等于弯折区域BR的宽度,但是本发明不限于此。
显示面板10的子区域SR中可布置有焊盘单元(图6中的PDR)。焊盘单元上可安装(或附接)有外部装置。外部装置的实例可包括驱动芯片20、诸如柔性印刷电路板或刚性印刷电路板的驱动衬底30和类似物。另外,布线连接膜、连接件等也可作为外部装置而安装在焊盘单元上。一个外部装置或多个外部装置可安装在子区域SR中。例如,如图1和图2中所示,驱动芯片20可布置在显示面板10的子区域SR中,并且驱动衬底30可附接到子区域SR的端部。在这种情况下,显示面板10可包括连接到驱动芯片20的焊盘单元和连接到驱动衬底30的焊盘单元。在另一实施方式中,驱动芯片可安装在膜上,并且该膜可附接到显示面板10的子区域SR。
驱动芯片20可安装在显示面板10的与显示表面相同的一个表面上。此处,如上所述,当弯折区域BR弯折成反转时,驱动芯片20可安装在显示面板10的在厚度方向上面朝下的表面上,以允许驱动芯片20的上表面面向下。
驱动芯片20可通过各向异性导电膜附接到显示面板10上,或者可通过超声波接合附接到显示面板10上。驱动芯片20的在水平方向(例如,第二方向DR2)上的宽度可小于显示面板10的在水平方向上的宽度。驱动芯片20可在水平方向(例如,第二方向DR2)上布置在子区域SR的中心处,并且驱动芯片20的左边缘和右边缘可分别与子区域SR的左边缘和右边缘间隔开。
驱动芯片20可包括驱动显示面板10的集成电路。在实施方式中,集成电路可为生成并提供数据信号的数据驱动集成电路,但是本发明不限于此。驱动芯片20连接到设置在显示面板10的焊盘单元中的布线焊盘(图6中的WR_PD)以向布线焊盘提供数据信号。连接到布线焊盘的布线(图6中的WR)朝向像素延伸以将数据信号施加到每个像素。
图3是示出根据实施方式的显示装置的像素排列的布局视图。
参照图3,像素PX可包括第一颜色像素PX1、第二颜色像素PX2和第三颜色像素PX3。在实施方式中,第一颜色像素PX1可为红色像素,第二颜色像素PX2可为蓝色像素,并且第三颜色像素PX3可为绿色像素。相应的像素PX可交替第排列成矩阵形式。
每个像素PX可包括发光区域EMA和围绕发光区域EMA的非发光区域NEA。第一颜色像素PX1、第二颜色像素PX2和第三颜色像素PX3中的发光区域EMA的尺寸可彼此不同。例如,第二颜色像素PX2的发光区域EMA可大于第一颜色像素PX1的发光区域EMA,并且第三颜色像素PX3的发光区域EMA可小于第一颜色像素PX1的发光区域EMA。每个像素PX的发光区域EMA的形状可通常为八边形,但是本发明不限于此,并且发光区域EMA可具有六边形形状、圆形形状、菱形形状或其它多边形形状,或者在另一实施方式中,可具有带有圆形的边缘的多边形形状。
在一些像素列PXC中的每个(在下文中,第一像素列PXC1)中,第一颜色像素PX1和第二颜色像素PX2沿第一方向DR1(即,列前进方向)交替地排列。在其它像素列PXC中的每个(在下文中,第二像素列PXC2)中,第三颜色像素PX3沿第一方向DR1重复地排列。第一像素列PXC1和第二像素列PXC2沿第二方向DR2(即,行前进方向)交替地排列。例如,奇数像素列PXC可为第一像素列PXC1,并且偶数像素列PXC可为第二像素列PXC2。
属于一个像素列PXC的发光区域EMA可沿第一方向DR1基本上对齐。一个像素列PXC的发光区域EMA可相对于第二方向DR2上的相邻的像素列PXC的发光区域EMA交错地排列。例如,第一像素列PXC1的第一颜色像素PX1和第二颜色像素PX2可沿第二方向DR2排列成分别与相邻的第二像素列PXC2的相邻的第三颜色像素PX3之间的空间对齐,并且第二像素列PXC2的第三颜色像素PX3可沿第二方向DR2排列成分别与彼此相邻的第一颜色像素PX1和第二颜色像素PX2之间的空间对齐。
像素行PXR具有第一颜色像素PX1和第二颜色像素PX2在第三颜色像素PX3位于其间的情况下交替地排列的形状。第一像素行PXR1可具有第一颜色像素PX1、第三颜色像素PX3、第二颜色像素PX2和第三颜色像素PX3的重复排列单元,并且第二像素行PXR2可具有第二颜色像素PX2、第三颜色像素PX3、第一颜色像素PX1和第三颜色像素PX3的重复排列单元。第一像素行PXR1和第二像素行PXR2沿第一方向DR1(例如,列前进方向)交替地排列。例如,奇数像素行PXR可为第一像素行PXR1,并且偶数像素行PXR可为第二像素行PXR2。在一个像素行PXR中,第一颜色像素PX1和第二颜色像素PX2的各自的发光区域EMA可相对于第三颜色像素PX3的发光区域EMA被偏置到第一方向DR1上的另一侧。即,在像素行PXR中,多个像素PX的各自的发光区域EMA沿第二方向DR2可是交错的。
属于相同列的像素PX可从相同数据线接收数据信号,并且属于相同行的像素PX可从相同栅极线接收栅极信号。每个像素PX可由像素电路驱动。像素电路可包括多个晶体管和至少一个电容器。图4示出了示例性像素电路的电路图。
图4是根据实施方式的显示装置的一个像素的电路图。
参照图4,像素电路可包括第一晶体管TR1、第二晶体管TR2、电容器Cst和有机发光二极管EL。每个像素PX连接有扫描线SL、数据线DL和第一电源电压线ELVDDL。
第一晶体管TR1可为驱动晶体管,并且第二晶体管TR2可为开关晶体管。尽管在附图中示出了第一晶体管TR1和第二晶体管TR2两者均为PMOS晶体管,但是第一晶体管TR1和第二晶体管TR2中的一个或全部可为NMOS晶体管。
第一晶体管TR1的第一电极(即,源极电极)连接到第一电源电压线ELVDDL,并且其第二电极(即,漏极电极)连接到有机发光二极管EL的像素电极(或阳极电极)。第二晶体管TR2的第一电极(即,源极电极)连接到数据线DL,并且其第二电极(即,漏极电极)连接到第一晶体管TR1的栅极电极。电容器Cst连接在第一晶体管TR1的栅极电极与第一电极之间。有机发光二极管EL的公共电极(或阴极电极)接收第二电源电压ELVSS。第二电源电压ELVSS可为比从第一电源电压线ELVDDL提供的第一电源电压低的电压。
第二晶体管TR2可响应于施加到扫描线SL的扫描信号而输出施加到数据线DL的数据信号。电容器Cst可用与从第二晶体管TR2接收到的数据信号对应的电压充电。第一晶体管TR1可响应于存储在电容器Cst中的电荷量来控制流过有机发光二极管EL的驱动电流。
图4的等效电路仅为一个实施方式,并且在另一实施方式中,像素电路可包括更多个(例如,7个)的晶体管和电容器。
图5是显示装置的一个像素PX的剖面视图。在图5中,以薄膜晶体管的形式示出了图4的两个晶体管中的第一晶体管TR1,并且未示出第二晶体管TR2。
将参照图5详细描述像素PX的剖面结构。这个显示面板10可包括衬底100、缓冲层105、半导体层110、第一绝缘层121、第一栅极导电层130、第二绝缘层122、第二栅极导电层140、第三绝缘层123、第一数据导电层150、第四绝缘层124、第二数据导电层160、第五绝缘层125、像素电极170、限定了暴露像素电极170的开口的像素限定层126、布置在像素限定层126的开口中的有机层190以及布置在有机层190和像素限定层126上的公共电极180。上述层中的每个可形成为单层膜,但是在另一实施方式中,也可形成为包括多个膜的层叠膜。其它层之间还可布置有另一层。
衬底100支承布置在其上的每个层。衬底100可由诸如聚合物树脂的绝缘材料制成。聚合物树脂的实例可包括聚醚砜(Polyethersulphone,PES)、聚丙烯酸酯(Polyacrylate,PA)、聚芳酯(Polyarylate,PAR)、聚醚酰亚胺(Polyetherimide,PEI)、聚萘二甲酸乙二醇酯(Polyethylene Napthalate,PEN)、聚对苯二甲酸乙二醇酯(Polyetherimide,PET)、聚苯硫醚(Polyphenylene Sulfide,PPS)、聚烯丙基酯、聚酰亚胺(Polyimide,PI)、聚碳酸酯(Polycarbonate,PC)、三乙酸纤维素(Cellulose Triacetate,CAT)、乙酸丙酸纤维素(Cellulose Acetate Propionate,CAP)和它们的组合物。衬底100可为能够弯折、折叠、卷曲或类似变形的柔性衬底。构成柔性衬底的材料的实例可包括聚酰亚胺(PI),但不限于此。
缓冲层105布置在衬底100上。缓冲层105可防止杂质离子的扩散,可防止湿气或外部空气的渗透,并且可执行表面平坦化功能。缓冲层105可包括氮化硅、氧化硅或氮氧化硅。依据衬底100的类型或工艺条件,缓冲层105可被省略。
半导体层110可布置在缓冲层105上。半导体层110形成薄膜晶体管的沟道。半导体层110可包括多晶硅。然而,本发明不限于此,并且半导体层110可包括单晶硅、低温多晶硅、非晶硅或氧化物半导体。氧化物半导体的实例可包括各自包含铟(In)、锌(Zn)、镓(Ga)、锡(Sn)、钛(Ti)、铝(Al)、铪(Hf)、锆(Zr)或镁(Mg)的二元化合物(ABx)、三元化合物(ABxCy)和四元化合物(ABxCyDz)。
第一绝缘层121可为具有栅极绝缘功能的栅极绝缘层。第一绝缘层121可包括硅化合物、金属氧化物或类似物。例如,第一绝缘层121可包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛或类似物。这些可单独使用,也可相互组合地使用。第一绝缘层121可为单层膜或多层膜,而该多层膜形成为不同材料的层叠层。
第一绝缘层121布置在半导体层110上。第一绝缘层121通常可布置在衬底100的整个表面上方。
第一栅极导电层130布置在第一绝缘层121上。第一栅极导电层130可包括像素PX的薄膜晶体管的栅极电极131、连接到栅极电极131的扫描线以及存储电容器的第一电极132。非有效区域NAR的第一非有效扇出布线(图8中的NFW_1)也可被包括在第一栅极导电层130中。
第一栅极导电层130可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第一栅极导电层130可为单层膜或多层膜。
第二绝缘层122可布置在第一栅极导电层130上。第二绝缘层122可为层间绝缘膜或栅极绝缘膜。第二绝缘层122可包括无机绝缘材料,诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌。
第二栅极导电层140布置在第二绝缘层122上。第二栅极导电层140可包括存储电容器的第二电极。非有效区域NAR的第二非有效扇出布线(图8中的NFW_2)也可被包括在第二栅极导电层140中。第二栅极导电层140可包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第二栅极导电层140可由与第一栅极导电层130相同的材料制成或包括与第一栅极导电层130相同的材料,但是本发明不限于此。第二栅极导电层140可为单层膜或多层膜。
第三绝缘层123布置在第二栅极导电层140上。第三绝缘层123可为层间绝缘膜。第三绝缘层123可包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料,或者可包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和涤纶树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(Benzocyclobutene,BCB)的有机绝缘材料。第三绝缘层123可为单层膜或多层膜,而该多层膜形成为不同材料的层叠层。
第一数据导电层150布置在第三绝缘层123上。第一数据导电层150可为第一源/漏导电层。第一数据导电层150可包括像素PX的薄膜晶体管的第一电极151和第二电极152。第一数据导电层150中也可包括有信号布线(图8中的SW1和SW2)。薄膜晶体管的第一电极151和第二电极152可通过穿透第三绝缘层123、第二绝缘层122和第一绝缘层121的接触孔电连接到半导体层110的源极区和漏极区。像素PX的第一电源电压电极153也可被包括在第一数据导电层150中。
第一数据导电层150可包括选自铝(Al)、钼(Mo)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第一数据导电层150可为单层膜或多层膜。例如,第一数据导电层150可形成为具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的层叠结构。
第四绝缘层124布置在第一数据导电层150上。第四绝缘层124覆盖第一数据导电层150。第四绝缘层124可为层间绝缘膜或通孔层。第四绝缘层124可包括有机绝缘材料,例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和涤纶树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。
第二数据导电层160布置在第四绝缘层124上。第二数据导电层160可为第二源/漏导电层。第二数据导电层160可包括像素PX的连接电极161。第二数据导电层160中也可包括有连接布线(图7中的CNW)。连接电极161可通过穿透第四绝缘层124的接触孔电连接到像素PX的薄膜晶体管的第二电极152。
第二数据导电层160可包括选自铝(Al)、钼(Mo)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第二数据导电层160可为单层膜或多层膜。第二数据导电层160可由与第一数据导电层150相同的材料制成,但是本发明不限于此。
第五绝缘层125布置在第二数据导电层160上。第五绝缘层125覆盖第二数据导电层160。第五绝缘层125可为通孔层。第五绝缘层125可包括与上述第四绝缘层124相同的材料,或者可包括选自示出为第四绝缘层124的构成材料的材料中的至少一种。
像素电极170布置在第五绝缘层125上。像素电极170可为发光元件的阳极电极。像素电极170可通过穿透第五绝缘层125的接触孔电连接到被包括在第二数据导电层160中的连接电极161,并且可电连接到薄膜晶体管的第二电极152。像素电极170可至少部分地与像素PX的发光区域EMA重叠。
像素电极170可具有层叠膜结构,而在该层叠膜结构中,高功函数材料层和反射材料层被层叠,且高功函数材料层包括氧化铟锡(Indium-Tin-Oxide,ITO)、氧化铟锌(Indium-Zinc-Oxide,IZO)、氧化锌(ZnO)或氧化铟(In2O3),反射材料层包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、锂(Li)、钙(Ca)或其混合物。高功函数材料层可布置在反射材料层上方以更靠近有机层190。像素电极170可具有ITO/Mg、ITO/MgF2、ITO/Ag和ITO/Ag/ITO的多层结构,但是本发明不限于此。
像素限定层126可布置在像素电极170上。像素限定层126可至少部分地与像素PX的非发光区域NEA重叠。像素限定层126可包括暴露像素电极170的开口。像素限定层126可包括诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌的无机绝缘材料,或者可包括诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和涤纶树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)的有机绝缘材料。像素限定层126可为单层膜或多层膜,而该多层膜形成为不同材料的层叠层。
像素限定层126的开口中布置有发光层。发光层可由无机材料或有机材料制成。在示例性实施方式中,发光层可包括有机层190。有机层190可包括有机发光层、空穴注入/传输层和电子注入/传输层。有机层190可与发光区域EMA重叠。
公共电极180布置在有机层190和像素限定层126上。公共电极180可为发光元件的阴极电极。公共电极180可布置在像素PX的非发光区域NEA以及像素PX的发光区域EMA中。即,公共电极180可布置在多个像素PX的整个表面上方。公共电极180可包括包含有Li、Ca、LiF/Ca、LiF/Al、Al、Mg、Ag、Pt、Pd、Ni、Au、Nd、Ir、Cr、BaF2、Ba、其化合物或其混合物(例如,Ag和Mg的混合物)的低功函数材料层。公共电极180还可包括布置在低功函数材料层上的透明金属氧化物层。
尽管未在附图中示出,但是公共电极180上可布置有封装膜。封装膜可包括无机膜。在实施方式中,封装膜可包括第一无机层、位于第一无机层上的有机层和位于有机层上的第二无机层。
图6是根据实施方式的显示装置的一些布线的布局视图。
参照图6,排列有布线焊盘WR_PD的焊盘单元PDR在第二方向DR2上的宽度小于有效区域AAR在第二方向DR2上的宽度。为了覆盖更多的有效区域AAR,从布线焊盘WR_PD朝向有效区域AAR,多个布线WR可在第二方向DR2上逐渐延伸。即,多个布线焊盘WR_PD在第二方向DR2上的总宽度沿第一方向DR1增加。多个布线WR的最优选排列将被配置,以使得多个布线WR在第二方向DR2上延伸以便排列为覆盖整个有效区域AAR。然而,当显示装置的边框减小时,多个布线WR被散布的空间可能不足。当显示装置具有如图6中所示的L形切割形状或一些布线WR由于其它布线WR被排列在角落处而未能穿过对应的空间时,用于延伸的空间可能不足。其结果是,在第二方向DR2上从在与有效区域AAR相邻的非有效区域NAR中的焊盘单元PDR延伸的多个布线的排列的宽度可小于在第二方向DR2上的有效区域AAR的宽度。
依据与多个布线WR的排列面积的相对关系,有效区域AAR可被划分为内部有效区域AAR_I和外部有效区域AAR_L(AAR_L1、AAR_L2),而该多个布线WR从与有效区域AAR相邻的非有效区域NAR中的焊盘单元PDR延伸。当从与有效区域AAR相邻的非有效区域NAR中的焊盘单元PDR延伸的多个布线WR延伸到第一方向DR1(即,图6中的上方向)上的另一侧时,内部有效区域AAR_I被限定为与该多个布线WR的排列重叠的有效区域。当从与有效区域AAR相邻的非有效区域NAR中的焊盘单元PDR延伸的多个布线WR延伸到第一方向DR1上的另一侧时,外部有效区域AAR_L被限定为不与该多个布线WR的排列重叠的有效区域。尽管在附图中示出了内部有效区域AAR_I位于有效区域AAR的中心处,第一外部有效区域AAR_L1位于内部有效区域AAR_I的在第二方向DR2上的一侧处,并且第二外部有效区域AAR_L2位于内部有效区域AAR_I的在第二方向DR2上的另一侧处,但是本发明不限于此。在另一实施方式中,内部有效区域AAR_I和外部有效区域AAR_L的数量和位置可依据焊盘单元PDR的布线焊盘WR_PD所位于的行的位置而不同地被改变。
在内部有效区域AAR_I中,每个布线WR可从与内部有效区域AAR_I相邻的非有效区域NAR(即,内部的非有效区域NAR)在第一方向DR1上延伸,并且因此可布置成与对应的区域的像素PX相邻,从而施加信号。相反,在外部有效区域AAR_L中,在每个旁路布线WR_CN可从内部的非有效区域NAR延伸到外部(第二方向DR2上的一侧或另一侧)之后,每个布线WR可从对应的位置(即,在外部有效区域AAR_L中的旁路布线WR_CN的端部)在第一方向DR1上延伸,并且因此可布置成与对应的区域的像素PX相邻,从而施加信号。旁路布线WR_CN可通过内部有效区域AAR_I延伸到与外部有效区域AAR_L相邻的非有效区域NAR(即,外部的非有效区域NAR)。由于其它布线WR布置在旁路布线WR_CN穿过的有效区域AAR中,因此旁路布线WR_CN可被包括在位于与有效区域AAR的其它布线WR不同的层上的导电层中,以防止布线WR之间的短路。
图7是示出根据实施方式的构成数据线DL的信号布线的布局视图,图8是沿图7的线VIII-VIII'截取的剖面视图,并且图9是沿图7的线IX-IX'截取的剖面视图。
参照图7至图9,数据线DL包括第一数据线DL1和第二数据线DL2,第一数据线DL1向属于第一像素列PXC1的像素PX提供第一数据信号,并且第二数据线DL2向属于第二像素列PXC2的像素PX提供第二数据信号。第一数据线DL1和第二数据线DL2可通过使用多个导电层从焊盘单元PDR连接到有效区域AAR的像素PX。第一数据线DL1和第二数据线DL2可在整个有效区域AAR中沿第二方向DR2一个接一个地交替地排列。
第一数据线DL1和第二数据线DL2中的每个可被划分为内部数据线和外部数据线。内部数据线可为向位于内部有效区域AAR_I中的像素PX提供数据信号的数据线,并且外部数据线可为向位于外部有效区域AAR_L中的像素PX提供数据信号的数据线。
内部数据线可包括第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2以及第一信号布线SW1和第二信号布线SW2。第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可布置在内部的非有效区域NAR中,并且第一信号布线SW1和第二信号布线SW2可从内部的非有效区域NAR布置到有效区域AAR。
与内部数据线对应的第一数据线DL1可包括第二非有效扇出布线NFW_2和第一信号布线SW1。与内部数据线对应的第二数据线DL2可包括第一非有效扇出布线NFW_1和第二信号布线SW2。
在位于与内部有效区域AAR_I相邻的非有效区域NAR中的内部布线接触部CNI处,内部数据线的第一非有效扇出布线NFW_1和第一信号布线SW1可彼此连接,并且内部数据线的第二非有效扇出布线NFW_2和第二信号布线SW2可彼此连接。在内部布线接触部CNI中,内部数据线的第一非有效扇出布线NFW_1和第一信号布线SW1可彼此直接接触,并且内部数据线的第二非有效扇出布线NFW_2和第二信号布线SW2可彼此直接接触。
除了第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2以及第一信号布线SW1和第二信号布线SW2以外,外部数据线还可包括作为旁路布线(图6中的WR_CN)的连接布线CNW。第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可布置在内部的非有效区域NAR处,并且第一信号布线SW1和第二信号布线SW2以及连接布线CNW可从内部的非有效区域NAR布置到有效区域AAR。
与外部数据线对应的第一数据线DL1可包括第一非有效扇出布线NFW_1、连接布线CNW和第一信号布线SW1。与外部数据线对应的第二数据线DL2可包括第二非有效扇出布线NFW_2、连接布线CNW和第二信号布线SW2。连接布线CNW可为穿过有效区域AAR的有效扇出布线。
外部数据线的连接布线CNW和第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可在位于内部的非有效区域NAR中的内部布线接触部CNI中彼此连接。在内部布线接触部CNI处,第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2中的每个以及连接布线CNW可彼此直接接触。连接布线CNW以及第一信号布线SW1和第二信号布线SW2可在位于与外部有效区域AAR_L相邻的非有效区域NAR中的外部布线接触部处彼此连接。在外部布线接触部处,连接布线CNW以及第一信号布线SW1和第二信号布线SW2中的每个可通过接触电极CNE连接。然而,本发明不限于此,并且在另一实施方式中,连接布线CNW以及第一信号布线SW1和第二信号布线SW2可在外部布线接触部处在没有接触电极CNE的情况下彼此直接接触。在这种情况下,在外部布线接触部处,连接布线CNW和第一信号布线SW1和第二信号布线SW2中的至少一个还包括与所示的接触电极CNE的形状对应的结构(例如,从布线在第二方向DR2上弯折的弯折部)。
作为数据线的上述内部数据线可称为直接连接型数据线或直接线,而在该数据线中,第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2在没有与有效区域AAR相交的连接布线CNW的情况下可分别直接连接到第一信号布线SW1和第二信号布线SW2。相反,作为数据线的外部数据线可称为间接连接型数据线、通孔型数据线或间接数据线,而在该数据线中,第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可分别通过连接布线CNW连接到第一信号布线SW1和第二信号布线SW2。
第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2、第一信号布线SW1和第二信号布线SW2以及连接布线CNW可被包括在位于彼此不同的层上的导电层中。在实施方式中,第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2可被包括在第一栅极导电层130和第二栅极导电层140中,并且第一信号布线SW1和第二信号布线SW2以及连接布线CNW可被包括在不同的第一数据导电层150和第二数据导电层160中。
具体地,无论数据线是内部数据线还是外部数据线,第一非有效扇出布线NFW_1可被包括在第一栅极导电层130中,并且第二非有效扇出布线NFW_2可被包括在第二栅极导电层140中。然而,本发明不限于此,并且第一非有效扇出布线NFW_1可被包括在第二栅极导电层140中,并且第二非有效扇出布线NFW_2可被包括在第一栅极导电层130中。
无论数据线是内部数据线还是外部数据线,第一信号布线SW1和第二信号布线SW2可被包括在第一数据导电层150中,并且连接布线CNW可被包括在第二数据导电层160中。然而,所应用的导电层可被反转。
尽管在附图中示出了连接布线CNW被包括在一个导电层中,并且信号布线SW(例如,SW1、SW2)由与连接布线CNW不同的导电层制成,但是本发明不限于此。在一些实施方式中,连接布线CNW被部分地分离开并且由一个或多个导电层制成,并且这些分离开的连接布线CNW中的一些可由与信号布线SW相同的导电层制成。例如,连接布线CNW的以与信号布线SW相同的方式在第一方向DR1上延伸的部分可被包括在布置在与信号布线SW相同的层上的导电层中,并且连接布线CNW的在第二方向DR2上延伸的部分可被包括在布置在与信号布线SW不同的层上的导电层中。
接触电极CNE可被包括在布置在与连接布线CNW以及第一信号布线SW1和第二信号布线SW2不同的层上的导电层中。例如,如附图中所示,接触电极CNE可被包括在第二栅极导电层140中,但是也可被包括在第一栅极导电层130中。
第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2连接到布线焊盘WR_PD,并且可延伸到在中间的另一导电层。例如,在使弯折区域BR穿过第一数据导电层150或第二数据导电层160之后,在子区域SR中,弯折区域BR可通过使用第一栅极导电层130或第二栅极导电层140来延伸。布线焊盘WR_PD可包括第一栅极导电层130和第二栅极导电层140以及通过接触孔连接到第一栅极导电层130和第二栅极导电层140的第一数据导电层150和第二数据导电层160。当在布线的延伸部中改变导电层时,在对应的部分中可限定有连接在导电层之间的接触孔。
图10是示出排列在根据实施方式的显示装置1的有效区域AAR中的多个布线的排列的示意性布局视图。在图10中,为了描述的便利,仅示出了排列在有效区域AAR中的连接布线CNW、虚设布线图案DMP和信号布线SW的相对排列。
参照图10,显示装置1的有效区域AAR中的多个布线可排列成彼此相交。在有效区域AAR中,与排列有第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2的非有效区域NAR相邻的区域中可限定有排列有连接布线CNW的有效扇出区域AAR_F。在有效区域AAR中,除了有效扇出区域AAR_F以外的区域中可限定有未排列有连接布线CNW的主有效区域AAR_M。排列在有效扇出区域AAR_F中的连接布线CNW可排列成连接布置在内部有效区域AAR_I中的第一非有效扇出布线NFW_1和第二非有效扇出布线NFW_2与布置在外部有效区域AAR_L中的信号布线SW,并且因此,可仅排列在有效区域AAR的一部分中。与在第一方向DR1上延伸的信号布线SW不同,连接布线CNW可包括在第二方向DR2上延伸的部分,并且因此,在仅布置有连接布线CNW的区域中可能出现视觉上(肉眼)识别到在第二方向DR2上延伸的布线的缺陷。
为了防止缺陷,在除了有效扇出区域AAR_F以外的主有效区域AAR_M中可排列有具有与连接布线CNW相似的形状的虚设布线图案DMP。虚设布线图案DMP可在第一方向DR1或第二方向DR2上延伸。虚设布线图案DMP可被包括在位于与连接布线CNW相同的层上的导电层中,并且虚设布线图案DMP中的一些可在有效扇出区域AAR_F中排列在连接布线CNW之间。虚设布线图案DMP可防止排列有连接布线CNW的有效扇出区域AAR_F和主有效区域AAR_M在有效区域AAR的整个表面上分离开地被观察到。在下文中,将参照其它附图详细描述显示装置1的布线的排列结构。
图11是示出根据实施方式的像素排列的局部布局视图,图12是示出图11的像素排列中的数据线的排列的局部布局视图,并且图13是示出排列在根据实施方式的显示装置的主有效区域AAR_M中的虚设布线图案DMP的排列的示意性布局视图。在图11至图13中,为了描述的便利,每个像素PX的形状简化为矩形。图12示出了在有效扇出区域AAR_F中的排列在图11的像素排列中的数据线,图13示出了在主有效区域AAR_M中的排列在图11的像素排列中的虚设布线图案DMP和信号布线SW。图11至图13概念性地示出了由一个像素PX覆盖而不考虑每个像素PX的发光区域EMA的形状的空间,而该空间不仅在每个像素PX的发光区域EMA具有实际矩形形状的情况下而且在每个像素PX的发光区域EMA具有交错排列的情况下可以相同的方式来应用。
参照图11至图13,第一信号布线SW1和第二信号布线SW2可沿像素PX的边界(或像素之间的空间)来布置。此处,像素PX的边界是由像素PX占据的空间的边缘,并且可指像素PX的发光区域EMA外部的空间。在下面的实施方式中,以第一信号布线SW1和第二信号布线SW2排列在像素PX的边界处的情况为例,但是在另一实施方式中,第一信号布线SW1和第二信号布线SW2可排列成与像素PX的发光区域EMA部分地重叠。当显示装置是正面发射型显示装置时,即使第一信号布线SW1和第二信号布线SW2与像素PX相交并且与发光区域EMA重叠,也可不影响发光亮度。
向排列在有效区域AAR的外部有效区域AAR_L(图12和图13中的AAR_L2)中的多个像素列(例如,第一像素列PXC#1、第二像素列PXC#2、第三像素列PXC#3和第四像素列PXC#4)中的每个提供数据信号的第一信号布线SW1或第二信号布线SW2可在第二方向DR2上布置成与相应的像素列PXC的另一侧相邻。相反,向排列在有效区域AAR的内部有效区域AAR_I中的多个像素列(例如,第五像素列PXC#5、第六像素列PXC#6、第七像素列PXC#7和第八像素列PXC#8)中的每个提供数据信号的第一信号布线SW1或第二信号布线SW2可在第二方向DR2上布置成与相应的像素列PXC的一侧相邻。然而,本发明不限于此,并且第一信号布线SW1和第二信号布线SW2可在第二方向DR2上以相同的方式布置在相应的像素列PXC的一侧或另一侧处。替代性地,第一信号布线SW1和第二信号布线SW2可在第二方向DR2上交替地排列在相应的像素列PXC的一侧或另一侧。
多个第一信号布线SW1和多个第二信号布线SW2可排列在像素列之间的空间PXT_C#12、PXT_C#23、PXT_C#34、PXT_C#45、PXT_C#56、PXT_C#67和PXT_C#78中。然而,第一信号布线SW1和第二信号布线SW2可不排列在位于外部有效区域AAR_L2与内部有效区域AAR_I之间的边界处的像素列之间的空间PXT_C#45中。信号布线SW可基于内部有效区域AAR_I与外部有效区域AAR_L2之间的边界而排列成对称结构。
连接布线CNW可在有效区域AAR中沿像素PX的边界来布置。连接布线CNW可包括弯折结构。在实施方式中,连接布线CNW可包括在第一方向DR1上延伸的第一延伸部CNW_1和第三延伸部CNW_3以及在第二方向DR2上延伸的第二延伸部CNW_2。
第一延伸部CNW_1可从内部的非有效区域NAR延伸到内部有效区域AAR_I(即,第一方向DR1上的一侧)。第一延伸部CNW_1的第一端可位于内部的非有效区域NAR中,并且其第二端可位于内部有效区域AAR_I中。第一延伸部CNW_1的第一端可在内部布线接触部CNI处连接到非有效扇出布线NFW。
第二延伸部CNW_2可连接到第一延伸部CNW_1,并且可延伸到在第二方向DR2上的另一侧(或一侧)。第二延伸部CNW_2可从内部有效区域AAR_I延伸到外部有效区域AAR_L2。第二延伸部CNW_2的第一端可位于内部有效区域AAR_I中,并且第二延伸部CNW_2的第二端可位于外部有效区域AAR_L2中。
第二延伸部CNW_2的第一端可连接到第一延伸部CNW_1的第二端。连接布线CNW的第一弯折部可布置在第二延伸部CNW_2的第一端和/或第一延伸部CNW_1的第二端处。整个第二延伸部CNW_2可布置在有效区域AAR中。
第三延伸部CNW_3可连接到第二延伸部CNW_2,并且可从外部有效区域AAR_L2延伸到外部的非有效区域NAR(即,第一方向DR1上的一侧)。第三延伸部CNW_3的第一端可位于外部有效区域AAR_L2中,并且其第二端可位于外部的非有效区域NAR中。第三延伸部CNW_3的第一端可连接到第二延伸部CNW_2的第二端。连接布线CNW的第二弯折部可布置在第三延伸部CNW_3的第一端和/或第二延伸部CNW_2的第二端处。第三延伸部CNW_3的第二端可在外部布线接触部处连接到接触电极CNE和/或与其连接的第一信号布线SW1和第二信号布线SW2。
随着外部数据线的第一信号布线SW1和第二信号布线SW2进一步远离内部有效区域AAR_I,外部数据线的第一信号布线SW1和第二信号布线SW2可连接到布置得更远离内部有效区域AAR_I的非有效扇出布线NFW。即,在多个外部数据线的第一信号布线SW1和第二信号布线SW2之中,与内部有效区域AAR_I相邻的第一信号布线SW1和第二信号布线SW2可连接到相对靠近的非有效扇出布线NFW。随着外部数据线的第一信号布线SW1和第二信号布线SW2远离第二方向DR2上的另一侧,位于第二方向DR2上的另一侧处的非有效扇出布线NFW可连接到外部数据线的第一信号布线SW1和第二信号布线SW2。在平面视图中,位于相对外侧处的外部数据线的连接布线CNW可布置成围绕位于内侧处的外部数据线的连接布线CNW的形状。
在图12中,示出了位于第二外部有效区域AAR_L2和与其相邻的内部有效区域AAR_I中的5行8列结构的像素排列。第一外部有效区域AAR_L1和与其相邻的内部有效区域AAR_I的布线排列可相对于图12的布线排列具有大致对称的关系。
在附图中,最左侧列称为列1,并且列号向右增加。此外,在附图中,最下侧行被称为行1,并且行号向上增加。通过写下相邻像素的左侧的像素编号来描述像素间空间。例如,第一像素与第二像素之间的空间描述为“第一空间”。连接布线CNW以路径由短到长的顺序来编号。
第一像素列PXC#1、第三像素列PXC#3、第五像素列PXC#5和第七像素列PXC#7对应于第一像素列PXC1,并且第二像素列PXC#2、第四像素列PXC#4、第六像素列PXC#6和第八像素列PXC#8对应于第二像素列PXC2。第一像素列PXC#1、第二像素列PXC#2、第三像素列PXC#3和第四像素列PXC#4为布置在外部有效区域AAR_L2中的像素列PXC,并且第五像素列PXC#5、第六像素列PXC#6、第七像素列PXC#7和第八像素列PXC#8为布置在内部有效区域AAR_I中的像素列PXC。在附图中,每个像素列PXC被表示为C#n(n是1至8的整数),但是这些可被理解为分别意味着第一像素列PXC#1至第八像素列PXC#8。
相似地,排列在有效区域AAR中的多个像素行PXR也被限定为从第一方向DR1上的另一侧起的第一像素行PXR#1,并且可朝向第一方向DR1上的一侧被称为第二像素行PXR#2、第三像素行PXR#3、第四像素行PXR#4和第五像素行PXR#5。在附图中,每个像素行PXR被表示为“R#n(n是1至5的整数)”,但是这些可被理解为分别意味着第一像素行PXR#1至第五像素行PXR#5。
内部的非有效区域NAR中排列有八个非有效扇出布线NFW。在附图中,从左侧起的第一非有效扇出布线NFW#1、第三非有效扇出布线NFW#3、第五非有效扇出布线NFW#5和第七非有效扇出布线NFW#7为属于第二数据线DL2的第一非有效扇出布线NFW_1,其与连接到连接布线CNW的第二像素列PXC2连接。在附图中,从左侧起的第二非有效扇出布线NFW#2、第四非有效扇出布线NFW#4、第六非有效扇出布线NFW#6和第八非有效扇出布线NFW#8为属于第一数据线DL1的第二非有效扇出布线NFW_2,其与信号布线SW直接连接。
第一非有效扇出布线NFW#1通过第一连接布线CNW#1连接到与第四像素列PXC#4连接的信号布线SW。第一连接布线CNW#1的第一延伸部CNW_1布置在第一像素行PXR#1中的第四像素列PXC#4之间的空间PXT_C#45中。第一连接布线CNW#1的第二延伸部CNW_2布置在第一像素行之间的空间PXT_R#12处的第四像素列之间的空间PXT_C#45中。第一连接布线CNW#1的第三延伸部CNW_3布置在第一像素行PXR#1中的第四像素列PXC#4之间的空间PXT_C#45中,并且布置在第一延伸部CNW_1的在第二方向DR2上的另一侧处。第一连接布线CNW#1的第三延伸部CNW_3通过接触电极CNE连接到布置在第三像素列之间的空间PXT_R#34中的信号布线SW。
第二非有效扇出布线NFW#2连接到布置在第五像素列之间的空间PXT_C#56中的信号布线SW,并且连接到第五像素列PXC#5。
相似地,第三非有效扇出布线NFW#3、第五非有效扇出布线NFW#5和第七非有效扇出布线NFW#7分别连接到第二连接布线CNW#2、第三连接布线CNW#3和第四连接布线CNW#4。第四非有效扇出布线NFW#4、第六非有效扇出布线NFW#6和第八非有效扇出布线NFW#8可分别直接连接到各自的信号布线SW。
多个连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3可分别在有效区域AAR中的像素列之间的空间PXT_C#12、PXT_C#23、PXT_C#34、PXT_C#45、PXT_C#56、PXT_C#67和PXT_C#78中。相反,连接布线CNW的第二延伸部CNW_2可仅布置在有效区域AAR的一些像素行之间的空间中。
穿过像素列PXT_C之间的空间的连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3不与第一信号布线SW1和第二信号布线SW2重叠,但是穿过像素行之间的空间PXT_R的连接布线CNW的第二延伸部CNW_2可与第一信号布线SW1和第二信号布线SW2相交并且在对应的交点处与第一信号布线SW1和第二信号布线SW2部分地重叠。
连接到不同的第一信号布线SW1和第二信号布线SW2的连接布线CNW排列成彼此间隔开,以便不会彼此短路。在实施方式中,多个连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3排列在相应的像素列之间的多个空间PXT_C中,而它们的第二延伸部CNW_2可一个接一个地布置在至少两个像素行之间的空间PXT_R中。
例如,第一连接布线CNW#1的第一延伸部CNW_1和第三延伸部CNW_3布置在第四像素列之间的空间PXT_C#45中。第二连接布线CNW#2的第一延伸部CNW_1布置在第五像素列之间的空间PXT_C#56中,并且其第三延伸部CNW_3布置在第三像素列之间的空间PXT_C#34中。相似地,第三连接布线CNW#3和第四连接布线CNW#4的第一延伸部CNW_1和第三延伸部CNW_3可布置在相应的像素列之中的空间PXT_C#12、PXT_C#23、PXT_C#67和PXT_C#78中。第一连接布线CNW#1、第二连接布线CNW#2、第三连接布线CNW#3和第四连接布线CNW#4的第一延伸部CNW_1或第三延伸部CNW_3之间的间隔可为恒定的。一个像素列PXC可布置在相邻的两个第一延伸部CNW_1之间,并且它们之间的间隔可与每个像素PX的在第二方向DR2上的宽度相似。
相反,多个连接布线CNW的第二延伸部CNW_2可一个接一个地布置在至少两个像素行之间的空间PXT_R中。例如,第一连接布线CNW#1的第二延伸部CNW_2可在第四像素列之间的空间PXT_C#45处布置在第一像素行之间的空间PXT_R#12中,并且第二连接布线CNW#2的第二延伸部CNW_2可布置为在空间PXT_R#34中从空间PXT_C#34延伸到空间PXT_C#56。连接布线CNW的第二延伸部CNW_2可不布置在第二像素行之间的空间PXT_R#23中。相似地,第三连接布线CNW#3的第二延伸部CNW_2可布置在第五像素行之间的空间PXT_R中,并且第三连接布线CNW#3的第二延伸部CNW_2可不布置在第四像素行之间的空间PXT_R#45中。此处,例如,“第一像素行之间”能定义为意味着“第一像素行与第二像素行之间”。
因此,相邻的第一连接布线CNW#1、第二连接布线CNW#2、第三连接布线CNW#3和第四连接布线CNW#4的第二延伸部CNW_2之间可布置有至少两个像素行PXR。
与此同时,如上所述,连接布线CNW可仅布置在有效区域AAR之中的与非有效区域NAR相邻的有效扇出区域AAR_F中。在这种情况下,可出现从外部视觉上识别到仅排列在整个有效区域AAR的一部分中的连接布线CNW的外观缺陷。为了防止该外观缺陷,有效区域AAR的前表面上可布置有多个虚设布线图案DMP(DMP_1、DMP_2和DMP_3)。
虚设布线图案DMP可被包括在与连接布线CNW相同的导电层中。当连接布线CNW被包括在第二数据导电层160中时,虚设布线图案DMP也被包括在第二数据导电层160中。虚设布线图案DMP可与连接布线CNW一起(同步地)形成。
虚设布线图案DMP可与连接布线CNW分离开。即,虚设布线图案DMP形成在与连接布线CNW相同的层上,但是可布置成与连接布线CNW间隔开。虚设布线图案DMP可为不直接接收电信号的浮置布线图案。然而,本发明不限于此,并且虚设布线图案DMP可连接到连接布线CNW的一部分。
虚设布线图案DMP可包括在第二方向DR2上延伸的第一虚设布线图案DMP_1和第二虚设布线图案DMP_2以及在第一方向DR1上延伸的第三虚设布线图案DMP_3。第一虚设布线图案DMP_1可布置在有效扇出区域AAR_F中,并且第二虚设布线图案DMP_2和第三虚设布线图案DMP_3可布置在主有效区域AAR_M中。
第一虚设布线图案DMP_1可布置在有效扇出区域AAR_F中的像素行之间的空间PXT_R中。第一虚设布线图案DMP_1布置在未布置有连接布线CNW的第二延伸部CNW_2的像素行之间的空间PXT_R中,因此,在有效扇出区域AAR_F中,可减轻仅连接布线CNW的第二延伸部CNW_2从外部被观察到。
第一虚设布线图案DMP_1可包括布置在不同的连接布线CNW的第二延伸部CNW_2之间的第一子图案DMP#1。第一子图案DMP#1可在第二像素行之间的空间PXT_R#23与在第四像素行之间的空间PXT_R#45中布置成在第二方向DR2上延伸,并且空间PXT_R#23和PXT_R#45为未布置有第二延伸部CNW_2的像素行之间的空间PXT_R。第一子图案DMP#1可在像素行之间的空间PXT_R中布置在第二方向DR2上的多个相邻的像素PX上方。例如,布置在第一连接布线CNW#1与第二连接布线CNW#2的第二延伸部CNW_2之间的第一子图案DMP#1可布置在第二像素行之间的空间PXT_R#23中,并且可布置在第四像素列PXC#4和第五像素列PXC#5上方。第一子图案DMP#1可具有在第二方向DR2上延伸的长度,而该长度大于每个像素列PXC或像素PX在第二方向DR2上的宽度。
此外,第一虚设布线图案DMP_1布置在与连接布线CNW的第二延伸部CNW_2的像素行相同的像素行之间的空间PXT_R中,并且可包括布置在未布置有第二延伸部CNW_2的像素列之间的空间PXT_C中的第二子图案DMP#2。例如,第一连接布线CNW#1的第二延伸部CNW_2布置在第一像素行之间的空间PXT_R#12处的第四像素列之间的空间PXT_C#45中。第二子图案DMP#2可布置在第一像素行之间的空间PXT_R#12中的除了第四像素列之间的空间PXT_C#45以外的其它像素列之间的空间中。第二子图案DMP#2可具有与每个像素列PXC或像素PX的在第二方向DR2上的宽度基本上相等的在第二方向DR2上延伸的长度。第一虚设布线图案DMP_1可被包括在布置在与连接布线CNW相同的层上的导电层中,并且可布置成与连接布线CNW间隔开,从而防止因与连接布线CNW的相交而导致的电短路。此处,例如,“第四像素列之间”能定义为意味着“第四像素列与第五像素列之间”。
第二虚设布线图案DMP_2可布置在主有效区域AAR_M中并且可在第二方向DR2上延伸。第二虚设布线图案DMP_2布置在主有效区域AAR_M的像素行之间的空间PXT_R中并且在第二方向DR2上延伸。随着第二虚设布线图案DMP_2从外部有效区域AAR_L2布置到内部有效区域AAR_I,第二虚设布线图案DMP_2可布置在多个像素列PXC以及像素列之间的空间PXT_C中。相应地,第二虚设布线图案DMP_2可与信号布线SW相交。
第三虚设布线图案DMP_3可布置在主有效区域AAR_M中并且在第一方向DR1上延伸。第三虚设布线图案DMP_3布置在主有效区域AAR_M的像素列之间的空间PXT_C中,并且可与第二虚设布线图案DMP_2间隔开,以不与第二虚设布线图案DMP_2相交。第三虚设布线图案DMP_3可布置成坐落在连接布线CNW的第一延伸部CNW_1或第三延伸部CNW_3的在第一方向DR1上延伸的延伸线上。相应地,第三虚设布线图案DMP_3可不布置在像素行之间的空间PXT_R中,而是可在像素列之间的空间PXT_C中布置在相邻的像素PX的在第二方向DR2上的一侧处。例如,第三虚设布线图案DMP_3可基于向每个像素PX和对应的像素PX提供数据信号的信号布线SW而布置在第二方向DR2上的相对侧上。然而,本发明不限于此。
布置在主有效区域AAR_M中的第二虚设布线图案DMP_2可布置为不分离开的一个延伸线,并且第一虚设布线图案DMP_1和第三虚设布线图案DMP_3可包括彼此分离开的多个图案,以便不与排列在相同的层上的其它布线相交。在实施方式中,在第二方向DR2上测量的第二虚设布线图案DMP_2的长度可比在第二方向DR2上测量的每个第一虚设布线图案DMP_1的长度长。此外,在第二方向DR2上测量的第二虚设布线图案DMP_2的长度可比在第一方向DR1上测量的第三虚设布线图案DMP_3的长度长,并且可比连接布线CNW的第二延伸部CNW_2的长度长。
在有效区域AAR中,与连接布线CNW对应地布置各自具有与连接布线CNW相似的形状的多个虚设布线图案DMP。它们之中,有效扇出区域AAR_F和主有效区域AAR_M中可排列有在第二方向DR2上延伸的多个布线。连接布线CNW的第二延伸部CNW_2和第一虚设布线图案DMP_1可布置在有效扇出区域AAR_F中,并且第二虚设布线图案DMP_2可布置在主有效区域AAR_M中。
连接布线CNW和虚设布线图案DMP可被包括在布置在相同的层上的导电层(例如,第二数据导电层160)中。第五绝缘层125布置在第二数据导电层160上,并且像素电极170布置在第五绝缘层125上。如上所述,第二虚设布线图案DMP_2被包括在一个延伸布线中,但是第一虚设布线图案DMP_1和第三虚设布线图案DMP_3可被包括在多个分离开的布线图案中。在布置在第二数据导电层160上的布线彼此分离开并且彼此间隔开的一部分处,布置在其上的第五绝缘层125的上表面可为阶梯状的,并且布置在布置在第二数据导电层160上的布线彼此间隔开的该一部分上的像素电极170也可为阶梯状的。在这种情况下,从外部入射的光的反射率可依据布置在有效区域AAR的整个表面上方的像素电极170的区而不同,并且因反射率差异而可从外部视觉上识别到图案。
特别地,当多个连接布线CNW中的每个布置成在像素列之间的空间PXT_C或像素行之间的空间PXT_R中具有最短路径时,第一虚设布线图案DMP_1可仅包括具有短的长度的第二子图案DMP#2。在这种情况下,在第二方向DR2上延伸的布线之中,布置在有效扇出区域AAR_F中的第二子图案DMP#2和连接布线CNW的第二延伸部CNW_2与布置在主有效区域AAR_M中的第二虚设布线图案DMP_2在排列、长度和类似属性上是不同的,以使得多个有效区域AAR之间的反射率的差异进一步增大,从外部视觉上将一些布线识别为图案的可能性可增大。由于有效扇出区域AAR_F中排列有具有短的长度的第二子图案DMP#2,以及主有效区域AAR_M中排列有具有长的长度的第二虚设布线图案DMP_2,因此有效扇出区域AAR_F与主有效区域AAR_M之间的反射率的差异增加了,以使得有效扇出区域AAR_F和主有效区域AAR_M可划分为不同的区域。
在根据实施方式的显示装置1中,每个连接布线CNW在像素列之间的空间PXT_C中或在像素行之间的空间PXT_R中不具有最短路径,并且形成为两个或更多个像素行PXR或像素列PXC布置在它们之间的路径。例如,如图12中所示,与第二方向DR2相比,连接布线CNW以具有在第一方向DR1上延伸的形状的路径排列。连接布线CNW中的在第一方向DR1上延伸的部分的长度可比连接布线CNW中的在第二方向DR2上延伸的部分的长度长,并且在多个连接布线CNW之间可确保可布置有虚设布线图案DMP的空间。在有效扇出区域AAR_F中,与布置在主有效区域AAR_M中的第二虚设布线图案DMP_2和第三虚设布线图案DMP_3相似的第一虚设布线图案DMP_1布置在连接布线CNW之间,并且因此,可减轻因虚设布线图案DMP的排列而引起的外观缺陷。在显示装置1的有效区域AAR中,在排列有连接布线CNW的区域(或有效扇出区域AAR_F)和未排列有连接布线CNW的区域(或主有效区域AAR_M)中分别排列有虚设布线图案DMP,以防止虚设布线图案DMP被划分为彼此不同的区域并且被视觉上识别到。显示装置1包括与连接布线CNW相似地排列的虚设布线图案DMP,并且另外,设置了连接布线CNW的路径,以使得虚设布线图案DMP可排列在整个有效区域AAR上方,从而防止由穿过有效区域AAR的连接布线CNW引起的外观缺陷。
在下文中,将参照其它附图描述显示装置的各种实施方式。
图14是示出根据另一实施方式的显示装置2的布线排列的示意性布局视图,并且图15是示出排列在图14的显示装置2的有效扇出区域AAR_F中的数据线的排列的局部布局视图。
参照图14和图15,在显示装置2中,即使在有效扇出区域AAR_F中,也可布置有第三虚设布线图案DMP_3。在有效扇出区域AAR_F中,除了第一虚设布线图案DMP_1以外,还可布置有在第一方向DR1上延伸的第三虚设布线图案DMP_3。本实施方式的特征在于第三虚设布线图案DMP_3布置在整个有效区域AAR上方,从而防止由在第一方向DR1上延伸的布线而引起的外观缺陷。
在像素列之间的空间中,布置在有效扇出区域AAR_F中的第三虚设布线图案DMP_3可排列在未布置有连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3的像素行PXR中。在示例性实施方式中,多个第三虚设布线图案DMP_3中的至少一些可排列在连接布线CNW的第二延伸部CNW_2与第一虚设布线图案DMP_1的第一子图案DMP#1之间。此外,多个第三虚设布线图案DMP_3中的至少一些可排列成放置在连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3延伸的延伸线上。
例如,多个第三虚设布线图案DMP_3中的一些可在第四像素列之间的空间PXT_C#45中分别位于第二像素行PXR#2、第三像素行PXR#3、第四像素行PXR#4和第五像素行PXR#5中。多个第三虚设布线图案DMP_3可在在第二方向DR2上延伸的连接布线CNW的第二延伸部CNW_2与第一虚设布线图案DMP_1的第一子图案DMP#1之间彼此间隔开,以便不与它们之间的连接布线CNW的第二延伸部CNW_2和第一虚设布线图案DMP_1的第一子图案DMP#1相交。排列在第四像素列之间的空间PXT_C#45中的多个第三虚设布线图案DMP_3可排列成坐落在在第一方向DR1上从第一连接布线CNW#1的第一延伸部CNW_1和第三延伸部CNW_3延伸的相同的线上。
相似地,多个第三虚设布线图案DMP_3中的一些可在第三像素列之间的空间PXT_C#34和第五像素列之间的空间PXT_C#56中分别排列在第四像素行PXR#4和第五像素行PXR#5中。排列在第三像素列之间的空间PXT_C#34和第五像素列之间的空间PXT_C#56中的第三虚设布线图案DMP_3可布置成坐落在在第一方向DR1上从第一连接布线CNW#2的第一延伸部CNW_1和第三延伸部CNW_3延伸的相同的线上。
在布置在有效扇出区域AAR_F中的连接布线CNW和布置在主有效区域AAR_M中的虚设布线图案DMP中,在第一方向DR1上延伸的布线具有彼此不同的形状。连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3可布置在多个像素行PXR上方,而布置在主有效区域AAR_M中的第三虚设布线图案DMP_3可仅布置在一个像素行PXR中。对于此的理由可从如下事实理解到:主有效区域AAR_M中仅布置有在第一方向DR1上延伸的布线之中的在第一方向DR1上断开连接的布线以及有效扇出区域AAR_F中仅布置有在第一方向DR1上延伸的布线之中的连接为一个而未断开连接的布线。与在第二方向DR2上延伸的布线相似地,通过在第一方向DR1上延伸的布线的排列,主有效区域AAR_M和有效扇出区域AAR_F可被识别为彼此分离开的区域。连接布线CNW可被排列成确保第二延伸部CNW_2之间的空间,以使得在第二方向DR2上布置的第一子图案DMP#1布置在有效扇出区域AAR_F中。
根据实施方式,显示装置2还可设置有以与主有效区域AAR_M的图案相同的图案排列在由连接布线CNW确保的空间中的第三虚设布线图案DMP_3,从而将具有几乎相似的图案的布线排列在主有效区域AAR_M和有效扇出区域AAR_F中。相应地,针对每个区的外部光的反射率的差异减小了,并且能够进一步防止在视觉上识别为彼此分离开的区域的外观缺陷。由于其它描述与上述描述相同,因此将省略其详细描述。
图16是示出排列在根据另一实施方式的显示装置3的有效扇出区域AAR_F中的数据线的排列的局部布局视图。
参照图16,在根据另一实施方式的显示装置3中,多个虚设布线图案DMP可连接到其它布线(例如,连接布线CNW)。尽管虚设布线图案DMP可以浮置状态排列在有效区域AAR中,但是虚设布线图案DMP可如本实施方式中那样连接到连接布线CNW以传输相同的电信号。排列在有效扇出区域AAR_F中的第一虚设布线图案DMP_1和第三虚设布线图案DMP_3可直接连接到相邻的连接布线CNW中的任一个。本实施方式的特征在于排列在有效扇出区域AAR_F中的虚设布线图案DMP不以浮置状态排列。
第一虚设布线图案DMP_1的第一子图案DMP#1可进一步延伸到第二方向DR2上的一侧以直接连接到连接布线CNW的第三延伸部CNW_3。第一虚设布线图案DMP_1的第二子图案DMP#2可进一步延伸到第二方向DR2上的一侧以直接连接到连接布线CNW的第一延伸部CNW_1或第三延伸部CNW_3。第三虚设布线图案DMP_3可进一步延伸到在第一方向DR1上的一侧以直接连接到相邻的连接布线CNW的第二延伸部CNW_2。
然而,第一虚设布线图案DMP_1和第三虚设布线图案DMP_3连接到一个连接布线CNW,并且同时不连接到另一连接布线CNW。当虚设布线图案DMP连接到多个连接布线CNW时,不期望的信号可被传输到将数据信号传输到各像素PX的多个数据线。为了防止这种问题,虚设布线图案DMP可直接仅连接到一个连接布线CNW。
虚设布线图案DMP可以预定排列连接到连接布线CNW,但是本发明不限于此。在实施方式中,虚设布线图案DMP可按照随机规则延伸,以连接到连接布线CNW。例如,一些第一子图案DMP#1可延伸到在第二方向DR2上的一侧以连接到连接布线CNW的第一延伸部CNW_1,并且其它第一子图案DMP#1可延伸到第二方向DR2上的另一侧以连接到连接布线CNW的第三延伸部CNW_3。由于虚设布线图案DMP无方向地延伸,因此可防止有效扇出区域AAR_F中的虚设布线图案DMP被识别为特定图案。
图17是示出排列在根据另一实施方式的显示装置4的有效扇出区域AAR_F中的数据线的排列的局部布局视图。
参照图17,在根据另一实施方式的显示装置4中,多个连接布线CNW可以具有在第二方向DR2上延伸而不是在第一方向DR1上延伸的形状的路径排列。即,连接布线CNW的第二延伸部CNW_2可排列在排列在有效扇出区域AAR_F中的像素行之间的空间PXT_R中,并且连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3可不布置在像素列之间的空间PXT_C的一部分中。本实施方式的特征在于排列有连接布线CNW的路径为不同的。
例如,第一连接布线CNW#1的第二延伸部CNW_2可布置在第一像素行之间的空间PXT_R#12中,并且第二连接布线CNW#2的第二延伸部CNW_2可布置在第二像素行之间的空间PXT_R#23中。相似地,第三连接布线CNW#3的第二延伸部CNW_2和第四连接布线CNW#4的第二延伸部CNW_2可分别布置在第三像素行之间的空间PXT_R#34和第四像素行之间的空间PXT_R#45中。与图12的实施方式不同,多个连接布线CNW的第二延伸部CNW_2之间的距离可与每个像素行PXR在第一方向DR1上的宽度基本上相同。多个第二延伸部CNW_2中的每个可布置在像素行之间的空间PXT_R中。
第一连接布线CNW#1的第一延伸部CNW_1和第三延伸部CNW_3布置在第四像素列之间的空间PXT_C#45中。第二连接布线CNW#2的第一延伸部CNW_1和第三延伸部CNW_3分别布置在第二像素列之间的空间PXT_C#23和第六像素列之间的空间PXT_C#67中。连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3可不布置在第三像素列之间的空间PXT_C#34和第五像素列之间的空间PXT_C#56中。至少两个像素列PXC可布置在相邻的连接布线CNW的第一延伸部CNW_1或第三延伸部CNW_3之间。
第一虚设布线图案DMP_1可与连接布线CNW的第二延伸部CNW_2一起布置在像素行之间的空间PXT_R中。由于连接布线CNW的第二延伸部CNW_2布置在像素行之间的空间PXT_R中,因此第一虚设布线图案DMP_1可布置成坐落在如果第二延伸部CNW_2在第二方向DR2上进一步延伸则第二延伸部CNW_2到达的假想延伸线上,而不布置在第二延伸部CNW_2之间。即,第一虚设布线图案DMP_1可具有与第二子图案(图12中的DMP#2)的排列相同的排列。
第三虚设布线图案DMP_3可布置在像素列之间的空间PXT_C中。多个第三虚设布线图案DMP_3中的一些可在未布置有连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3的像素列之间的空间PXT_C中布置在连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3之间。例如,第三虚设布线图案DMP_3可布置在第三像素列之间的空间PXT_C#34和第五像素列之间的空间PXT_C#56中,而这些空间位于第一连接布线CNW#1与第二连接布线CNW#2的第一延伸部CNW_1和第三延伸部CNW_3之间。该第三虚设布线图案DMP_3可布置在相邻的连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3之间。
此外,第三虚设布线图案DMP_3也可布置在布置有连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3的像素列之间的空间PXT_C中。这些第三虚设布线图案DMP_3可布置成位于连接布线CNW的第一延伸部CNW_1和第三延伸部CNW_3在第一方向DR1上延伸的延伸线上。
根据本实施方式的显示装置4的特征在于连接布线CNW布置在具有在第二方向DR2上而不是在第一方向DR1上延伸的形状的路径中。然而,与图12的实施方式相似地,可在连接布线CNW之间确保将布置有虚设布线图案DMP的空间,并且第一虚设布线图案DMP_1和第三虚设布线图案DMP_3布置在该空间中。相应地,可防止由布置在有效扇出区域AAR_F和主有效区域AAR_M中的虚设布线图案DMP而引起的外观缺陷。
图18是示出排列在根据另一实施方式的显示装置5的主有效区域AAR_M中的虚设布线图案DMP的排列的示意性布局视图。
参照图18,在根据实施方式的显示装置5中,主有效区域AAR_M的第三虚设布线图案DMP_3可在第一方向DR1上延伸以布置在多个像素行PXR上方,并且第二虚设布线图案DMP_2可在第二方向DR2上延伸,但是可针对每个像素列PXC布置。在像素列之间的空间PXT_C中,第二虚设布线图案DMP_2可与另一相邻的第二虚设布线图案DMP_2分离开。本实施方式的特征在于主有效区域AAR_M的虚设布线图案DMP的形状彼此不同。
虚设布线图案DMP布置成防止在有效区域AAR中视觉上将连接布线CNW识别为特定图案。排列在主有效区域AAR_M中的虚设布线图案DMP可以与布置在有效扇出区域AAR_F中的连接布线CNW相似的形状排列,以更有效地防止外观缺陷。
如上所述,连接布线CNW可排列在具有在第一方向DR1上而不是在第二方向DR2上延伸的形状的路径中。在这种情况下,在连接布线CNW中,在第一方向DR1上测量的第一延伸部CNW_1和第三延伸部CNW_3中的每个的长度可比在第二方向DR2上测量的第二延伸部CNW_2的长度长。布置在有效扇出区域AAR_F中的连接布线CNW可在视觉上被识别为在第一方向DR1上延伸的形状。响应于此,布置在主有效区域AAR_M中的虚设布线图案DMP可包括彼此分离开的在第一方向DR1上延伸的第三虚设布线图案DMP_3和在第二方向DR2上延伸的第二虚设布线图案DMP_2。特别地,由于排列在第一数据导电层150中的信号布线SW也在第一方向DR1上延伸,因此虚设布线图案DMP可排列成相似的形状。在显示装置5中,虚设布线图案DMP以与连接布线CNW更相似的形状排列,并且主有效区域AAR_M与有效扇出区域AAR_F之间的区域被区分开以进一步防止视觉上识别的外观缺陷。
图19是根据另一实施方式的显示装置6的透视图,并且图20是图19的显示装置6的展开视图。图19和图20示出了显示装置6可应用为多面显示装置。
参照图19和图20,根据本实施方式的显示装置6包括前有效区域AAR0、多个侧有效区域AAR1、AAR2、AAR3和AAR4以及多个角落区域C1、C2、C3和C4。
前有效区域AAR0和多个侧有效区域AAR1、AAR2、AAR3和AAR4可被包括在显示图像的有效区域AAR中。多个侧有效区域AAR1、AAR2、AAR3和AAR4可相对于前有效区域AAR0以30°至120°的角度弯折。
多个角落区域C1、C2、C3和C4可位于多个侧有效区域AAR1、AAR2、AAR3和AAR4之间。如图20中所示,多个角落区域C1、C2、C3和C4可包括分别位于第一侧有效区域AAR1、第二侧有效区域AAR2、第三侧有效区域AAR3和第四侧有效区域AAR4之间的第一角落区域C1、第二角落区域C2、第三角落区域C3和第四角落区域C4。第一角落区域C1、第二角落区域C2、第三角落区域C3和第四角落区域C4可布置成分别与前有效区域AAR0的长边和短边彼此相交的四个角落相邻。除了它们的位置以外,第一角落区域C1、第二角落区域C2、第三角落区域C3和第四角落区域C4可具有基本上相同的功能或配置。多个角落区域C1、C2、C3和C4为不显示图像的非有效区域NAR,并且可提供布线穿过的空间。
在本实施方式中,与参照图6的描述相似地,在第二方向DR2上焊盘单元PDR的宽度小于整个有效区域AAR的宽度。相应地,信号可通过直接型布线传输到与从焊盘单元PDR在第一方向DR1上延伸的布线的排列区域重叠的第一侧有效区域AAR1、前有效区域AAR0和第三侧有效区域AAR3,但是第二侧有效区域AAR2或第四侧有效区域AAR4难以确保能够通过直接型布线传输信号的非有效区域NAR的空间。对于第二侧有效区域AAR2或第四侧有效区域AAR4,如上所述,信号可通过使用穿过有效区域AAR的旁路布线WD_CN通过通孔型布线来传输。由于上面已详细描述了其详细方法,因此将省略重复的描述。
根据实施方式的显示装置包括穿过有效区域的连接布线以及排列在未布置有连接布线的区域中的虚设布线图案。在有效区域中,连接布线可在有效区域中排列成具有与水平方向相比在垂直方向上延伸的形状,并且多个像素可布置在相邻的连接布线的水平延伸部之间。多个连接布线可确保在其它虚设布线图案可布置在它们之间的空间,由此多个虚设布线图案可布置在连接布线之间。
相应地,在显示装置的有效区域中,虚设布线图案分别布置在布置有连接布线的区域和未布置有连接布线的区域中,从而防止虚设布线图案划分为彼此不同并且视觉上被识别到的区域。显示装置包括与连接布线相似地排列的虚设布线图案,并且另外,设置连接布线的路径以使得虚设布线图案可排列在整个有效区域上方,从而防止由穿过有效区域的连接布线而引起的外观缺陷。
在结束详细描述时,本领域技术人员将认识到的是,在实质上不背离本发明的原理的情况下,能对优选实施方式进行许多变化和修改。因此,所公开的本发明的优选实施方式仅在一般性和描述性含义上使用,而不是出于限制的目的。
Claims (20)
1.一种显示装置,包括:
有效区域,所述有效区域包括排列成矩阵形状并且通过数据线接收数据信号的多个像素;
非有效区域,所述非有效区域布置在所述有效区域的在第一方向上的一侧处并且包括焊盘单元;
多个非有效扇出布线,所述多个非有效扇出布线布置在所述非有效区域中并且连接到所述焊盘单元;
多个信号布线,所述多个信号布线在所述第一方向上延伸以穿过所述有效区域并且所述多个信号布线连接到所述多个像素;以及
多个连接布线,所述多个连接布线中的每个至少部分地穿过所述有效区域并且所述多个连接布线连接所述多个非有效扇出布线中的一些非有效扇出布线和所述多个信号布线中的一些信号布线,
其中,所述多个连接布线中的每个包括在所述第一方向上延伸的第一延伸部、在与所述第一方向相交的第二方向上延伸的第二延伸部以及在所述第一方向上延伸的第三延伸部,并且
所述多个像素中的至少两个像素布置在所述多个连接布线之中彼此相邻的两个连接布线的对应的延伸部之间,并且所述至少两个像素沿所述对应的延伸部彼此间隔开的方向排列。
2.如权利要求1所述的显示装置,其中,所述多个像素包括多个像素列和多个像素行,所述多个像素列中的每个像素列包括在所述第一方向上排列的像素,所述多个像素行中的每个像素行包括在所述第二方向上排列的像素,并且
所述连接布线的所述第二延伸部布置在所述多个像素行中的两个相邻的像素行之间。
3.如权利要求2所述的显示装置,其中,所述多个像素行中的至少两个像素行布置在彼此相邻的所述两个连接布线的所述第二延伸部之间。
4.如权利要求2所述的显示装置,还包括:
第一虚设布线图案,所述第一虚设布线图案布置在所述连接布线之间,
其中,所述第一虚设布线图案包括布置在彼此相邻的所述两个连接布线的所述第二延伸部之间的第一子图案,并且所述第一子图案在所述第二方向上延伸。
5.如权利要求4所述的显示装置,其中,所述第一子图案布置在所述多个像素行中的两个相邻的像素行之间的空间中,并且所述连接布线的所述第二延伸部未布置在所述空间中。
6.如权利要求4所述的显示装置,其中,所述第一虚设布线图案包括:
多个第二子图案,所述多个第二子图案与所述两个连接布线的所述第二延伸部分离开,并且布置在如果所述第二延伸部进一步延伸则所述第二延伸部到达的假想延伸线上。
7.如权利要求4所述的显示装置,其中,多个所述第一虚设布线图案中的至少一些第一虚设布线图案直接连接到所述连接布线。
8.如权利要求4所述的显示装置,其中,所述有效区域包括有效扇出区域和主有效区域,在所述有效扇出区域中所述连接布线布置成与所述非有效区域相邻,所述主有效区域为所述有效区域中除了所述有效扇出区域以外的区域并且在所述主有效区域中未布置有所述连接布线,并且
其中,所述显示装置还包括:
第二虚设布线图案,所述第二虚设布线图案布置在所述主有效区域中并且在所述第二方向上延伸;以及
第三虚设布线图案,所述第三虚设布线图案布置在所述主有效区域中并且在所述第一方向上延伸。
9.如权利要求8所述的显示装置,其中,所述第二虚设布线图案与所述信号布线相交并且布置在所述多个像素列上方。
10.如权利要求8所述的显示装置,其中,所述第三虚设布线图案布置在所述主有效区域的所述像素行处的所述像素列之间的空间中。
11.如权利要求2所述的显示装置,其中,所述多个信号布线中的每个布置在所述像素列之间,并且
所述连接布线的所述第一延伸部和所述第三延伸部中的每个布置在彼此不同的像素列之间的空间中。
12.如权利要求11所述的显示装置,其中,所述多个像素列中的至少两个像素列布置在两个相邻的所述连接布线的所述第一延伸部之间。
13.如权利要求2所述的显示装置,其中,所述多个连接布线中的至少一个连接布线的所述第一延伸部和所述第三延伸部布置在两个相邻的像素列之间的空间中。
14.如权利要求1所述的显示装置,其中,所述多个信号布线被包括在第一数据导电层中,并且
所述多个连接布线被包括在与所述第一数据导电层不同的第二数据导电层中。
15.如权利要求14所述的显示装置,其中,所述非有效扇出布线包括连接到所述连接布线的第一非有效扇出布线以及直接连接到所述信号布线的第二非有效扇出布线,并且
所述第一非有效扇出布线和所述第二非有效扇出布线被包括在彼此不同的导电层中。
16.一种显示装置,包括:
有效区域,所述有效区域中排列有多个像素;
非有效区域,所述非有效区域布置在所述有效区域的在第一方向上的一侧处;
多个非有效扇出布线,所述多个非有效扇出布线布置在所述非有效区域中,并且包括沿与所述第一方向相交的第二方向交替地排列的第一非有效扇出布线和第二非有效扇出布线;
多个信号布线,所述多个信号布线在所述第一方向上延伸,布置在所述有效区域中的当所述非有效扇出布线在所述第一方向上延伸时与所述非有效扇出布线重叠的内部有效区域中,并且布置在所述有效区域中的不与所述非有效扇出布线重叠的外部有效区域;
多个连接布线,所述多个连接布线经由所述有效区域将所述非有效扇出布线和布置在所述外部有效区域中的所述信号布线连接;以及
多个虚设布线图案,所述多个虚设布线图案布置在所述有效区域中并且不与所述连接布线相交,
其中,所述连接布线沿所述多个像素之间的空间布置,并且所述连接布线在所述第一方向上的延伸部的长度比所述连接布线在所述第二方向上的延伸部的长度长。
17.如权利要求16所述的显示装置,其中,所述多个连接布线和所述多个虚设布线图案被包括在相同的导电层中。
18.如权利要求16所述的显示装置,其中,所述多个连接布线包括在所述第一方向上延伸的第一延伸部、在与所述第一方向相交的所述第二方向上延伸的第二延伸部以及在所述第一方向上延伸的第三延伸部,并且
所述多个像素中的至少两个像素布置在所述多个连接布线之中彼此相邻的两个连接布线的所述第二延伸部之间。
19.如权利要求18所述的显示装置,其中,所述虚设布线图案包括:
第一虚设布线图案,所述第一虚设布线图案布置在所述连接布线之间并且在所述第二方向上延伸;
第二虚设布线图案,所述第二虚设布线图案在所述有效区域中的未布置有所述连接布线的区域中在所述第二方向上延伸;以及
第三虚设布线图案,所述第三虚设布线图案在所述第一方向上延伸并且不与所述第一虚设布线图案和所述第二虚设布线图案相交。
20.如权利要求19所述的显示装置,其中,所述第一虚设布线图案包括:
第一子图案,所述第一子图案布置在彼此相邻的所述两个连接布线的所述第二延伸部之间,所述第一子图案在所述第二方向上延伸;以及
多个第二子图案,所述多个第二子图案与所述两个连接布线的所述第二延伸部分离开,并且布置在如果所述第二延伸部进一步延伸则所述第二延伸部到达的假想延伸线上,并且
多个所述第三虚设布线图案中的至少一些第三虚设布线图案布置在所述连接布线的所述第二延伸部与所述第一子图案之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2020-0019503 | 2020-02-18 | ||
KR1020200019503A KR20210105458A (ko) | 2020-02-18 | 2020-02-18 | 표시 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113345931A true CN113345931A (zh) | 2021-09-03 |
Family
ID=77272822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110052152.6A Pending CN113345931A (zh) | 2020-02-18 | 2021-01-15 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11302769B2 (zh) |
KR (1) | KR20210105458A (zh) |
CN (1) | CN113345931A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114220834A (zh) * | 2021-12-09 | 2022-03-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111292673B (zh) * | 2020-04-03 | 2022-10-14 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
KR20220108255A (ko) * | 2021-01-25 | 2022-08-03 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조방법 |
US11929388B2 (en) * | 2021-09-23 | 2024-03-12 | Apple Inc. | Local passive matrix displays |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101917146B1 (ko) * | 2012-03-20 | 2018-11-12 | 삼성디스플레이 주식회사 | 표시 기판 |
JP6506992B2 (ja) | 2015-03-13 | 2019-04-24 | 株式会社ジャパンディスプレイ | 検出装置及び表示装置 |
KR20180030325A (ko) | 2016-09-13 | 2018-03-22 | 삼성디스플레이 주식회사 | 표시장치 |
KR102310733B1 (ko) | 2017-05-19 | 2021-10-07 | 동우 화인켐 주식회사 | 터치 센싱 전극 구조물 및 이를 포함하는 터치 센서 |
KR102352312B1 (ko) | 2017-09-29 | 2022-01-19 | 삼성디스플레이 주식회사 | 표시 장치 |
US20190393247A1 (en) * | 2018-06-22 | 2019-12-26 | HKC Corporation Limited | Display panel and display device with same |
KR20210008201A (ko) | 2019-07-10 | 2021-01-21 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2020
- 2020-02-18 KR KR1020200019503A patent/KR20210105458A/ko active Search and Examination
- 2020-08-20 US US16/998,160 patent/US11302769B2/en active Active
-
2021
- 2021-01-15 CN CN202110052152.6A patent/CN113345931A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114220834A (zh) * | 2021-12-09 | 2022-03-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Also Published As
Publication number | Publication date |
---|---|
KR20210105458A (ko) | 2021-08-27 |
US20210257435A1 (en) | 2021-08-19 |
US11302769B2 (en) | 2022-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102505585B1 (ko) | 유기 발광 표시 패널 및 유기 발광 표시 장치 | |
US11205390B2 (en) | Display device | |
US11302769B2 (en) | Display device | |
US11631733B2 (en) | Display device | |
US11800764B2 (en) | Display device | |
US11887547B2 (en) | Display device | |
CN113010048A (zh) | 显示设备 | |
US11800763B2 (en) | Display device | |
CN115715123A (zh) | 显示装置 | |
US20220352485A1 (en) | Display device | |
US20220336565A1 (en) | Display device | |
US20230120255A1 (en) | Display device | |
US20230006013A1 (en) | Display device | |
US20220328439A1 (en) | Display device | |
US20220350445A1 (en) | Display device | |
KR20220109551A (ko) | 디스플레이 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |