CN113345507A - 存储器系统的环回选通 - Google Patents

存储器系统的环回选通 Download PDF

Info

Publication number
CN113345507A
CN113345507A CN202011277570.7A CN202011277570A CN113345507A CN 113345507 A CN113345507 A CN 113345507A CN 202011277570 A CN202011277570 A CN 202011277570A CN 113345507 A CN113345507 A CN 113345507A
Authority
CN
China
Prior art keywords
strobe signal
frequency
signal
loopback
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011277570.7A
Other languages
English (en)
Inventor
D·D·维尔莫特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113345507A publication Critical patent/CN113345507A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0403—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals during or with feedback to manufacture
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

本申请涉及存储器系统的环回选通。装置及方法包含传输用于监测多个存储器装置的操作的环回信号。在一些实施例中，第一存储器装置可至少部分基于所述第一存储器装置的选通信号传输环回选通信号。在特定实施例中，所述环回选通信号的频率是所述选通信号的频率的分数。在一些实施例中，所述第一存储器装置可至少部分基于所述选通信号传输环回数据信号，其中所述环回选通信号的频率是所述选通信号的所述频率的所述分数。

Description

存储器系统的环回选通
技术领域
本发明的实施例大体上涉及存储器装置。更明确来说，本发明的实施例涉及监测存储器装置的操作。
背景技术
一般来说，计算系统可包含在操作时经由电信号传递信息的电子装置。举例来说，计算系统可包含通信地耦合到例如实施于双列直插式存储器模块(DIMM)上的动态随机存取存储器(DRAM)装置的存储器装置的处理器。以此方式，处理器可与存储器装置通信例如以检索可执行指令、检索将由处理器处理的数据及/或存储从处理器输出的数据。
为了促进改进操作可靠性，存储器装置的操作可例如由主机控制器监测以促进调试存储器装置的操作及/或促进对存储器装置的操作执行诊断。在一些例子中，存储器装置的操作可基于对指示输入到存储器装置及/或从存储器装置输出的数据的信号的分析进行监测。换句话来说，操作监测的准确性可受从存储器装置传回的此类信号的完整性影响。
本发明的实施例可涉及上文陈述的问题中的一或多者。
发明内容
一方面，本申请提供一种存储器系统，其包括：串联耦合的多个存储器装置，其中所述多个存储器装置包括：第一存储器装置，其经配置以：至少部分基于所述第一存储器装置的选通信号传输环回选通信号，其中所述环回选通信号的频率是所述选通信号的频率的分数；及至少部分基于所述选通信号传输环回数据信号，其中所述环回选通信号的频率是所述选通信号的所述频率的所述分数。
另一方面，本申请进一步提供一种用于操作存储器系统以促进监测实施于所述存储器系统上的存储器装置的操作的方法，其包括：在所述存储器系统的第一存储器装置处至少部分基于所述第一存储器装置的选通信号传输环回选通信号，其中所述环回选通信号的频率是所述选通信号的频率的分数；及在所述第一存储器装置处至少部分基于所述选通信号传输环回数据信号，其中所述环回选通信号的频率是所述选通信号的所述频率的所述分数。
在又另一方面中，本申请进一步提供一种方法，其包括：在第一存储器装置处从主机装置接收选通信号；至少部分基于所述第一存储器装置的所述选通信号产生环回选通信号，其中所述环回选通信号的频率是所述选通信号的频率的分数；至少部分基于所述选通信号产生环回数据信号，其中所述环回选通信号的频率是所述选通信号的所述频率的所述分数；及传输所述环回数据信号及所述环回选通信号以使所述主机装置能够调谐包括所述第一存储器装置的存储器系统的操作。
附图说明
图1是说明根据本发明的实施例的存储器装置的特定特征的简化框图；
图2是根据本发明的实施例的用于接收写入命令的数据选通及将数据选通划分成多个相位的多相产生电路系统的示意图；
图3是根据本发明的实施例的具有任何数目个存储器装置的存储器系统的框图；
图4是根据本发明的实施例的环回数据信号及环回选通信号的时序图，所述环回选通信号具有对应选通信号的频率的一半；
图5是根据本发明的实施例的环回数据信号及环回选通信号的时序图，所述环回选通信号具有对应选通信号的频率的四分之一；及
图6是根据本发明的实施例的图3的存储器装置中的选通信号、数据信号、环回数据信号及环回选通信号的时序图。
具体实施方式
下文将描述一或多个特定实施例。为了提供这些实施例的简洁描述，本发明中未描述实际实施方案的所有特征。应了解，在任何此类实际实施方案的开发中，如在任何工程或设计项目中，必须做出众多实施方案特定决策以实现开发者的特定目标，例如遵守可因实施方案而异的系统相关及商业相关约束。此外，应了解，此开发努力可能是复杂且耗时的，但对于受益于本发明的所属领域的一般技术人员，这仍是设计及制造(fabrication/manufacture)的例行任务。
一般来说，计算系统可包含在操作时经由电信号传递信息的电子装置。举例来说，计算系统中的电子装置可包含通信地耦合到存储器的处理器。以此方式，处理器可与存储器通信以检索可执行指令、检索将由处理器处理的数据及/或存储从处理器输出的数据。
为了促进监测存储器的操作，本发明提供用于在一或多个存储器装置及/或主机装置(例如，主机处理器)之间实施环回数据路径(例如，网络)的技术，所述环回路径实现指示存储器装置操作的环回信号的传输。在一些实施例中，存储器装置可至少部分基于输出例如到处理器的数据(例如DQ)信号及/或选通(例如DQS)信号产生环回数据信号及环回选通信号。随着操作频率继续增加以促进提供增加的数据传送速度，在一些实施例中，存储器装置可例如通过使用具有对应选通信号的频率的四分之一的环回选通信号每隔四个位进行取样产生相较于对应选通信号具有较低频率的环回选通信号。主机控制器可通过经由环回数据路径在存储器装置与主机控制器之间传输的较慢环回信号(例如，与较高频率数据信号相反)监测(例如，调试及/或诊断)目标存储器装置的操作。在一些例子中，主机控制器包含于用于验证标定存储器装置的操作或验证标定存储器装置的性能的测试或特性化设备中及/或由所述测试或特性化设备替换。举例来说，测试可在制造期间且在将标定存储器装置安装于计算系统中及/或存储器模块上之前执行。另外或替代地，假如系统/装置的表现不及预期，那么可出于调试目的使用测试。
环回数据路径可经实施以例如用通信地耦合到主机控制器的存储器模块上的环回引脚连接多个存储器装置。然而，传输环回信号通过多个存储器装置可例如由于工艺变化、电压变化及/或温度变化在环回信号上引入失真。实际上，此类变化可由于存储器装置内的组件的固有性质而导致环回信号失真。此外，在一些例子中，环回信号从逻辑高转变到逻辑低花费的时间可不同于环回信号从逻辑低转变到逻辑高花费的时间。当串联连接时，此类时序差可传播穿过多个存储器装置。举例来说，此类时序差可产生驱动经产生环回信号的缓慢边缘的所接收到的环回信号的缓慢边缘，借此叠加时序差的影响。至少在一些例子中，失真可影响环回信号的信号完整性，且因此影响基于环回信号执行的存储器诊断及/或调试。
因此，为了促进改进存储器诊断及/或调试，本发明提供例如通过实施相较于对应选通信号具有较低频率的环回选通信号促进改进环回信号完整性的技术，例如，通过使用具有对应选通信号的频率的四分之一的环回选通信号每隔四个位进行取样。
现转到图，图1是说明存储器装置10的特定特征的简化框图。明确来说，图1的框图是说明存储器装置10的特定功能性的功能框图。根据一个实施例，存储器装置10可为双倍数据速率五型同步动态随机存取存储器(DDR5 SDRAM)装置。相较于前几代DDR SDRAM，DDR5SDRAM的各种特征实现了功耗减小、带宽增大及存储容量增大。
存储器装置10可包含数个存储器存储体12。例如，存储器存储体12可为DDR5SDRAM存储器存储体。存储器存储体12可提供于布置在双列直插式存储器模块(DIMMS)上的一或多个芯片(例如，SDRAM芯片)上。如应了解，每一DIMM可包含数个SDRAM存储器芯片(例如，x8或x16存储器芯片)。每一SDRAM存储器芯片可包含一或多个存储器存储体12。存储器装置10表示具有数个存储器存储体12的单个存储器芯片(例如，SDRAM芯片)的一部分。针对DDR5，存储器存储体12可进一步经布置以形成存储体群组。例如，针对8千兆字节(Gb)DDR5SDRAM，存储器芯片可包含布置成8个存储体群组的16个存储器存储体12，每一存储体群组包含2个存储器存储体。例如，针对16Gb DDR5 SDRAM，存储器芯片可包含布置成8个存储体群组的32个存储器存储体12，每一存储体群组包含4个存储器存储体。可取决于总体系统的应用及设计利用存储器装置10上的存储器存储体12的各种其它配置、组织及大小。
存储器装置10可包含命令接口14及输入/输出(I/O)接口16。命令接口14经配置以从例如处理器或控制器的外部(例如，主机)装置(未展示)提供数个信号(例如，信号15)。处理器或控制器可将各种信号15提供到存储器装置10以促进将写入到存储器装置10或从存储器装置10读取的数据的传输及接收。
如应了解，命令接口14可包含数个电路，例如时钟输入电路18及命令地址输入电路20，例如，以保证信号15的适当处置。命令接口14可从外部装置接收一或多个时钟信号。通常，双倍数据速率(DDR)存储器利用系统时钟信号的差分对，在本文中称为真实时钟信号(Clk_t/)及条形时钟信号(Clk_b)。DDR的正时钟边缘指代其中上升真实时钟信号Clk_t/与下降条形时钟信号Clk_b交叉的点，而负时钟边缘指示下降真实时钟信号Clk_t的转变及条形时钟信号Clk_b的上升。通常在时钟信号的正边缘上键入命令(例如，读取命令、写入命令等)，且在正及负时钟边缘两者上传输或接收数据。
时钟输入电路18接收实真时钟信号(Clk_t/)及条形时钟信号(Clk_b)及产生内部时钟信号CLK。内部时钟信号CLK经供应到内部时钟发生器，例如延迟锁定环(DLL)电路30。DLL电路30基于接收到的内部时钟信号CLK产生相位可控内部时钟信号LCLK。相位可控内部时钟信号LCLK经供应到(例如)I/O接口16，且用作用于确定读取数据的输出时序的时序信号。在一些实施例中，如下文论述，时钟输入电路18可包含将时钟信号分成多个(例如，4个)相位的电路系统。时钟输入电路18还可包含当多组脉冲过于频繁地出现而使时钟输入电路18无法在多组脉冲之间复位时检测哪一相位接收第一脉冲的相位检测电路系统。
内部时钟信号/相位CLK也可经提供到存储器装置10内的各种其它组件且可用于产生各种额外内部时钟信号。例如，内部时钟信号CLK可经提供到命令解码器32。命令解码器32可从命令总线34接收命令信号且可解码命令信号以提供各种内部命令。例如，命令解码器32可通过总线36将命令信号提供到DLL电路30以协调相位可控内部时钟信号LCLK的产生。例如，相位可控内部时钟信号LCLK可用于时控通过IO接口16的数据。
此外，命令解码器32可解码命令，例如读取命令、写入命令、模式寄存器设置命令、激活命令等，及经由总线路径40提供对对应于命令的特定存储器存储体12的存取。如应了解，存储器装置10可包含各种其它解码器，例如行解码器及列解码器，以促进对存储器存储体12的存取。在一个实施例中，每一存储器存储体12包含存储体控制块22，其提供必要解码(例如，行解码器及列解码器)，以及其它特征，例如时序控制及数据控制，以促进到及来自存储器存储体12的命令的执行。
存储器装置10基于从外部装置(例如处理器)接收的命令/地址信号执行例如读取命令及写入命令的操作。在一个实施例中，命令/地址总线可为容纳命令/地址信号(CA<13:0>)的14位总线。使用时钟信号(Clk_t/及Clk_b)将命令/地址信号时控到命令接口14。命令接口可包含命令地址输入电路20，其经配置以接收及传输命令以通过(例如)命令解码器32提供对存储器存储体12的存取。另外，命令接口14可接收芯片选择信号(CS_n)。CS_n信号使存储器装置10能够处理传入CA<13:0>总线上的命令。对存储器装置10内的特定存储体12的存取用命令编码于CA<13:0>总线上。
另外，命令接口14可经配置以接收数个其它命令信号。例如，裸片端接命令/地址(CA_ODT)信号可经提供以促进存储器装置10内的适当阻抗匹配。复位命令(RESET_n)可用于在(例如)加电期间复位命令接口14、状态寄存器、状态机及类似物。命令接口14还可接收命令地址反相(CAI)信号，其可经提供以(例如)取决于特定存储器装置10的命令/地址路由反转命令/地址总线上的命令/地址信号CA<13:0>的状态。镜(MIR)信号也可经提供以促进镜功能。MIR信号可用于多路复用信号使得其可经交换用于基于多个存储器装置在特定应用中的配置启用信号到存储器装置10的特定路由。也可提供用以促进存储器装置10的测试的各种信号，例如测试启用(TEN)信号。例如，TEN信号可用于将存储器装置10置于测试模式中以进行连接性测试。
命令接口14还可用于将针对可检测的特定错误的警报信号(ALERT_n)提供到系统处理器或控制器。例如，如果检测到循环冗余校验(CRC)错误，那么可从存储器装置10传输警报信号(ALERT_n)。也可产生其它警报信号。此外，用于从存储器装置10传输警报信号(ALERT_n)的总线及引脚在例如使用TEN信号执行的连接性测试模式的特定操作期间可用作输入引脚，如上文描述。
可利用上文论述的命令及时控信号凭借通过IO接口16传输及接收数据信号44来将数据发送到存储器装置10及从存储器装置10发送数据。更明确来说，可通过数据路径46将数据发送到存储器存储体12或从存储器存储体12检索数据，数据路径46包含多个双向数据总线。通常称为DQ信号的数据IO信号通常在一或多个双向数据总线中传输及接收。针对特定存储器装置，例如DDR5 SDRAM存储器装置，IO信号可划分成高位及低位字节。例如，针对x16存储器装置，IO信号可划分成对应于(例如)数据信号的高位及低位字节的高位及低位IO信号(例如，DQ<15:8>及DQ<7:0>)。
为了在存储器装置10内允许较高数据速率，例如DDR存储器装置的特定存储器装置可利用数据选通信号，通常称为DQS信号。DQS信号由发送数据的外部处理器或控制器驱动(例如，针对写入命令)或由存储器装置10驱动(例如，针对读取命令)。针对读取命令，DQS信号实际上是具有预定模式的额外数据输出(DQ)信号。针对写入命令，DQS信号用作用以捕获对应输入数据的时钟信号。如同时钟信号(Clk_t/及Clk_b)，DQS信号可经提供作为用以在读取及写入期间提供差分对信令的数据选通信号的差分对(DQS_t/及DQS_b)。针对特定存储器装置，例如DDR5 SDRAM存储器装置，DQS信号的差分对可划分成对应于(例如)发送到存储器装置10及从存储器装置10发送的数据的高位及低位字节的高位及低位数据选通信号(例如，UDQS_t/及UDQS_b；LDQS_t/及LDQS_b)。
也可通过IO接口16将阻抗(ZQ)校准信号提供到存储器装置10。ZQ校准信号可经提供到参考引脚且用于通过跨工艺、电压及温度(PVT)值的变化调整存储器装置10的上拉及下拉电阻器调谐输出驱动器及ODT值。因为PVT特性可能会影响ZQ电阻器值，所以ZQ校准信号可经提供到ZQ参考引脚以用于调整电阻来将输入阻抗校准到已知值。如应了解，精密电阻器通常耦合于存储器装置10上的ZQ引脚与存储器装置10外部的GND/VSS之间。此电阻器充当用于调整IO引脚的内部ODT及驱动强度的参考。
另外，可通过IO接口16将环回数据信号(LBDQ)及环回选通信号(LBDQS)提供到存储器装置10。在测试或调试阶段期间可使用环回数据信号及环回选通信号来将存储器装置10设置成其中信号通过存储器装置10通过相同引脚环回的模式。例如，环回信号可用于设置存储器装置10来测试存储器装置10的数据输出(DQ)。环回可包含LBDQ及LBDQS两者或可能仅包含数据引脚。这通常希望用于监测由存储器装置10在IO接口16处捕获的数据。LBDQ可指示例如存储器装置10的目标存储器装置、数据操作，且因此可经分析以监测(例如，调试及/或对其执行诊断)目标存储器装置的数据操作。另外，LBDQS可指示例如存储器装置10的目标存储器装置、选通操作(例如，数据操作的时控)，且因此可经分析以监测(例如，调试及/或对其执行诊断)目标存储器装置的选通操作。
如应了解，也可将例如电力供应器电路(用于接收外部VDD及VSS信号)、模式寄存器(用以定义各种模式的可编程操作及配置)、读取/写入放大器(用以在读取/写入操作期间放大信号)、温度传感器(用于感测传感器装置10的温度)等的各种其它组件并入到存储器装置10中。因此，应理解，提供图1的框图只是为了突出存储器装置10的某些功能特征以帮助进行后续详细描述。
图2说明可实施于IO接口16中的多相产生电路系统50。多相产生电路系统50接收以与时钟相同的速度运行且可接通或关断的外部DQS(XDQSt)信号51(例如，UDQS_t)。在一些实施例中，如先前论述，外部DQS信号51可伴随与外部DQS信号51互补的外部条形DQS(XDQSb)信号52。这些信号可经传输到放大器53以提供内部DS信号54及/或互补信号DS虚假信号56。放大器53将外部DQS信号51的功率从外部电平改为适于在存储器装置10中使用的电平。
如说明，多相产生电路系统50使用内部DS信号54及/或内部DS虚假信号56以使用每当脉冲出现在内部DS信号54上就切换其输出的切换触发器60划分信号。多相产生电路系统50还包含锁存来自切换触发器60的输出以跟踪内部DS信号54的下降边缘的锁存器62。换句话来说，切换触发器60设置引起上升边缘触发器64及/或66在内部DS信号54的上升边缘上的状态变化的上升模式。此外，切换触发器60及锁存器62一起工作以设置引起下降边缘触发器68及/或70在内部DS信号54的下降边缘期间的状态变化的下降模式。
DS0 72对应于上升边缘触发器64的输出。DS0 72每隔外部DQS信号51的一个上升转变为高。DS360 74对应于上升边缘触发器66。DS360 74在外部DQS信号51的在致使DS0 72转高的那些上升边缘之间的上升边缘上转变为高。换句话来说，外部DQS信号51的上升边缘在致使DS0 72及DS360转高之间交替。
DS180 76对应于下降边缘触发器68的输出。由于使用了内部DS虚假信号56，所以DS180 76每隔外部DQS信号51的一个下降边缘下转为高。类似地，DS540 78对应于下降边缘触发器70的输出且在外部DQS信号51的其它交替下降边缘下转为高。换句话来说，信号DS072、DS360 74、DS180 76及DS540 78的单个边缘各自将引起以外部DQS信号51的双倍数据速率的四分之一的频率的切换。另外或替代地，频率可进一步经划分以提供相对于内部DS信号54不同的频率。举例来说，可包含额外触发器以将DS0 72、DS360 74、DS180 76及DS54078划分成各自为内部DS信号54的频率的四分之一。
图3是具有包含任何数目个存储器装置的板的存储器系统300的框图，例如通过第一迹线308及第二迹线310串联耦合的十个存储器装置302A、302B、302C、302D、302E、302F、302G、302H、302I及302J(统称为存储器装置302)。存储器装置302可通过迹线308、310耦合到板。如说明，存储器系统300包含存储器装置302，其中在第一迹线308上具有共同环回选通信号304且在第二迹线310上具有共同环回数据信号306。在一些实施例中，存储器装置302中的每一者可为DRAM装置(例如，DDR4及/或DDR5装置)。共同环回选通信号304可具有对应选通信号的频率的四分之一。举例来说，存储器装置302A可以选通信号的频率的分数(例如，四分之一)从选通信号(例如，DS0 72)产生共同环回选通信号304。
通过LBDS线(例如第一迹线308)及LBDQS线(例如第二迹线310)分别传输环回选通信号及环回数据信号可将失真引入到共同环回选通信号304及/或共同环回数据信号306中。举例来说，连接到LBDS线及LBDQS线的例如存储器装置302B、302C、302D、302E、302F、302G、302H、302I及302J的每一额外装置可在所述线上引入额外阻抗。另外或替代地，LBDS及LBDQS线可包含基于线的长度增加的固有阻抗值。换句话来说，随着经连接装置的数目及/或信号线的长度增加，穿过线的环回信号可经受增加的降级。由于穿过了LBDS及LBDQS线，所以共同环回选通信号304及共同环回数据信号306可降级。
图4是两者都以具有50％的工作循环的方波开始的输出环回数据信号402及输出环回选通信号404的信号结果图400。如说明，输出环回选通信号404可具有输出环回数据信号402的频率的两倍的频率。在一些实施例中，输出环回数据信号402可为系统频率(例如，内部DS信号54的频率)的四分之一。信号结果图400展示在传输通过数个(例如10个)存储器装置302之后出现的环回信号输出。在此，输出环回数据信号402及输出环回选通信号404两者都已降级。明确来说，输出环回选通信号404的形状的降级多于输出环回数据信号402。例如，输出环回选通信号404的大致形状从原始形状降级得更多。另外，输出环回选通信号404的工作循环的降级多于输出环回数据信号402的工作循环。例如，输出环回数据信号402可具有展示第一降级级别的第一级别的工作循环(例如，从50％到51％)，而输出环回选通信号404可具有对应于第二及更高降级级别的第二级别的工作循环(例如，从50％到64％)。如上文论述，LBDQS信号与LBDS信号之间由于环回信号中的至少一者的降级的逻辑高与逻辑低之间的转变时序差传播通过任何数个存储器装置。随着系统频率(例如，内部DS信号54的频率)增加，环回信号的降级也可增加。随着环回信号的降级增加，最终环回信号降级太多而不能被输出环回信号的接收器辨识。换句话来说，随着系统频率增加，最终环回信号降级太多且环回数据路径无法监测存储器装置10的操作。
为了补偿输出环回选通信号404的此降级，存储器装置10可以较低频率使用输出环回选通信号404。例如，可使用较慢时钟，但输出环回选通信号404可被定义为双倍数据速率信号，从而实现使LBDQS在LBDQS的降级减少的情况下的更频繁切换，甚至在高于LBDQS上的单倍数据速率下可能的频率的功能频率下也如此。图5是两者都以具有50％的工作循环的方波开始的输出环回数据信号502及输出环回选通信号504的信号结果图500。如说明，输出环回选通信号504可具有等于输出环回数据信号502的频率的频率。在一些实施例中，输出环回数据信号502可为系统频率(例如，内部DS信号54的频率)的四分之一。信号结果图500展示在传输通过数个(例如10个)存储器装置302之后出现的环回信号输出。在此，输出环回数据信号502及输出环回选通信号504两者都已降级。明确来说，输出环回数据信号502及输出环回选通信号504两者的形状都已以类似方式降级。例如，输出环回数据信号502及输出环回选通信号504两者的大致形状都从原始形状已类似地降级成类似形状。另外，输出环回选通信号504的降级少于输出环回选通信号404。明确来说，输出环回选通信号504的形状的降级少于输出环回选通信号404。例如，输出环回选通信号504的大致形状从原始形状降级得更少，从而与原始形状更相似。此外，输出环回数据信号502的工作循环及输出环回选通信号504的工作循环两者都类似地已降级。例如，输出环回数据信号502可具有展示第一降级级别的第一级别的工作循环(例如，从50％到51％)，而输出环回选通信号504可具有展示类似于第一降级级别的第二降级级别的第二级别的工作循环(例如，从50％到51％)。另外，输出环回选通信号504的工作循环的降级少于输出环回选通信号404的工作循环。此外，如说明，输出环回选通信号504可用于使用双倍数据速率捕获输出环回数据信号502。例如，输出环回选通信号504的单个循环可包含捕获输出环回数据信号502的单个循环的不同部分的上升边缘506及下降边缘508。此使输出环回选通信号504能够具有与输出环回数据信号502相同的频率同时满足奈奎斯特(Nyquist)取样准则。
为了帮助说明，在图6中展示包含存在于存储器装置10中的信号波形的时序图600。如所描绘，时序图600描述选通信号602、环回数据信号604、第一环回选通信号606、第二环回选通信号608及数据信号(DQ0、DQ1、DQ2及DQ3)。存储器装置10可例如通过下取样及/或移相选通信号602以促进读取对应环回数据信号(例如，环回数据信号604)来至少部分基于选通信号602产生一或多个环回选通信号。在特定实施例中，存储器装置10可产生类似于第二环回选通信号608的一或多个环回选通信号。另外或替代地，存储器装置10可产生类似于第一环回选通信号606的一或多个环回选通信号。另外或替代地，存储器装置10可产生第二环回选通信号608使得(例如下降)边缘与对应环回数据信号604对准(例如边缘对准)。为了帮助说明，在所描绘的实例中，存储器装置10对选通信号602进行四倍的下取样以产生与环回数据信号604对应的第二环回选通信号608。因而，第二环回选通信号608具有选通信号602的频率的四分之一的频率。同样地，环回数据信号604具有选通信号602的频率的四分之一的频率。环回信号的较低频率会减小降级且允许高于对于LBDQS上的单倍数据速率可能的频率的频率。在一些实施例中，环回数据信号604及第二环回选通信号608可具有彼此相同但比存储器装置10的系统频率更低(例如，二分之一、八分之一等，但选通信号602的系统频率的四分之一除外)的频率的频率。
因此，本发明的技术效果包含例如通过改进指示存储器装置操作的环回信号的信号完整性促进存储器装置操作的经改进监测。方法描述具有选通信号频率的四分之一频率的环回选通信号。
虽然本发明可接受各种修改及替代形式，但图中已通过实例展示特定实施例且本文中已详细描述特定实施例。然而，应理解，本发明不希望受限于所揭示的特定形式。而是，本发明希望涵盖落于由以下所附权利要求书界定的本发明的精神及范围内的所有修改、等效物及替代物。
参考本文呈现及主张的技术且将其应用于具有实用性质的可论证地改进本技术领域的实物及具体实例，且因而不是抽象、无形或纯理论的。此外，如果本说明书末尾所附的任何权利要求含有表示为“用于[执行][功能]的构件”或“用于[执行][功能]的步骤”的一或多个要素，那么希望此类要素依据35U.S.C.112(f)来解释。然而，对于含有以任何其它方式表示的要素的任何权利要求，希望不依据35U.S.C.112(f)来解译此类要素。

Claims (20)

1.一种存储器系统，其包括：
串联耦合的多个存储器装置，其中所述多个存储器装置包括：
第一存储器装置，其经配置以：
至少部分基于所述第一存储器装置的选通信号传输环回选通信号，其中所述环回选通信号的频率是所述选通信号的频率的分数；及
至少部分基于所述选通信号传输环回数据信号，其中所述环回选通信号的频率是所述选通信号的所述频率的所述分数。
2.根据权利要求1所述的存储器系统，其中所述环回选通信号的所述频率是用于产生所述选通信号的系统时钟的频率的分数。
3.根据权利要求2所述的存储器系统，其中所述环回选通信号的所述频率是所述系统时钟的所述频率的四分之一。
4.根据权利要求1所述的存储器系统，其中所述环回选通信号的所述频率是所述选通信号的所述频率的四分之一。
5.根据权利要求1所述的存储器系统，其进一步包括经配置以根据从主机装置接收的所述选通信号产生所述环回选通信号的相位产生电路系统。
6.根据权利要求5所述的存储器系统，其中所述相位产生电路系统经配置以根据从所述主机装置接收的所述选通信号产生所述环回数据信号。
7.根据权利要求6所述的存储器系统，其中所述环回数据信号的所述频率是所述选通信号的所述频率的四分之一。
8.根据权利要求1所述的存储器系统，其中所述环回选通信号被定义为双倍数据速率信号。
9.根据权利要求1所述的存储器系统，其包括与所述第一存储器装置耦合的板，其中所述第一存储器装置包括动态随机存取存储器DRAM装置。
10.一种用于操作存储器系统以促进监测实施于所述存储器系统上的存储器装置的操作的方法，其包括：
在所述存储器系统的第一存储器装置处至少部分基于所述第一存储器装置的选通信号传输环回选通信号，其中所述环回选通信号的频率是所述选通信号的频率的分数；及
在所述第一存储器装置处至少部分基于所述选通信号传输环回数据信号，其中所述环回选通信号的频率是所述选通信号的所述频率的所述分数。
11.根据权利要求10所述的方法，其中所述环回选通信号的所述频率是用于产生所述选通信号的系统时钟的频率的分数。
12.根据权利要求11所述的方法，其中所述环回选通信号的所述频率是所述系统时钟的所述频率的四分之一。
13.根据权利要求10所述的方法，其中所述环回选通信号的所述频率是所述选通信号的所述频率的四分之一。
14.根据权利要求10所述的方法，其进一步包括在相位产生电路系统处根据从主机装置接收的所述选通信号产生所述环回选通信号。
15.根据权利要求14所述的方法，其进一步包括在所述相位产生电路系统处根据从所述主机装置接收的所述选通信号产生所述环回数据信号。
16.根据权利要求15所述的方法，其中所述环回数据信号的所述频率是所述选通信号的所述频率的四分之一。
17.一种方法，其包括：
在第一存储器装置处从主机装置接收选通信号；
至少部分基于所述第一存储器装置的所述选通信号产生环回选通信号，其中所述环回选通信号的频率是所述选通信号的频率的分数；
至少部分基于所述选通信号产生环回数据信号，其中所述环回选通信号的频率是所述选通信号的所述频率的所述分数；及
传输所述环回数据信号及所述环回选通信号以使所述主机装置能够调谐包括所述第一存储器装置的存储器系统的操作。
18.根据权利要求17所述的方法，其中所述环回选通信号的所述频率是用于产生所述选通信号的系统时钟的频率的分数。
19.根据权利要求18所述的方法，其中所述环回选通信号的所述频率是所述系统时钟的所述频率的四分之一。
20.根据权利要求19所述的方法，其中所述环回选通信号的所述频率是所述选通信号的所述频率的四分之一。
CN202011277570.7A 2020-02-18 2020-11-16 存储器系统的环回选通 Pending CN113345507A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/793,979 US10991404B1 (en) 2020-02-18 2020-02-18 Loopback strobe for a memory system
US16/793,979 2020-02-18

Publications (1)

Publication Number Publication Date
CN113345507A true CN113345507A (zh) 2021-09-03

Family

ID=75587444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011277570.7A Pending CN113345507A (zh) 2020-02-18 2020-11-16 存储器系统的环回选通

Country Status (2)

Country Link
US (1) US10991404B1 (zh)
CN (1) CN113345507A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190064265A1 (en) * 2017-08-31 2019-02-28 Micron Technology, Inc. Memory loopback systems and methods
CN110383258A (zh) * 2017-04-05 2019-10-25 美光科技公司 存储器装置环回系统及方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101185550B1 (ko) * 2010-12-30 2012-09-24 에스케이하이닉스 주식회사 칩들을 포함하는 시스템, 집적회로 칩 및 데이터 패킷의 전송방법
KR20160075094A (ko) * 2014-12-19 2016-06-29 삼성전자주식회사 메모리 컨트롤러와 이를 포함하는 메모리 시스템
KR102571176B1 (ko) * 2015-08-28 2023-08-28 에스케이하이닉스 주식회사 듀얼 클럭 전송을 사용하는 반도체 장치 및 시스템
US9984740B1 (en) * 2017-03-21 2018-05-29 Micron Technology, Inc. Timing control for input receiver
KR102365110B1 (ko) * 2017-09-13 2022-02-18 삼성전자주식회사 복수의 메모리 장치들에 대한 트레이닝 동작을 지원하는 버퍼 장치를 포함하는 메모리 모듈 및 이를 포함하는 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110383258A (zh) * 2017-04-05 2019-10-25 美光科技公司 存储器装置环回系统及方法
US20190064265A1 (en) * 2017-08-31 2019-02-28 Micron Technology, Inc. Memory loopback systems and methods

Also Published As

Publication number Publication date
US10991404B1 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
US10643679B2 (en) Write level arbiter circuitry
US10482946B2 (en) Management of strobe/clock phase tolerances during extended write preambles
CN110770830B (zh) 存储器装置中的分布式模式寄存器
CN111837187B (zh) 内部写入均衡电路系统
CN111418019B (zh) 用于改进存储器装置中的输入信号质量的系统和方法
CN111164693B (zh) 多相位时钟分割
CN113393873A (zh) 延迟锁定环路时钟共享
CN115910145A (zh) 具有芯片选择信号训练指示的命令时钟门实施方案
CN111418017B (zh) 用于在存储器装置的信号质量操作中节省功率的系统及方法
CN116052739A (zh) 半频存储器装置中的重影命令抑制
US10991404B1 (en) Loopback strobe for a memory system
US20240144984A1 (en) Loopback circuit for low-power memory devices
US20230395175A1 (en) Loopback datapath for clock quality detection
US11605408B1 (en) Merged command decoder for half-frequency circuits of a memory device
CN114121111B (zh) 用于电平下降移位驱动器的系统和方法
US11145353B1 (en) Centralized DFE reset generator for a memory device
CN115995247A (zh) 用于集中式地址捕获电路系统的系统和方法
CN117666942A (zh) 使用纹波计数器的同步输入缓冲器控制
CN117311598A (zh) 使用写入移位器的同步输入缓冲器控制

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination