CN110770830B - 存储器装置中的分布式模式寄存器 - Google Patents

存储器装置中的分布式模式寄存器 Download PDF

Info

Publication number
CN110770830B
CN110770830B CN201880040808.9A CN201880040808A CN110770830B CN 110770830 B CN110770830 B CN 110770830B CN 201880040808 A CN201880040808 A CN 201880040808A CN 110770830 B CN110770830 B CN 110770830B
Authority
CN
China
Prior art keywords
mode register
signal
global routing
mode
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880040808.9A
Other languages
English (en)
Other versions
CN110770830A (zh
Inventor
T·K·马伊
G·霍韦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110770830A publication Critical patent/CN110770830A/zh
Application granted granted Critical
Publication of CN110770830B publication Critical patent/CN110770830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

本发明提供一种半导体装置，其可包含：多个存储体；多个模式寄存器，其可控制与所述多个存储体中的每一者相关联的操作模式；及一组全局布线线路，其经耦合到所述多个模式寄存器中的每一者。所述组全局布线线路可包含：第一全局布线线路，其用于将数据传输到所述多个模式寄存器中的每一者；第二全局布线线路，其用于将地址信号传输到所述多个模式寄存器中的每一者；第三全局布线线路，其用于将读取命令信号传输到所述多个模式寄存器中的每一者；及第四全局布线线路，其用于将写入命令信号传输到所述多个模式寄存器中的每一者。

Description

存储器装置中的分布式模式寄存器
技术领域
本发明的实施例大体上涉及半导体装置领域。更具体来说，本发明的实施例涉及安置在存储器裸片上的模式寄存器。
背景技术
半导体装置(例如尤其是微型计算机、存储器、门阵列)可包含模式寄存器，所述模式寄存器可设置表示半导体装置中的通道、半导体装置内的组件等的操作模式的参数。对于每一个别半导体装置，可基于半导体装置的所要功能来将模式寄存器设置为不同操作模式。为增加半导体装置的能力，可将额外模式寄存器并入到半导体装置中。本文中所描述的实施例详述其中模式寄存器可并入到半导体装置中的设计及架构。
附图说明
图1是说明根据本发明的实施例的存储器装置的某些特征的简化框图；
图2说明根据本发明的实施例的图1的存储器装置内的分布式模式寄存器布置的简化框图；
图3说明根据本发明的实施例的可为图1的存储器装置内的模式寄存器的部分的地址解码器的简化框图；
图4说明根据本发明的实施例的用于将数据写入到图1的存储器装置内的模式寄存器或从所述模式寄存器读取数据的实例逻辑图；及
图5说明根据本发明的实施例的用于将数据写入到图1的存储器装置内的模式寄存器或从所述模式寄存器读取数据的流程图。
具体实施方式
下文将描述一或多个特定实施例。为了提供这些实施例的简要描述，说明书中并未描述实际实施方案的所有特征。应明白，在任何此类实际实施方案的开发过程中，如在任何工程或设计项目中，必须做出众多实施方案特定决策以实现可能因实施方案而异的开发人员特定目标，例如遵守系统相关及业务相关约束。此外，应明白，此开发工作可能是复杂且耗时的，但是对于受益于本发明的一般技术人员来说仍将是设计、制作及制造的例行任务。
模式寄存器包含在半导体装置中以定义用于各种类型的存储器组件的操作模式，例如动态随机存取存储器(DRAM)、同步DRAM等。某些半导体装置可将模式寄存器定位在半导体装置的中央位置处或命令/控制电路附近。然而，这个中央位置可远离正被编程的对应存储器组件定位，所述对应存储器组件可经定位在半导体装置的边缘处。在这种情况下，跨半导体装置(例如，裸片)的布线图案可能变得非常复杂。
鉴于这种考虑，随着更多模式寄存器并入到半导体装置中，布线图案及结构变得更加难以实施。实际上，在第五代双倍数据速率同步动态随机存取存储器(DDR5)规范中，模式寄存器数目比先前版本有显著增加。例如，根据DDR4规范，DDR5规范中的模式寄存器数目已从8个18位模式寄存器增加到256个8位模式寄存器。额外模式寄存器可涉及跨半导体装置(例如，裸片)的额外布线，使得模式寄存器通信地耦合到对应存储器组件。
为更好地促进半导体装置中的模式寄存器，在某些实施例中，可跨半导体装置的长度及/或宽度安置全局布线线路，使得全局布线线路可经耦合到半导体装置的模式寄存器中的每一者。全局布线线路可包含共同数据路径、共同地址路径、共同读取控制信号路径及共同写入控制信号路径。全局布线线路可经耦合到安置在半导体装置上的模式寄存器中的每一者。即，半导体装置的每一模式寄存器可经耦合到全局布线线路中的每一者。实际上，经由全局布线线路接收的信号可引起相应模式寄存器将经由共同数据路径提供的数据写入到其相应存储器组件中且基于经由共同地址路径提供的地址是否对应于相应模式寄存器来将存储在其相应存储器组件中的数据写出到共同数据路径。通过使用全局布线线路，可以分布式模式寄存器方案布置模式寄存器，使得模式寄存器可与其编程的相应存储器组件相邻。此外，分布式模式寄存器方案允许在半导体装置上存在越来越多的模式寄存器，同时减少半导体装置上的布线线路及图案数目。下文将参考图1到5论述关于分布式模式寄存器方案的额外细节。
现转到附图，图1是说明存储器装置10的某些特征的简化框图。具体来说，图1的框图是说明存储器装置10的某些功能的功能框图。根据一个实施例，存储器装置10可为双倍数据速率五型同步动态随机存取存储器(DDR5 SDRAM)装置。与前几代DDR SDRAM相比，DDR5SDRAM的各种特征允许降低的功率消耗、更宽带宽及更大存储容量。
存储器装置10可包含数个存储体12。举例来说，存储体12可为DDR5 SDRAM存储体。存储体12可经提供在布置在双列直插式存储器模块(DIMM)上的一或多个芯片(例如，SDRAM芯片)。如将明白，每一DIMM可包含数个SDRAM存储器芯片(例如，x8或x16存储器芯片)。每一SDRAM存储器芯片可包含一或多个存储体12。存储器装置10代表具有数个存储体12的单个存储器芯片(例如，SDRAM芯片)的部分。对于DDR5，存储体12可进一步经布置以形成存储体群组。例如，对于8千兆位(Gb)DDR5 SDRAM，存储器芯片可包含布置成8个存储体群组的16个存储体12，每一存储体群组包含2个存储体。对于16Gb DDR5 SDRAM，存储器芯片可包含布置成8个存储体群组的32个存储体12，例如每一存储体群组包含4个存储体。取决于总体系统的应用及设计，可利用存储器装置10上的存储体12的各种其它配置、组织及尺寸。
存储器装置10可包含命令接口14及输入/输出(I/O)接口16。命令接口14经配置以提供来自外部装置(未展示)(例如处理器或控制器)的数个信号(例如，信号15)。处理器或控制器可将各种信号15提供到存储器装置10以促进传输及接收要写入到存储器装置10或从存储器装置10读取的数据。
如将明白，命令接口14可包含数个电路，例如时钟输入电路18及命令地址输入电路20，例如以确保信号15的恰当处置。命令接口14可从外部装置接收一或多个时钟信号。通常，双倍数据速率(DDR)存储器利用系统时钟信号的差分对，在本文中被称为真实时钟信号(Clk_t/)及互补时钟信号(Clk_c)。DDR的正时钟边缘是指上升的真实时钟信号Clk_t/与下降的互补时钟信号Clk_c交叉所在的点，而负时钟边缘指示下降的真实时钟信号Clk_t与互补时钟信号Clk_c的上升的过渡。通常在时钟信号的正边缘上输入命令(例如，读取命令、写入命令等)且在正时钟边缘及负时钟边缘两者上传输或接收数据。
时钟输入电路18接收真实时钟信号(Clk_t/)及互补时钟信号(Clk_c)且生成内部时钟信号CLK。内部时钟信号CLK经供应到内部时钟生成器30，例如延迟锁定环(DLL)电路。内部时钟生成器30基于经接收的内部时钟信号CLK来生成相位受控内部时钟信号LCLK。相位受控内部时钟信号LCLK经供应到例如I/O接口16且用作用于确定读取数据的输出时序的时序信号。
内部时钟信号CLK还可经提供到存储器装置10内的各种其它组件且可用于生成各种额外内部时钟信号。例如，内部时钟信号CLK可经提供到命令解码器32。命令解码器32可从命令总线34接收命令信号且可对命令信号进行解码以提供各种内部命令。例如，命令解码器32可通过总线36将命令信号提供到内部时钟生成器30以协调相位受控内部时钟信号LCLK的生成。例如，相位受控内部时钟信号LCLK可用于对通过IO接口16的数据进行计时。
此外，命令解码器32可对命令(例如读取命令、写入命令、模式寄存器设置命令、激活命令等)进行解码，且经由总线路径39提供对对应于命令的特定存储体12的存取。如将明白，存储器装置10可包含各种其它解码器(例如行解码器及列解码器)，以促进对存储体12的存取。在一个实施例中，每一存储体12包含存储体控制块22，存储体控制块22提供必要解码(例如，行解码器及列解码器)以及其它特征(例如时序控制及数据控制)以促进执行往返于存储体12的命令。
在某些实施例中，命令解码器32或存储器装置10中的其它组件可将模式寄存器命令提供到模式寄存器38，模式寄存器38可控制每一存储体12、每一存储体控制器22等的操作模式。如下文将更详细描述，模式寄存器38可经由全局布线线路40从命令解码器32等接收各种信号。全局布线线路40可包含共同数据路径、共同地址路径、共同写入命令信号路径及共同读取命令信号路径。全局布线线路40可横跨存储器装置10，使得每一模式寄存器38可在相应位置处耦合到全局布线线路40。
另外，存储器装置10基于从外部装置(例如处理器)接收的命令/地址信号来执行操作，例如读取命令及写入命令。在一个实施例中，命令/地址总线可为14位总线以容纳命令/地址信号(CA<13:0>)。使用时钟信号(Clk_t/及Clk_c)将命令/地址信号计时到命令接口14。命令接口可包含命令地址输入电路20，命令地址输入电路20经配置以例如通过命令解码器32接收及传输命令以提供对存储体12的存取。另外，命令接口14可接收芯片选信号(CS_n)。CS_n信号使存储器装置10能够处理传入CA<13:0>总线上的命令。使用命令在CA<13:0>总线上编码对存储器装置10内的特定存储体12的存取。
另外，命令接口14可经配置以接收数个其它命令信号。例如，可提供命令/地址终端电阻(CA_ODT)信号以促进存储器装置10内的恰当阻抗匹配。可使用复位命令(RESET_n)来例如在上电期间复位命令接口14、状态寄存器、状态机等。命令接口14还可接收命令/地址反转(CAI)信号，可提供所述CAI信号以例如取决于特定存储器装置10的命令/地址路由而反转命令/地址总线上的命令/地址信号CA<13:0>的状态。还可提供镜像(MIR)信号以促进镜像功能。MIR信号可用于多路复用信号使得其可被交换以基于特定应用中的多个存储器装置的配置来实现信号到存储器装置10的某些路由。也可提供促进测试存储器装置10的各种信号，例如测试启用(TEN)信号。例如，TEN信号可用于将存储器装置10置于测试模式中以进行连接性测试。
命令接口14还可用于针对可能检测到的某些错误将警报信号(ALERT_n)提供到系统处理器或控制器。例如，如果检测到循环冗余校验(CRC)错误，那么可从存储器装置10传输警报信号(ALERT_n)。也可生成其它警报信号。此外，在某些操作(例如使用TEN信号执行的连接性测试模式)期间，用于从存储器装置10传输警报信号(ALERT_n)的总线及引脚可用作输入引脚，如上文所描述。
利用上文所论述的命令及计时信号，通过经由IO接口16传输及接收数据信号44，可将数据发送到存储器装置10及从存储器装置10发送数据。更具体来说，可通过数据路径46将数据发送到存储体12或从存储体12检索数据，数据路径46包含多个双向数据总线。通常在一或多个双向数据总线中传输及接收数据IO信号，其通常被称为DQ信号。对于某些存储器装置(例如DDR5 SDRAM存储器装置)，IO信号可分成高字节及低字节。例如，对于x16存储器装置，IO信号可分成例如对应于数据信号的高字节及低字节的高IO信号及低IO信号(例如，DQ<15:8>及DQ<7:0>)。
为允许存储器装置10内的更高数据速率，某些存储器装置(例如DDR存储器装置)可利用数据选通信号，其通常被称为DQS信号。DQS信号由发送数据的外部处理器或控制器驱动(例如，对于写入命令)或由存储器装置10驱动(例如，对于读取命令)。对于读取命令，DQS信号实际上是具有预定模式的额外数据输出(DQ)信号。对于写入命令，DQS信号用作用以捕获对应输入数据的时钟信号。如同时钟信号(Clk_t/及Clk_c)，数据选通(DQS)信号可提供为数据选通信号的差分对(DQS_t/及DQS_c)以在读取及写入期间提供差分对信令。对于某些存储器装置(例如DDR5 SDRAM存储器装置)，例如差分对DQS信号可分成对应于发送到存储器装置10及从存储器装置10发送的数据的高字节及低字节的高数据选通信号及低数据选通信号(例如UDQS_t/及UDQS_c；LDQS_t/及LDQS_c)。
还可通过IO接口16将阻抗(ZQ)校准信号提供到存储器装置10。ZQ校准信号可经提供到参考引脚且用于通过跨工艺、电压及温度(PVT)值变化调整存储器装置10的上拉电阻及下拉电阻来调谐输出驱动器及ODT值。因为PVT特性可能影响ZQ电阻器值，所以可将ZQ校准信号提供到ZQ参考引脚以用于调整电阻以将输入阻抗校准为已知值。如将明白，精密电阻器通常经耦合在存储器装置10上的ZQ引脚与存储器装置10外部的GND/VSS之间。这个电阻器充当用于调整内部ODT及IO引脚的驱动强度的参考。
另外，可通过IO接口16将环回信号(LOOPBACK)提供到存储器装置10。可在测试或调试阶段期间使用环回信号来将存储器装置10设置为其中信号通过相同引脚环回通过存储器装置10的模式。例如，环回信号可用于设置存储器装置10以测试存储器装置10的数据输出(DQ)。环回可包含数据及选通两者或可能仅包含数据引脚。这通常旨在用于监测由存储器装置10在IO接口16处捕获的数据。
如将明白，各种其它组件(例如电力供应电路(用于接收外部VDD及VSS信号)、读取/写入放大器(用于在读取/写入操作期间放大信号)、温度传感器(用于感测存储器装置10的温度))也可并入到存储器装置10中。因此，应理解，仅提供图1的框图以突出存储器装置10的某些功能特征以辅助后续详细描述。
鉴于前述内容，图2说明包含耦合到全局布线线路40的数个模式寄存器38的分布式模式寄存器布置50的实例。如图2中所展示，全局布线线路40可包含共同数据路径52、共同地址路径54、共同读取命令路径56及共同写入命令路径58。共同数据路径52(OP<7:0>)可为横跨半导体装置10且耦合到每一模式寄存器38的全局数据路径线路。从模式寄存器38读取或写入到模式寄存器38中的数据可经由共同数据路径52传达到相应模式寄存器38。
在一个实施例中，模式寄存器38可基于经由共同读取命令路径56接收的读取命令信号(MRR)及共同地址路径54中指定的地址来执行读取操作。如同共同数据路径52，共同读取命令路径56及共同地址路径54(MRA<7:0>)可经耦合到每一模式寄存器38。响应于经由共同读取命令路径56接收读取命令信号，模式寄存器38可确定经由共同地址路径54接收的地址是否对应于相应模式寄存器38。如果经由共同地址路径54指定的地址对应于相应模式寄存器38，那么模式寄存器38可响应于经由共同读取命令路径56接收对应读取命令信号而执行相应读取操作。读取操作可涉及将存储在模式寄存器38的指定地址中的数据多路复用到共同数据路径52上。
以相同方式，模式寄存器38可响应于经由写入命令路径58(MRW)接收写入命令信号及经由命令地址路径54接收对应于相应模式寄存器38的地址而执行写入操作。下文将参考图3及4论述关于引起模式寄存器38执行读取命令或写入命令的额外细节。
首先参考图3，在某些实施例中，每一模式寄存器38可包含地址解码器62。地址解码器62可为任何合适逻辑电路组件，其比较经接收的信号与参考信号且如果经接收的信号与参考信号匹配那么输出信号。在某些实施例中，地址解码器62可为地址总线的部分。例如，地址解码器62可经由共同地址路径54接收地址信号。如果地址信号对应于相应模式寄存器38的相应地址(例如，存储在地址解码器62内的参考信号)，那么地址解码器62可输出选择信号。选择信号可指示经由共同读取命令路径56或共同写入命令路径58接收的命令信号被引导到相应模式寄存器38。因而，响应于接收选择信号及对应读取或写入命令信号，相应模式寄存器38可执行对应读取或写入命令。
举例来说，图4说明引起模式寄存器38使用图2的分布式模式寄存器布置来执行读取命令或写入命令的实例逻辑电路组件的逻辑框图70。在某些实施例中，图4中所说明的逻辑电路组件可并入到每一模式寄存器38中。尽管参考某些电路组件论述逻辑框图70的下文描述，但是应注意，可使用其它合适电路组件来实施下文所描述的类似逻辑功能。
现参考图4，当执行读取命令时，相应模式寄存器38可在逻辑AND门72处接收由相应地址解码器62输出的选择信号。当存在选择信号及读取命令信号(例如，高)时，逻辑AND门72输出启用信号。可将启用信号提供到驱动器电路74，驱动器电路74可为锁存器电路等。在接收启用信号之后，驱动器电路74可将存储在门控D锁存器76中的数据读出到共同数据路径52。存储在门控D锁存器76中的数据可对应于先前写入到相应模式寄存器38中的数据。因而，模式寄存器38响应于经由共同读取命令路径56接收读取命令信号及经由共同地址路径54接收与相应模式寄存器38的相应地址匹配的地址信号而执行读取操作。
以相同方式，当执行写入命令时，相应模式寄存器38可在逻辑AND门78处接收相应地址解码器62输出的选择信号。当存在选择信号及写入命令信号(例如，高)时，逻辑AND门78将高信号(例如，逻辑1、脉冲信号)输出到门控D锁存器电路76。除逻辑AND门78的输出以外，门控D锁存器电路76还可经耦合到共同数据路径52。因而，当门控D锁存器电路76接收高信号时，门控D锁存器电路76可将存在于共同数据路径52上的数据写入到相应模式寄存器38中。因此，模式寄存器38响应于经由共同写入命令路径58接收写入命令信号及经由共同地址路径54接收与相应模式寄存器38的相应地址匹配的地址信号而执行写入操作。
鉴于前述内容，图5说明根据本文中所描述的实施例的用于执行读取操作或写入操作的方法90的流程图。应注意，方法90可使用图3及4的电路组件或使用耦合到全局布线线路40的处理器来执行。即，处理器可为任何合适处理装置，其可接收信号，执行逻辑功能，执行存储在计算机可读媒体上的计算机可读代码等。举例来说，方法90的下文描述被描述为由处理器执行，但是应理解，可使用其它合适组件(例如，逻辑电路组件)来执行方法90。尽管以特定顺序描述方法90的前文描述，但是应注意，可以任何合适顺序执行方法90。
现参考图5，在框92处，特定模式寄存器38的处理器可确定是否已经由共同地址路径54接收地址信号。如果尚未接收地址信号，那么处理器可返回到框92且继续监测共同地址路径54。如果已接收地址信号，那么处理器可前进到框94且确定地址信号是否包含与相应模式寄存器38的地址匹配的地址。
如果地址信号与相应模式寄存器38的地址不匹配，那么处理器可再次返回到框92且继续监测共同地址路径52。如果地址信号与相应模式寄存器38的地址匹配，那么处理器可前进到框96且确定是否经由共同读取命令路径56接收读取命令以及经由共同地址路径54接收地址信号。如果存在读取命令信号，那么处理器可前进到框98且将存储在模式寄存器38中的数据输出到共同数据路径52上。然而，如果不存在读取命令信号，那么处理器可前进到框100且确定在共同写入命令路径58上是否存在写入命令。
如果存在写入命令连同经由共同地址路径54的适当地址信号，那么处理器可将经由共同数据路径52传输的数据写入到相应模式寄存器38中。如果在框100处尚未接收写入命令，那么处理器可返回到框92且继续监测共同地址路径。
尽管本发明可能易于进行各种修改及替代形式，但是特定实施例已在附图中以实例方式展示且在本文中进行详细描述。然而，应理解，本发明并非旨在限于所揭示的特定形式。而是，本发明旨在涵盖落入由所附权利要求书界定的本发明的精神及范围内的所有修改、等效物及替代物。
本文所提出及所主张的技术被引用且应用于明确地改善所属技术领域的实际性质的实质对象及具体实例且因而不是抽象、无形或纯理论的。此外，如果本说明书末尾所附的任何权利要求内含指定为“用于[执行][功能]…的部件”或“用于[执行][功能]…的步骤”的一或多个要素，那么此类元素旨在依据35USC 112(f)进行解释。然而，对于内含以任何其它方式指定的要素的任何权利要求，此类要素并非旨在依据35USC 112(f)进行解释。

Claims (20)

1.一种半导体装置，其包括：
多个存储体；
多个模式寄存器，其经配置以控制与所述多个存储体中的每一者相关联的操作模式；及
一组全局布线线路，其经耦合到所述多个模式寄存器中的每一者，其中所述组全局布线线路包括：
第一全局布线线路，其经配置以将数据传输到所述多个模式寄存器中的每一者；
第二全局布线线路，其经配置以将地址信号传输到所述多个模式寄存器中的每一者；
第三全局布线线路，其经配置以将读取命令信号传输到所述多个模式寄存器中的每一者；及
第四全局布线线路，其经配置以将写入命令信号传输到所述多个模式寄存器中的每一者。
2.根据权利要求1所述的半导体装置，其中所述多个模式寄存器中的每一者包括地址解码器，所述地址解码器经配置以确定所述地址信号是否对应于相应模式寄存器。
3.根据权利要求1所述的半导体装置，其包括多个驱动器电路，其中所述多个驱动器电路中的每一驱动器电路经配置以响应于接收到所述读取命令信号及对应于相应模式寄存器的所述地址信号而将存储在所述相应模式寄存器中的数据集输出到所述第一全局布线线路上。
4.根据权利要求3所述的半导体装置，其包括多个AND门，其中所述多个AND门中的每一AND门经配置以接收所述读取命令信号及指示对应于所述相应模式寄存器的所述地址信号的相应选择信号。
5.根据权利要求4所述的半导体装置，其包括多个驱动器电路，其中所述多个驱动器电路中的每一驱动器电路经配置以基于所述读取命令信号及所述相应选择信号来从所述多个AND门中的相应AND门接收启用信号，其中所述启用信号经配置以引起相应驱动器电路将存储在相应模式寄存器上的数据集输出到所述第一全局布线线路上。
6.根据权利要求1所述的半导体装置，其包括多个电路组件，其中所述多个电路组件中的每一电路组件经配置以响应于接收到所述写入命令信号及对应于相应模式寄存器的所述地址信号而将经由所述第一全局布线线路提供的数据写入到所述相应模式寄存器中。
7.根据权利要求6所述的半导体装置，其包括多个AND门，其中所述多个AND门中的每一AND门经配置以接收所述写入命令信号及指示对应于所述相应模式寄存器的所述地址信号的相应选择信号。
8.根据权利要求7所述的半导体装置，其包括多个电路组件，其中所述多个电路组件中的每一电路组件经配置以基于所述写入命令信号及所述相应选择信号来从所述多个AND门中的相应AND门接收信号，其中所述信号经配置以引起相应电路组件将经由所述第一全局布线线路提供的所述数据存储在相应模式寄存器上。
9.一种半导体装置，其包括：
多个存储体；
多个模式寄存器，其经配置以控制与所述多个存储体中的每一者相关联的操作模式；及
多条全局布线线路，其经耦合到所述多个模式寄存器中的每一模式寄存器，其中所述多条全局布线线路经配置以将数据、地址信号、读取命令信号及写入命令信号传输到所述多个模式寄存器中的每一模式寄存器。
10.根据权利要求9所述的半导体装置，其中所述多个模式寄存器中的每一模式寄存器经配置以响应于接收到所述读取命令信号及对应于相应模式寄存器的所述地址信号而将存储在所述相应模式寄存器上的数据集输出到所述多条全局布线线路中的一者上。
11.根据权利要求10所述的半导体装置，其中每一模式寄存器经配置以将所述数据集多路复用到所述多条全局布线线路中的所述一者上。
12.根据权利要求9所述的半导体装置，其中所述多个模式寄存器中的每一模式寄存器经配置以响应于接收到所述写入命令信号及对应于相应模式寄存器的所述地址信号而将经由所述多条全局布线线路接收的数据写入到所述相应模式寄存器中。
13.根据权利要求9所述的半导体装置，其中所述多条全局布线线路横跨所述半导体装置。
14.根据权利要求9所述的半导体装置，其包括多个驱动器电路，其中所述多个驱动器电路中的每一驱动器电路经配置以耦合到所述多个模式寄存器中的相应模式寄存器及所述多条全局布线线路中的一者。
15.一种用于执行操作的方法，其包括：
经由第一全局布线线路接收读取命令，其中所述读取命令经配置以开始模式寄存器的读取操作；
经由第二全局布线线路接收地址信号，其中所述地址信号指示多个模式寄存器中的一者的地址；及
响应于接收到所述读取命令且确定所述地址信号的所述地址对应于所述模式寄存器而将存储在所述模式寄存器上的数据输出到第三全局布线线路上。
16.根据权利要求15所述的方法，其包括：
经由第四全局布线线路接收写入命令，其中所述写入命令经配置以开始所述模式寄存器的写入操作；及
响应于接收到所述写入命令且确定所述地址信号的所述地址对应于所述模式寄存器而将所述第三全局布线线路上存在的数据集写入到所述模式寄存器中。
17.根据权利要求16所述的方法，其中将所述数据集写入到所述模式寄存器中包括：
生成指示存在所述写入命令及对应于所述模式寄存器的所述地址信号的所述地址的信号；及
将所述信号提供到电路组件，所述电路组件经配置以响应于接收到所述信号而将所述数据集写入到所述模式寄存器中。
18.根据权利要求15所述的方法，其中所述多个模式寄存器中的每一者经耦合到所述第一全局布线线路、所述第二全局布线线路及所述第三全局布线线路。
19.根据权利要求15所述的方法，其中将存储在所述模式寄存器上的所述数据输出到所述第三全局布线线路上包括：
生成指示对应于所述模式寄存器的所述地址信号的所述地址的选择信号；及
将启用信号提供到耦合到所述模式寄存器的驱动器电路，其中所述启用信号经配置以引起所述驱动器电路将所述数据输出到所述第三全局布线线路上。
20.根据权利要求19所述的方法，其中所述驱动器电路经耦合到所述第三全局布线线路及所述模式寄存器。
CN201880040808.9A 2017-08-30 2018-04-24 存储器装置中的分布式模式寄存器 Active CN110770830B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/691,217 US10068648B1 (en) 2017-08-30 2017-08-30 Distributed mode registers in memory devices
US15/691,217 2017-08-30
PCT/US2018/029143 WO2019045795A1 (en) 2017-08-30 2018-04-24 MODE REGISTERS DISTRIBUTED IN MEMORY DEVICES

Publications (2)

Publication Number Publication Date
CN110770830A CN110770830A (zh) 2020-02-07
CN110770830B true CN110770830B (zh) 2021-01-08

Family

ID=63295238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880040808.9A Active CN110770830B (zh) 2017-08-30 2018-04-24 存储器装置中的分布式模式寄存器

Country Status (3)

Country Link
US (3) US10068648B1 (zh)
CN (1) CN110770830B (zh)
WO (1) WO2019045795A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11206368B2 (en) * 2020-05-22 2021-12-21 Omnivision Technologies, Inc. Data readout power saving techniques for shift register structure
US11960744B2 (en) * 2021-02-01 2024-04-16 Micron Technology, Inc. Register operation in memory devices
CN115132239B (zh) * 2021-03-29 2024-07-05 长鑫存储技术有限公司 数据传输电路及方法、存储装置
CN116030850B (zh) * 2021-10-27 2024-07-12 长鑫存储技术有限公司 数据传输电路、方法及存储装置
TWI825539B (zh) * 2021-12-27 2023-12-11 瑞昱半導體股份有限公司 用於同步動態隨機存取記憶體之設定模組及其設定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102084428A (zh) * 2008-07-02 2011-06-01 美光科技公司 多模式存储器装置和方法
US8250295B2 (en) * 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
WO2014062543A2 (en) * 2012-10-15 2014-04-24 Rambus Inc. Memory rank and odt configuration in a memory system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6470405B2 (en) * 1995-10-19 2002-10-22 Rambus Inc. Protocol for communication with dynamic memory
US5790888A (en) * 1996-08-12 1998-08-04 Seeq Technology, Inc. State machine for selectively performing an operation on a single or a plurality of registers depending upon the register address specified in a packet
JP3319429B2 (ja) * 1999-04-23 2002-09-03 日本電気株式会社 半導体記憶装置
US6785764B1 (en) * 2000-05-11 2004-08-31 Micron Technology, Inc. Synchronous flash memory with non-volatile mode register
US7369445B2 (en) * 2001-07-20 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating memory systems including memory devices set to different operating modes and related systems
US7149841B2 (en) * 2003-03-31 2006-12-12 Micron Technology, Inc. Memory devices with buffered command address bus
US7200062B2 (en) * 2004-08-31 2007-04-03 Micron Technology, Inc. Method and system for reducing the peak current in refreshing dynamic random access memory devices
JP4620504B2 (ja) * 2005-03-10 2011-01-26 富士通セミコンダクター株式会社 半導体メモリおよびシステム装置
KR100675292B1 (ko) * 2005-10-13 2007-01-29 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US7372293B2 (en) * 2005-12-07 2008-05-13 Intel Corporation Polarity driven dynamic on-die termination
US7984355B2 (en) * 2007-04-09 2011-07-19 Qimonda Ag Memory module with ranks of memory chips
KR100919815B1 (ko) * 2008-08-04 2009-10-01 주식회사 하이닉스반도체 반도체 메모리 장치
US8649238B2 (en) * 2010-04-02 2014-02-11 Samsung Electronics Co., Ltd. Semiconductor memory device and method of controlling the same
WO2014006254A1 (es) * 2012-07-03 2014-01-09 Fundación Centro Nacional De Investigaciones Cardiovasculares Carlos Iii Nanopartículas recubiertas de gelatina
US9547447B2 (en) * 2014-01-03 2017-01-17 Advanced Micro Devices, Inc. Dedicated interface for coupling flash memory and dynamic random access memory
US10043587B2 (en) * 2016-07-20 2018-08-07 Micron Technology, Inc. Apparatuses and methods including nested mode registers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8250295B2 (en) * 2004-01-05 2012-08-21 Smart Modular Technologies, Inc. Multi-rank memory module that emulates a memory module having a different number of ranks
CN102084428A (zh) * 2008-07-02 2011-06-01 美光科技公司 多模式存储器装置和方法
WO2014062543A2 (en) * 2012-10-15 2014-04-24 Rambus Inc. Memory rank and odt configuration in a memory system

Also Published As

Publication number Publication date
CN110770830A (zh) 2020-02-07
US20190066790A1 (en) 2019-02-28
WO2019045795A1 (en) 2019-03-07
US10403364B2 (en) 2019-09-03
US10068648B1 (en) 2018-09-04
US20190348123A1 (en) 2019-11-14
US10783968B2 (en) 2020-09-22

Similar Documents

Publication Publication Date Title
CN110770830B (zh) 存储器装置中的分布式模式寄存器
US10373672B2 (en) Command signal clock gating
US10908990B2 (en) Shared address counters for multiple modes of operation in a memory device
US11003240B2 (en) Systems and methods for frequency mode detection and implementation
CN114974384B (zh) 高效的io区段中断系统和方法
US20190179560A1 (en) Systems and methods for writing zeros to a memory array
CN113393873B (zh) 延迟锁定环路时钟共享
CN111837187B (zh) 内部写入均衡电路系统
US10483970B2 (en) Dynamic termination edge control
US11275650B2 (en) Systems and methods for performing a write pattern in memory devices
US10470475B2 (en) Data output for high frequency domain
CN116052739A (zh) 半频存储器装置中的重影命令抑制
US10310743B2 (en) Latency improvements between sub-blocks
US11675541B2 (en) Systems and methods for centralized address capture circuitry
US20240194251A1 (en) Local digit line (ldl) coupling cancellation
US20230410888A1 (en) Input buffer bias current control
CN116072172A (zh) 用于存储器装置的半频电路的经合并命令解码器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant