CN113330465A - 具有模块化和动态脉冲生成和路由的量子控制器 - Google Patents

具有模块化和动态脉冲生成和路由的量子控制器 Download PDF

Info

Publication number
CN113330465A
CN113330465A CN201980090234.0A CN201980090234A CN113330465A CN 113330465 A CN113330465 A CN 113330465A CN 201980090234 A CN201980090234 A CN 201980090234A CN 113330465 A CN113330465 A CN 113330465A
Authority
CN
China
Prior art keywords
pulse
quantum
output
modification
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980090234.0A
Other languages
English (en)
Other versions
CN113330465B (zh
Inventor
约纳坦·科亨
尼西姆·欧费克
伊塔马尔·西旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quantum Machines Ltd
Original Assignee
Quantum Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quantum Machines Ltd filed Critical Quantum Machines Ltd
Publication of CN113330465A publication Critical patent/CN113330465A/zh
Application granted granted Critical
Publication of CN113330465B publication Critical patent/CN113330465B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/82—Architectures of general purpose stored program computers data or demand driven
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/185—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

一种量子控制器包括原始脉冲生成电路、脉冲修改电路、以及输出管理电路。原始脉冲生成电路可操作以生成原始输出脉冲。输出管理电路可操作以基于一个或多个输出脉冲将被发送至量子处理器的多个元件中的哪一个或多个元件而将一个或多个输出脉冲路由至已选择的一个或多个信号路径上。脉冲修改电路可操作以选择用于处理原始输出脉冲的脉冲修改设置，其中，该选择基于选择了哪些信号路径和/或脉冲将被发送至量子处理器的哪些元件而做出。脉冲修改电路可操作以使用所选择的脉冲修改设置对原始脉冲进行处理，以生成输出脉冲。

Description

具有模块化和动态脉冲生成和路由的量子控制器
技术领域
本申请的各方面涉及一种量子计算机控制系统。更具体地，涉及用于具有动态脉冲路由的量子控制器的方法和系统。
背景技术
通过将量子计算机控制系统的常规解决方案与在本公开的剩余部分中参考附图阐述的本方法和系统的一些方面进行比较，量子计算机控制系统的该常规解决方案的局限性与缺点将变得对本领域技术人员显而易见。
发明内容
提供了用于具有模块化和动态脉冲生成和路由的量子控制器的方法和系统，如权利要求中更为完整地阐述的，基本上通过至少一个图示出和/或结合至少一个附图所描述。
附图说明
图1A和图1B对传统(二进制)计算和量子计算的一些方面进行比较。
图2示出了示例性的量子计算系统。
图3A示出了根据本公开的各种示例性实现方式的示例性量子控制器架构。
图3B示出了图3A中的量子控制器电路的示例性实现方式。
图4示出了图3B中的脉冲发生器的示例性实现方式。
图5示出了图3B中的脉冲操作管理器和脉冲操作电路的示例性实现方式。
图6是示出根据本公开的示例性实现方式的量子控制器的示例性操作的流程图。
具体实施方式
传统的计算机通过存储二进制数字(“比特”)形式的信息并且经由二进制逻辑门处理这些比特而进行操作。在任意给定的时间，每个比特仅采用两个离散值中的一个：0(或“关”)和1(或“开”)。由二进制逻辑门所执行的逻辑运算通过布尔代数定义并且电路行为通过经典物理学控制。在当代的经典系统中，用于存储比特并且实现逻辑运算的电路通常由可以承载表示0和1比特的两个不同电压的导线与执行布尔逻辑运算的基于晶体管的逻辑门组成。
图1A中所示的是被配置为比特102并且将单一逻辑运算104应用于比特102的传统计算机的简单示例。在时间t0，比特102处于第一状态，在时间t1，对比特102应用逻辑运算104，并且在时间t2，比特102处于由时间t0的状态和逻辑运算确定的第二状态。因此，例如，比特102通常可以存储为应用于逻辑运算104(包括一个或多个晶体管)的输入的电压(例如，对于“1”是1Vdc，或者对于“0”是0Vdc)。然后，根据所执行的逻辑运算，逻辑门的输出为1Vdc或0Vdc。
显而易见，具有单一比特和单一逻辑门的传统计算机的使用受限，这就是为什么即使计算能力不大的当代传统计算机也包含数十亿比特和晶体管的原因。即，能够解决不断增加的复杂问题的传统计算机不可避免地需要不断增加的大量比特和晶体管和/或不断增加的大量时间来执行算法。然而，存在一些需要非常大量的晶体管和/或非常大量的时间来获得解决方案的问题。这些问题被称为棘手的问题。
量子计算机通过以量子比特(“量子位”)的形式来存储信息并且经由量子门处理这些量子位而进行操作。不同于在任意给定时间仅能处于一种状态(0或1)的比特，量子位可以同时处于两种状态的叠加。更精确地，量子比特是这样一个系统：其状态存活于二维希尔伯特空间并且因此被描述为线性组合α|0>+β|1>，其中，|0>和|1>是两个基态，并且α和β是复数，通常被称为概率振幅，其满足|α|2+|β|2＝1。使用该符号，当测量了量子位时，其将是具有概率|α|2的0和具有概率|β|2的1。|0>和|1>还能够分别由二维基向量
Figure BDA0003178186620000021
和
Figure BDA0003178186620000022
表示，并然后量子位状态由
Figure BDA0003178186620000023
表示。由量子门执行的运算通过希尔伯特空间的线性代数定义并且电路行为通过量子物理学控制。量子位的数学行为以及关于其运算的这种极其丰富性，使得量子计算机能够比传统计算机更快地解决一些问题(事实上，对于传统计算机而言难以解决的一些问题对于量子计算机可能变得微不足道)。
图1B中所示的是被配置为存储量子位122并且将单一量子门运算124应用于量子位122的量子计算机的简单示例。在时间t0，量子位122由α1|0>+β1|1>描述，在时间t1，对量子位122应用逻辑运算104，并且在时间t2，量子位122由α2|0>+β2|1>描述。
不同于传统的比特，量子位不能存储为导线上的单一电压值。而是，量子位是使用二级量子力学系统物理地实现的。近年来已经提出并且开发了量子位的许多物理实现方式，其中一些实现方式比另一些更有希望。一些领先的量子位实现方式的示例包括超导电路、自旋量子位、以及陷俘离子。
量子控制器的工作是生成一系列精确的外部信号，该外部信号通常是电磁波的脉冲和基带电压的脉冲，以执行所需的逻辑运算(并且由此执行所需的量子算法)。在下面对量子控制器的示例性实现方式进行了进一步详细地描述。
图2示出了示例性的量子计算系统。该系统包括量子编程子系统202、量子控制器210、以及量子处理器218。
量子编程子系统202包括可操作以生成量子算法描述206的电路，量子控制器210能够执行该量子算法描述以在量子处理器218上执行量子算法(即，生成必要的出站量子脉冲213)，其中在该算法的运行时期间人类很少干预或无人为干预。在示例性的实现方式中，量子编程系统202是其上安装有量子控制器软件开发套件(SDK)的个人计算机，该SDK使用户能够使用编程语言生成量子算法描述206。在示例性的实现方式中，编程语言可以是低级语言，该低级语言几乎不从由量子控制器210的指定硬件所使用的指令集抽象化或毫无抽象化。在不需要编译器或解释器的情况下，这样的指令可以被转换成量子控制器210的机器码。在示例性的实现方式中，该编程语言可以是高级语言，高级语言从量子控制器210的特定硬件更加地抽象化。这样的指令可以在它们能够于量子控制器210上运行之前被编译成机器码。在示例性的实现方式中，描述206可以是量子算法的机器码描述。在示例性的实现方式中，描述206可以是量子控制器210自身可以编译成机器码的高级描述。在示例性的实现方式中，描述206可以是量子控制器210在运行时期间可以解释成机器码的高级描述。在示例性的实现方式中，操作系统或其他软件层可以在量子控制器210上运行并且量子算法描述206可以是利用量子控制器210上运行的软件的应用编程接口(API)的软件指令。
量子编程子系统202经由互连204耦接至量子控制器210，例如，互连204可以利用通用串行总线(USB)、外围部件互连(PCIe)总线、有线或无线以太网、或任意其他合适的通信协议。
量子控制器210包括可操作以加载量子算法描述206并且然后根据量子算法描述206执行量子算法的电路。在示例性的实现方式中，量子算法描述206是被加载到量子控制器210中的机器码(即，表示量子控制器的硬件能够直接解释并运行的指令的一系列二进制向量)。然后，量子控制器210对机器码的执行使得量子控制器210生成与要在量子处理器218上执行的所需操作对应的必要出站脉冲213(例如，发送至用于操纵量子位的状态的量子位或发送至用于读取量子位的状态的读出谐振器等)。根据待执行的量子算法，用于执行算法的出站脉冲213可以在设计时间预先确定和/或可能需要在运行时期间确定。脉冲的运行时确定可以包括在算法的运行时期间在量子控制器210和/或量子编程子系统202中执行传统计算和处理(例如，从量子处理器218接收的入站脉冲215的运行时分析)。
在由量子控制器210执行量子算法时和/或在量子算法的运行时期间，量子控制器210可以将数据/结果298输出至量子编程子系统202。在示例性的实现方式中，可以使用这些结果生成新的量子算法描述206，以供量子算法的后续运行和/或在运行时期间更新量子算法描述。
量子控制器210经由互连212而耦接至量子处理器218，例如，互连212可以包括一个或多个导体和/或光纤。
量子处理器218包括K(整数)个量子元件122，量子元件包括量子位(其可以是诸如超导、自旋量子位、离子陷俘等任意类型)，并且在适用的情况下，量子元件包括用于处理量子信息、存储量子信息(例如，存储谐振器)、和/或耦接互连212与量子元件122(例如，读出谐振器)之间的出站量子脉冲213和215的任意其他元件。在量子处理器包括读出谐振器(或其他读出电路)的示例性实现方式中，K可以等于量子位的总数加上读出电路的数量。即，如果量子处理器218的Q(整数)个量子位中的每个量子位与专用读出电路相关联，则K可以等于2Q。为易于描述，本公开的剩余部分将假定该实现方式，但在全部实现方式中不需要是这种情况。例如，量子处理器218的其他元件可以包括磁通线(用于承载电流的电子线路)、栅电极(电压门控的电极)、电流/电压线、放大器、驻留在量子处理器218的芯片上的传统逻辑电路等。
图3A示出了根据本公开的各种示例性实现方式的示例性量子控制器架构。量子控制器210包括L(整数≥1)个脉冲发生器电路3020-302L-1和共享电路310。
在所示的示例性实现方式中，每302l(l是0与L-1之间的整数)包括用于通过信号路径304l、306l、以及308l交换信息的电路，其中，信号路径308l承载由脉冲发生器电路302l生成的出站脉冲(例如，图2中的213)(其可以是被发送至量子处理器128用于操纵一个或多个量子位的状态的控制脉冲和/或用于读出一个或多个量子位的状态的读出脉冲)，信号路径306l承载待由脉冲发生器电路302l处理的入站量子元件读出脉冲(例如，图2中的215)，并且信号路径304l承载控制信息。每个信号路径可以包括一个或多个导体、光学信道、和/或无线信道。
每个脉冲发生器电路302l包括可操作以根据量子处理器上218要执行的量子控制操作而在信号路径308l上生成出站脉冲的电路。这涉及非常精确地控制诸如出站脉冲的相位、频率、振幅、以及定时等特性。在任意特定时间所生成的出站脉冲的特性可以至少部分地基于在之前时间从量子处理器218(经由共享电路310和信号路径306l)所接收的入站脉冲来确定。在示例性的实现方式中，关闭反馈回路所需的时间(即，从在一个或多个路径3151-315L上(例如，在路径的模数转换器处)接收第一脉冲至在一个或多个路径3130-313L-1上(例如，在路径的数模转换器的输出处)发送第二脉冲的时间，其中，第二脉冲基于第一脉冲)显著少于量子处理器218的量子位的相干时间。例如，关闭反馈回路的时间可以在100纳秒的量级。应注意，实际上，图3A中的每个信号路径可以是用于支持生成相位正交(“I”和“Q”)脉冲对的一对信号路径。
在所示的示例性实现方式中，共享电路310包括用于通过信号路径3040-304L-1、3060-306L-1、以及3080-308L-1与脉冲发生器电路3020-302L-1交换信息的电路，其中，每个信号路径308l承载由脉冲发生器电路302l生成的出站脉冲，每个信号路径306l承载由脉冲发生器电路302l处理的入站脉冲，并且每个信号路径304l承载控制信息，控制信息诸如是标志/状态信号、从存储器读取的数据、待存储在存储器中的数据、流传输至量子编程子系统202/从量子编程子系统202流传输的数据、以及待在两个或多个脉冲发生器3020-302L之间交换的数据等。同样，在所示的示例中，共享电路310包括用于通过信号路径3150-315M-1和3131-313K-1与量子处理器218交换信息的电路，其中，每个信号路径315m(m是0与M-1之间的整数)承载来自量子处理器218的入站脉冲，并且每个信号路径313k(k是0与K-1之间的整数)承载到量子处理器218的出站脉冲。此外，在所示的示例中，共享电路310包括用于通过信号路径311与量子编程子系统交换信息的电路。共享电路310可以：与量子控制器集成(例如，在同一场可编程门阵列或专用集成电路或印刷电路板上)、位于量子控制器的外部(例如，位于经由一个或多个线缆、背板连接至量子控制器的独立FPGA、ASIC、或PCB上、连接至量子控制器218的其他设备中等)、或与量子控制器部分集成并且部分位于量子控制器的外部。
在各种实现方式中，M可以小于、等于、或大于L，K可以小于、等于、或大于L，并且M可以小于、等于、或大于K。例如，一些量子算法的本质是使得并不需要同时驱动全部K个量子元件。对于这样的算法，L可以小于K并且L个脉冲发生器302l中的一个或多个脉冲发生器可以在K个量子元件电路的多个量子元件电路之间共享。即，任意脉冲发生器302l可以在不同的时间针对不同的量子元件生成脉冲。脉冲发生器302l在不同的时间针对不同的量子元件生成脉冲的这种能力能够减少支持给定数量的量子元件所需的脉冲发生器3020-302L-1的所需数量(即，减少L)(由此在缩放到大量量子位时节省大量的资源、成本、尺寸、开销等)。
脉冲发生器302l在不同的时间针对不同的量子元件生成脉冲的能力还能够实现延迟减少。仅作为一个示例，假设量子算法需要在时间T1将脉冲发送至量子元件1220，但是，直至在时间T1-DT(即，输出脉冲之前的DT时间间隔)处理入站读出脉冲之后，才能确定脉冲是第一类型还是第二类型(例如，X脉冲或哈达玛脉冲)。如果存在脉冲发生器3020-302L-1到量子处理器218的量子元件的固定分配(即，如果3020仅将脉冲发送至量子元件1220，并且3021仅将脉冲发送至量子元件1221，以此类推)，则直至脉冲发生器3020确定脉冲是什么类型，脉冲发生器3020才能够开始生成脉冲。另一方面，在所描述的示例性实现方式中，脉冲发生器3020能够开始生成第一类型的脉冲并且脉冲发生器3021能够开始生成第二类型的脉冲，并且然后，一旦确定了必要的类型，就可以释放两个脉冲中的任一脉冲。由此，如果用来生成脉冲的时间是Tlat，则在该示例中，示例性的量子控制器210可以使输出脉冲的延迟减少Tlat。
由此，共享电路310可操作以经由信号路径3080-308L-1和/或3150-315M-1中的任意一个或多个信号路径接收脉冲、根据执行量子算法所需来处理所接收的脉冲、并然后经由信号路径3060-306L-1和/或3130-313K-1中的一个或多个信号路径输出所得到的经处理脉冲。脉冲的处理可以发生在数字域和/或模拟域中。例如，处理可以包括：频率变换/调制、相位变换/调制、频分和/或时分复用、时分和/或频分解复用、放大、衰减、频域和/或时域中的滤波、时域到频域或频率到时域转换、上采样、下采样、和/或任意其他的信号处理操作。在任意给定的时间，关于从哪个信号路径接收一个或多个脉冲的决策、和关于将脉冲输出至哪个信号路径的决策可以是：在量子算法描述中(至少部分)预先确定的、和/或基于在运行时期间所执行的传统程序/计算在量子算法的运行时期间(至少部分)动态确定的，这可以涉及入站脉冲的处理。作为预定脉冲生成和路由的示例，量子算法描述可以仅指定在预定时间将具有预定特性的特定脉冲发送至信号路径3131。作为动态脉冲确定和路由的示例，量子算法描述可以指定应对时间T-DT的读出脉冲进行分析并且该脉冲的特性(例如，相位、频率、和/或振幅)用于确定在时间T脉冲发生器302l应将脉冲输出至第一量子元件还是第二量子元件。在量子控制器210的各种实现方式中，代替和/或除上述所述这些功能之外，共享电路310可以执行各种其他功能。通常，共享电路310可以执行需要在各个脉冲发生器电路3020-302L-1的外部执行的功能。例如，可能希望在共享电路310中实现一功能，多个脉冲发生器电路3020-302L-1需要该同一功能，并且由此可以在这些脉冲发生器电路之间共享、而非在各个脉冲发生器电路内冗余地实现该功能。作为另一示例，可能希望共享电路310中实现一功能，该功能并非全部脉冲发生器电路3020-302L-1同时和/或在同一频率需要，并且由此可以通过时分和/或频分复用在L个脉冲发生器电路3020-302L-1之间共享少于L个用于实现该功能的电路。作为另一示例，可能希望在共享电路310中实现一功能，该功能涉及基于L个脉冲发生器电路3020-302L-1中的多个脉冲发生器电路或其他电路的输入、输出、和/或状态做出决策。在共享电路310中利用集中式协调器/决策器可以具有下列益处：(1)减少脉冲发生器电路3020-302L-1的引出线和复杂性；和/或(2)减少做出决策的延迟。然而，在一些实现方式中，影响多个脉冲发生器电路3020-302L-1的决策可以由脉冲发生器电路3020-302L-1中的一个或多个脉冲发生器电路做出，其中，做出决策所需的信息能够通过可容忍数量的引脚/迹线在适当的时间帧内(例如，仍允许在量子位相干时间内闭合反馈回路)、在脉冲发生器电路之间传送。
图3B示出了图2中的量子控制器的示例性实现方式。所示的示例性量子控制器包括脉冲发生器3021-302L-1、接收模拟前端350、输入管理器352、数字管理器354、脉冲操作管理器356、脉冲操作358、输出管理器360、发射模拟前端362、数据交换364、同步管理器366、以及输入/输出管理器368。图3B中所描述的除脉冲发生器电路3020-302L-1之外的电路与图3A中的共享电路310的示例性实现方式对应。
接收模拟前端350包括可操作以同时处理经由信号路径3150-315M-1接收的多至M(整数≥1)个模拟入站信号(RP'0-RP'M-1)、以生成待经由一个或多个信号路径输出至输入管理器352的多至M个并发入站信号(RP0-RPM-1)的电路。尽管示出了M个信号RP和M个信号RP’，然而，不必是这种情况。例如，这样的处理可以包括模数转换、滤波、上转换、下转换、放大、衰减、时分复用/解复用、频分复用/解复用等。在各种实现方式中，M可以小于、等于、或大于L，并且M可以小于、等于、或大于K。
输入管理器352包括可操作以将任意一个或多个信号(RP0-RPM-1)路由至任意一个或多个脉冲发生器3020-302L-1(作为信号AI0-AIL-1)和/或其他电路(例如，作为到I/O管理器368的信号io_mgr)的电路。在示例性的实现方式中，输入管理器352包括用于动态地重新配置将哪个信号RP0-RPM-1路由至哪个脉冲发生器3020-302L-1的一个或多个开关网络、多路复用器等。这使能实现多个信号RP0-RPM-1到单一信号AIl上的时分复用和/或信号RPm的分量(例如，时间片)到多个信号AI0-AIL-1上的时分解复用。在示例性的实现方式中，输入管理器352包括用于将多个信号RP0-RPM-1频分复用到单一信号AIl上和/或将信号RPm的分量(例如，频带)频分解复用到多个信号AI0-AIL-1上的一个或多个混频器和/或滤波器。由输入管理器352执行的信号路由和复用/解复用功能使得：特定脉冲发生器302l能够在不同时间处理来自不同量子元件的不同入站脉冲；特定脉冲发生器302l能够在同一时间处理来自不同的量子元件的不同入站脉冲；并且多个脉冲发生器3020-302L-1能够在同一时间处理相同的入站脉冲。在所示的示例性实现方式中，信号RP0-RPM-1在脉冲发生器3020-302L-1的输入之间的路由由来自脉冲发生器3020-302L-1的数字控制信号in_slct0-in_slctL-1控制。在另一实现方式中，输入管理器可以操作以自动确定适当的路由(例如，量子算法描述包括待被加载到输入管理器352的存储器中并由输入管理器352执行的指令)。在示例性的实现方式中，输入管理器352可操作以将输入信号RP0-RPM-1路由至I/O管理器368(作为信号io_mgr)，以将该信号发送至量子编程子系统202。例如，该路由可以通过来自数字管理器352的信号控制。在示例性的实现方式中，对于每个输入信号RPm，存在从数字管理器354至输入管理器352的数字信号streamm，该数字信号控制RPm是否将从输入管理器352发送至I/O管理器368并且从那里发送至量子编程子系统202。
上面参考图3A对各个脉冲发生器3020-302L-1进行了描述。在所示的示例性实现方式中，每个脉冲发生器302l可操作以生成原始出站脉冲CP'l(“原始”仅用于表示脉冲操作电路358尚未对该脉冲进行处理)和用于在量子处理器218上执行量子算法的数字控制信号in_slctl、D_portl、Dl、out_slctl、ops_ctrll、ops_slctl、IFl、Fl、以及dmod_scltl、以及用于将由脉冲发生器302l生成的中间和/或最终结果承载至量子编程子系统202的resultsl。脉冲发生器3020-302L-1中的一个或多个脉冲发生器可以接收和/或生成额外信号，这些额外信号为了清楚起见而未在图3A中示出。原始出站脉冲CP'0-CP'L-1经由信号路径3080-308L-1传送，并且数字控制信号经由信号路径3040-304L-1传送。每个脉冲发生器302l可操作以接收入站脉冲信号AIl和信号f_dmodl。脉冲发生器302l可以对入站信号AIl进行处理，以确定特定量子处理器218中量子元件的状态并且使用该状态信息做出决策，该决策诸如是，例如，下一步生成哪个原始出站脉冲CP'l，何时生成该原始出站脉冲、并且生成哪个控制信号来适当地影响该原始出站脉冲的特性。脉冲发生器302l可以使用信号f_dmodl确定如何对入站脉冲信号AIl进行处理。作为示例，当脉冲发生器3021需要对来自量子元件1223的入站信号AI1进行处理时，其能够发送dmod_sclt1信号，该信号引导脉冲操作管理器356在f_dmod1上发送用于对来自量子元件1223的入站信号AI1进行解调的设置(例如，脉冲操作管理器356可以发送值cos(ω3*time_stamp+φ3)，其中，ω3是量子元件1223的频率，time_stamp是自参考点起(例如，自开始运行量子算法的时间起)所流逝的时间量，并且φ3是量子元件1223的总帧旋转的相位，即，自参考点起的全部帧旋转的累积相位)。
脉冲操作电路358可操作以对原始出站脉冲CP'0-CP'L-1进行处理，以生成对应的输出出站脉冲CP0-CPL-1。例如，这可以包括：操纵原始脉冲CP'l的振幅、相位、和/或频率。脉冲操作电路358从脉冲发生器3020-302L-1接收原始出站脉冲CP'0-CP'L-1、控制来自脉冲操作管理器356的信号ops_cnfg0-ops_cnfgL-1、以及来自脉冲发生器3020-302L-1的ops_ctrl0-ops_ctrlL-1。
控制信号ops_cnfgl至少部分地配置脉冲操作电路358使得：对于经过脉冲操作电路358的每个原始出站脉冲CP'l，已对其执行为该特定脉冲定制的一个或多个操作。为了示出，将时间T1来自脉冲发生器3023的原始出站脉冲表示为CP'3,T1，然后，在时间T1(或有时在T1之前的时间以允许延迟、电路设置等)，数字控制信号ops_cnfg3(出于该示例之目的，表示为ops_cnfg3,T1)提供关于要对脉冲CP'3,T1执行什么特定操作的信息(例如，通过如下所述的一个或多个矩阵形式)。类似地，ops_cnfg4,T1提供关于要对脉冲CP'4,T1执行什么特定操作的信息，并且ops_cnfg3,T2提供关于要对脉冲CP'4,T1执行什么特定操作的信息。
控制信号ops_ctrll为脉冲发生器302l提供了如何在脉冲操作电路358中对任意特定的脉冲进行处理的另一种方式。例如，这使脉冲发生器302l能够向脉冲操作电路358提供不需要经过脉冲操作管理器356的信息。例如，脉冲发生器302l可以发送由脉冲发生器302l实时计算、待由脉冲操作电路358使用的矩阵值，以修改脉冲CP'l。这些矩阵值从脉冲发生器302l直接到达脉冲操作电路358，并且不需要先被发送至脉冲操作管理器。另一示例可能是，脉冲发生器302l将信息提供至脉冲操作电路358以影响操作本身(例如，信号ops_ctrll能够从对脉冲执行的若干不同数学运算中选择)。
脉冲操作管理器356包括一电路，该电路可操作以配置脉冲操作电路358，使得应用于每个原始出站脉冲CP'l的脉冲操作针对该特定的原始出站脉冲而定制。为了示出，将在第一时间间隔T1期间要输出的第一原始出站脉冲表示为CP'l,T1，并且将在第二时间间隔期间要输出的第二原始出站脉冲表示为CP'l,T2，则脉冲操作电路358可操作以对CP'l,T1执行第一一个或多个操作并且对CP'1,T2执行第二一个或多个操作。第一一个或多个操作可以基于脉冲CP1,T1将被发送至哪个量子元件而至少部分地确定，并且第二一个或多个操作可以基于脉冲CP1,T2将被发送至哪个量子元件而至少部分地确定。第一一个或多个操作和第二一个或多个操作的确定可以在运行时期间动态地确定。
发射模拟前端362包括可操作以对多至K个数字信号DOk同时进行处理、以生成待输出至量子处理器218的多至K个的并发模拟信号AOk的电路。例如，该处理可以包括：数模转换、滤波、上转换、下转换、放大、衰减、时分复用/解复用、频分复用/解复用等。在示例性的实现方式中，一个或多个信号路径3130-313K-1中的每个信号路径(图3A)表示Tx模拟前端电路362的相应部分以及Tx模拟前端电路362与量子处理器218之间的互连212的相应部分(图2)。在此处所述的示例性实现方式中，尽管多个DO信号与多个AO信号之间存在一对一的对应性，然而，并不需要是这种情况。在另一示例性的实现方式中，模拟前端362可操作以将更多(或更少)的信号DO映射至更少(或更多)的信号AO。
输出管理器360包括可操作以将任意一个或多个信号CP0-CPL-1路由至任意一个或多个信号路径3130-313K-1的电路。仅作为一个可能的示例，信号路径3130可以包括通过输出AO0的模拟前端362(例如，第一混频器和DAC)的第一路径以及承载信号AO0的互连212的迹线/导线；信号路径3131可以包括通过输出AO1的模拟前端362(例如，第二混频器和DAC)的第二路径以及承载信号AO1的互连212的迹线/导线，等等。在另一示例性的实现方式中，输出管理器360包括用于动态地重新配置将哪一个或多个信号CP0-CPL-1路由至哪个信号路径3130-313K-1的一个或多个开关网络、多路复用器等。这使能够实现多个信号CP0-CPL-1到单一信号路径313k的时分复用和/或信号CPm的分量(例如，时间片)到多个信号路径3130-313K-1的时分解复用。在示例性的实现方式中，输出管理器360包括用于将多个信号CP0-CPM-1频分复用到单一信号路径313k上和/或将信号CPm的分量(例如，频带)频分解复用到多个信号路径3130-313K-1上的一个或多个混频器和/或滤波器。由输出管理器360执行的信号路由和复用/解复用功能使得：能够在不同的时间将出站脉冲从特定脉冲发生器302l路由至信号路径3130-313K-1中的不同信号路径；能够同时将出站脉冲从特定脉冲发生器302l路由至多个信号路径3130-313K-1；并且多个脉冲发生器3020-302L-1能够同时针对同一信号路径313k而生成脉冲。在所示的示例性实现方式中，信号CP0-CPL-1在信号路径3130-313K-1之间的路由通过来自脉冲发生器3020-302L-1的数字控制信号out_slct0-out_slctL-1控制。在另一实现方式中，输出管理器360可以操作以自动确定适当的路由(例如，量子算法描述包括要被加载到输出管理器362的存储器中并由输出管理器362执行的指令)。
数字管理器354包括可操作以处理和/或将数字控制信号(DigCtrl0-DigCtrlJ-1)路由至量子控制器210的各个电路和/或与量子控制器210耦接的外部电路的电路。在所示的示例性实现方式中，数字管理器从每个脉冲发生器302l(例如，经由信号路径3040-304N-1中的一个或多个)接收要由数字管理器354处理并路由的数字信号Dl和指示应将信号Dl路由至数字管理器354的哪个输出端口的控制信号D_portl。例如，可以将数字控制信号路由至图3B中所示的任意一个或多个电路、使输出AO0-AOK-1与量子处理器218连接并断开连接的开关/栅极、与量子控制器210耦接的诸如微波混频器和放大器的外部电路、和/或能够从来自脉冲发生器电路3020-302L-1的实时信息获益的任意其他电路。数字信号的每个这样的目的地可能需要对数字信号执行不同的操作(诸如利用给定数字模式的延迟、加宽、或数字卷积等)。这些操作可以由数字管理器354执行并且可以通过来自脉冲发生器3020-302L-1的控制信号指定。这允许每个脉冲发生器302l生成到不同目的地的数字信号并且允许脉冲发生器3020-302L-1中的不同的脉冲发生器在节省资源的同时生成到同一目的地的数字信号。
同步管理器366包括可操作以管理图3B中所示的各种电路的同步的电路。该同步的优点在于诸如量子控制器210的模块化和动态系统，其中，脉冲发生器3020-302L-1中的不同脉冲发生器在不同时间生成、接收、并且处理去往不同量子元件的脉冲和来自量子元件的脉冲。例如，在执行量子算法的同时，第一脉冲发生器电路3021与第二脉冲发生器电路3022有时可能需要精确地同时发射脉冲并且在其他时间彼此独立地发射脉冲。在所示的示例性实现方式中，同步管理器366减少了执行这样的同步时所涉及的开销。
数据交换电路364可操作以管理图3B中所示的各个电路之间的数据交换。例如，在执行量子算法时，第一脉冲发生器电路3021与第二脉冲发生器电路3022有时可能需要交换信息。仅作为一个示例，脉冲发生器3021可能需要与脉冲发生器3022共享它刚刚处理的入站信号AI1的特性，以使得脉冲发生器3022能够基于AI1的特性生成原始出站脉冲CP'2。数据交换电路364能够实现这种信息交换。在示例性的实现方式中，数据交换电路364可以包括一个或多个寄存器，脉冲发生器3020-302L-1能够从该寄存器读取并且能够写入该寄存器。
I/O管理器368可操作以在量子控制器210与量子编程子系统202之间路由信息。
图4示出了图3B中的原始脉冲发生器的示例性实现方式。所示的示例性脉冲发生器302l包括指令存储器402、脉冲模板存储器404、数字模式存储器406、控制电路408、以及计算和/或信号处理电路(CSP)410。
存储器402、404、406可以包括一个或多个任意类型的合适存储元件(例如，DRAM、SRAM、闪存等)。存储在存储器402中的指令是将由脉冲发生器302l执行以执行其在量子算法中的作用的指令。因为不同的脉冲发生器3020-302L-1在任意特定的量子算法中扮演不同的角色(例如，在不同的时间生成不同的脉冲)，所以每个脉冲发生器302l的指令存储器402可以特定于该脉冲发生器。例如，来自量子编程子系统202的量子算法描述206可以包括将被加载到(经由I/O管理器368)脉冲发生器3020中的第一指令集、被加载到脉冲发生器3021中的第二指令集等。存储在存储器404中的每个脉冲模板包括表示要被发送至脉冲操作电路358的脉冲的任意随机形状(例如，高斯、正弦、脉冲等)的一个或多个样品的序列。存储在存储器406中的每个数字模式包括一个或多个二进制值的序列，其可以表示要被发送至数字管理器354以用于生成数字控制信号DigCtrl0-DigCtrlJ-1的数字脉冲。
控制电路408可操作以执行存储在存储器402中的指令来处理入站信号AIl、生成原始出站脉冲CP'l、并且生成数字控制信号in_slctl、out_slctl、D_portl、Dl、IFl、Fl、ops_slctl、ops_ctrll、resultsl、以及dmod_slctl。在所示的示例性实现方式中，由CSP电路410(至少部分地)基于信号f_dmodl执行入站信号AIl的处理。
计算和/或信号处理电路(CSP)410可操作以执行计算和/或信号处理功能，该功能可以包括(例如，入站信号AIl的)例如基于布尔代数的逻辑和算术函数以及解调。
在示例性实现方式的操作中，生成原始出站脉冲CP'l包括控制电路408：(1)确定要从存储器404检索的脉冲模板(例如，基于由CSP 410执行的计算和/或信号处理的结果)；(2)检索该脉冲模板；(3)对脉冲模板执行一些初步处理；(4)确定要被发送至脉冲操作管理器356的值F、IF、ops_slctl、以及dmod_slctl(如在量子算法描述中预先确定的和/或基于由CSP 410执行的计算和/或信号处理的结果动态确定的)；(5)确定要被发送至脉冲操作电路358的ops_ctrll的值；(6)确定要被发送至输入管理器352的in_slctl的值；(7)确定要从存储器406检索的数字模式(如在量子算法描述中预先确定的和/或基于由CSP 410执行的计算和/或信号处理的结果动态确定的)；(8)将数字模式作为Dl与控制信号D_portl一起输出至数字管理器(如在量子算法描述中预先确定的和/或基于由CSP 410执行的计算和/或信号处理的结果动态确定的)；(9)将原始出站脉冲CP'l输出至脉冲操作电路358；(10)将resultsl输出至I/O管理器。
图5示出了图3B中的脉冲操作管理器和脉冲操作电路的示例性实现方式。脉冲操作电路358包括多个脉冲修改电路5080-508L-1。脉冲操作管理器356包括控制电路502、路由电路506、以及多个修改设置电路5040-504K-1。
尽管示例性的实现方式在脉冲修改电路5080-508L-1与脉冲电路3020-302L-1之间具有一对一的对应性(即，每个中的L)，然而，并不需要是这种情况。在其他实现方式中，可能存在比脉冲发生器电路302更少的脉冲修改电路508。同样，其他实现方式可以包括比脉冲发生器电路302更多的脉冲修改电路508。
每个脉冲修改电路508l可操作以根据ops_cnfgl和ops_ctrll对原始出站脉冲CP'l进行处理，以输出出站脉冲CPl。该处理可以包括：调整原始出站脉冲CPl的相位、频率、和/或振幅。如下所述，在示例性的实现方式中，ops_cnfgl呈一个或多个复数矩阵中的元素的形式并且处理包括使原始出站脉冲CPl的矩阵表示与ops_cnfgl的矩阵相乘。
作为示例，在一些示例中，脉冲发生器3020-302L-1中的两个脉冲发生器可以生成两个原始出站脉冲，它们是相位正交脉冲对。例如，假设CP'1和CP'2是要在路径3133上输出的相位正交脉冲对。在该示例中，脉冲操作电路358可以通过使CP'1和CP'2的向量表示乘以一个或多个2乘2矩阵而对CP1和CP2进行处理，以：(1)如由
Figure BDA0003178186620000151
给出的，执行单边带调制，其中，ω是单边带调制的频率并且time_stamp是自参考时间起(例如，特定控制协议开始时)所流逝的时间；(2)如由
Figure BDA0003178186620000152
给出的，保持跟踪参考帧的旋转，其中，φ是自参考时间起所累积的参考帧的总相位；和/或(3)执行IQ混频器校正
Figure BDA0003178186620000161
其中，C00，C01，C10和C11是针对IQ混频器缺陷进行校正的矩阵中的元素。在示例性的实现方式中，每个修改设置电路504k包含寄存器，该寄存器包括三个矩阵的矩阵元素：
Figure BDA0003178186620000162
IQ混频器校正矩阵；
Figure BDA0003178186620000163
单边带频率调制矩阵；以及
Figure BDA0003178186620000164
帧旋转矩阵，其围绕与IQ平面垂直的轴线(即，如果I和Q是x轴和y轴，则为z轴)旋转IQ轴。在示例性的实现方式中，每个修改参数电路504k还包含寄存器，该寄存器包括矩阵乘积CkSkFk和SkFk中的元素。
控制电路502可操作以与脉冲发生器电路3020-302L-1交换信息，以通过基于信号ops_slct0-ops_slctL-1和dmod_slct0-dmod_slctL-1控制路由电路506并且通过基于IF0-IFL-1和F0-FL-1更新脉冲修改设置5040-504K-1而生成ops_confg0-ops_confgL-1和f_demod0-f_demodL-1的值，以使得针对待由脉冲操作电路358处理的每个原始出站脉冲(例如，脉冲的目的地是哪个量子元件222、脉冲的目的地是哪个信号路径313等)，对输出至脉冲操作电路358的脉冲修改设置进行特定地定制。
每个修改设置电路504k包括可操作以存储修改设置以用于后期检索并且通信至脉冲操作电路358的电路。存储在每个修改设置电路504k中的修改设置可以是一个或多个二维复值矩阵的形式。每个信号路径3130-313K-1可以具有特定的特性(例如，沿着路径的互连、混频器、开关、衰减器、放大器、和/或电路的非理想化)，以由脉冲修改操作来考虑。类似地，每个量子元件1220-122k可以具有特定的特性(例如，共振频率、参考帧等)。在示例性的实现方式中，存储在电路504中的脉冲修改设置的数量K与量子元件1220-122K-1和信号路径3130-313K-1的数量对应，以使得每个修改设置电路5040-504K-1存储量子元件1220-122K-1和/或信号路径3130-313K-1中的相应一个的修改设置。在其他实现方式中，可能存在比信号路径313更多或更少的脉冲修改电路504并且比量子元件122更多或更少的脉冲修改电路504，以及比量子元件122更多或更少的信号路径313。
路由电路506可操作以将来自修改设置电路5040-504L-1的修改设置路由至脉冲操作电路358(作为ops_confg0-ops_confgL-1)并且路由至脉冲发生器3020-302L-1(作为f_dmod0-f_dmodL-1)。在所示的示例性实现方式中，通过来自控制电路502的信号“路由”控制哪个修改设置电路5040-504K-1将其内容发送至哪个脉冲修改电路5080-508L-1和哪个脉冲发生器3020-302L-1。
信号ops_slctl向脉冲操作管理器356通知将哪个修改参数504k将被发送至脉冲修改电路508l。脉冲发生器302l可以基于脉冲将被发射至的特定的量子元件122k和/或信号路径313k(例如，量子元件的共振频率、参考帧、和/或混频器校正)来确定ops_slctl。特定脉冲发生器302l在特定时间将出站脉冲发送至哪个量子元件和/或信号路径的确定可以在量子算法描述中预先确定或可以基于由脉冲发生器302l和/或脉冲发生器3020-302L-1中的其他脉冲发生器在运行时期间所执行的计算来确定。然后，控制电路502可以使用该信息配置路由块506，以使得将校正修改设置路由至脉冲修改电路5080-508L-1中的一个校正电路。
在示例性的实现方式中，每个ops_cnfgk信号可以包括两个分量ops_cnfgk，0和ops_cnfgk，1，并且脉冲修改电路5081和5082可以执行下列操作：CP1＝ops_cnfg1，0*CP′1+ops_cng2，1*CP′2和CP2＝ops_cnfg1，1*CP′1+ops_cnfg2，0*CP′2。为了生成CP1和CP2作为正交相位脉冲对，ops_slct1和ops_slct2可以指示脉冲操作管理器256对ops_cnfg1，0＝CSFk00、ops_cnfg1，1＝CSFk10、ops_cnfg2，0＝CSFk11、以及ops_cnfg2，1＝CSFk01进行设置，以使得
Figure BDA0003178186620000171
其中，CSFkij是CSFk的第ij个矩阵元素。为了生成CP1作为单相脉冲，ops_slct1可以指示脉冲操作管理器356对ops_cnfgs1，0＝SFs00＝cos(ωk*time_stamp+φk)和ops_cnfg2，1＝0进行设置，以使得CP1＝cos(ωk*time_stamp+φk)CP′1。由此，该实现方式使每个脉冲发生器3021能够生成扮演正交相位脉冲对的一部分或独立单相脉冲的脉冲并且利用全部脉冲发生器之间所共享的CSF或SF矩阵中的任意一个矩阵对这些脉冲进行修改。
在示例性的实现方式中，数字信号IFl指示脉冲操作管理器356对由ops_slctl指示的修改设置电路504k的频率设置进行更新。在示例性的实现方式中，频率设置指矩阵Sk(如上所述)并且信号IFl承载指示矩阵Sk的元素中所使用的新ωk的新值。例如，在校准例程过程中(例如，作为量子算法的初始部分而执行)可以确定新的值，其中，一个或多个脉冲发生器3020-302L-1发送一系列的出站脉冲CP，每个出站脉冲处于不同的载波频率，并且然后，测量对应的入站信号AI。
在示例性的实现方式中，信号Fl指示脉冲操作管理器356对由ops_slctl指示的修改设置电路504k的帧设置进行更新。在示例性的实现方式中，帧设置指矩阵Fk(如上所述)并且信号Fl承载乘以Fk而使Fk旋转的旋转矩阵Fl。这能够被写成
Figure BDA0003178186620000181
Figure BDA0003178186620000182
其中，φk是旋转之前的参考帧并且Δφ是参考帧旋转的量。脉冲发生器302l可以基于预定算法或基于由脉冲发生器302l和/或脉冲发生器3020-302L-1中的其他脉冲发生器在运行时期间所执行的计算而确定Δφ。
在示例性的实现方式中，信号dmod_scltl向脉冲操作管理器356通知从哪个修改设置电路504k检索将作为f_dmodl发送至脉冲发生器302l的值。脉冲发生器302l可以基于待处理的脉冲所到达的特定量子元件122k和/或信号路径315k而确定dmod_slctl。特定脉冲发生器302l将在特定时间对来自哪个量子元件和/或信号路径的入站脉冲进行处理的确定可以在量子算法描述中预先确定或者可以基于由脉冲发生器302l和/或脉冲发生器3020-302L-1中的其他脉冲发生器在运行时期间所执行的计算来确定。然后，控制电路502可以使用该信息配置路由块506，以使得将校正修改设置路由至脉冲发生器3020-302L-1中的一个校正脉冲发生器。例如，当脉冲生成电路302l需要对来自量子元件122k的脉冲信号All进行解调时，其将发送指示脉冲操作管理器356将元件SFk00＝cos(ωk*time_stamp+φk)从修改设置电路504k路由至脉冲发生器302l(作为f_dmodl)的dmod_scltl信号。
在所示的示例性实现方式中，数字信号C0-CK-1提供关于各个信号路径3130-313K-1所使用的信号路径指定修改设置的信息。例如，每个信号Ck可以包括乘以原始出站脉冲CP'l的矩阵表示、以使得针对由于出站脉冲沿着信号路径313k传播所产生的误差对所合成的输出出站脉冲进行预补偿的矩阵。预补偿的结果在于输出出站脉冲CPl在到达量子处理器218时具有正确的特性。例如，通过量子控制器210自身、通过编程子系统202、和/或通过外部校准设备可以计算并且经由I/O管理器368提供信号C0-CK-1。可以执行作为校准例程的一部分的信号校准，即，在量子算法之前执行和/或作为量子算法的一部分实时地确定/适配(例如，在量子算法过程中针对温度变化进行补偿)。
图6是示出根据本公开的示例性实现方式的量子控制器的示例性操作的流程图。
过程在框图602开始，其中，脉冲发生器3022决定生成原始出站脉冲CP'2,T1，以在时间T1通过信号路径3134进行输出。该决策基于被加载到存储器402中的指令并且可以考虑由脉冲发生器3022的CSP 410和/或脉冲发生器3020-302L-1中的另一脉冲发生器的CSP 410所执行的计算的结果(例如，基于通过CSP 410进行解调的入站量子元件读出信号AI2)。
在框图604，脉冲发生器3022经由信号ops_slct2向脉冲操作管理器356发出其希望利用存储在5044中的脉冲修改设置对原始出站脉冲CP'2,T1进行修改的信号。
在框图606，脉冲修改管理器356将设置从脉冲修改设置电路5044路由至脉冲修改电路5082。
在框图608，脉冲修改电路5082使用在框图606中所接收的设置对CP'2,T1进行处理。结果得到输出出站量子脉冲CP2,T1。
在框图610，如由脉冲发生器3022指示的，输出管理器360将CP2,T1(作为信号DO4)路由至信号路径3134。
在框图612，脉冲发生器3022决定生成原始出站脉冲CP'2,T2，以在时间T2通过信号路径3137进行输出。决策基于被加载到存储器402中的指令并且可以考虑由脉冲发生器3022的CSP 410和/或脉冲发生器3020-302L-1中的另一脉冲发生器的CSP 410所执行的计算的结果(例如，基于通过CSP 410进行解调的入站量子元件读出信号AI2)。
在框图614，脉冲发生器3022经由信号ops_slct2向脉冲操作管理器356发出其希望利用存储在5047中的脉冲修改设置对原始出站脉冲CP'2,T2进行修改的信号。
在框图616，脉冲修改管理器356将设置从脉冲修改设置电路5047路由至脉冲修改电路5082。
在框图618，脉冲修改电路5082使用在框图616中所接收的设置对CP'2,T2进行处理。结果得到输出出站量子脉冲CP2,T2。
在框图620，如由脉冲发生器3022指示的，输出管理器360将CP2,T2(作为信号DO7)路由至信号路径3137。
由此，在单一量子算法的运行时期间的不同的时间，单一脉冲发生器302针对两个不同的路径生成脉冲(在该示例中，其可以与量子处理器202的两个不同的量子元件122对应)，并且每个脉冲接收针对其接收路径和/或量子元件所定制的不同处理。
根据本公开的示例性实现方式，量子控制器(例如，210)包括原始脉冲生成电路(例如，一个或多个脉冲发生器302)、脉冲修改电路(例如，356和358)、以及输出管理电路(例如，360)。原始脉冲生成电路(例如，3021)可操作以生成原始脉冲(例如，CP1,T1)。输出管理电路可操作以基于一个或多个输出脉冲将被发送至量子处理器的多个元件(例如，量子处理器218的量子元件1220-122K-1)中的哪一个或多个元件而将一个或多个输出脉冲(例如，一个或多个CP0-CPL-1)路由至多个信号路径(例如，一个或多个3130-313K-1)中的已选择的一个或多个信号路径上。脉冲修改电路可操作以：选择用于处理原始脉冲的一个或多个脉冲修改设置(例如，存储在一个或多个5040-504L-1中)，其中，选择基于：多个信号路径中的哪些信号路径是已选择的一个或多个信号路径(例如，3134可能是已选择的信号路径)；和/或一个或多个输出脉冲将被发送至量子处理器的多个元件中的哪一个或多个元件。脉冲修改电路可操作以：使用所选择的一个或多个脉冲修改设置对原始脉冲进行处理，以生成一个或多个输出脉冲。一个或多个输出脉冲可以包括经由一个或多个脉冲修改设置中的第一脉冲修改设置而生成的第一输出脉冲和经由一个或多个脉冲修改设置中的第二脉冲修改设置而生成的第二输出脉冲。可以基于一个或多个信号路径中的第一信号路径(例如，基于旨在用于3133的脉冲而使用来自5043的设置生成的CP1,T1)而选择一个或多个脉冲修改设置中的第一脉冲修改设置，并且可以基于第二输出脉冲将被发射至一个或多个信号路径中的第二信号路径(例如，基于旨在用于3134的脉冲而使用来自的设置5044生成的CP1,T2)而选择一个或多个脉冲修改设置中的第二脉冲修改设置。可以基于量子处理器的多个元件中的第一元件(例如，基于旨在用于量子元件1223的脉冲而使用来自5043的设置生成的CP1,T1)的特性(例如，频率、相位等)选择一个或多个脉冲修改设置中的第一脉冲修改设置，并且可以基于量子处理器的多个元件中的第二元件(例如，基于旨在用于量子元件1224的脉冲而使用来自5044的设置生成的CP1,T2)的特性(例如，频率、相位等)而选择一个或多个脉冲修改设置中的第二脉冲修改设置。使用一个或多个脉冲修改设置对原始脉冲进行处理可能产生在与原始脉冲不同的载波频率上的输出脉冲。使用一个或多个脉冲修改设置对原始脉冲进行处理可能产生相对于原始脉冲的参考帧旋转的一个或多个输出脉冲的参考帧。使用一个或多个脉冲修改设置对原始脉冲进行处理可以调整原始脉冲的相位、频率、和/或振幅，以补偿由所选择的一个或多个信号路径引入的误差(例如，362)。量子控制器可以包括：输入管理电路(例如，352)，可操作以从多个量子元件接收量子元件读出脉冲(例如，RP0-RPM-1)，并且将各个量子元件读出脉冲(例如，作为一个或多个A0-AL-1)路由至原始脉冲生成电路的多个输入中的一个或多个输入，其中，一个或多个输入由量子控制器在执行量子计算算法的指令的过程中动态确定。量子修改电路可以操作以存储多个脉冲修改设置(例如，5040-504L-1)。脉冲修改电路可以动态地配置为使得在量子控制器执行量子计算算法的指令的过程中，选择应用于原始脉冲的多个脉冲修改设置中的哪个脉冲修改设置。多个脉冲修改设置中的每个脉冲修改设置可以被配置为结合多个信号路径中的相应信号路径使用(例如，可以针对信号路径3130定制5040中的设置并且可以针对信号路径3131定制5041中的设置)。
如本文使用的，术语“电路(circuits)”和“电路(circuitry)”指物理电子部件(即，硬件)及可以配置硬件、由硬件执行、或者另外与硬件相关联的任意软件和/或固件(“代码”)。如此处使用的，例如，特定处理器和存储器可以包括执行第一一行或多行代码时的第一“电路”并且可以包括执行第二一行或多行代码时的第二“电路”。如此处使用的，“和/或”指通过“和/或”连接的列表中的任意一项或多项。作为示例，“x和/或y”指三元素集合{(x),(y),(x,y)}中的任意元素。作为另一示例，“x、y、和/或z”指七元素集合{(x),(y),(z),(x,y),(x,z),(y,z),(x,y,z)}中的任意元素。如此处使用的，术语“示例性的”指用作非限制性示例、示例、或例图。如此处使用的，术语“例如(e.g.)”和“例如(for example)”阐述了一个或多个非限制性示例、示例、或例图的列表。如此处使用的，与功能的执行被禁用或未启用无关(例如，通过用户配置设置、工厂修整等)，无论何时电路包括执行功能的必要硬件和代码(如果需要任意零件)，电路“可操作”为执行功能。如此处使用的，术语“基于”指“至少部分基于”。例如，“x和y”指“x”至少部分基于“y”(并且例如，还可以基于z)。
在硬件、软件、或硬件与软件的组合中可以实现本方法和/或系统。可以在至少一个计算系统中以集中的方式、或者以不同的元件跨若干互连的计算系统分布的分布式方式实现本方法和/或系统。被适配于执行此处所述的方法的任意类型的计算系统或其他装置是合适的。任意传统的实现方式可以包括一个或多个专用集成电路(ASIC)、一个或多个场可编程门阵列(FPGA)、和/或一个或多个处理器(例如，x86、x64、ARM、PIC、和/或任意其他合适的处理器架构)及相关联的支持电路(例如，存储器、DRAM、FLASH、总线接口电路等)。每个离散的ASIC、FPGA、处理器、或其他电路可以被称为“芯片”，并且多个这种电路可以被称为“芯片集”。另一实现方式可以包括具有存储在其上的一行或多行代码的非易失性机器可读(例如，计算机可读)介质(例如，闪存驱动、光盘、磁性存储盘等)，当由机器执行时，致使机器执行如本公开中所描述的过程。另一实现方式可以包括具有存储在其上的一行或多行代码的非易失性机器可读(例如，计算机可读)介质(例如，闪存驱动、光盘、磁性存储盘等)，当由机器执行时，致使机器被配置为(例如，将软件和/或固件加载到其电路中)操作以本公开中所描述的系统。
尽管已经参考特定实现方式对本方法和/或系统进行了描述，然而，本领域技术人员应当理解的是，在不偏离本方法和/或系统的范围的情况下，可以做出各种改变并且可以替换等同物。此外，在不偏离其范围的情况下，可以做出许多改造，以使特定情形或材料适配于本公开的教导。因此，其旨在使得本方法和/或系统不局限于所公开的具体实现方式，而是本方法和/或系统将包括落在所附权利要求的范围内的全部实现方式。

Claims (22)

1.一种系统，包括：
量子控制器，包括原始脉冲生成电路、脉冲修改电路、以及输出管理电路，其中：
所述原始脉冲生成电路可操作以生成原始脉冲；
所述输出管理电路可操作以基于一个或多个输出脉冲将被发送至量子处理器的多个元件中的哪一个或多个元件而将所述一个或多个输出脉冲路由至多个信号路径中已选择的一个或多个信号路径上；并且
所述脉冲修改电路可操作以：
选择用于处理所述原始脉冲的一个或多个脉冲修改设置，其中，该选择基于：
所述多个信号路径中的哪些是已选择的所述一个或多个信号路径；和/或
所述一个或多个输出脉冲将被发送至所述量子处理器的所述多个元件中的哪一个或多个元件；并且
使用所选择的一个或多个脉冲修改设置对所述原始脉冲进行处理，以生成所述一个或多个输出脉冲。
2.根据权利要求1所述的系统，其中：
所述一个或多个输出脉冲包括使用所述一个或多个脉冲修改设置中的第一脉冲修改设置而生成的第一输出脉冲；
所述一个或多个脉冲修改设置中的所述第一脉冲修改设置基于所述一个或多个信号路径中所述第一输出脉冲将被发射至的第一信号路径而选择；
一个或多个输出量子脉冲包括使用所述一个或多个脉冲修改设置中的第二脉冲修改设置而生成的第二输出脉冲；并且
所述一个或多个脉冲修改设置中的所述第二脉冲修改设置基于所述一个或多个信号路径中第二输出量子脉冲将被发射至的第二信号路径而选择。
3.根据权利要求1所述的系统，其中：
所述一个或多个输出脉冲包括经由所述一个或多个脉冲修改设置中的第一脉冲修改设置而生成的第一输出脉冲；
所述一个或多个脉冲修改设置中的所述第一脉冲修改设置基于所述量子处理器的所述多个元件中所述第一输出脉冲将被发射至的第一元件的特性而选择；
所述一个或多个输出脉冲包括经由所述一个或多个脉冲修改设置中的第二脉冲修改设置而生成的第二输出脉冲；并且
所述一个或多个脉冲修改设置中的所述第二脉冲修改设置基于所述量子处理器的所述多个元件中所述第二输出脉冲将被发射至的第二元件的特性而选择。
4.根据权利要求1所述的系统，其中，使用所述一个或多个脉冲修改设置对所述原始脉冲的处理导致在与所述原始脉冲不同的载波频率上的输出脉冲。
5.根据权利要求1所述的系统，其中，使用所述一个或多个脉冲修改设置对所述原始脉冲的处理导致所述一个或多个输出脉冲的参考帧相对于所述原始脉冲的参考帧旋转。
6.根据权利要求1所述的系统，其中，使用所述一个或多个脉冲修改设置对所述原始脉冲的处理调整了所述原始脉冲的相位、频率、振幅、和/或形状，以补偿由已选择的所述一个或多个信号路径引入的误差。
7.根据权利要求1所述的系统，其中，对用于处理所述原始脉冲的一个或多个脉冲修改设置的选择基于从所述原始脉冲生成电路至所述脉冲修改电路的信号。
8.根据权利要求1所述的系统，其中，对所述一个或多个输出脉冲的路由基于从所述原始脉冲生成电路至所述输出管理电路的信号。
9.根据权利要求1所述的系统，包括输入管理电路，其中，所述输入管理电路可操作以：
从多个量子元件接收量子元件读出信号；并且
将每个所述量子元件读出信号路由至所述原始脉冲生成电路的多个输入中的一个或多个输入，其中，所述一个或多个输入由所述量子控制器在执行量子计算算法的指令的过程中动态地确定。
10.根据权利要求1所述的系统，其中，所述脉冲修改电路：
可操作以存储多个脉冲修改设置；并且
能够动态配置以使得在所述量子控制器执行量子计算算法的指令的过程中，能够选择将所述多个脉冲修改设置中的哪个脉冲修改设置应用于所述原始脉冲。
11.根据权利要求10所述的系统，其中，所述多个脉冲修改设置中的每个脉冲修改设置被配置为结合所述多个信号路径中的相应信号路径使用。
12.一种方法，包括：
由量子控制器的原始脉冲生成电路生成原始脉冲；
由量子控制器的输出管理电路基于一个或多个输出脉冲将被发送至量子处理器的多个元件中的哪一个或多个元件而将所述一个或多个输出脉冲路由至多个信号路径中已选择的一个或多个信号路径上；
由所述量子控制器的脉冲修改电路选择用于处理原始出站脉冲的一个或多个脉冲修改设置，其中，该选择基于所述多个信号路径中的哪些是已选择的所述一个或多个信号路径而做出；并且
由所述脉冲修改电路使用所选择的一个或多个脉冲修改设置对所述原始出站脉冲进行处理，以生成所述一个或多个输出出站脉冲。
13.根据权利要求12所述的方法，其中：
所述一个或多个输出脉冲包括经由所述一个或多个脉冲修改设置中的第一脉冲修改设置而生成的第一输出脉冲；
所述一个或多个输出脉冲包括经由所述一个或多个脉冲修改设置中的第二脉冲修改设置而生成的第二输出脉冲；并且
所述方法包括：
由所述脉冲修改电路基于所述一个或多个信号路径中所述第一输出脉冲将被发射至的第一信号路径而选择所述一个或多个脉冲修改设置中的所述第一脉冲修改设置；并且
由所述脉冲修改电路基于所述一个或多个信号路径中所述第二输出脉冲将被发射至的第二信号路径而选择所述一个或多个脉冲修改设置中的所述第二脉冲修改设置。
14.根据权利要求12所述的方法，其中：
所述一个或多个输出脉冲包括经由所述一个或多个脉冲修改设置中的第一脉冲修改设置而生成的第一输出脉冲；
所述一个或多个输出脉冲包括经由所述一个或多个脉冲修改设置中的第二脉冲修改设置而生成的第二输出脉冲；并且
所述方法包括：
由所述脉冲修改电路基于所述量子处理器的所述多个元件中所述第一输出脉冲将被发射至的第一元件的特性而选择所述一个或多个脉冲修改设置中的所述第一脉冲修改设置；并且
由所述脉冲修改电路基于所述量子处理器的所述多个元件中所述第二输出脉冲将被发射至的第二元件的特性而选择所述一个或多个脉冲修改设置中的所述第二脉冲修改设置。
15.根据权利要求12所述的方法，包括：由所述脉冲修改电路使用所述一个或多个脉冲修改设置对所述原始脉冲进行处理，以生成在与所述原始脉冲不同的载波频率上的输出脉冲。
16.根据权利要求12所述的方法，包括：由所述脉冲修改电路使用所述一个或多个脉冲修改设置对所述原始脉冲进行处理，以生成具有相对于所述原始脉冲的参考帧旋转的参考帧的输出脉冲。
17.根据权利要求12所述的方法，包括：由所述脉冲修改电路使用所述一个或多个脉冲修改设置对所述原始脉冲进行处理，以调整所述原始脉冲的相位、频率、和/或振幅，从而补偿由已选择的所述一个或多个信号路径引入的误差。
18.根据权利要求12所述的方法，其中，基于从所述原始脉冲生成电路至所述脉冲修改电路的信号来选择用于处理所述原始脉冲的所述一个或多个脉冲修改设置。
19.根据权利要求12所述的方法，其中，基于从所述原始脉冲生成电路至所述输出管理电路的信号对所述一个或多个输出脉冲进行路由。
20.根据权利要求12所述的方法，包括：
由所述量子控制器的输入管理电路从多个量子元件接收量子元件读出信号；并且
由所述输入管理电路将每个所述量子元件读出信号路由至所述原始脉冲生成电路的多个输入中的一个或多个输入，其中，所述一个或多个输入由所述量子控制器在执行量子计算算法的指令的过程中动态地确定。
21.根据权利要求12所述的方法，包括：
由所述脉冲修改电路存储多个脉冲修改设置；并且
在所述量子控制器执行量子计算算法的指令的过程中，由所述脉冲修改电路选择将所述多个脉冲修改设置中的哪个脉冲修改设置应用于所述原始脉冲。
22.根据权利要求20所述的方法，其中，所述多个脉冲修改设置中的每个脉冲修改设置被配置为结合所述多个信号路径中的相应信号路径使用。
CN201980090234.0A 2018-11-26 2019-10-25 具有模块化和动态脉冲生成和路由的量子控制器 Active CN113330465B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US16/199,981 US10333503B1 (en) 2018-11-26 2018-11-26 Quantum controller with modular and dynamic pulse generation and routing
US16/199,981 2018-11-26
US16/451,683 2019-06-25
US16/451,683 US10637449B1 (en) 2018-11-26 2019-06-25 Quantum controller with modular and dynamic pulse generation and routing
PCT/IB2019/001410 WO2020109869A2 (en) 2018-11-26 2019-10-25 Quantum controller with modular and dynamic pulse generation and routing

Publications (2)

Publication Number Publication Date
CN113330465A true CN113330465A (zh) 2021-08-31
CN113330465B CN113330465B (zh) 2024-04-30

Family

ID=66996532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980090234.0A Active CN113330465B (zh) 2018-11-26 2019-10-25 具有模块化和动态脉冲生成和路由的量子控制器

Country Status (6)

Country Link
US (5) US10333503B1 (zh)
EP (1) EP3888020A4 (zh)
JP (2) JP7249412B2 (zh)
KR (1) KR20210106452A (zh)
CN (1) CN113330465B (zh)
WO (1) WO2020109869A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023072140A1 (zh) * 2021-10-29 2023-05-04 合肥本源量子计算科技有限责任公司 量子控制装置、量子控制系统和量子计算机

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11334811B2 (en) 2018-06-29 2022-05-17 IonQ, Inc. Efficient cooling of ion chains for quantum computation
US10333503B1 (en) 2018-11-26 2019-06-25 Quantum Machines Quantum controller with modular and dynamic pulse generation and routing
US10698789B1 (en) * 2018-12-05 2020-06-30 International Business Machines Corporation Fuzz testing for quantum SDK
US10454459B1 (en) 2019-01-14 2019-10-22 Quantum Machines Quantum controller with multiple pulse modes
US10505524B1 (en) 2019-03-06 2019-12-10 Quantum Machines Synchronization in a quantum controller with modular and dynamic pulse generation and routing
US11164100B2 (en) 2019-05-02 2021-11-02 Quantum Machines Modular and dynamic digital control in a quantum controller
US10931267B1 (en) 2019-07-31 2021-02-23 Quantum Machines Frequency generation in a quantum controller
US10560076B1 (en) * 2019-07-31 2020-02-11 Quantum Machines Frequency generation in a quantum controller
US10862465B1 (en) 2019-09-02 2020-12-08 Quantum Machines Quantum controller architecture
US11245390B2 (en) 2019-09-02 2022-02-08 Quantum Machines Software-defined pulse orchestration platform
US20210091755A1 (en) * 2019-09-25 2021-03-25 Quantum Machines Classical processor for quantum control
DE102019132367B4 (de) * 2019-11-28 2022-04-14 Karlsruher Institut für Technologie Elektronische Anordnung zum Erzeugen und Auswerten von Mikrowellensignalen und Verfahren zum Betreiben einer solchen
US11507873B1 (en) * 2019-12-16 2022-11-22 Quantum Machines Highly scalable quantum control
US11126926B1 (en) 2020-03-09 2021-09-21 Quantum Machines Concurrent results processing in a quantum control system
US11853731B2 (en) * 2020-03-24 2023-12-26 IonQ, Inc. Pulse generation
US11043939B1 (en) 2020-08-05 2021-06-22 Quantum Machines Frequency management for quantum control
US11567887B2 (en) 2020-09-11 2023-01-31 International Business Machines Corporation Quantum controller fast path interface
CN113052318B (zh) * 2021-03-12 2022-11-15 清华大学 一种实现量子逻辑门的方法及装置
US11671180B2 (en) 2021-04-28 2023-06-06 Quantum Machines System and method for communication between quantum controller modules
US20220357948A1 (en) * 2021-05-10 2022-11-10 Quantum Machines System and method for configurable and distributed processing for quantum control

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB560928A (en) * 1941-09-03 1944-04-27 George William Walton Improvements in or relating to electrical systems for determining or transmitting a variable magnitude
JP2006237754A (ja) * 2005-02-22 2006-09-07 Gakushuin School Corp 量子暗号通信方法及び量子暗号通信装置
JP2006352194A (ja) * 2005-06-13 2006-12-28 Nec Corp 光子送信器およびその制御方法と光子通信システム
US20070064945A1 (en) * 2005-09-09 2007-03-22 Kabushiki Kaisha Toshiba Quantum communication system
RU72341U1 (ru) * 2007-12-11 2008-04-10 Владимир Дмитриевич Цыганков Квантовый нейрокомпьютер
US20100226659A1 (en) * 2006-08-04 2010-09-09 Mitsubishi Electric Corporation Quantum communication apparatus, quantum communication system and quantum communication method
US20150324705A1 (en) * 2012-06-18 2015-11-12 The University Of Sydney Long-time low-latency quantum memory by dynamical decoupling
EP3059864A1 (en) * 2015-02-20 2016-08-24 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Qubit circuit state change control system
CN105912070A (zh) * 2016-04-08 2016-08-31 中国科学院物理研究所 用于量子比特操控的数字波形调整方法
US20160292586A1 (en) * 2014-02-28 2016-10-06 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
CA3046616A1 (en) * 2016-12-13 2018-06-21 Google Llc Compensation pulses for qubit readout
CN108780129A (zh) * 2016-02-12 2018-11-09 耶鲁大学 用于控制量子系统的技术及相关系统和方法
US10127499B1 (en) * 2014-08-11 2018-11-13 Rigetti & Co, Inc. Operating a quantum processor in a heterogeneous computing architecture

Family Cites Families (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4875484A (en) 1986-10-04 1989-10-24 Total Human Medical Laboratory Co., Ltd. Method for generating a low frequency electric stimulus signal and low frequency electric stimulus signal generating apparatus
JP3542342B2 (ja) 2001-09-14 2004-07-14 独立行政法人 科学技術振興機構 半導体演算装置
WO2003043178A2 (en) 2001-11-15 2003-05-22 Hrl Laboratories, Llc Frequency agile spread waveform generator and method and pre-processor apparatus and method
US6993108B1 (en) 2001-12-03 2006-01-31 Lattice Semiconductor Corporation Digital phase locked loop with programmable digital filter
US7451292B2 (en) 2002-08-10 2008-11-11 Thomas J Routt Methods for transmitting data across quantum interfaces and quantum gates using same
US7627126B1 (en) 2002-10-15 2009-12-01 Bbn Technologies Corp. Systems and methods for implementing path length control for quantum cryptographic systems
JP4304298B2 (ja) 2004-02-13 2009-07-29 日本電気株式会社 通信システム及びその同期方法
US7437081B2 (en) 2004-11-01 2008-10-14 Magiq Technologies, Inc System and method for providing two-way communication of quantum signals, timing signals, and public data
US8385878B2 (en) 2005-06-28 2013-02-26 Qualcomm Incorporated Systems, methods, and apparatus for activity control in a wireless communications device
US8315969B2 (en) * 2008-10-10 2012-11-20 Nec Laboratories America, Inc. Estimating a quantum state of a quantum mechanical system
TWI448084B (zh) 2009-02-13 2014-08-01 Silego Technology Inc 積體電路頻率產生器
JP2011175078A (ja) 2010-02-24 2011-09-08 Tomohiro Aoto 量子コンピュータおよび量子情報処理方法
JP5523380B2 (ja) * 2011-03-11 2014-06-18 オムロンオートモーティブエレクトロニクス株式会社 送信機、送受信システム
US9663358B1 (en) * 2011-07-19 2017-05-30 Quantum Valley Investment Fund LP Processing quantum information
US9207672B2 (en) * 2013-01-25 2015-12-08 D-Wave Systems Inc. Systems and methods for real-time quantum computer-based control of mobile systems
US9858531B1 (en) * 2013-08-02 2018-01-02 University Of Maryland Fault tolerant scalable modular quantum computer architecture with an enhanced control of multi-mode couplings between trapped ion qubits
CN107077107B (zh) 2014-06-05 2020-07-03 泰克年研究发展基金会公司 大规模光子集成电路的多自由度稳定性
WO2016044917A1 (en) 2014-09-24 2016-03-31 Quantum Valley Investment Fund LP Generating a control sequence for quantum control
ES2787623T3 (es) 2014-11-03 2020-10-16 Newsouth Innovations Pty Ltd Procesador cuántico
CN107004162A (zh) * 2014-12-05 2017-08-01 微软技术许可有限责任公司 量子深度学习
US9692423B2 (en) * 2014-12-29 2017-06-27 Wisconsin Alumni Research Foundation System and method for circuit quantum electrodynamics measurement
US10063228B2 (en) 2015-02-19 2018-08-28 Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno Qubit circuit state change control system
WO2016194221A1 (ja) 2015-06-05 2016-12-08 株式会社日立製作所 計算機
US9996801B2 (en) * 2015-07-20 2018-06-12 University Of Maryland, College Park Microwave-free control of a superconductor-based quantum computer
US9847121B2 (en) 2015-09-13 2017-12-19 International Business Machines Corporation Providing controlled pulses for quantum computing
WO2017066695A1 (en) * 2015-10-16 2017-04-20 D-Wave Systems Inc. Systems and methods for creating and using quantum boltzmann machines
WO2017078735A1 (en) 2015-11-06 2017-05-11 Google Inc. Individual qubit excitation control
CN105281886B (zh) 2015-11-19 2018-05-29 中国科学院武汉物理与数学研究所 冷离子量子信息处理器的时序控制信号产生方法及装置
EP3182638B1 (en) 2015-12-18 2019-12-25 ID Quantique S.A. Apparatus and method for adding an entropy source to quantum key distribution systems
EP3402744A4 (en) * 2016-01-15 2019-08-21 Yale University TWO QUITUMS STATE HANDLING TECHNIQUES AND ASSOCIATED SYSTEMS AND METHODS
US10311369B2 (en) * 2016-08-01 2019-06-04 Northrop Grumman Systems Corporation Quantum gates via multi-step adiabatic drag
US9735776B1 (en) * 2016-09-26 2017-08-15 International Business Machines Corporation Scalable qubit drive and readout
US10164724B2 (en) 2016-09-26 2018-12-25 International Business Machines Corporation Microwave combiner and distributer for quantum signals using frequency-division multiplexing
EP3300004A1 (en) 2016-09-27 2018-03-28 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method for executing a quantum error correction cycle in a quantum computer
US9979400B1 (en) * 2016-10-27 2018-05-22 Rigetti & Co., Inc. Analyzing control signals for quantum logic operations in superconducting quantum circuits
WO2018165021A1 (en) * 2017-03-10 2018-09-13 Rigetti & Co., Inc. Modular control in a quantum computing system
WO2018165607A1 (en) * 2017-03-10 2018-09-13 Rigetti & Co, Inc. Event scheduling in a hybrid computing system
WO2018165500A1 (en) * 2017-03-10 2018-09-13 Rigetti & Co, Inc. Performing a calibration process in a quantum computing system
US9978020B1 (en) * 2017-03-29 2018-05-22 International Business Machines Corporation Optimizing physical parameters in fault-tolerant quantum computing to reduce frequency crowding
WO2018236925A1 (en) * 2017-06-19 2018-12-27 Rigetti & Co, Inc. QUANTICALLY DISTRIBUTED COMPUTING SYSTEM
US10122351B1 (en) * 2017-07-25 2018-11-06 Northrop Grumman Systems Corporation Superconducting bi-directional current driver
US10223643B1 (en) 2017-09-29 2019-03-05 International Business Machines Corporation Reduction and/or mitigation of crosstalk in quantum bit gates
CN108111306A (zh) * 2018-01-03 2018-06-01 珠海科诺威配网自动化股份有限公司 一种配电自动化主站与配电自动化终端之间的通信方法
JP7114718B2 (ja) 2018-01-31 2022-08-08 グーグル エルエルシー 量子ゲートを実現するための万能制御
US11238360B2 (en) 2018-02-12 2022-02-01 International Business Machines Corporation Fast quantum feedback using analog integration and control pulse gating
US11010145B1 (en) 2018-02-21 2021-05-18 Rigetti & Co, Inc. Retargetable compilation for quantum computing systems
US10380496B2 (en) 2018-03-19 2019-08-13 Intel Corporation Quantum computing assemblies
US20190042965A1 (en) 2018-03-30 2019-02-07 James Clarke Apparatus and method for a field programmable quantum array
US10540603B2 (en) 2018-06-19 2020-01-21 Northrop Grumman Systems Corporation Reconfigurable quantum routing
WO2020033807A1 (en) 2018-08-09 2020-02-13 Rigetti & Co, Inc. Quantum streaming kernel
US11704588B2 (en) 2018-09-27 2023-07-18 Intel Corporation Apparatus and method for injecting spin echo micro-operations in a quantum processor
US11531922B2 (en) 2018-09-27 2022-12-20 Intel Corporation Apparatus and method for scalable qubit addressing
US20190042973A1 (en) 2018-09-27 2019-02-07 Xiang Zou Apparatus and method for arbitrary qubit rotation
US20190042970A1 (en) 2018-09-27 2019-02-07 Xiang Zou Apparatus and method for a hybrid classical-quantum processor
US10333503B1 (en) 2018-11-26 2019-06-25 Quantum Machines Quantum controller with modular and dynamic pulse generation and routing
US10454459B1 (en) * 2019-01-14 2019-10-22 Quantum Machines Quantum controller with multiple pulse modes
CN111464154B (zh) 2019-01-22 2022-04-22 华为技术有限公司 一种控制脉冲的计算方法及装置
US10505524B1 (en) 2019-03-06 2019-12-10 Quantum Machines Synchronization in a quantum controller with modular and dynamic pulse generation and routing
CN110085094A (zh) * 2019-04-16 2019-08-02 国仪量子(合肥)技术有限公司 量子计算和量子精密测量的教学设备
WO2020231795A1 (en) 2019-05-10 2020-11-19 Google Llc Frequency tunable qubit control strategy
US11748648B2 (en) 2019-07-01 2023-09-05 International Business Machines Corporation Quantum pulse optimization using machine learning
US10560076B1 (en) * 2019-07-31 2020-02-11 Quantum Machines Frequency generation in a quantum controller
US10862465B1 (en) * 2019-09-02 2020-12-08 Quantum Machines Quantum controller architecture
WO2021067963A1 (en) * 2019-10-04 2021-04-08 X Development Llc Quantum repeater from quantum analog-digital interconverter
CN111767055A (zh) 2020-06-16 2020-10-13 合肥本源量子计算科技有限责任公司 一种量子程序的编译方法及装置
CN112019193B (zh) 2020-09-01 2021-10-22 北京百度网讯科技有限公司 用于实现量子门的控制脉冲的生成方法、装置
CN112149832B (zh) 2020-10-09 2022-05-10 腾讯科技（深圳）有限公司 量子比特的频率控制信号处理方法、超导量子芯片

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB560928A (en) * 1941-09-03 1944-04-27 George William Walton Improvements in or relating to electrical systems for determining or transmitting a variable magnitude
JP2006237754A (ja) * 2005-02-22 2006-09-07 Gakushuin School Corp 量子暗号通信方法及び量子暗号通信装置
JP2006352194A (ja) * 2005-06-13 2006-12-28 Nec Corp 光子送信器およびその制御方法と光子通信システム
US20070064945A1 (en) * 2005-09-09 2007-03-22 Kabushiki Kaisha Toshiba Quantum communication system
US20100226659A1 (en) * 2006-08-04 2010-09-09 Mitsubishi Electric Corporation Quantum communication apparatus, quantum communication system and quantum communication method
RU72341U1 (ru) * 2007-12-11 2008-04-10 Владимир Дмитриевич Цыганков Квантовый нейрокомпьютер
US20150324705A1 (en) * 2012-06-18 2015-11-12 The University Of Sydney Long-time low-latency quantum memory by dynamical decoupling
US20160292586A1 (en) * 2014-02-28 2016-10-06 Rigetti & Co., Inc. Operating a multi-dimensional array of qubit devices
US10127499B1 (en) * 2014-08-11 2018-11-13 Rigetti & Co, Inc. Operating a quantum processor in a heterogeneous computing architecture
EP3059864A1 (en) * 2015-02-20 2016-08-24 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Qubit circuit state change control system
CN108780129A (zh) * 2016-02-12 2018-11-09 耶鲁大学 用于控制量子系统的技术及相关系统和方法
CN105912070A (zh) * 2016-04-08 2016-08-31 中国科学院物理研究所 用于量子比特操控的数字波形调整方法
CA3046616A1 (en) * 2016-12-13 2018-06-21 Google Llc Compensation pulses for qubit readout

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杜江峰;: "利用最优动力学解耦保持固态系统中电子自旋相干性", 中国基础科学, no. 05, 15 October 2010 (2010-10-15) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023072140A1 (zh) * 2021-10-29 2023-05-04 合肥本源量子计算科技有限责任公司 量子控制装置、量子控制系统和量子计算机

Also Published As

Publication number Publication date
WO2020109869A3 (en) 2020-07-16
AU2019389858A1 (en) 2021-06-17
US11750179B2 (en) 2023-09-05
JP2023082026A (ja) 2023-06-13
KR20210106452A (ko) 2021-08-30
JP2022515977A (ja) 2022-02-24
US20220094342A1 (en) 2022-03-24
JP7249412B2 (ja) 2023-03-30
WO2020109869A2 (en) 2020-06-04
US10637449B1 (en) 2020-04-28
US10333503B1 (en) 2019-06-25
US11245389B2 (en) 2022-02-08
EP3888020A4 (en) 2022-09-07
US20240063779A1 (en) 2024-02-22
US20200244253A1 (en) 2020-07-30
EP3888020A2 (en) 2021-10-06
CN113330465B (zh) 2024-04-30

Similar Documents

Publication Publication Date Title
CN113330465A (zh) 具有模块化和动态脉冲生成和路由的量子控制器
CN113302631B (zh) 具有多个脉冲模式的量子控制器
CN113424205A (zh) 具有模块化和动态脉冲生成和路由的量子控制器中的同步
US10560076B1 (en) Frequency generation in a quantum controller
US11507873B1 (en) Highly scalable quantum control
US11870443B2 (en) Frequency generation in a quantum controller
US11868849B2 (en) Modular and dynamic digital control in a quantum controller
AU2019389858B2 (en) Quantum controller with modular and dynamic pulse generation and routing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant