CN113326220A - 一种外设电子标签信息获取方法及设备 - Google Patents

一种外设电子标签信息获取方法及设备 Download PDF

Info

Publication number
CN113326220A
CN113326220A CN202110642239.9A CN202110642239A CN113326220A CN 113326220 A CN113326220 A CN 113326220A CN 202110642239 A CN202110642239 A CN 202110642239A CN 113326220 A CN113326220 A CN 113326220A
Authority
CN
China
Prior art keywords
programmable logic
logic device
peripheral
electronic tag
tag information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110642239.9A
Other languages
English (en)
Inventor
张军权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou H3C Technologies Co Ltd
New H3C Technologies Co Ltd
Original Assignee
Hangzhou H3C Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou H3C Technologies Co Ltd filed Critical Hangzhou H3C Technologies Co Ltd
Priority to CN202110642239.9A priority Critical patent/CN113326220A/zh
Publication of CN113326220A publication Critical patent/CN113326220A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本公开提供了一种获取外设电子标签信息的方法以及设备。该设备包括处理器、可编程逻辑器件，可编程逻辑器件通过单总线连接外设，通过双总线与处理器相连。可编程逻辑器件在解析出处理器需要读取外设的电子标签信息时，会通过与外设连接的单总线发送电子标签信息请求。外设在接收到读取外设的电子标签信息的请求后，会将所保存的电子标签信息通过与可编程逻辑器件连接的单总线返回至可编程逻辑器件。可编程逻辑器件将接收到的电子标签信息后，根据处理器与可编程逻辑器件之间连接的双总线所遵守的双总线协议，将电子标签信息转换为符合该双总线协议的信息，并发送至处理器，以使处理器获取到外设的电子标签信息。

Description

一种外设电子标签信息获取方法及设备
技术领域
本说明书涉及通信技术领域，尤其涉及一种外设电子标签信息获取方法及设备。
背景技术
实际应用中，用户希望可以获取与设备相配的电源、风扇等外设的相关外设信息，如这些外设的生产批次、制造商、制造日期等。
现有技术中，在外设中增加了遵守集成电路总线(Inter-Integrated Circuit，I2C)协议的只读存储器，该只读存储器中保存有外设的相关信息，作为外设的电子标签。具体而言，处理器与外设通过连接器相连后，外设的只读存储器便作为从器件挂载在I2C总线上，如此，处理器便可通过I2C总线访问该存储器件，确定外设的相关外设信息。
然而，I2C总线是包括两根信号线的总线，若处理器利用I2C总线获取外设的电子标签信息，就需要在现有的外设上增加遵守I2C协议的只读存储器，并且外设需要为设备提供两个引脚，这对于一些引脚资源匮乏的外设来说很不友好。此外，随着设备的功能多样化，处理器作为主器件(Master)的I2C总线已经连接了很多从器件(Slave)，而从器件越多，需要消耗的处理器资源也越多。
发明内容
为克服上述存在的问题，本说明书提供了一种获取外设电子标签信息的设备，所述设备包括处理器、可编程逻辑器件；所述可编程逻辑器件通过单总线连接外设，所述可编程逻辑器件通过双总线连接所述处理器；
所述可编程逻辑器件解析所述处理器的外设电子标签信息读取需求；
所述可编程逻辑器件通过所述单总线发送电子标签信息请求；
所述可编程逻辑器件通过所述单总线接收电子标签信息，基于双总线协议转换所述电子标签信息，通过所述双总线向处理器发送转换后电子标签信息。
本说明还提供了一种获取外设电子标签信息的方法，所述方法包括：
可编程逻辑器件解析处理器的外设电子标签信息读取需求；
所述可编程逻辑器件通过连接外设的单总线发送电子标签信息请求；
所述可编程逻辑器件通过所述单总线接收所述外设返回的电子标签信息，基于双总线协议转换所述电子标签信息，将转换后电子标签信息通过连接所述处理器的双总线发送至所述处理。
在本说明书一个或多个实施例中，获取外设电子信息标签信息的设备包括处理器、可编程逻辑器件，可编程逻辑器件通过单总线连接外设，通过双总线与处理器相连。处理器在接收到用户读取外设的电子标签信息的请求后，会通过处理器与可编程逻辑器件连接的双总线，向可编程逻辑器件发送读取外设的电子标签信息请求。可编程逻辑器件在解析出可编程逻辑器件需要读取外设的电子标签信息时，会通过与外设连接的单总线发送符合单总线协议的电子标签信息请求。外设在接收到可编程逻辑器件发送的读取外设的电子标签信息的请求后，会将所保存的电子标签信息通过与可编程逻辑器件连接的单总线发送至可编程逻辑器件。可编程逻辑器件接收到外设返回的电子标签信息后，根据处理器与可编程逻辑器件之间连接的双总线所遵守的双总线协议，将电子标签信息转换为符合该双总线协议的信息，并发送至处理器，以使处理器获取到外设的电子标签信息。
通过本说明书一个或多个实施例，设备通过一根信号线便可与外设进行通信，从而减少了设备与外设之间引脚连接数，使得对于引脚资源匮乏的外设，在现有外设的基础上，无须为外设增加引脚，即可为外设增加电子标签的功能。同时，由于外设不是与处理器直接相连，减少了处理器的部分资源消耗。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本说明书。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本说明书的实施例，并与说明书一起用于解释本说明书的原理。
图1是本说明书根据一具体实施例示出的一种CPLD的结构示意图。
图2是本说明书根据一示例性实施例示出的一种CPLD的RTL级别的结构示意图。
图3是本说明书根据一示例性实施例示出的外设电子标签信息获取方法的流程示意图。
图4是本说明书根据一示例性实施例示出的一种设备与外设连接的结构示意图。
图5是本说明书根据一具体实施例示出的一种设备与外设的结构示意图。
图6是本说明书根据一示例性实施例示出的，与图4对应的外设电子标签信息获取方法的流程示意图。
图7是本说明书根据一示例性实施例示出的处理模块与的外设通信时的执行逻辑示意图。
图8是本说明书根据一示例性实施例示出的单总线对应的时序图，对应于UNI/O协议的写指令时序图。
图9是本说明书根据一示例性实施例示出的单总线对应的的时序图，对应于UNI/O协议的读指令时序图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本说明书相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本说明书的一些方面相一致的装置和方法的例子。
在本说明书使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本说明书。在本说明书和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本说明书可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本说明书范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
发明人在实践中发现，虽然处理器没有连接支持单总线总线协议的总线(处理器不能通过单根信号线访问外设的只读存储器)，但设备一般都会包含可编程逻辑器件，用于实现单板的复位、中断、监控等，并且存在支持单总线总线协议的只读存储器也可作为存储电子标签的存储器。通过对可编程逻辑器进行编辑，可以使可编程逻辑器件能够对单总线的总线协议进行解析。
基于此，本说明书提供了一种获取外设电子标签信息的方法及设备，设备包括处理器、可编程逻辑器件，可编程逻辑器件通过单总线连接外设，通过双总线与处理器相连。处理器在接收到用户读取外设的电子标签信息的请求后，会通过处理器与可编程逻辑器件连接的双总线，向可编程逻辑器件发送读取外设的电子标签信息请求。可编程逻辑器件在解析出处理器需要读取外设的电子标签信息时，会通过与外设连接的单总线发送符合该单总线的总线协议的电子标签信息请求。外设在接收到可编程逻辑器件发送的读取外设的电子标签信息的请求后，会将所保存的电子标签信息通过与可编程逻辑器件连接的单总线返回至可编程逻辑器件。可编程逻辑器件接收到外设返回的电子标签信息后，根据处理器与可编程逻辑器件之间连接的双总线所遵守的双总线协议，将电子标签信息转换为符合该双总线协议的信息，并发送至处理器，以使处理器获取到外设的电子标签信息。
通过本说明书一个或多个实施例，设备通过一根信号线便可与外设进行通信，从而减少了设备与外设之间引脚连接数，使得对于引脚资源匮乏的外设，在现有外设的基础上，无须为外设增加引脚，即可为外设增加电子标签的功能。同时，由于外设不是与处理器直接相连，减少了处理器的部分资源消耗。
接下来对本说明书实施例进行详细说明。本说明书提供了一种可解析单总线的总线协议的可编程逻辑器件，与可编程逻辑器件对应的外设电子标签信息获取方法，以及一种使用了如上述的可编程逻辑器件的设备，与该设备对应的外设电子标签信息获取方法。
以下是对可编程逻辑器件的详细说明。其中，可编程逻辑器件的一个引脚用于与外设连接，多个引脚(至少两个引脚)用于与处理器连接。
实际应用中，可编程逻辑器件是指可通过编译实现电路逻辑改变的器件，例如可使用超高速集成电路硬件描述语言(Very-High-Speed Integrated Circuit HardwareDescription Language，VHDL)进行编译的复杂可编程逻辑器件CPLD、现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)。处理器，用于解释计算机指令以及处理计算机软件中的数据，负责读取指令，对指令译码并执行指令的核心部件，如中央处理器CPU。
可编程逻辑器件用于执行以下步骤：
解析处理器的外设电子标签信息读取需求；
通过与外设相连的单总线发送电子标签信息请求；
通过所述单总线接收电子标签信息，基于双总线协议转换所述电子标签信息，通过与处理器相连的双总线向处理器发送转换后电子标签信息。
其中，可编程逻辑器件与处理器相连的总线对应的总线协议根据实际情况而定，本说明书示出的是双总线连接处理器，如I2C协议对应的I2C总线，实际应用中，可编程逻辑器件还可以是多总线与处理器相连，例如，若该可编程逻辑器件通过I2C总线与处理器连接，那么处理器与可编程逻辑器件之间通信使用的总线协议就是I2C协议，相应的，可编程逻辑器件用于与处理器相连的接口对应于两个根信号线的两个引脚，包括SDA信号线、SCL信号线；若该可编程逻辑器件通过串行管理接口(Serial Management Interface，SMI)总线与处理器连接，那么处理器与可编程逻辑器件之间通信使用的总线协议为SMI协议，相应的，可编程逻辑器件用于与处理器相连的接口对应于两个根信号线的两个引脚，包括MDC信号线、MDIO信号线；若该可编程逻辑器件通过串行外设接口(Serial PeripheralInterface，SPI)总线与处理器连接，那么处理器与可编程逻辑器件之间通信使用的总线协议为SPI协议，相应的，可编程逻辑器件用于与处理器相连的接口对应于四个根信号线的四个引脚，包括MISO信号线、MOSI信号线、SCLK信号线、CS信号线。
实际应用中，处理器在确定用户需要读取外设的电子标签后，会通过处理器与可编程逻辑器件连接的总线，访问可编程逻辑器件的寄存器，更改相应寄存器的状态等，使得可编程逻辑器件能够确定或解析出处理器需要读取外设的电子标签信息，而处理器在访问可编程逻辑器件的寄存器时，使用的是处理器与可编程逻辑器件之间连接总线，因此发送访问请求需要满足处理器与CPLD之间连接总线所遵守的总线协议的要求，如上述的I2C总线与I2C协议，SMI总线与SMI协议，SPI总线与SPI协议。
具体而言，处理器通过与可编程逻辑器件相连的双总线，访问可编程逻辑器件的外设读指令寄存器，将该寄存器中置为读取状态，可编程逻辑器件解析出该寄存器的状态被置为读取状态时，确定处理器的外设电子标签信息读取状态。其中，可编程逻辑器件的外设读指令寄存器是在对可编程逻辑器件进行编译时设置的，即，将某指定地址的寄存器作为外设读指令寄存器。
相应的，可编程逻辑器件在与处理器之间通信时，使用的是处理器与可编程逻辑器件之间连接总线所遵守的总线协议，处理器在需要读取任一外设的电子标签信息时，会向可编程逻辑器件发送更改可编程逻辑器件对应的寄存器的状态的请求，而可编程逻辑器件在接收更改状态的请求时，是需要根据处理器与可编程逻辑器件之间连接总线所遵守的总线协议对与处理器相连的总线接收的数字信号进行解析，进而更改对应的寄存器的状态。
可编程逻辑器件解析出处理器需要读取外设的电子标签信息后，会通过与外设相连的单总线向外设发送符合该单总线所遵守的总线协议的电子标签新请求，例如，若该单总线所遵守的总线协议为UNI/O总线协议，那么用于与外设相连的单总线接口就是UNI/O总线接口，在UNI/O协议中，主器件(可编程逻辑器件)决定时钟周期、控制总线访问并启动读写操作，主器件控制总线处于低电平一段时间后，发送UNI/O协议中的起始头，以发起针对从器件的通信请求，当接收到从器件的选择确认(Select Acknowledge，SAK)应答后，开始发送相应的指令(也称之为请求)。那么可编程逻辑器件通过单总线发送符合单总线所遵守的总线协议的电子标签信息请求，可以是：可编程逻辑器件利用UNI/O总线协议调整单总线的电平，以触发外设返回选择确认SAK应答；当接收到外设的SAK应答后，通过单总线发送符合UNI/O总线协议的电子标签信息请求。
又如，若单总线所遵守的总线协议为1-wire总线协议，那么可编程逻辑器件的单总线接口为1-wire总线接口，在1-wire总线协议中，主器件通过拉低总线的电平，产生复位脉冲，然后释放总线，进入接收模式。主器件释放总线时，总线会产生低电平跳变为高电平的上升沿，从器件控制总线产生对应的应答脉冲说明通信建立完成。那么可编程逻辑器件通过单总线发送符合单总线所遵守的总线协议的电子标签信息请求，可以是：利用1-wire总线协议调整单总线的电平，以触发外设返回应答脉冲；当接收到外设的应答脉冲后，通过单总线发送符合1-wire总线协议的电子标签信息请求。
此外，实际应用中，单总线协议除了上述的UNI/O协议和1-wire协议，还可能有其他可供单总线使用的总线协议，总线协议一般都是主器件(Master)发起通信，主器件接收到从器件(Slave)的应答之后，确定从器件一做好接收数据的准备，然后向从器件发送相应的请求，因此，可编程逻辑器件通过单总线发送符合单总线所遵守的总线协议的电子标签信息请求，可以是：可编程逻辑器件利用单总线协议调整单总线的电平，以触发外设返回应答；
基于外设返回应答，通过与外设连接的单总线发送符合单总线协议的电子标签信息请求。
可编程逻辑器件接收到外设返回的电子标签信息后，需要将获取的电子标签信息返回至处理器，返回至处理器时，需要将电子标签信息转换为满足可编程逻辑器件与处理器之间连接的总线所遵守的总线协议的要求的信息，使得处理器可以通过与可编程逻辑器件相连的总线获取到电子标签信息。
与上述处理器向可编程逻辑器件发送请求时对应，若处理器向可编程逻辑器件发送请求时使用的是SMI协议，那么可编程逻辑器件向处理器返回电子标签时也需要使用SMI协议，即可编程逻辑器件需要将电子标签信息转换为满足SMI总线所遵守的SMI总线协议的要求的信息，发送至处理器。
在本说明书一个或多个实施例中，处理器与可编程逻辑器件使用任意总线相连，可编程逻辑器件可通过与处理器连接的总线获取到处理器发送的请求即可，与外设相连的单总线可遵守任意单总线总线协议，可编程逻辑器件可通过一根信号线与外设进行通信即可。
如图1所示，为本说明书示出的一可编程逻辑器件的的具体实施例，其中，可编程逻辑器件使用CPLD实现，处理器为CPU，与处理器相连的总线支持的总线协议为SMI协议，SMI协议对应的总线包括两根信号线，MDC信号线和MDIO信号线，那么与处理器相连的总线对应于两个引脚，用于连接MDC信号线的MDC引脚以及用于连接MDIO信号线的MDIO引脚。与外设相连的单总线支持的单总线总线协议为UNI/O协议，UNI/O协议对应的总线包括的一根信号线，UNI/O信号线，那么与外设相连的接口对应于一个引脚，用于连接UNI/O信号线的UNI/O引脚。CPLD与处理器进行通信时使用SMI协议，与外设进行通信时使用UNI/O协议。
如图2所示，为本说明示出的CPLD的暂存器转移层次(Register Transfer Level，RTL)(细化到寄存器级别的结构描述也就是RTL级描述)的结构示意图，其中，CPLD与处理器相连的总线使用的是SMI总线，包括MDC引脚与MDIO引脚，外设为风扇(Fan)。其中，在实现外设信息获取装置时，输入包括i_CPLD_25M_CLK，用于接收时钟信号，i_CPLDwAddr，用于确定接收的写指令的地址，i_CPLDwFlag，用于确定是否接收到写指令，i_CPLDOpStartTargetAddress，用于确定开始执行指令的地址，i_FanAddr，用于确定外设风扇的地址，i_FanCMBit，用于确定风扇指令长度，i_FanOPstart，用于确定对风扇执行操作时的指令，i_FanSelect，用于确定风扇是否被选中，i_FanWriteData，用于确定写入风扇的电子标签的数据，i_Reset，用于复位。输出包括o_FanOPBusy，用于对外说明操作忙碌，i_FanOPStatus，用于对外说明执行状态，o_FanReadDate，用于对外输出读物的风扇的电子标签信息。还包括与外设相连的，可输入输出的io_FanIO，用于与风扇通信，既可输入信号，也可输出信号。
此外，实际应用中，可编程逻辑器件的与外设相连的单总线可以挂载多个外设，其中，不同的外设对应于不同的地址，如此，处理器在针对任一的外设读取电子标签时，可编程逻辑器件根据该外设的地址，通过与外设相连的单总线与该外设进行通信，具体而言，在建立通信前，可编程逻辑器件需要先发送该外设的地址，以使该外设确定可编程逻辑器件是与本外设进行通信。
以上是对用于获取外设电子标签信息的可编程逻辑器件的说明，在实现以上方法是，一般是使用VHDL语言对可编程逻辑器件进行编译，在可编程逻辑器件上增加一个具有以上处理逻辑的处理模块。接下来是对与可编程逻辑器件对应的外设电子标签信息获取方法，该方法应用于具有如上述逻辑的可编程逻辑器件，如图3所示，为本说明书示出的一种外设电子标签信息获取方法，包括以下步骤：
步骤302、可编程逻辑器件解析处理器的外设电子标签信息读取需求。
步骤304、可编程逻辑器件通过连接外设的单总线发送电子标签信息请求。
其中，处理器在向可编程逻辑器件发送读取外设的电子标签信息请求时，可编程逻辑器件会在与处理器相连的总线上接收到对应的数字信号，可编程逻辑器件需要根据与处理器相连的总线对应的总线协议对接收的数字信号进行解析，从而确定出处理器发送的请求。相同的数字信号使用不同的信号进行解析会获得不同的结果，以I2C协议为例，I2C总线上数据的传输必须以一个起始信号作为开始条件，以一个结束信号作为传输的停止条件。起始和结束信号总是由主器件产生(即，需要由处理器实现)，其中，总线在空闲状态时，SCL信号线和SDA信号线都保持着高电平，当SCL信号线为高电平而SDA信号线由高到低的跳变，表示产生一个起始条件信号；当SCL信号线为高而SDA信号线由低到高的跳变，表示产生一个停止条件信号。从器件(即可编程逻辑器件)通过总线接收的数字信号，确定通信的开始与结束，处理器在SCL信号线上产生每个时钟脉冲的过程中将在SDA信号线上传输一个数据位，当一个字节按数据位从高位到低位的顺序传输完后，紧接着从器件(可编程逻辑器件)将拉低SDA信号线的电平，回传给主器件(处理器)一个应答位，此时才认为一个字节真正的被传输完成。
可编程逻辑器件在解析出处理器需要读取外设的电子标签信息时，就会通过与外设相连的单总线向外设发送符合该单总线所遵守的总线协议的电子标签信息请求。单总线总线协议根据实际应用进行调整，可以是UNI/O总线协议，也可以是1-wire总线协议，具体实现可参照上述对可编程逻辑器件的详细说明，此处不进行详细赘述。
步骤306、可编程逻辑器件通过单总线接收外设返回的电子标签信息，基于双总线协议转换电子标签信息，将转换后电子标签信息通过连接处理器的双总线发送至处理器。
可编程逻辑器件收到外设返回的电子标签信息后，需要将获取的电子标签信息返回至处理器，返回至处理器时，需要将电子标签信息转换为满足可编程逻辑器件与处理器之间连接的总线所遵守的双总线协议的要求的信息，使得处理器可以通过可编程逻辑器件与处理器之间连接的总线获取到电子标签信息。
与上述处理器向可编程逻辑器件发送请求时对应，若处理器向可编程逻辑器件发送请求时使用的是SMI协议，那么可编程逻辑器件向处理器返回电子标签时也需要使用SMI协议，即需要将电子标签信息转换为满足SMI总线所遵守的SMI总线协议的要求的信息，发送至处理器。
以上是对与用于获取外设电子标签信息的可编程逻辑器件对应的读取外设的电子标签信息请求的转换方法的说明，该方法应用于如上述的可编程逻辑器件上。接下对获取外设电子标签信息的设备进行详细说明，设备包括处理器、如上述的可编程逻辑器件。
如图4所示，为本说明书示出的一种设备的结构示意图，设备包括处理器、如上述的可编程逻辑器件；其中，可编程逻辑器件通过单总线连接外设，通过双总线连接处理器。
可编程逻辑器件解析处理器的外设电子标签信息读取需求；
可编程逻辑器件通过单总线发送电子标签信息请求；
可编程逻辑器件通过单总线接收电子标签信息，基于双总线协议转换电子标签信息，通过双总线向处理器发送转换后电子标签信息。
在实际应用中，与设备配套外设可以是风扇、电源等。
在本说明书的一个或多个实施例中，为外设增加的用于存储电子标签信息的只读存储器需要支持单总线总线协议，以使CPLD可以用过与外设相连的单总线访问外设的只读存储器。
实际应用中，上述的只读存储器可使用带电可擦可编程只读存储器(Electrically Erasable Programmable read only memory，EEPROM)实现，由于eeprom是可更改的，即，eeprom接收到写指令后，会根据写指令中携带的数据，将所保存的数据更改为接收的数据。因此，在本说明一个或多个实施例中，若外设的只读存储器为带电可擦可编程只读存储器，那么，可编程逻辑器件还用于：可编程逻辑器件在解析出处理器的外设的电子标签信息改写需求时，通过单总线发送符合单总线所遵守的总线协议的改写电子标签信息请求。
外设接收到更改电子标签信息的请求后，根据请求中的数据内容更改电子标签信息。
获取外设电子标签信息的设备的可编程逻辑器件的功能可参见上述对可编程逻辑器件的说明，此处不进行详细说明。
如图5所示，为本说明书示出的一设备的具体实施例，其中，图中的module为新增了如上述功能的可编程逻辑器件，可编程逻辑器件使用CPLD实现，CPLD与处理器相连的总线口使用了SMI总线，与外设相连的单总线使用了单总线总线协议，其中，外设可以是包含有eeprom的电源或风扇。图中的VCC是指，实际应用中，每根信号线都需要有一个上拉电阻连接电源，通过上拉电阻调整信号线的电压。
以上是对设备的详细说明，接下来是对与上述设备对应的外设电子标签信息获取方法。如图6所示，为本说明说示出的通过交换设获取外设电子标签信息的方法的流程示意图。
该方法应用于如上述的设备上，即，设备包括处理器、可编程逻辑器件；可编程逻辑器件通过单总线连接外设，通过双总线连接处理器，该方法包括以下步骤：
步骤602、利用可编程逻辑器件，解析处理器的外设电子标签信息读取需求；
步骤604、利用可编程逻辑器件，通过连接外设的单总线发送电子标签信息请求；
步骤606、利用可编程逻辑器件，通过单总线接收外设返回的电子标签信息，基于双总线协议转换所述电子标签信息，将转换后电子标签信息通过连接处理器的双总线发送至处理器。
与前述用于获取外设电子标签信息的可编程逻辑器件的外设电子标签信息获取方法相同，设备在获取外设电子标签信息时，是利用自身的可编程逻辑器件实现的，相关之处可参见以上的对可编程逻辑器件的说明，并且，上述可编程逻辑器件实现的功能，设备都可利用可编程逻辑器件加以实现。
以上是对设备对应的外设电子标签信息获取方法的说明。
如图7所示，为本说明书示出的可编程逻辑器件是CPLD时，CPLD与外设通信时的判断逻辑的示意图，其中，CPLD在利用与外设相连的单总线与外设通信时，单总线总线协议使用了UNI/O协议。
当CPLD接收到针对外设的指令后，会控制与外设相连的单总线的电平，即，控制逻辑起石头持续的一端低电平+8位连续的01主从同步，如图8、图9所示，待机脉冲表示未进行任通信，外设总线处于空闲状态(对应于图8、图9中的待机脉冲)，当确定开始进行通信后，CPLD会控制外设总线持续一段时间处于低电平，并发送信号“01010101”，表示CPLD要开始通信了(对应于图8、图9的起始头)。如果CPLD接收到的是写指令(图7中的W，write)，那么CPLD会在起始头后是主应答为MAK，此时未选中任何从器件进行通信(未选中外设)，从应答位为NoSAK，随后CPLD发送从器件的地址或标识(图中的device ID，对应于图8中的器件地址时序)，CPLD再次发送MAK表示开始发送指令，外设发送SAK表示准备好开始接收指令了，之后CPLD发送写指令“01101100”，告诉外设本次通信是为了写指令，之后CPLD每发送一个字节，都会得到外设的一个SAK应答，直至将所有数据传输完成，发送NoMAK表示CPLD结束通信(对应有图8中的命令、STATUS寄存数据的时序)，之后根据写入的地址，将接收的数据写入外设的eeprom中(对应于图7中将串行数据打出到eeprom)，完成后，外设总线再次处于空闲状态，持续处于高电平。
如果CPLD接收到的是读指令(图7中的R，Read)，那么CPLD会在起始头后是主应答为MAK，此时未选中任何从器件进行通信(未选中外设)，从应答位为NoSAK，随后CPLD发送从器件的地址或标识(图中的device ID，对应于图9中的器件地址时序)，CPLD再次发送MAK表示开始发送指令，外设发送SAK表示准备好开始接收指令了，之后CPLD发送写指令“01101100”，告诉外设本次通信是为了读指令，之后外设会将保存的外设信息，一个字节一个字节发送至CPLD，直至将所有数据传输完成，外设会启动暂停，控制外设总线处于低电平一段时间(对应于图7中的TSS+THDR)，之后，CPLD发送MAK，CPLD发送NoMAK表示数据发送完成(对应有图9中的命令、STATUS寄存数据的时序)，之久CPLD根据接收的外设信息保存至指定寄存器，以便处理器通过总线接口(SMI总线接口)获取外设信息，完成后，外设总线再次处于空闲状态，持续处于高电平。
其中，CPLD在起始头之后，发送NoMAK，或者发送从器件地址后，无从器件回应CPLD，那么CPLD控制外设总线再次空闲，处于高电平状态(也称代价状态)。
需要说明的是，CPLD是将数据通过曼彻斯特编码嵌入至外设总线的电流中，曼彻斯特编码使用跳变来表示1或0的编码方法，由高电平变为低电平表示0，由低电平变为高电平表示1，即，两个数字信号为单位，表示一个编码。
此外，以风扇为例，实际应用中，可将用于确定风扇方向的引脚(fan_direction引脚)作为与外设相连的接口，fan_direction信号至少在电路板上电是获取一下就可，因此，可对fan_direction引脚进行分时复用，即在接收到fan_direction信号后，利用fan_direction引脚与风扇的只读存储器进行连接，以实现电子标签的功能。
以上是对图7的示例性实施例的说明。
通过本说明的书一个或多个实施例，无须对现有的外设产品增加引脚，通过VHDL等编译语言等对可编程逻辑器件进行编译，即可使可编程逻辑器件获得对应的电路逻辑，如此，可编程逻辑器件既可与处理器通信，还可以与外设使用单根信号线进行通信，从而实现外设的电子标签功能。此外，处理器的I2C总线不能连接过多的外设，过多的外设需要增加buffer以驱动(如外设地址相同，就需要增加buffer)，外设越多，处理器需要消耗的资源越多，但可编程逻辑器件使用的单总线总线协议，且可编程逻辑器件可通过对从器件进行标识(不同的外设具有不同的地址)，因此，理论上可编程逻辑器件的单总线总线可以连接无线多个外设，减少对处理器资源的耗费。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本说明书方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
上述对本说明书特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作或步骤可以按照不同于实施例中的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序才能实现期望的结果。在某些实施方式中，多任务处理和并行处理也是可以的或者可能是有利的。
本领域技术人员在考虑说明书及实践这里申请的发明后，将容易想到本说明书的其它实施方案。本说明书旨在涵盖本说明书的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本说明书的一般性原理并包括本说明书未申请的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本说明书的真正范围和精神由下面的权利要求指出。
应当理解的是，本说明书并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本说明书的范围仅由所附的权利要求来限制。
以上所述仅为本说明书的较佳实施例而已，并不用以限制本说明书，凡在本说明书的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本说明书保护的范围之内。

Claims (10)

1.一种获取外设电子标签信息的设备，其特征在于，所述设备包括处理器、可编程逻辑器件；所述可编程逻辑器件通过单总线连接外设，所述可编程逻辑器件通过双总线连接所述处理器；
所述可编程逻辑器件解析所述处理器的外设电子标签信息读取需求；
所述可编程逻辑器件通过所述单总线发送电子标签信息请求；
所述可编程逻辑器件通过所述单总线接收电子标签信息，基于双总线协议转换所述电子标签信息，通过所述双总线向处理器发送转换后电子标签信息。
2.如权利要求1所述的设备，其特征在于，所述可编程逻辑器件解析所述处理器的外设电子标签信息读取需求，包括：
所述可编程逻辑器件在解析出外设读指令寄存器被置为读取状态时，确定所述处理器的外设电子标签信息读取需求。
3.如权利要求1所述的设备，其特征在于，所述可编程逻辑器件通过所述单总线发送电子标签信息请求，包括：
所述可编程逻辑器件利用单总线协议调整所述单总线的电平，以触发所述外设返回应答；
所述可编程逻辑器件基于所述应答，通过所述单总线发送符合所述单总线协议的电子标签信息请求。
4.如权利要求1所述的设备，其特征在于，所述可编程逻辑器件是通过利用超高速集成电路硬件描述语言VHDL编译得到的。
5.如权利要求1所述的设备，其特征在于，所述可编程逻辑器件通过所述单总线连接多个外设；其中，不同的外设对应于不同的地址。
6.一种获取外设电子标签信息的方法，其特征在于，所述方法包括：
可编程逻辑器件解析处理器的外设电子标签信息读取需求；
所述可编程逻辑器件通过连接外设的单总线发送电子标签信息请求；
所述可编程逻辑器件通过所述单总线接收所述外设返回的电子标签信息，基于双总线协议转换所述电子标签信息，将转换后电子标签信息通过连接所述处理器的双总线发送至所述处理器。
7.如权利要求6所述的方法，其特征在于，可编程逻辑器件解析处理器的外设电子标签信息读取需求，包括：
所述可编程逻辑器件在解析出外设读指令寄存器被置为读取状态时，确定所述处理器的外设电子标签信息读取需求。
8.如权利要求6所述的方法，其特征在于，所述可编程逻辑器件通过连接外设的单总线发送电子标签信息请求，包括：
所述可编程逻辑器件基于单总线协议调整所述单总线的电平，以触发所述外设返回应答；
所述可编程逻辑器件基于所述应答，通过所述单总线发送符合所述单总线协议的电子标签信息请求。
9.如权利要求6所述的方法，其特征在于，所述可编程逻辑器件是通过利用超高速集成电路硬件描述语言VHDL编译得到的。
10.如权利要求6所述的方法，其特征在于，所述可编程逻辑器件通过所述单总线连接多个外设；其中，不同的外设对应于不同的地址。
CN202110642239.9A 2021-06-09 2021-06-09 一种外设电子标签信息获取方法及设备 Pending CN113326220A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110642239.9A CN113326220A (zh) 2021-06-09 2021-06-09 一种外设电子标签信息获取方法及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110642239.9A CN113326220A (zh) 2021-06-09 2021-06-09 一种外设电子标签信息获取方法及设备

Publications (1)

Publication Number Publication Date
CN113326220A true CN113326220A (zh) 2021-08-31

Family

ID=77420158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110642239.9A Pending CN113326220A (zh) 2021-06-09 2021-06-09 一种外设电子标签信息获取方法及设备

Country Status (1)

Country Link
CN (1) CN113326220A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113986804A (zh) * 2021-10-26 2022-01-28 超越科技股份有限公司 国产嵌入式系统计算机与外设的通信方法、计算机及介质

Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070271612A1 (en) * 2006-05-19 2007-11-22 Licai Fang Anti-virus and firewall system
CN101854243A (zh) * 2010-04-30 2010-10-06 株洲南车时代电气股份有限公司 一种电路系统设计加密电路及其加密方法
CN102385563A (zh) * 2010-08-31 2012-03-21 鸿富锦精密工业（深圳）有限公司 单总线的usb端口读写装置及方法
CN102722744A (zh) * 2012-05-25 2012-10-10 无锡里外半导体科技有限公司 利用rfid标签实现的一种无线传感器
CN102998994A (zh) * 2012-11-26 2013-03-27 深圳市开立科技有限公司 嵌入式血液分析仪控制系统及其控制方法
CN103246628A (zh) * 2013-05-15 2013-08-14 杭州华三通信技术有限公司 Smi接口管理方法及可编程逻辑器件
US20140189177A1 (en) * 2013-01-03 2014-07-03 International Business Machines Corporation High speed overlay of idle i2c bus bandwidth
CN203772429U (zh) * 2013-12-10 2014-08-13 英华达（上海）科技有限公司 一种单总线温度监测装置
CN104133791A (zh) * 2014-07-25 2014-11-05 浪潮集团有限公司 一种单总线通信方法
CN205176901U (zh) * 2015-12-08 2016-04-20 北京铁路信号有限公司 一种电子标签读写设备
CN107493135A (zh) * 2016-06-12 2017-12-19 中兴通讯股份有限公司 光纤跳线的配对系统、设备、方法及装置
CN107770228A (zh) * 2016-08-22 2018-03-06 中车株洲电力机车研究所有限公司 一种基于CPCI主控的1‑Wire通信系统及方法
US20180097839A1 (en) * 2016-10-01 2018-04-05 Neeraj S. Upasani Systems, apparatuses, and methods for platform security
CN108733482A (zh) * 2018-03-27 2018-11-02 华为技术有限公司 信息获取的方法、处理器以及通信装置
CN108959157A (zh) * 2018-06-26 2018-12-07 郑州云海信息技术有限公司 一种可编程逻辑器件的控制系统及方法
CN109460378A (zh) * 2018-10-30 2019-03-12 新华三信息安全技术有限公司 一种接口电路、信号处理方法、器件及介质
CN109669729A (zh) * 2018-12-26 2019-04-23 杭州迪普科技股份有限公司 一种处理器的启动引导方法
CN109766308A (zh) * 2019-01-15 2019-05-17 湖南泽天智航电子技术有限公司 一种基于localbus总线的多路onewire通信系统
CN109977702A (zh) * 2019-04-08 2019-07-05 成都靖尧通信技术有限公司 一种基于ds2432芯片的fpga设备加密认证系统和方法
CN110659238A (zh) * 2018-06-28 2020-01-07 鸿富锦精密电子(天津)有限公司 数据通信系统
CN111858426A (zh) * 2020-06-05 2020-10-30 深圳市共济科技股份有限公司 一种电子标签读写系统及方法

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070271612A1 (en) * 2006-05-19 2007-11-22 Licai Fang Anti-virus and firewall system
CN101854243A (zh) * 2010-04-30 2010-10-06 株洲南车时代电气股份有限公司 一种电路系统设计加密电路及其加密方法
CN102385563A (zh) * 2010-08-31 2012-03-21 鸿富锦精密工业（深圳）有限公司 单总线的usb端口读写装置及方法
CN102722744A (zh) * 2012-05-25 2012-10-10 无锡里外半导体科技有限公司 利用rfid标签实现的一种无线传感器
CN102998994A (zh) * 2012-11-26 2013-03-27 深圳市开立科技有限公司 嵌入式血液分析仪控制系统及其控制方法
US20140189177A1 (en) * 2013-01-03 2014-07-03 International Business Machines Corporation High speed overlay of idle i2c bus bandwidth
CN103246628A (zh) * 2013-05-15 2013-08-14 杭州华三通信技术有限公司 Smi接口管理方法及可编程逻辑器件
CN203772429U (zh) * 2013-12-10 2014-08-13 英华达（上海）科技有限公司 一种单总线温度监测装置
CN104133791A (zh) * 2014-07-25 2014-11-05 浪潮集团有限公司 一种单总线通信方法
CN205176901U (zh) * 2015-12-08 2016-04-20 北京铁路信号有限公司 一种电子标签读写设备
CN107493135A (zh) * 2016-06-12 2017-12-19 中兴通讯股份有限公司 光纤跳线的配对系统、设备、方法及装置
CN107770228A (zh) * 2016-08-22 2018-03-06 中车株洲电力机车研究所有限公司 一种基于CPCI主控的1‑Wire通信系统及方法
US20180097839A1 (en) * 2016-10-01 2018-04-05 Neeraj S. Upasani Systems, apparatuses, and methods for platform security
CN108733482A (zh) * 2018-03-27 2018-11-02 华为技术有限公司 信息获取的方法、处理器以及通信装置
CN108959157A (zh) * 2018-06-26 2018-12-07 郑州云海信息技术有限公司 一种可编程逻辑器件的控制系统及方法
CN110659238A (zh) * 2018-06-28 2020-01-07 鸿富锦精密电子(天津)有限公司 数据通信系统
CN109460378A (zh) * 2018-10-30 2019-03-12 新华三信息安全技术有限公司 一种接口电路、信号处理方法、器件及介质
CN109669729A (zh) * 2018-12-26 2019-04-23 杭州迪普科技股份有限公司 一种处理器的启动引导方法
CN109766308A (zh) * 2019-01-15 2019-05-17 湖南泽天智航电子技术有限公司 一种基于localbus总线的多路onewire通信系统
CN109977702A (zh) * 2019-04-08 2019-07-05 成都靖尧通信技术有限公司 一种基于ds2432芯片的fpga设备加密认证系统和方法
CN111858426A (zh) * 2020-06-05 2020-10-30 深圳市共济科技股份有限公司 一种电子标签读写系统及方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
刘炜彬;: "基于DSP和CPLD的1553B总线、ARINC429总线接口设计", 黑龙江科技信息, no. 30, 25 October 2009 (2009-10-25), pages 63 *
周建亨;: "一种基于CAN总线的电子标签系统", 东华大学学报(自然科学版), vol. 32, no. 02, 30 April 2006 (2006-04-30), pages 76 - 78 *
王治军;陈少华;宋磊;周红贵;: "基于FPGA的1553B-USB总线转换器设计", 电子测量技术, vol. 31, no. 06, 15 June 2008 (2008-06-15), pages 180 - 183 *
苏红;赵春海;刘文涛;: "基于DSP和FPGA的多总线通信接口设计", 战术导弹技术, no. 05, 15 September 2012 (2012-09-15), pages 99 - 102 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113986804A (zh) * 2021-10-26 2022-01-28 超越科技股份有限公司 国产嵌入式系统计算机与外设的通信方法、计算机及介质

Similar Documents

Publication Publication Date Title
US11010327B2 (en) I3C point to point
US8667204B2 (en) Method to differentiate identical devices on a two-wire interface
US6516366B1 (en) Serial bus for connecting two integrated circuits with storage for input/output signals
TW469373B (en) System and method of preforming a memory transaction on a low pin count bus
KR20010022816A (ko) 유니버셜 직렬 버스 디바이스 컨트롤러
US5507002A (en) Peripheral component interconnect special cycle protocol using soft message IDS
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
CN110765058A (zh) Gpio实现spi从机功能方法、系统、设备及介质
US20190356412A1 (en) Fast termination of multilane double data rate transactions
CN101089838A (zh) 一种实现i2c读写时序的方法
CN113849433B (zh) 一种总线控制器的执行方法、装置、总线控制器、计算机设备和存储介质
CN113626350A (zh) 系统部件和系统部件的应用
JP2008521080A5 (zh)
CN113326220A (zh) 一种外设电子标签信息获取方法及设备
KR20090007412A (ko) 저장 용량이 큰 멀티 미디어 카드
CN113824741A (zh) 一种iic设备的通信方法、装置、设备、系统及介质
Corcoran Two wires and 30 years: A tribute and introductory tutorial to the I2C two-wire bus
US6665757B1 (en) Communication interface having a master activating/deactivating a first signal with a clock signal after a predetermined time after a slave activating/deactivating the first signal
US20070131767A1 (en) System and method for media card communication
CN112559402B (zh) 一种基于fpga的pci从接口控制电路及fpga
US6917994B2 (en) Device and method for automatically generating an appropriate number of wait cycles while reading a nonvolatile memory
JPH09259068A (ja) 拡張入出力インターフェイス
CN111782574A (zh) 一种串行外设接口控制方法和串行外设接口控制器
KR200439053Y1 (ko) 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템
CN115202257B (zh) 一种lpc总线协议转换及设备并行控制装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination