CN109460378A - 一种接口电路、信号处理方法、器件及介质 - Google Patents

一种接口电路、信号处理方法、器件及介质 Download PDF

Info

Publication number
CN109460378A
CN109460378A CN201811280156.4A CN201811280156A CN109460378A CN 109460378 A CN109460378 A CN 109460378A CN 201811280156 A CN201811280156 A CN 201811280156A CN 109460378 A CN109460378 A CN 109460378A
Authority
CN
China
Prior art keywords
signal
sda
scl
pin
sent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811280156.4A
Other languages
English (en)
Other versions
CN109460378B (zh
Inventor
仝箫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New H3C Security Technologies Co Ltd
Original Assignee
New H3C Security Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New H3C Security Technologies Co Ltd filed Critical New H3C Security Technologies Co Ltd
Priority to CN201811280156.4A priority Critical patent/CN109460378B/zh
Publication of CN109460378A publication Critical patent/CN109460378A/zh
Application granted granted Critical
Publication of CN109460378B publication Critical patent/CN109460378B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Abstract

本申请实施例提供了一种接口电路、信号处理方法、器件及介质，可编程逻辑器件通过多个管脚与处理器连接，并通过IIC总线与IIC设备连接，多个管脚包括电平信号管脚和信号方向管脚，可编程逻辑器件对获取到的电平信号进行逻辑计算处理，并基于接收到的方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或基于方向信号，将获取到的电平信号发送至处理器。通过本申请的技术方案，可编程逻辑器件可从处理器直接获取到表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，可编程逻辑器件仅需对电平信号进行逻辑计算处理，减少了可编程逻辑器件的处理操作，进而降低逻辑代码的复杂度，提高可编程逻辑器件的可靠性。

Description

一种接口电路、信号处理方法、器件及介质
技术领域
本申请涉及电子电路技术领域，特别是涉及一种接口电路、信号处理方法、器件及介质。
背景技术
IIC(Inter-Integrated Circuit，集成电路)总线是一种双向二线制同步串行总线，IIC总线包括SDA(Serial Data，串行数据线)和SCL(Serial Clock，串行时钟线)，SDA和SCL都是双向I/O线。一般来说，电路板上的处理器上集成有IIC总线的接口，通过该接口，IIC设备可以连接至处理器。
一些处理器上没有集成IIC总线接口，或者其集成的IIC总线的接口不能支持IIC协议时，IIC设备可以通过CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)与处理器进行连接。常见的做法是，CPLD通过可编程逻辑代码实现并行总线接口模块和IIC总线控制器模块，如图1所示，CPLD包括并行总线接口模块和IIC总线控制器模块，处理器通过并行总线与并行总线接口模块连接和通信，IIC设备通过IIC总线与CPLD连接和通信。
CPLD通过并行总线接收处理器发送的时序信号，并对时序信号进行解析处理，转换成满足IIC协议的时序信号，再将该时序信号转发至IIC设备，进而实现处理器与IIC设备的通信。
然而，由于并行总线和IIC总线的差异，CPLD需要对处理器发送的时序信号进行诸多处理，例如，需要串并转换、协议定义的交互等。这样，CPLD需要实现的功能较多，需要实现庞大的状态控制机制和复杂的逻辑功能，使得CPLD所需的逻辑代码较多且较复杂，进而降低了CPLD的可靠性。
发明内容
本申请实施例的目的在于提供一种接口电路、信号处理方法、器件及介质，以降低CPLD逻辑代码的复杂度以及提高CPLD的可靠性。具体技术方案如下：
第一方面，本申请实施例提供了一种接口电路，接口电路包括处理器、可编程逻辑器件，其中：
所述处理器包括多个管脚，所述处理器通过所述多个管脚与所述可编程逻辑器件连接，所述多个管脚包括电平信号管脚和信号方向管脚，所述电平信号管脚用于传输表示IIC信号的电平信号，所述信号方向管脚用于传输表示电平信号的传输方向的方向信号；
所述可编程逻辑器件通过IIC总线与IIC设备连接；
所述可编程逻辑器件，用于对获取到的电平信号进行逻辑计算处理，并基于从所述信号方向管脚接收到的方向信号，将逻辑计算处理后的电平信号发送至所述IIC设备；或，基于从所述信号方向管脚接收到的方向信号，将获取到的电平信号发送至所述处理器。
可选地，所述电平信号包括SCL信号和SDA信号，所述电平信号管脚包括用于传输所述SCL信号的SCL管脚和用于传输所述SDA信号的SDA管脚，所述信号方向管脚包括SCL方向管脚和SDA方向管脚，其中，所述SCL方向管脚用于传输表示所述SCL信号的传输方向的SCL方向信号，所述SDA方向管脚用于传输表示所述SDA信号的传输方向的SDA方向信号；
所述处理器，用于通过所述SCL管脚、与所述可编程逻辑器件之间传输SCL信号，通过所述SDA管脚、与所述可编程逻辑器件之间传输所述SDA信号；还用于，通过所述SCL方向管脚、与所述可编程逻辑器件之间传输SCL方向信号，以及通过所述SDA方向管脚、与所述可编程逻辑器件之间传输SDA方向信号；
所述可编程逻辑器件，用于对获取到的所述SCL信号进行逻辑计算处理，并基于接收到的SCL方向信号，将逻辑计算处理后的SCL信号发送至所述IIC设备；或基于接收到的SCL方向信号，将接收的SCL信号发送至所述处理器；
还用于对获取到的所述SDA信号进行逻辑计算处理，并基于接收到的SDA方向信号，将逻辑计算处理后的SDA信号发送至所述IIC设备；或，基于接收到的SDA方向信号，将接收的SDA信号发送至所述处理器。
可选地，所述SCL信号包括输入所述处理器的SCL输入信号和从所述处理器输出的SCL输出信号，所述SCL管脚包括用于传输SCL输入信号的SCL输入管脚和用于传输SCL输出信号的SCL输出管脚；
所述可编程逻辑器件，用于当从所述SCL方向管脚输出的SCL方向信号表示输出方向时，接收从所述SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过所述IIC总线发送至所述IIC设备；当从所述SCL方向管脚输出的SCL方向信号表示输入方向时，接收所述IIC设备发送的SCL输入信号，并将所接收的SCL输入信号发送至所述SCL输入管脚。
可选地，所述SDA信号包括输入所述处理器的SDA输入信号和从所述处理器输出的SDA输出信号，所述SDA管脚包括用于传输SDA输入信号的SDA输入管脚和用于传输SDA输出信号的SDA输出管脚；
所述可编程逻辑器件，用于当从所述SDA方向管脚输出的SDA方向信号表示输出方向时，接收从所述SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过所述IIC总线发送至所述IIC设备；当从所述SDA方向管脚输出的SDA方向信号表示输入方向时，接收所述IIC设备发送的SDA输入信号，并将所接收的SDA输入信号发送至所述SDA输入管脚。
可选地，所述可编程逻辑器件，具体用于在接收到从所述SCL方向管脚输出的SCL方向信号，并接收到从所述SCL输出管脚输出的SCL输出信号之后，判断该SCL方向信号是否为低电平信号、且该SCL输出信号是否为低电平信号，如果是，则生成低电平的SCL输出信号，如果否，则生成高阻态的SCL输出信号；
具体用于在接收到从所述SCL方向管脚输出的SCL方向信号后，判断该SCL方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SCL输入信号，并将所接收的SCL输入信号发送至所述SCL输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SCL输入管脚。
可选地，所述可编程逻辑器件，具体用于在接收到从所述SDA方向管脚输出的SDA方向信号，并接收到从所述SDA输出管脚输出的SDA输出信号之后，判断该SDA方向信号是否为低电平信号、且该SDA输出信号是否为低电平信号，如果是，则生成低电平的SDA输出信号，如果否，则生成高阻态的SDA输出信号；
具体用于在接收到从所述SDA方向管脚输出的SDA方向信号后，判断该SDA方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SDA输入信号，并将所接收的SDA输入信号发送至所述SDA输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SDA输入管脚。
可选地，所述可编程逻辑器件，还用于将所述电平信号的上升沿时间调整为满足IIC协议的规范要求的上升沿时间；和/或，将所述电平信号的下降沿时间调整为满足IIC协议的规范要求的下降沿时间。
可选地，所述可编程逻辑器件包含第一端口和第二端口，其中，所述第一端口的电压为所述处理器的接口电平，所述第二端口的电压为所述IIC设备的接口电平；
所述处理器通过所述多个管脚与所述第一端口连接，所述IIC设备通过所述IIC总线与所述第二端口连接。
可选的，所述电平信号中携带用于接收所述电平信号的IIC设备的地址；所述可编程逻辑器件，具体用于当所述可编程逻辑器件连接有一个或多个IIC设备时，对接收到的所述电平信号进行逻辑计算处理，并基于接收到的方向信号，将逻辑计算处理后的电平信号发送至所述地址对应的IIC设备。
可选地，所述SDA信号中携带用于接收该SDA信号的IIC设备的地址；
所述可编程逻辑器件，具体用于当所述可编程逻辑器件连接有一个或多个IIC设备时，对接收到的所述SDA信号进行逻辑计算处理，并基于接收到的所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述地址对应的IIC设备。
第二方面，本申请实施例提供了一种信号处理方法，应用于可编程逻辑器件，所述可编程逻辑器件通过IIC总线与IIC设备连接，所述可编程逻辑器件通过处理器的多个管脚与所述处理器连接，其中，所述多个管脚包括电平信号管脚和信号方向管脚，所述电平信号管脚用于传输表示IIC信号的电平信号，所述信号方向管脚用于传输表示电平信号的传输方向的方向信号；
所述方法包括：
从所述信号方向管脚接收所述处理器发送的方向信号；
对所获取的电平信号进行逻辑计算处理，并基于所述方向信号，将逻辑计算处理后的电平信号发送至所述IIC设备；或，基于所述方向信号，将获取到的电平信号发送至所述处理器。
可选地，所述电平信号包括SCL信号和SDA信号，所述电平信号管脚包括用于传输所述SCL信号的SCL管脚和用于传输所述SDA信号的SDA管脚，所述信号方向管脚包括SCL方向管脚和SDA方向管脚，其中，所述SCL方向管脚用于传输表示所述SCL信号的传输方向的SCL方向信号，所述SDA方向管脚用于传输表示所述SDA信号的传输方向的SDA方向信号；
所述从所述信号方向管脚接收所述处理器发送的方向信号，包括：
接收所述处理器通过所述SCL方向管脚发送的SCL方向信号，接收所述处理器通过所述SDA方向管脚发送的SDA方向信号；
所述对所获取的电平信号进行逻辑计算处理，并基于所述方向信号，将逻辑计算处理后的电平信号发送至所述IIC设备；或，基于所述方向信号，将获取到的电平信号发送至所述处理器，包括：
对获取到的所述SCL信号进行逻辑计算处理，并基于所述SCL方向信号，将逻辑计算处理后的SCL信号发送至所述IIC设备，或，基于所述SCL方向信号，将所获取的SCL信号发送至所述处理器；
对获取到的所述SDA信号进行逻辑计算处理，并基于所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述IIC设备，或，基于所述SDA方向信号，将所获取的SDA信号发送至所述处理器。
可选地，所述SCL信号包括输入所述处理器的SCL输入信号和从所述处理器输出的SCL输出信号，所述SCL管脚包括用于传输SCL输入信号的SCL输入管脚和用于传输SCL输出信号的SCL输出管脚；
所述对获取到的所述SCL信号进行逻辑计算处理，并基于所述SCL方向信号，将逻辑计算处理后的SCL信号发送至所述IIC设备，包括：
当从所述SCL方向管脚输出的SCL方向信号表示输出方向时，接收从所述SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过所述IIC总线发送至所述IIC设备；
当从所述SCL方向管脚输出的SCL方向信号表示输入方向时，接收所述IIC设备发送的SCL输入信号，并将所接收到的SCL输入信号发送至所述SCL输入管脚。
可选地，所述SDA信号包括输入所述处理器的SDA输入信号和从所述处理器输出的SDA输出信号，所述SDA管脚包括用于传输SDA输入信号的SDA输入管脚和用于传输SDA输出信号的SDA输出管脚；
所述对获取到的所述SDA信号进行逻辑计算处理，并基于所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述IIC设备，包括：
当从所述SDA方向管脚输出的SDA方向信号表示输出方向时，接收从所述SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过所述IIC总线发送至所述IIC设备；
当从所述SDA方向管脚输出的SDA方向信号表示输入方向时，接收所述IIC设备发送的SDA输入信号，并将所接收到的SDA输入信号发送至所述SDA输入管脚。
可选地，所述从当所述SCL方向管脚输出的SCL方向信号表示输出方向时，接收从所述SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过所述IIC总线发送至所述IIC设备，包括：
在接收到从所述SCL方向管脚输出的SCL方向信号，并接收从所述SCL输出管脚输出的SCL输出信号之后，判断该SCL方向信号是否为低电平信号、且该SCL输出信号是否为低电平信号，如果是，则生成低电平的SCL输出信号，如果否，则生成高阻态的SCL输出信号；
所述从当所述SCL方向管脚输出的SCL方向信号表示输入方向时，接收所述IIC设备发送的SCL输入信号，并将所接收到的SCL输入信号发送至所述SCL输入管脚，包括：
在接收到从所述SCL方向管脚输出的SCL方向信号后，判断该SCL方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SCL输入信号，并将所接收的SCL输入信号发送至所述SCL输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SCL输入管脚。
可选地，所述当从所述SDA方向管脚输出的SDA方向信号表示输出方向时，接收从所述SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过所述IIC总线发送至所述IIC设备，包括：
在接收到从所述SDA方向管脚输出的SDA方向信号，并接收到从所述SDA输出管脚输出的SDA输出信号之后，判断该SDA方向信号是否为低电平信号、且该SDA输出信号是否为低电平信号，如果是，则生成低电平的SDA输出信号，如果否，则生成高阻态的SDA输出信号；
所述当从所述SDA方向管脚输出的SDA方向信号表示输入方向时，接收所述IIC设备发送的SDA输入信号，并将所接收到的SDA输入信号发送至所述SDA输入管脚，包括：
在接收到从所述SDA方向管脚输出的SDA方向信号后，判断该SDA方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SDA输入信号，并将所接收的SDA输入信号发送至所述SDA输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SDA输入管脚。
可选地，所述方法还包括：
将所述电平信号的上升沿时间调整为满足IIC协议的规范要求的上升沿时间；和/或，将所述电平信号的下降沿时间调整为满足IIC协议的规范要求的下降沿时间。
可选地，所述可编程逻辑器件包含第一端口和第二端口，其中，所述第一端口的电压为所述处理器的接口电平，所述第二端口的电压为所述IIC设备的接口电平；
所述可编程逻辑器件通过所述第一端口与所述多个管脚连接，通过所述第二端口与所述IIC总线连接。
可选的，所述电平信号中携带用于接收所述电平信号的IIC设备的地址；所述对所获取的电平信号进行逻辑计算处理，并基于所述方向信号，将逻辑计算处理后的电平信号发送至所述IIC设备，包括：当所述可编程逻辑器件连接有一个或多个IIC设备时，对接收到的所述电平信号进行逻辑计算处理，并基于接收到的方向信号，将逻辑计算处理后的电平信号发送至所述地址对应的IIC设备。
可选地，所述SDA信号中携带用于接收该SDA信号的IIC设备的地址；
所述对获取到的所述SDA信号进行逻辑计算处理，并基于所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述IIC设备，包括：
当所述可编程逻辑器件连接有一个或多个IIC设备时，对接收到的所述SDA信号进行逻辑计算处理，并基于接收到的所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述地址对应的IIC设备。
第三方面，本申请实施例提供了一种信号处理装置，应用于可编程逻辑器件，所述可编程逻辑器件通过IIC总线与IIC设备连接，所述可编程逻辑器件通过处理器的多个管脚与所述处理器连接，其中，所述多个管脚包括电平信号管脚和信号方向管脚，所述电平信号管脚用于传输表示IIC信号的电平信号，所述信号方向管脚用于传输表示电平信号的传输方向的方向信号；
所述装置包括：
接收模块，用于从所述信号方向管脚接收所述处理器发送的方向信号；
逻辑计算模块，用于对所获取的电平信号进行逻辑计算处理，并基于所述方向信号，将逻辑计算处理后的电平信号发送至所述IIC设备；或，基于所述方向信号，将获取到的电平信号发送至所述处理器。
第四方面，本申请实施例提供了一种可编程逻辑器件，包括通用处理器、通信接口、存储器和通信总线，其中，通用处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
通用处理器，用于执行存储器上所存放的程序时，实现任一所述的信号处理方法步骤。
第五方面，本申请实施例提供了一种机器可读存储介质，所述机器可读存储介质内存储有计算机程序，所述计算机程序被通用处理器执行时实现任一所述的信号处理方法步骤。
本申请实施例提供的技术方案中，可编程逻辑器件通过多个管脚与处理器连接，并通过IIC总线与IIC设备连接，其中多个管脚包括电平信号管脚和信号方向管脚，可编程逻辑器件对获取到的电平信号进行逻辑计算处理，并基于从信号方向管脚接收到的方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或基于方向信号，将获取到的电平信号发送至处理器。通过本申请实施例提供的技术方案，处理器的管脚能够输出表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，这样，可编程逻辑器件也可以直接获取到表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，而不需再进行诸多处理来解决并行总线和IIC总线的差异的问题，可编程逻辑器件仅需对电平信号进行逻辑计算处理，减少了可编程逻辑器件的处理操作，进而降低逻辑代码的复杂度，提高可编程逻辑器件的可靠性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术的连接示意图；
图2为本申请实施例提供的接口电路的第一种连接示意图；
图3为本申请实施例提供的接口电路的第二种连接示意图；
图4-1为本申请实施例提供的接口电路的第三种连接示意图；
图4-2为本申请实施例提供的接口电路的第四种连接示意图；
图5为本申请实施例提供的信号处理方法的一种流程图；
图6为本申请实施例提供的信号处理装置的一种结构示意图；
图7为本申请实施例提供的可编程逻辑器件的一种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
为了解决可编程逻辑器件的逻辑代码较多且较复杂以及可靠性低的问题，本申请实施例提供了一种接口电路、信号处理方法及装置，其中，一种接口电路包括处理器、可编程逻辑器件，其中：
处理器包括多个管脚，处理器通过多个管脚与可编程逻辑器件连接，多个管脚包括电平信号管脚和信号方向管脚，电平信号管脚用于传输表示IIC信号的电平信号，信号方向管脚用于传输表示电平信号的传输方向的方向信号；
可编程逻辑器件通过IIC总线与IIC设备连接；
可编程逻辑器件，用于对获取到的电平信号进行逻辑计算处理，并基于从信号方向管脚接收到的方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于从信号方向管脚接收到的方向信号，将获取到的电平信号发送至处理器。
本申请实施例提供的技术方案中，可编程逻辑器件通过多个管脚与处理器连接，并通过IIC总线与IIC设备连接，其中多个管脚包括电平信号管脚和信号方向管脚，可编程逻辑器件对获取到的电平信号进行逻辑计算处理，并基于从信号方向管脚接收到的方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于从信号方向管脚接收到的方向信号，将获取到的电平信号发送至处理器。通过本申请实施例提供的技术方案，处理器的管脚能够直接输出表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，这样，可编程逻辑器件也可以直接获取到表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，而不需再进行诸多处理来解决并行总线和IIC总线的差异的问题，可编程逻辑器件仅需对电平信号进行逻辑计算处理，减少了可编程逻辑器件的处理操作，进而降低逻辑代码的复杂度，提高可编程逻辑器件的可靠性。
下面首先对本申请实施例提供的一种接口电路进行介绍。如图2所示的本申请实施例提供的接口电路的一种结构示意图，该接口电路包括处理器和可编程逻辑器件。
其中，可编程逻辑器件为一种通用的集成电路，可编程逻辑器件的逻辑功能可以是自定义的，具体地可以通过自定义的可编程逻辑代码来确定。可编程逻辑器件可以为CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)、PAL(ProgrammableArray Logic，可编程阵列逻辑)、GAL(Generic Array Logic，通用阵列逻辑)、FPGA(Field-Programmable Gate Array，现场可编程门阵列)等器件中的任一种，在此不作限定。
下面以可编程逻辑器件为CPLD为例进行介绍。其中，CPLD的型号包括多种，例如，altera的EPM1270、EPM240，lattice的LCMXO2_1200U等。
处理器可以包括多个管脚，其中，该多个管脚为GPIO管脚。处理器通过该多个管脚与可编程逻辑器件连接。
其中，多个管脚可以包括电平信号管脚和信号方向管脚。
电平信号管脚用于传输表示IIC信号的电平信号。具体地，处理器可以通过电平信号管脚输出电平信号，还可以通过电平信号管脚接收电平信号。
信号方向管脚用于传输表示电平信号的传输方向的方向信号，电平信号的传输方向包括输出和输入。信号方向管脚可以传输两种方向信号：输出方向信号和输入方向信号，输出方向信号表示电平信号的传输方向为输出方向，即从处理器输出电平信号，输入方向信号表示电平信号的传输方向为输入方向，即将电平信号输入至处理器。
其中，管脚的功能可以是自定义设置的，设置的方式可以是软件方式实现的，例如，利用可编程逻辑代码来模拟电平信号管脚所需传输的电平信号的时序。
可编程逻辑器件可以通过IIC总线与IIC设备连接，IIC总线用于传输针对SCL(Serial Clock，串行时钟线)的信号和针对SDA(Serial Data，串行数据线)的信号。其中，IIC总线上传输的信号是满足IIC协议的信号，即可编程逻辑器件输出的信号以及从IIC设备输入至可编程逻辑器件的信号均满足IIC协议。
可编程逻辑器件可以用于对获取到的电平信号进行逻辑计算处理，其中，可编程逻辑器件获取到的电平信号可以是来自于IIC设备，还可以来自于处理器。电平信号可以为多种类型信号，例如，SCL输入信号，SCL输出信号，SDA输入信号，SDA输出信号等。对于不同类型的电平信号，可编程逻辑器件的逻辑计算处理可以不相同。
可编程逻辑器件还可以从处理器上的信号方向管脚接收方向信号，信号方向管脚用于传输表示电平信号的传输方向的信号。当可编程逻辑器件接收到的方向信号表示输出方向，表示处理器输出电平信号给可编程逻辑器件，此时，可编程逻辑器件在对电平信号进行逻辑计算处理之后，将逻辑计算处理后的电平信号发送至IIC设备。当可编程逻辑器件接收到的方向信号表示输入方向，表示可编程逻辑器件将从IIC设备接收到的电平信号转发至处理器，即可编程逻辑器件对来自于IIC设备的电平信号进行逻辑计算处理之后，将逻辑计算处理后的电平信号发送至处理器。
一种实施方式中，电平信号可以包括SCL信号和SDA信号，电平信号管脚包括用于传输SCL信号的SCL管脚和用于传输SDA信号的SDA管脚。处理器可以通过SCL管脚、与可编程逻辑器件之间传输SCL信号，通过SDA管脚、与可编程逻辑器件之间传输SDA信号；还用于，通过SCL方向管脚、与可编程逻辑器件之间传输SCL方向信号，以及通过SDA方向管脚、与可编程逻辑器件之间传输SDA方向信号。如表1所示：
表1
基于电平信号包括SCL信号和SDA信号，信号方向管脚可以包括SCL方向管脚和SDA方向管脚。其中，SCL方向管脚用于传输表示SCL信号的传输方向的SCL方向信号，处理器与可编程逻辑器件之间通过SCL方向管脚传输SCL方向信号，当可编程逻辑器件接收到从SCL方向管脚输出的SCL方向信号后，可以确定SCL信号的传输方向，传输方向包括SCL信号从处理器输出至可编程逻辑器件，或者由可编程逻辑器件输入至处理器。
其中，SDA方向管脚用于传输表示SDA信号的传输方向的SDA方向信号，处理器与可编程逻辑器件之间通过SDA方向管脚传输SDA方向信号，当可编程逻辑器件接收到从SDA方向管脚输出的SDA方向信号后，可以确定SDA信号的传输方向，传输方向包括SDA信号从处理器输出至可编程逻辑器件，或者由可编程逻辑器件输入至处理器。
针对信号方向管脚，如表2所示：
表2
针对于可编程逻辑器件，可以用于对获取到的SCL信号进行逻辑计算处理，并基于接收到的SCL方向信号，将逻辑计算处理后的SCL信号发送至IIC设备；或基于接收到的SCL方向信号，将接收的SCL信号发送至处理器。
其中，当SCL方向信号表示的方向为输出方向时，可编程逻辑器件接收处理器从SCL管脚发送的SCL信号，并对该SCL信号进行逻辑计算处理，在完成逻辑计算处理之后，可以将逻辑计算处理后的SCL信号发送至IIC设备。
当SCL方向信号表示的方向为输入方向时，可编程逻辑器件可以接收IIC设备发送的SCL信号，并对该SCL信号进行逻辑计算处理，在完成逻辑计算处理之后，可以将逻辑计算处理后的SCL信号发送至处理器。
可编程逻辑器件还可以用于对获取到的SDA信号进行逻辑计算处理，并基于接收到的SDA方向信号，将逻辑计算处理后的SDA信号发送至IIC设备；或，基于接收到的SDA方向信号，将接收的SDA信号发送至处理器。
其中，当SDA方向信号表示的方向为输出方向时，可编程逻辑器件接收处理器从SDA管脚发送的SDA信号，并对该SDA信号进行逻辑计算处理，在完成逻辑计算处理之后，可以将逻辑计算处理后的SDA信号发送至IIC设备。
当SDA方向信号表示的方向为输入方向时，可编程逻辑器件可以接收IIC设备发送的SDA信号，并对该SDA信号进行逻辑计算处理，在完成逻辑计算处理之后，可以将逻辑计算处理后的SDA信号发送至处理器。
结合图3举例说明，如图3所示，管脚1为SCL管脚，管脚2为SDA管脚，管脚3为SCL方向管脚，管脚4为SDA方向管脚。处理器与可编程逻辑器件之间通过SCL管脚传输SCL信号，通过SDA管脚传输SDA信号，通过SCL方向管脚传输SCL方向信号，通过SDA方向管脚传输SDA方向信号。可编程逻辑器件与IIC设备之间的IIC总线包括两条，一条是针对SCL信号，即用于传输逻辑计算处理后的SCL信号；另一条是针对SDA信号，即用于传输逻辑计算处理后的SDA信号。
一种实施方式中，SCL信号可以包括SCL输入信号和SCL输出信号。其中，SCL输入信号的传输方向为从可编程逻辑器件传输至处理器，SCL输出信号的传输方向为从处理器传输至可编程逻辑器件。针对SCL信号，如下表3所示：
表3
SCL管脚可以包括SCL输入管脚和SCL输出管脚。其中，SCL输入管脚用于传输SCL输入信号，SCL输出管脚用于传输SCL输出信号。针对SCL管脚，如下表4所示：
表4
可编程逻辑器件可以用于当从SCL方向管脚输出的SCL方向信号表示输出方向时，接收从SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过IIC总线发送至IIC设备。
对SCL输出信号进行逻辑计算处理的一种实现方式中，对所接收到的SCL输出信号与SCL方向信号进行逻辑与计算，可以得到相应的逻辑与计算结果，将该结果作为逻辑计算处理后的SCL输出信号，通过IIC总线发送至IIC设备。
可编程逻辑器件还可以用于当从SCL方向管脚输出的SCL方向信号表示输入方向时，接收IIC设备发送的SCL输入信号，并将所接收到的SCL输入信号发送至SCL输入管脚，这样处理器能够接收到SCL输入管脚输入的该SCL输入信号。
以图4-1为例进行说明，管脚11为SCL输出管脚，管脚12为SCL输入管脚，可编程逻辑器件可以接收从管脚11输出的SCL输出信号；还可以将SCL输入信号发送至处理器的管脚12，从而通过管脚12将SCL输入信号传输至处理器。
一种实施方式中，可编程逻辑器件接收到从SCL方向管脚输出的SCL方向信号，并接收到从SCL输出管脚输出的SCL输出信号之后，判断该SCL方向信号是否为低电平信号、且该SCL输出信号是否为低电平信号，如果是，则生成低电平的SCL输出信号，如果否，则生成高阻态的SCL输出信号，即可编程逻辑器件用于输出SCL输出信号的管脚输出高阻态，其中，高阻态可以用Z表示。如下表5所示：
表5
例如，对于SCL方向信号，低电平时表示输出方向，高电平时表示输入方向，即逻辑电平0时表示输出方向，逻辑电平1时表示输入方向。当SCL方向信号为逻辑电平0且SCL输出信号为逻辑电平0时，表示处理器使能输出针对SCL的信号，则可编程逻辑器件可以生成逻辑电平0的SCL输出信号，并将该逻辑电平0的SCL输出信号发送至IIC设备。
若SCL方向信号和SCL输出信号为以下三种情况中的任一种：SCL方向信号为逻辑电平1且SCL输出信号为逻辑电平0，SCL方向信号为逻辑电平0且SCL输出信号为逻辑电平1，SCL方向信号为逻辑电平1且SCL输出信号为逻辑电平1。此时，可编程逻辑器件用于输出SCL输出信号的管脚输出高阻态。如下表6所示：
表6
一种实施方式中，可编程逻辑器件接收到从SCL方向管脚输出的SCL方向信号后，判断该SCL方向信号是否为高电平，如果是，接收所述IIC设备发送的信号，可编程逻辑器件接收到该信号后，将该信号作为SCL输入信号发送至SCL输入管脚。如果SCL方向信号不是高电平，即低电平时，生成电平值为高电平的一个信号，并将该信号发送至SCL输入管脚，该信号用于表示输入方向不使能，处理器可以不进行处理。处理器接收到该高电平的信号后，针对该高电平的信号可以不进行处理。如下表7所示：
表7
SCL方向信号 向处理器发送的信号
高电平 SCL输入信号
低电平 高电平的信号
例如，对于SCL方向信号，低电平时表示输出方向，高电平时表示输入方向。当SCL方向信号为逻辑电平1时，表示输入方向，此时可编程逻辑器件可以接收IIC设备发送的信号，并将该信号作为SCL输入信号通过SCL输入管脚发送至处理器。当SCL方向信号为逻辑电平0时，表示输出方向，处理器输出SCL输出信号，可编程逻辑器件通过SCL输入管脚向处理器输入逻辑电平为1的一个信号。如下表8所示：
表8
SCL方向信号 向处理器发送的信号
1 SCL输入信号
0 1
一种实施方式中，SDA信号可以包括SDA输入信号和SDA输出信号。其中，SDA输入信号的传输方向为从可编程逻辑器件传输至处理器，SDA输出信号的传输方向为从处理器传输至可编程逻辑器件。针对SDA信号，如下表9所示：
表9
SDA管脚可以包括SDA输入管脚和SDA输出管脚。其中，SDA输入管脚用于传输SDA输入信号，SDA输出管脚用于传输SDA输出信号。针对SDA管脚，如下表10所示：
表10
可编程逻辑器件可以用于当从SDA方向管脚输出的SDA方向信号表示输出方向时，接收从SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过IIC总线发送至IIC设备。
对SDA输出信号进行逻辑计算处理的一种实现方式中，对所接收到的SDA输出信号与SDA方向信号进行逻辑与计算，可以得到相应的逻辑与计算结果，将该结果作为逻辑计算处理后的SDA输出信号，通过IIC总线发送至IIC设备。
可编程逻辑器件还可以用于当从SDA方向管脚输出的SDA方向信号表示输入方向时，接收IIC设备发送的SDA输入信号，并将所接收到的SDA输入信号发送至SDA输入管脚。
以图4-1为例进行说明，管脚21为SDA输出管脚，管脚22为SDA输入管脚，可编程逻辑器件可以从管脚21接收SDA输出信号；还可以通过管脚22将SDA输入信号发送至处理器。
一种实施方式中，可编程逻辑器件接收到从SDA方向管脚输出的SDA方向信号，并接收到从SDA输出管脚输出的SDA输出信号之后，判断该SDA方向信号是否为低电平信号、且该SDA输出信号是否为低电平信号，如果是，则生成低电平的SDA输出信号，如果否，则生成高阻态的SDA输出信号，即可编程逻辑器件用于输出SDA输出信号的管脚输出高阻态。如下表11所示：
表11
例如，对于SDA方向信号，低电平时表示输出方向，高电平时表示输入方向，即逻辑电平0时表示输出方向，逻辑电平1时表示输入方向。当SDA方向信号为逻辑电平0且SDA输出信号为逻辑电平0时，表示处理器使能输出针对SDA的信号，则可编程逻辑器件可以生成逻辑电平0的SDA输出信号，并将该逻辑电平0的SDA输出信号发送至IIC设备。
若SDA方向信号和SDA输出信号为以下三种情况中的任一种：SDA方向信号为逻辑电平1且SDA输出信号为逻辑电平0，SDA方向信号为逻辑电平0且SDA输出信号为逻辑电平1，SDA方向信号为逻辑电平1且SDA输出信号为逻辑电平1。此时，生成高阻态的SDA输出信号，即可编程逻辑器件用于输出SDA输出信号的管脚输出高阻态。如下表12所示：
表12
一种实施方式中，可编程逻辑器件接收到从SDA方向管脚输出的SDA方向信号后，判断该SDA方向信号是否为高电平信号，如果是，接收所述IIC设备发送的信号，可编程逻辑器件接收到该信号后，将该信号作为SDA输入信号发送至SDA输入管脚。如果SDA方向信号不是高电平信号，即低电平信号时，生成电平值为高电平的一个信号，并将该信号发送至SDA输入管脚。处理器接收到该高电平的信号后，针对该高电平的信号可以不进行处理。如下表13所示：
表13
SCL方向信号 向处理器发送的信号
高电平 SCL输入信号
低电平 高电平的信号
例如，对于SDA方向信号，低电平时表示输出方向，高电平时表示输入方向。当SDA方向信号为逻辑电平1时，表示输入方向，此时可编程逻辑器件可以接收IIC设备发送的信号，并将该信号作为SDA输入信号通过SDA输入管脚发送至处理器。当SDA方向信号为逻辑电平0时，表示输出方向，处理器输出SDA输出信号，可编程逻辑器件向SDA输入管脚输入逻辑电平为1的信号。如下表14所示：
表14
SCL方向信号 向处理器发送的信号
1 SCL输入信号
0 1
一种实施方式中，可编程逻辑器件，还用于将电平信号的上升沿时间调整为满足IIC协议的规范要求的上升沿时间；和/或，将电平信号的下降沿时间调整为满足IIC协议的规范要求的下降沿时间。根据电平信号包括SCL信号和SDA信号，可以分为以下两种情况。
第一种情况，可编程逻辑器件可以对SCL信号的边沿时间进行调整，边沿时间包括上升沿时间和下降沿时间。其中，SCL信号包括SCL输入信号和SCL输出信号。下面以对SCL输出信号的边沿时间进行调整为例进行说明，具体地可以包括如下步骤。
将SCL输出信号的上升沿时间调整为满足IIC协议的规范要求的上升沿时间；和/或，将SCL输出信号的下降沿时间调整为满足IIC协议的规范要求的下降沿时间。
其中，调整后的SCL上升沿时间和SCL下升沿时间均满足IIC协议的规范要求。
通过本申请实施例提供的实施方式，可编程逻辑器件可以对SCL输出信号的上升沿时间和下降沿时间进行设置，进而使得输出的SCL输出信号的上升沿时间和下降沿时间均能满足IIC协议的规范要求。
第二种情况，可编程逻辑器件可以对SDA信号的边沿时间进行调整，边沿时间包括上升沿时间和下降沿时间。其中，SDA信号包括SDA输入信号和SDA输出信号。下面以对SDA输出信号的边沿时间进行调整为例进行说明，具体地可以包括如下步骤。
将SDA输出信号的上升沿时间调整为满足IIC协议的规范要求的上升沿时间；和/或，将SDA输出信号的下降沿时间调整为满足IIC协议的规范要求的下降沿时间。
其中，调整后的SDA上升沿时间和SDA下升沿时间均满足IIC协议的规范要求。
通过本申请实施例提供的实施方式，可编程逻辑器件可以对SDA输出信号的上升沿时间和下降沿时间进行设置，进而使得输出的SDA输出信号的上升沿时间和下降沿时间均能满足IIC协议的规范要求。
一种实施方式中，可编程逻辑器件可以将多个管脚上输出的电压进行转换，进而使得可编程逻辑器件与IIC设备连接处的电压与IIC设备的电压一致。
具体地，可编程逻辑器件在通过多个管脚连接处理器、且通过IIC总线连接IIC设备之后，可编程逻辑器件可以检测出处理器的管脚上的电压，以及所连接的IIC设备的电压，再判断多个管脚的电压与IIC设备的电压是否一致。若多个管脚的电压与IIC设备的电压不一致，可编程逻辑器件可以进行电压转换，将可编程逻辑器件与IIC设备连接处输出的电压转换为IIC设备的电压。
例如，处理器的电压为1.7V，则该处理器的各管脚上的电压为1.7V，IIC设备的电压为3.3V，可编程逻辑器件可以检测出管脚的电压与IIC设备的电压不一致，则可以将可编程逻辑器件与IIC设备连接处输出的电压转换为3.3V。
通过本申请实施例提供的实施方式，在多个管脚的电压与IIC设备的电压不一致的情况下，可以由可编程逻辑器件直接进行电压转换，使得可编程逻辑器件与IIC设备连接处输出的电压与IIC设备的电压一致。这样避免了另外增加电压转换器件，不仅简化了电路结构，而且还节省了电压转换器件的资源。
一种实现方式中，可编程逻辑器件包括多个物理分区(即bank)，每个物理分区的电压可以单独设置。具体的，可编程逻辑器件可以包含第一端口和第二端口，第一端口的第一电压和第二端口的第二电压可以不同。其中，第一端口的第一电压设置为处理器的接口电平，第二端口的第二电压设置为IIC设备的接口电平。
处理器通过多个管脚与第一端口连接，IIC设备通过IIC总线与第二端口连接。
这样，在处理器的接口电平与IIC设备的接口电平不一样的情况下，可编程逻辑器件可以为不同物理分区设置不同的电压，进而使得处理器与IIC设备可以通过可编程逻辑器件连接起来。
例如，处理器的接口电平为1.7V，IIC设备的接口电平3.3V，可编程逻辑器件的第一端口的第一电压为1.7V，第二端口的第二电压为3.3V，从而将处理器与第一端口连接，第二端口连接IIC设备。
可编程逻辑器件包含的端口并不仅限于上述第一端口和第二端口，还可以包括多个端口。可编程逻辑器件中端口的电压等级并不仅限于上述两种，为了提高可编程逻辑器件的通用性，可编程逻辑器件中端口的电压等级可以包括多种电压等级，例如，端口的电压等级可以包括1.7V、2.5V、3.3V等。
一种实施方式中，所述电平信号中携带用于接收所述电平信号的IIC设备的地址；所述可编程逻辑器件，具体用于当所述可编程逻辑器件连接有一个或多个IIC设备时，对接收到的所述电平信号进行逻辑计算处理，并基于接收到的方向信号，将逻辑计算处理后的电平信号发送至所述地址对应的IIC设备。
一种实施例中，如图4-2所示，可编程逻辑器件可以连接多个IIC设备，例如IIC设备1和IIC设备2。SDA信号可以携带用于接收该SDA信号的IIC设备的地址。例如，假设IIC设备2的地址为0x68，SDA输出信号中携带的地址为0x68，则表示该SDA输出信号是发送至地址为0x68的IIC设备2的。
本申请实施例提供的技术方案中，可编程逻辑器件通过多个管脚与处理器连接，并通过IIC总线与IIC设备连接，其中多个管脚包括电平信号管脚和信号方向管脚，可编程逻辑器件对获取到的电平信号进行逻辑计算处理，并基于从信号方向管脚接收到的方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于接收到的SDA方向信号，将接收的SDA信号发送至处理器。通过本申请实施例提供的技术方案，处理器的管脚能够直接输出表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，这样，可编程逻辑器件也可以直接获取到表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，而不需再进行诸多处理来解决并行总线和IIC总线的差异的问题，可编程逻辑器件仅需对电平信号进行逻辑计算处理，减少了可编程逻辑器件的处理操作，进而降低逻辑代码的复杂度，提高可编程逻辑器件的可靠性。
本申请实施例还提供一种接口电路，如图4-2所示，接口电路包括处理器和可编程逻辑器件，可编程逻辑器件通过IIC总线分别与IIC设备1和IIC设备2连接。其中，处理器包括管脚11、管脚12、管脚21、管脚22、管脚3和管脚4，管脚11为SCL输出管脚，管脚12为SCL输入管脚，管脚21为SDA输出管脚，管脚22为SDA输入管脚，管脚3为SCL方向管脚，管脚4为SDA方向管脚。
可编程逻辑器件可以接收到从管脚4输出的SDA方向信号，并接收到从管脚21输出的SDA输出信号之后，判断该SDA方向信号是否为低电平信号、且该SDA输出信号是否为低电平信号，如果是，则生成低电平的SDA输出信号。当SDA输出信号中携带IIC设备1的地址时，可编程逻辑器件将所生成的低电平的SDA输出信号通过IIC总线发送至IIC设备1。如果否，则生成高阻态的SDA输出信号，当SDA输出信号中携带IIC设备1的地址时，可编程逻辑器件将所生成的高阻态的SDA输出信号通过IIC总线发送至IIC设备1。
可编程逻辑器件可以接收从管脚4输出的SDA方向信号，判断该SDA方向信号是否为高电平信号，如果是，接收IIC设备发送的SDA输入信号，并将所接收的SDA输入信号发送至管脚22，这样处理器从管脚22可以获取到SDA输入信号，如果否，生成高电平的信号，并将该信号发送至管脚22，这样处理器从管脚22可以获取到该信号。
可编程逻辑器件可以接收从管脚3输出的SCL方向信号，并接收到从管脚11输出的SCL输出信号之后，判断该SCL方向信号是否为低电平信号、且该SCL输出信号是否为低电平信号。如果是，则生成低电平的SCL输出信号。基于SDA输出信号中携带IIC设备2的地址，可编程逻辑器件将所生成的低电平的SCL输出信号通过IIC总线发送至IIC设备2。如果否，则生成高阻态的SCL输出信号，基于SDA输出信号中携带IIC设备2的地址，可编程逻辑器件将所生成的高阻态的SCL输出信号通过IIC总线发送至IIC设备2。
可编程逻辑器件可以接收从管脚3输出的SCL方向信号，判断该SCL方向信号是否为高电平信号，如果是，接收IIC设备发送的SCL输入信号，并将所接收的SCL输入信号发送至管脚12，这样处理器从管脚12可以获取到SCL输入信号，如果否，生成高电平的信号，并将该信号发送至管脚12，这样处理器从管脚12可以获取到该信号。
相应于上述接口电路实施例，本申请实施例还提供一种信号处理方法，应用于可编程逻辑器件，可编程逻辑器件通过IIC总线与IIC设备连接，可编程逻辑器件通过处理器的多个管脚与处理器连接，其中，多个管脚包括电平信号管脚和信号方向管脚，电平信号管脚用于传输表示IIC信号的电平信号，信号方向管脚用于传输表示电平信号的传输方向的方向信号；如图5所示，该信号处理方法包括：
S501，从信号方向管脚接收处理器发送的方向信号；
S502，对所获取的电平信号进行逻辑计算处理，并基于方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于方向信号，将获取到的电平信号发送至处理器。
可选地，电平信号包括SCL信号和SDA信号，电平信号管脚包括用于传输SCL信号的SCL管脚和用于传输SDA信号的SDA管脚，信号方向管脚包括SCL方向管脚和SDA方向管脚，其中，SCL方向管脚用于传输表示SCL信号的传输方向的SCL方向信号，SDA方向管脚用于传输表示SDA信号的传输方向的SDA方向信号；
所述从信号方向管脚接收处理器发送的方向信号(步骤S501)，可以包括：
接收处理器通过SCL方向管脚发送的SCL方向信号，接收处理器通过SDA方向管脚发送的SDA方向信号；
所述对所获取的电平信号进行逻辑计算处理，并基于方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于方向信号，将获取到的电平信号发送至处理器(步骤S502)，可以包括：
对获取到的SCL信号进行逻辑计算处理，并基于SCL方向信号，将逻辑计算处理后的SCL信号发送至IIC设备，或，基于SCL方向信号，将所获取的SCL信号发送至处理器；
对获取到的SDA信号进行逻辑计算处理，并基于SDA方向信号，将逻辑计算处理后的SDA信号发送至IIC设备，或，基于SDA方向信号，将所获取的SDA信号发送至处理器。
可选地，SCL信号包括输入处理器的SCL输入信号和从处理器输出的SCL输出信号，SCL管脚包括用于传输SCL输入信号的SCL输入管脚和用于传输SCL输出信号的SCL输出管脚；
所述对获取到的SCL信号进行逻辑计算处理，并基于SCL方向信号，将逻辑计算处理后的SCL信号发送至IIC设备，可以包括：
当从SCL方向管脚输出的SCL方向信号表示输出方向时，接收从SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过IIC总线发送至IIC设备；
当从SCL方向管脚输出的SCL方向信号表示输入方向时，接收IIC设备发送的SCL输入信号，并将所接收到的SCL输入信号发送至SCL输入管脚。
可选地，SDA信号包括输入处理器的SDA输入信号和从处理器输出的SDA输出信号，SDA管脚包括用于传输SDA输入信号的SDA输入管脚和用于传输SDA输出信号的SDA输出管脚；
所述对获取到的SDA信号进行逻辑计算处理，并基于SDA方向信号，将逻辑计算处理后的SDA信号发送至IIC设备，包括：
当从SDA方向管脚输出的SDA方向信号表示输出方向时，接收从SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过IIC总线发送至IIC设备；
当从SDA方向管脚输出的SDA方向信号表示输入方向时，接收IIC设备发送的SDA输入信号，并将所接收到的SDA输入信号发送至SDA输入管脚。
可选地，所述从当SCL方向管脚输出的SCL方向信号表示输出方向时，接收从SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过IIC总线发送至IIC设备，包括：
在接收到从SCL方向管脚输出的SCL方向信号，并接收到从SCL输出管脚输出的SCL输出信号之后，判断该SCL方向信号是否为低电平信号、且该SCL输出信号是否为低电平信号，如果是，则生成低电平的SCL输出信号，如果否，则生成高阻态的SCL输出信号；
所述从当SCL方向管脚输出的SCL方向信号表示输入方向时，接收IIC设备发送的SCL输入信号，并将所接收到的SCL输入信号发送至SCL输入管脚，包括：
在接收到从SCL方向管脚输出的SCL方向信号后，判断该SCL方向信号是否为高电平信号，如果是，接收IIC设备发送的SCL输入信号，并将所接收的SCL输入信号发送至SCL输入管脚，如果否，生成高电平的信号，并将该信号发送至SCL输入管脚。
可选地，所述从当SDA方向管脚输出的SDA方向信号表示输出方向时，接收从SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过IIC总线发送至IIC设备，包括：
接收到从SDA方向管脚输出的SDA方向信号，并接收到从SDA输出管脚输出的SDA输出信号之后，判断该SDA方向信号是否为低电平信号、且该SDA输出信号是否为低电平信号，如果是，则生成低电平的SDA输出信号，如果否，则生成高阻态的SDA输出信号；
所述当从SDA方向管脚输出的SDA方向信号表示输入方向时，接收IIC设备发送的SDA输入信号，并将所接收到的SDA输入信号发送至SDA输入管脚，包括：
接收到从SDA方向管脚输出的SDA方向信号后，判断该SDA方向信号是否为高电平信号，如果是，接收IIC设备发送的SDA输入信号，并将所接收的SDA输入信号发送至SDA输入管脚，如果否，生成高电平的信号，并将该信号发送至SDA输入管脚。
可选地，该方法还可以包括：
将电平信号的上升沿时间调整为满足IIC协议的规范要求的上升沿时间；和/或，将电平信号的下降沿时间调整为满足IIC协议的规范要求的下降沿时间。
可选地，可编程逻辑器件包含第一端口和第二端口，其中，第一端口的电压为处理器的接口电平，第二端口的电压为IIC设备的接口电平；
可编程逻辑器件通过第一端口与多个管脚连接，通过第二端口与IIC总线连接。
可选的，所述电平信号中携带用于接收所述电平信号的IIC设备的地址；所述对所获取的电平信号进行逻辑计算处理，并基于所述方向信号，将逻辑计算处理后的电平信号发送至所述IIC设备，包括：当所述可编程逻辑器件连接有一个或多个IIC设备时，对接收到的所述电平信号进行逻辑计算处理，并基于接收到的方向信号，将逻辑计算处理后的电平信号发送至所述地址对应的IIC设备。
可选地，SDA信号中携带用于接收该SDA信号的IIC设备的地址；
对获取到的SDA信号进行逻辑计算处理，并基于SDA方向信号，将逻辑计算处理后的SDA信号发送至IIC设备，包括：
当可编程逻辑器件连接有一个或多个IIC设备时，对接收到的SDA信号进行逻辑计算处理，并基于接收到的SDA方向信号，将逻辑计算处理后的SDA信号发送至地址对应的IIC设备。
本申请实施例提供的技术方案中，可编程逻辑器件通过多个管脚与处理器连接，并通过IIC总线与IIC设备连接，其中多个管脚包括电平信号管脚和信号方向管脚，可编程逻辑器件对获取到的电平信号进行逻辑计算处理，并基于从信号方向管脚接收到的方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于方向信号，将获取到的电平信号发送至处理器。通过本申请实施例提供的技术方案，处理器的管脚能够直接输出表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，这样，可编程逻辑器件也可以直接获取到表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，而不需再进行诸多处理来解决并行总线和IIC总线的差异的问题，可编程逻辑器件仅需对电平信号进行逻辑计算处理，减少了可编程逻辑器件的处理操作，进而降低逻辑代码的复杂度，提高可编程逻辑器件的可靠性。
相应于上述接口电路实施例，本申请实施例还提供一种信号处理装置，应用于可编程逻辑器件，可编程逻辑器件通过IIC总线与IIC设备连接，可编程逻辑器件通过处理器的多个管脚与处理器连接，其中，多个管脚包括电平信号管脚和信号方向管脚，电平信号管脚用于传输表示IIC信号的电平信号，信号方向管脚用于传输表示电平信号的传输方向的方向信号；如图6所示，该信号处理装置包括：
接收模块610，用于从信号方向管脚接收处理器发送的方向信号；
逻辑计算模块620，用于对所获取的电平信号进行逻辑计算处理，并基于方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于所述方向信号，将获取到的电平信号发送至所述处理器。
可选地，电平信号包括SCL信号和SDA信号，电平信号管脚包括用于传输SCL信号的SCL管脚和用于传输SDA信号的SDA管脚，信号方向管脚包括SCL方向管脚和SDA方向管脚，其中，SCL方向管脚用于传输表示SCL信号的传输方向的SCL方向信号，SDA方向管脚用于传输表示SDA信号的传输方向的SDA方向信号；
接收模块610具体用于：
接收所述处理器通过所述SCL方向管脚发送的SCL方向信号，接收所述处理器通过所述SDA方向管脚发送的SDA方向信号；
逻辑计算模块620具体用于：
对获取到的SCL信号进行逻辑计算处理，并基于SCL方向信号，将逻辑计算处理后的SCL信号发送至IIC设备，或，基于所述SCL方向信号，将所获取的SCL信号发送至所述处理器；
对获取到的SDA信号进行逻辑计算处理，并基于SDA方向信号，将逻辑计算处理后的SDA信号发送至IIC设备，或，基于所述SDA方向信号，将所获取的SDA信号发送至所述处理器。
可选地，SCL信号包括输入处理器的SCL输入信号和从处理器输出的SCL输出信号，SCL管脚包括用于传输SCL输入信号的SCL输入管脚和用于传输SCL输出信号的SCL输出管脚；
逻辑计算模块620具体用于：
当从所述SCL方向管脚输出的SCL方向信号表示输出方向时，接收从所述SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过所述IIC总线发送至所述IIC设备；
当从所述SCL方向管脚输出的SCL方向信号表示输入方向时，接收所述IIC设备发送的SCL输入信号，并将所接收到的SCL输入信号发送至所述SCL输入管脚。
可选地，SDA信号包括输入处理器的SDA输入信号和从处理器输出的SDA输出信号，SDA管脚包括用于传输SDA输入信号的SDA输入管脚和用于传输SDA输出信号的SDA输出管脚；
逻辑计算模块620具体用于：
当从所述SDA方向管脚输出的SDA方向信号表示输出方向时，接收从所述SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过所述IIC总线发送至所述IIC设备；
当从所述SDA方向管脚输出的SDA方向信号表示输入方向时，接收所述IIC设备发送的SDA输入信号，并将所接收到的SDA输入信号发送至所述SDA输入管脚。
可选地，逻辑计算模块620具体用于：
在接收到从所述SCL方向管脚输出的SCL方向信号，并接收从所述SCL输出管脚输出的SCL输出信号之后，判断该SCL方向信号是否为低电平信号、且该SCL输出信号是否为低电平信号，如果是，则生成低电平的SCL输出信号，如果否，则生成高阻态的SCL输出信号；
在接收到从所述SCL方向管脚输出的SCL方向信号后，判断该SCL方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SCL输入信号，并将所接收的SCL输入信号发送至所述SCL输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SCL输入管脚。
可选地，逻辑计算模块620具体用于：
在接收到从所述SDA方向管脚输出的SDA方向信号，并接收到从所述SDA输出管脚输出的SDA输出信号之后，判断该SDA方向信号是否为低电平信号、且该SDA输出信号是否为低电平信号，如果是，则生成低电平的SDA输出信号，如果否，则生成高阻态的SDA输出信号；
在接收到从所述SDA方向管脚输出的SDA方向信号后，判断该SDA方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SDA输入信号，并将所接收的SDA输入信号发送至所述SDA输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SDA输入管脚。
可选地，该装置还可以包括调整模块，该调整模块用于：
将所述电平信号的上升沿时间调整为满足IIC协议的规范要求的上升沿时间；和/或，将所述电平信号的下降沿时间调整为满足IIC协议的规范要求的下降沿时间。
可选地，可编程逻辑器件包含第一端口和第二端口，其中，第一端口的电压为处理器的接口电平，第二端口的电压为IIC设备的接口电平；
可编程逻辑器件通过第一端口与多个管脚连接，通过第二端口与IIC总线连接。
可选的，所述电平信号中携带用于接收所述电平信号的IIC设备的地址；所述逻辑计算模块620具体用于：当所述可编程逻辑器件连接有一个或多个IIC设备时，对接收到的所述电平信号进行逻辑计算处理，并基于接收到的方向信号，将逻辑计算处理后的电平信号发送至所述地址对应的IIC设备。
可选地，SDA信号中携带用于接收该SDA信号的IIC设备的地址；逻辑计算模块620具体用于：
当可编程逻辑器件连接有一个或多个IIC设备时，对接收到的SDA信号进行逻辑计算处理，并基于接收到的SDA方向信号，将逻辑计算处理后的SDA信号发送至地址对应的IIC设备。
本申请实施例提供的技术方案中，可编程逻辑器件通过多个管脚与处理器连接，并通过IIC总线与IIC设备连接，其中多个管脚包括电平信号管脚和信号方向管脚，可编程逻辑器件对获取到的电平信号进行逻辑计算处理，并基于从信号方向管脚接收到的方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于方向信号，将获取到的电平信号发送至处理器。通过本申请实施例提供的技术方案，处理器的管脚能够直接输出表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，这样，可编程逻辑器件也可以直接获取到表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，而不需再进行诸多处理来解决并行总线和IIC总线的差异的问题，可编程逻辑器件仅需对电平信号进行逻辑计算处理，减少了可编程逻辑器件的处理操作，进而降低逻辑代码的复杂度，提高可编程逻辑器件的可靠性。
本申请实施例还提供了一种可编程逻辑器件，如图7所示，包括通用处理器710、通信接口720、存储器730和通信总线740，其中，通用处理器710，通信接口720，存储器730通过通信总线740完成相互间的通信；
存储器730，用于存放计算机程序；
通用处理器710，用于执行存储器730上所存放的程序时，实现如下步骤：
从信号方向管脚接收处理器发送的方向信号；
对所获取的电平信号进行逻辑计算处理，并基于方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于方向信号，将获取到的电平信号发送至处理器。
本申请实施例提供的技术方案中，可编程逻辑器件通过多个管脚与处理器连接，并通过IIC总线与IIC设备连接，其中多个管脚包括电平信号管脚和信号方向管脚，可编程逻辑器件对获取到的电平信号进行逻辑计算处理，并基于从信号方向管脚接收到的方向信号，将逻辑计算处理后的电平信号发送至IIC设备；或，基于方向信号，将获取到的电平信号发送至处理器。
通过本申请实施例提供的技术方案，处理器的管脚能够直接输出表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，这样，可编程逻辑器件也可以直接获取到表示IIC信号的电平信号和表示电平信号的传输方向的方向信号，而不需再进行诸多处理来解决并行总线和IIC总线的差异的问题，可编程逻辑器件仅需对电平信号进行逻辑计算处理，减少了可编程逻辑器件的处理操作，进而降低逻辑代码的复杂度，提高可编程逻辑器件的可靠性。
上述电子设备提到的通信总线可以是外设部件互连标准(Peripheral ComponentInterconnect，PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，EISA)总线等。该通信总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
通信接口用于上述电子设备与其他设备之间的通信。
存储器可以包括随机存取存储器(Random Access Memory，RAM)，也可以包括非易失性存储器(Non-Volatile Memory，NVM)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。
上述的通用处理器或处理器可以包括中央处理器(Central Processing Unit，CPU)、网络处理器(Network Processor，NP)等；还可以是数字信号处理器(Digital SignalProcessing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field-Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。
相应于上述信号处理方法实施例，本申请实施例还提供一种机器可读存储介质，该机器可读存储介质内存储有计算机程序，该计算机程序被通用处理器执行时实现上述任一所述的信号处理方法步骤。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于信号处理方法、信号处理装置、可编程逻辑器件以及机器可读存储介质实施例而言，由于其基本相似于接口电路实施例，所以描述的比较简单，相关之处参见接口电路实施例的部分说明即可。
以上所述仅为本申请的较佳实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本申请的保护范围内。

Claims (15)

1.一种接口电路，其特征在于，所述接口电路包括处理器、可编程逻辑器件，其中：
所述处理器包括多个管脚，所述处理器通过所述多个管脚与所述可编程逻辑器件连接，所述多个管脚包括电平信号管脚和信号方向管脚，所述电平信号管脚用于传输表示IIC信号的电平信号，所述信号方向管脚用于传输表示电平信号的传输方向的方向信号；
所述可编程逻辑器件通过IIC总线与IIC设备连接；
所述可编程逻辑器件，用于对获取到的电平信号进行逻辑计算处理，并基于从所述信号方向管脚接收到的方向信号，将逻辑计算处理后的电平信号发送至所述IIC设备；或，基于从所述信号方向管脚接收到的方向信号，将获取到的电平信号发送至所述处理器。
2.根据权利要求1所述的接口电路，其特征在于，所述电平信号包括SCL信号和SDA信号，所述电平信号管脚包括用于传输所述SCL信号的SCL管脚和用于传输所述SDA信号的SDA管脚，所述信号方向管脚包括SCL方向管脚和SDA方向管脚，其中，所述SCL方向管脚用于传输表示所述SCL信号的传输方向的SCL方向信号，所述SDA方向管脚用于传输表示所述SDA信号的传输方向的SDA方向信号；
所述处理器，用于通过所述SCL管脚、与所述可编程逻辑器件之间传输SCL信号，通过所述SDA管脚、与所述可编程逻辑器件之间传输所述SDA信号；还用于，通过所述SCL方向管脚、与所述可编程逻辑器件之间传输SCL方向信号，以及通过所述SDA方向管脚、与所述可编程逻辑器件之间传输SDA方向信号；
所述可编程逻辑器件，用于对获取到的所述SCL信号进行逻辑计算处理，并基于接收到的SCL方向信号，将逻辑计算处理后的SCL信号发送所述IIC设备；或基于接收到的SCL方向信号，将接收的SCL信号发送至所述处理器；
还用于对获取到的所述SDA信号进行逻辑计算处理，并基于接收到的SDA方向信号，将逻辑计算处理后的SDA信号发送至所述IIC设备；或，基于接收到的SDA方向信号，将接收的SDA信号发送至所述处理器。
3.根据权利要求2所述的接口电路，其特征在于，所述SCL信号包括输入所述处理器的SCL输入信号和从所述处理器输出的SCL输出信号，所述SCL管脚包括用于传输SCL输入信号的SCL输入管脚和用于传输SCL输出信号的SCL输出管脚；
所述可编程逻辑器件，用于当从所述SCL方向管脚输出的SCL方向信号表示输出方向时，接收从所述SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过所述IIC总线发送至所述IIC设备；当从所述SCL方向管脚输出的SCL方向信号表示输入方向时，接收所述IIC设备发送的SCL输入信号，并将所接收到的SCL输入信号发送至所述SCL输入管脚；和/或，
所述SDA信号包括输入所述处理器的SDA输入信号和从所述处理器输出的SDA输出信号，所述SDA管脚包括用于传输SDA输入信号的SDA输入管脚和用于传输SDA输出信号的SDA输出管脚；
所述可编程逻辑器件，用于当从所述SDA方向管脚输出的SDA方向信号表示输出方向时，接收从所述SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过所述IIC总线发送至所述IIC设备；当从所述SDA方向管脚输出的SDA方向信号表示输入方向时，接收所述IIC设备发送的SDA输入信号，并将所接收到的SDA输入信号发送至所述SDA输入管脚。
4.根据权利要求3所述的接口电路，其特征在于，
所述可编程逻辑器件，具体用于在接收到从所述SCL方向管脚输出的SCL方向信号，并接收到从所述SCL输出管脚输出的SCL输出信号之后，判断该SCL方向信号是否为低电平信号、且该SCL输出信号是否为低电平信号，如果是，则生成低电平的SCL输出信号，如果否，则生成高阻态的SCL输出信号；
具体用于在接收到从所述SCL方向管脚输出的SCL方向信号后，判断该SCL方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SCL输入信号，并将所接收的SCL输入信号发送至所述SCL输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SCL输入管脚。
5.根据权利要求3所述的接口电路，其特征在于，
所述可编程逻辑器件，具体用于在接收到从所述SDA方向管脚输出的SDA方向信号，并接收到从所述SDA输出管脚输出的SDA输出信号之后，判断该SDA方向信号是否为低电平信号、且该SDA输出信号是否为低电平信号，如果是，则生成低电平的SDA输出信号，如果否，则生成高阻态的SDA输出信号；
具体用于在接收到从所述SDA方向管脚输出的SDA方向信号后，判断该SDA方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SDA输入信号，并将所接收的SDA输入信号发送至所述SDA输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SDA输入管脚。
6.根据权利要求1-5任一项所述的接口电路，其特征在于，所述可编程逻辑器件包含第一端口和第二端口，其中，所述第一端口的电压为所述处理器的接口电平，所述第二端口的电压为所述IIC设备的接口电平；
所述处理器通过所述多个管脚与所述第一端口连接，所述IIC设备通过所述IIC总线与所述第二端口连接。
7.根据权利要求2所述的接口电路，其特征在于，所述SDA信号中携带用于接收该SDA信号的IIC设备的地址；
所述可编程逻辑器件，具体用于当所述可编程逻辑器件连接有一个或多个IIC设备时，对接收到的所述SDA信号进行逻辑计算处理，并基于接收到的所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述地址对应的IIC设备。
8.一种信号处理方法，其特征在于，应用于可编程逻辑器件，所述可编程逻辑器件通过IIC总线与IIC设备连接，所述可编程逻辑器件通过处理器的多个管脚与所述处理器连接，其中，所述多个管脚包括电平信号管脚和信号方向管脚，所述电平信号管脚用于传输表示IIC信号的电平信号，所述信号方向管脚用于传输表示电平信号的传输方向的方向信号；
所述方法包括：
从所述信号方向管脚接收所述处理器发送的方向信号；
对所获取的电平信号进行逻辑计算处理，并基于所述方向信号，将逻辑计算处理后的电平信号发送至所述IIC设备；或，基于所述方向信号，将获取到的电平信号发送至所述处理器。
9.根据权利要求8所述的方法，其特征在于，所述电平信号包括SCL信号和SDA信号，所述电平信号管脚包括用于传输所述SCL信号的SCL管脚和用于传输所述SDA信号的SDA管脚，所述信号方向管脚包括SCL方向管脚和SDA方向管脚，其中，所述SCL方向管脚用于传输表示所述SCL信号的传输方向的SCL方向信号，所述SDA方向管脚用于传输表示所述SDA信号的传输方向的SDA方向信号；
所述从所述信号方向管脚接收所述处理器发送的方向信号，包括：
接收所述处理器通过所述SCL方向管脚发送的SCL方向信号，接收所述处理器通过所述SDA方向管脚发送的SDA方向信号；
所述对所获取的电平信号进行逻辑计算处理，并基于所述方向信号，将逻辑计算处理后的电平信号发送至所述IIC设备；或，基于所述方向信号，将获取到的电平信号发送至所述处理器，包括：
对获取到的所述SCL信号进行逻辑计算处理，并基于所述SCL方向信号，将逻辑计算处理后的SCL信号发送至所述IIC设备，或，基于所述SCL方向信号，将所获取的SCL信号发送至所述处理器；
对获取到的所述SDA信号进行逻辑计算处理，并基于所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述IIC设备，或，基于所述SDA方向信号，将所获取的SDA信号发送至所述处理器。
10.根据权利要求9所述的方法，其特征在于，所述SCL信号包括输入所述处理器的SCL输入信号和从所述处理器输出的SCL输出信号，所述SCL管脚包括用于传输SCL输入信号的SCL输入管脚和用于传输SCL输出信号的SCL输出管脚；
所述对获取到的所述SCL信号进行逻辑计算处理，并基于所述SCL方向信号，将逻辑计算处理后的SCL信号发送至所述IIC设备，包括：
当从所述SCL方向管脚输出的SCL方向信号表示输出方向时，接收从所述SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过所述IIC总线发送至所述IIC设备；
当从所述SCL方向管脚输出的SCL方向信号表示输入方向时，接收所述IIC设备发送的SCL输入信号，并将所接收到的SCL输入信号发送至所述SCL输入管脚；
和/或，
所述SDA信号包括输入所述处理器的SDA输入信号和从所述处理器输出的SDA输出信号，所述SDA管脚包括用于传输SDA输入信号的SDA输入管脚和用于传输SDA输出信号的SDA输出管脚；
所述对获取到的所述SDA信号进行逻辑计算处理，并基于所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述IIC设备，包括：
当从所述SDA方向管脚输出的SDA方向信号表示输出方向时，接收从所述SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过所述IIC总线发送至所述IIC设备；
当从所述SDA方向管脚输出的SDA方向信号表示输入方向时，接收所述IIC设备发送的SDA输入信号，并将所接收到的SDA输入信号发送至所述SDA输入管脚。
11.根据权利要求10所述的方法，其特征在于，
所述当从所述SCL方向管脚输出的SCL方向信号表示输出方向时，接收从所述SCL输出管脚输出的SCL输出信号，对所接收到的SCL输出信号进行逻辑计算处理，并将逻辑计算处理后的SCL输出信号通过所述IIC总线发送至所述IIC设备，包括：
在接收到从所述SCL方向管脚输出的SCL方向信号，并接收到从所述SCL输出管脚输出的SCL输出信号之后，判断该SCL方向信号是否为低电平信号、且该SCL输出信号是否为低电平信号，如果是，则生成低电平的SCL输出信号，如果否，则生成高阻态的SCL输出信号；
所述从当所述SCL方向管脚输出的SCL方向信号表示输入方向时，接收所述IIC设备发送的SCL输入信号，并将所接收到的SCL输入信号发送至所述SCL输入管脚，包括：
在接收到从所述SCL方向管脚输出的SCL方向信号后，判断该SCL方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SCL输入信号，并将所接收的SCL输入信号发送至所述SCL输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SCL输入管脚。
12.根据权利要求10所述的方法，其特征在于，
所述当从所述SDA方向管脚输出的SDA方向信号表示输出方向时，接收从所述SDA输出管脚输出的SDA输出信号，对所接收到的SDA输出信号进行逻辑计算处理，并将逻辑计算处理后的SDA输出信号通过所述IIC总线发送至所述IIC设备，包括：
在接收到从所述SDA方向管脚输出的SDA方向信号，并接收到从所述SDA输出管脚输出的SDA输出信号之后，判断该SDA方向信号是否为低电平信号、且该SDA输出信号是否为低电平信号，如果是，则生成低电平的SDA输出信号，如果否，则生成高阻态的SDA输出信号；
所述当从所述SDA方向管脚输出的SDA方向信号表示输入方向时，接收所述IIC设备发送的SDA输入信号，并将所接收到的SDA输入信号发送至所述SDA输入管脚，包括：
在接收到从所述SDA方向管脚输出的SDA方向信号后，判断该SDA方向信号是否为高电平信号，如果是，接收所述IIC设备发送的SDA输入信号，并将所接收的SDA输入信号发送至所述SDA输入管脚，如果否，生成高电平的信号，并将该信号发送至所述SDA输入管脚。
13.根据权利要求8-12所述的方法，其特征在于，所述可编程逻辑器件包含第一端口和第二端口，其中，所述第一端口的电压为所述处理器的接口电平，所述第二端口的电压为所述IIC设备的接口电平；
所述可编程逻辑器件通过所述第一端口与所述多个管脚连接，通过所述第二端口与所述IIC总线连接。
14.根据权利要求9所述的方法，其特征在于，所述SDA信号中携带用于接收该SDA信号的IIC设备的地址；
所述对获取到的所述SDA信号进行逻辑计算处理，并基于所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述IIC设备，包括：
当所述可编程逻辑器件连接有一个或多个IIC设备时，对接收到的所述SDA信号进行逻辑计算处理，并基于接收到的所述SDA方向信号，将逻辑计算处理后的SDA信号发送至所述地址对应的IIC设备。
15.一种可编程逻辑器件，其特征在于，包括通用处理器、通信接口、存储器和通信总线，其中，通用处理器，通信接口，存储器通过通信总线完成相互间的通信；
存储器，用于存放计算机程序；
通用处理器，用于执行存储器上所存放的程序时，实现权利要求8-14任一所述的方法步骤。
CN201811280156.4A 2018-10-30 2018-10-30 一种接口电路、信号处理方法、器件及介质 Active CN109460378B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811280156.4A CN109460378B (zh) 2018-10-30 2018-10-30 一种接口电路、信号处理方法、器件及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811280156.4A CN109460378B (zh) 2018-10-30 2018-10-30 一种接口电路、信号处理方法、器件及介质

Publications (2)

Publication Number Publication Date
CN109460378A true CN109460378A (zh) 2019-03-12
CN109460378B CN109460378B (zh) 2021-01-15

Family

ID=65608968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811280156.4A Active CN109460378B (zh) 2018-10-30 2018-10-30 一种接口电路、信号处理方法、器件及介质

Country Status (1)

Country Link
CN (1) CN109460378B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114817113A (zh) * 2022-04-30 2022-07-29 苏州浪潮智能科技有限公司 一种用于判断sda数据方向的方法、系统、设备和存储介质

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459734A (zh) * 2002-05-21 2003-12-03 联想(北京)有限公司 采用cpld实现扩充中断的装置
EP1450223A1 (de) * 2003-02-24 2004-08-25 Hartmut B. Dr. Brinkhus Universeller konfigurierbarer Schnittstellenschaltkreis für E/A-Ankopplungen zum einem Prozess
CN1533097A (zh) * 2003-03-20 2004-09-29 华为技术有限公司 延长网络处理器介质访问接口走线距离的方法及装置
CN1694425A (zh) * 2004-05-04 2005-11-09 国际商业机器公司 用于扩展双向数据通信总线的范围的系统和方法
CN101140556A (zh) * 2007-09-11 2008-03-12 中兴通讯股份有限公司 用可编程器件实现访问多个i2c从器件的方法及装置
CN101256544A (zh) * 2008-03-25 2008-09-03 华为技术有限公司 内部集成电路总线的扩展方法、装置及系统
CN102546582A (zh) * 2010-12-30 2012-07-04 中国科学院声学研究所 一种提高嵌入式数据传输系统传输速率的方法及系统
CN102929820A (zh) * 2011-12-30 2013-02-13 广东佳和通信技术有限公司 一种单双线兼容的spi通信装置及其通信方法
US8838869B1 (en) * 2012-06-22 2014-09-16 Xilinx, Inc. Multi-protocol data bus interface
CN105159860A (zh) * 2015-10-10 2015-12-16 上海斐讯数据通信技术有限公司 Iic扩展系统及方法
CN106776408A (zh) * 2016-11-21 2017-05-31 奕瑞影像科技（太仓）有限公司 一种arm处理器与fpga双向数据传输的实现方法
CN106951377A (zh) * 2017-05-24 2017-07-14 南京典格通信科技有限公司 一种基于SoC支持多个I2C接口标准组设备的装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1459734A (zh) * 2002-05-21 2003-12-03 联想(北京)有限公司 采用cpld实现扩充中断的装置
EP1450223A1 (de) * 2003-02-24 2004-08-25 Hartmut B. Dr. Brinkhus Universeller konfigurierbarer Schnittstellenschaltkreis für E/A-Ankopplungen zum einem Prozess
CN1530800A (zh) * 2003-02-24 2004-09-22 ����Ĭ�ء�B�����ֿ˺�˹ 用于处理连接的接口电路
CN1533097A (zh) * 2003-03-20 2004-09-29 华为技术有限公司 延长网络处理器介质访问接口走线距离的方法及装置
CN1694425A (zh) * 2004-05-04 2005-11-09 国际商业机器公司 用于扩展双向数据通信总线的范围的系统和方法
CN101140556A (zh) * 2007-09-11 2008-03-12 中兴通讯股份有限公司 用可编程器件实现访问多个i2c从器件的方法及装置
CN101256544A (zh) * 2008-03-25 2008-09-03 华为技术有限公司 内部集成电路总线的扩展方法、装置及系统
CN102546582A (zh) * 2010-12-30 2012-07-04 中国科学院声学研究所 一种提高嵌入式数据传输系统传输速率的方法及系统
CN102929820A (zh) * 2011-12-30 2013-02-13 广东佳和通信技术有限公司 一种单双线兼容的spi通信装置及其通信方法
US8838869B1 (en) * 2012-06-22 2014-09-16 Xilinx, Inc. Multi-protocol data bus interface
CN105159860A (zh) * 2015-10-10 2015-12-16 上海斐讯数据通信技术有限公司 Iic扩展系统及方法
CN106776408A (zh) * 2016-11-21 2017-05-31 奕瑞影像科技（太仓）有限公司 一种arm处理器与fpga双向数据传输的实现方法
CN106951377A (zh) * 2017-05-24 2017-07-14 南京典格通信科技有限公司 一种基于SoC支持多个I2C接口标准组设备的装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
D. SHI: ""Design of VGA Display System Based on CPLD and SRAM"", 《2013 THIRD INTERNATIONAL CONFERENCE ON INTELLIGENT SYSTEM DESIGN AND ENGINEERING APPLICATIONS》 *
史文奎: ""基于I~2C总线技术的多处理器系统设计"", 《自动化技术与应用》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114817113A (zh) * 2022-04-30 2022-07-29 苏州浪潮智能科技有限公司 一种用于判断sda数据方向的方法、系统、设备和存储介质
CN114817113B (zh) * 2022-04-30 2023-07-14 苏州浪潮智能科技有限公司 一种用于判断sda数据方向的方法、系统、设备和存储介质

Also Published As

Publication number Publication date
CN109460378B (zh) 2021-01-15

Similar Documents

Publication Publication Date Title
CN105051706B (zh) 用于具有pcie协议栈的低功率phy的操作的设备、方法和系统
CN107272663B (zh) 一种1553b总线式伺服系统测试设备的快速校验装置
CN102495565B (zh) 一种相控阵雷达天线波束控制装置
CN103700407B (zh) 一种基于航空应用的国产化存储器应用验证方法
CN102662835A (zh) 一种针对嵌入式系统的程序调试方法及嵌入式系统
CN103714029A (zh) 新型二线同步通信协议及应用
CN101706762A (zh) 一种智能型信号转接系统
CN104156333A (zh) 一种基于fpga的uart多接口扩展系统和方法
CN105892359A (zh) 一种多dsp并行处理系统及其处理方法
CN103870421A (zh) 一种基于fpga的串行接口和pwm组合应用ip核
CN104050133A (zh) 一种基于fpga实现dsp与pc借助pcie总线进行通信的通信装置与通信方法
CN103246588A (zh) 一种自校验串行总线控制器和自校验串行总线实现方法
CN109656856A (zh) 利用fpga实现非复用总线与复用总线互联装置及方法
CN109460378A (zh) 一种接口电路、信号处理方法、器件及介质
CN208905026U (zh) 基于lora网络的多功能接口协议转换模块
CN108885573A (zh) 安全装置
CN109710479A (zh) 一种处理方法及第一设备、第二设备
CN212112457U (zh) 一种总线控制器
CN109358995A (zh) 一种多功能测试背板及测试方法
CN104866640A (zh) 一种全fifo电路设计方法及其通用验证平台
CN218273390U (zh) 一种基于fpga的soc原型验证装置
CN104050121B (zh) 双收双发可编程arinc429通讯接口芯片
CN104572515B (zh) 跟踪模块、方法、系统和片上系统芯片
Wan et al. Application and implementation of CAN bus technology in industry real-time data communication
CN210380890U (zh) 一种Modbus设备的通讯系统及SIS系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant