CN113314462B - 驱动电路的制造方法、驱动电路和光罩 - Google Patents
驱动电路的制造方法、驱动电路和光罩 Download PDFInfo
- Publication number
- CN113314462B CN113314462B CN202110576057.6A CN202110576057A CN113314462B CN 113314462 B CN113314462 B CN 113314462B CN 202110576057 A CN202110576057 A CN 202110576057A CN 113314462 B CN113314462 B CN 113314462B
- Authority
- CN
- China
- Prior art keywords
- pixel control
- control circuit
- photoresist
- area
- color pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 91
- 238000005192 partition Methods 0.000 claims abstract description 31
- 230000003068 static effect Effects 0.000 claims abstract description 22
- 230000005611 electricity Effects 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 25
- 238000011161 development Methods 0.000 claims description 9
- 238000009825 accumulation Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000003086 colorant Substances 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- TZCXTZWJZNENPQ-UHFFFAOYSA-L barium sulfate Chemical compound [Ba+2].[O-]S([O-])(=O)=O TZCXTZWJZNENPQ-UHFFFAOYSA-L 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000000075 oxide glass Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
本申请适用于显示技术领域,提供了一种驱动电路的制造方法、驱动电路和光罩。本申请实施例通过将光罩覆盖于光刻胶层并进行曝光;其中,光罩包括像素控制线路图形,像素控制线路图形设置有多处隔断,相邻的两个隔断之间间隔预设距离,以释放曝光时在像素控制线路图形产生的静电,可以有效的将像素控制线路图形上的静电电荷导出,以及避免静电电荷在像素控制线路图形上累积,降低发生静电释放的概率,从而降低用于曝光的元器件受损的风险,并可以保证曝光得到的形成的像素控制线路的完整性,使驱动电路可以正常运行。
Description
技术领域
本申请属于显示技术领域,尤其涉及一种驱动电路的制造方法、驱动电路和光罩。
背景技术
随着显示技术的不断发展,显示面板在娱乐、教育、安防等各种领域得到广泛应用。GOA(Gate Driver on Array,阵列基板行驱动)技术是指将栅极驱动电路(Gate driverIC)直接制作在阵列(Array)基板上,实现对栅极逐行扫描的驱动方式。GOA技术能够简化显示面板的制备工序,省去水平扫描线方向的芯片邦定(Bonding)工序,并降低生产成本,同时可以提高显示面板的集成度,使显示面板更轻薄化。
使用GOA技术的显示面板在生产过程中,需要进行短路棒测试(Shorting BarTesting)点亮显示面板以检测显示面板能否正常显示,短路棒测试的驱动电路的制造需要经过一系列流程,其中进行曝光时光罩(Photo Mask)容易累积电荷从而发生静电释放(Electro Static discharge,ESD),导致光罩对应区域的电路损坏,影响驱动电路制造的良品率。
发明内容
有鉴于此,本申请实施例提供了一种驱动电路的制造方法、驱动电路和光罩,以解决现有的短路棒测试的驱动电路制造进行曝光时,光罩容易累积电荷从而发生静电释放,导致光罩对应区域的电路损坏,影响驱动电路制造的良品率的问题。
本申请实施例的第一方面提供了一种驱动电路的制造方法,包括:
将导电层覆盖于基板;
将光刻胶层覆盖于所述导电层;
将光罩覆盖于所述光刻胶层并进行曝光;其中,所述光罩包括像素控制线路图形,所述像素控制线路图形设置有多处隔断,相邻的两个所述隔断之间间隔预设距离,以释放曝光时在所述像素控制线路图形产生的静电;
对所述光刻胶层进行显影,去除所述光刻胶层中未被所述像素控制线路图形所覆盖的区域,以形成光刻胶区域;
对所述导电层进行蚀刻,去除所述导电层中未被所述光刻胶区域所覆盖的区域,以形成像素控制线路。
本申请实施例的第一方面提供一种驱动电路的制造方法,可以有效的将像素控制线路图形上的静电电荷导出,以及避免静电电荷在像素控制线路图形上累积,降低发生静电释放的概率,从而降低用于曝光的元器件受损的风险,并可以保证形成的像素控制线路的完整性,使驱动电路可以正常运行。
本申请实施例的第二方面提供了一种驱动电路,包括像素控制线路和开关模块,所述像素控制线路包括第一像素控制线路、第二像素控制线路和第三像素控制线路,所述开关模块包括第一开关单元、第二开关单元和第三开关单元:
所述第一像素控制线路,与所述第一开关单元连接,用于输出第一颜色像素控制信号,所述第一开关单元用于控制第一颜色像素控制信号输出至显示面板;
所述第二像素控制线路,与所述第二开关单元连接,用于输出第二颜色像素控制信号,所述第二开关单元用于控制第二颜色像素控制信号输出至显示面板;
所述第三像素控制线路,与所述第三开关单元连接,用于输出第三颜色像素控制信号,所述第三开关单元用于控制第三颜色像素控制信号输出至显示面板。
本申请实施例的第二方面提供一种驱动电路,包括像素控制线路和开关模块,像素控制线路用于输出颜色像素控制信号,开关单元用于控制颜色像素控制信号输出至显示面板,可以用于对显示面板进行短路棒测试,并根据显示画面判断显示面板是否故障。
本申请实施例的第三方面提供了一种光罩,包括像素控制线路图形,所述像素控制线路图形设置有多处隔断,相邻的两个所述隔断之间间隔预设距离,以释放曝光时在所述像素控制线路图形产生的静电。
可以理解的是,上述第三方面的有益效果可以参见上述第一方面中的相关描述,在此不再赘述。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的光罩的第一种结构示意图;
图2是本申请实施例提供的驱动电路的制造方法的第一种流程示意图;
图3是本申请实施例提供的光罩的第二种结构示意图;
图4是本申请实施例提供的驱动电路的制造方法的第二种流程示意图;
图5是本申请实施例提供的光罩的第三种结构示意图;
图6是本申请实施例提供的驱动电路的制造方法的第三种流程示意图;
图7是本申请实施例提供的驱动电路的第一种结构示意图;
图8是本申请实施例提供的驱动电路的第二种结构示意图;
图9是本申请实施例提供的驱动电路的第三种结构示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
应当理解,当在本申请说明书和所附权利要求书中使用时,术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样,术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地,短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外,在本申请说明书和所附权利要求书的描述中,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
本申请实施例提供一种驱动电路的制造方法,可以应用于显示面板的驱动电路制造流程,具体可以在光罩覆盖于基板并进行曝光时实现,通过在光罩的像素控制线路图形设置多处隔断,减少曝光过程中在光罩上产生的静电,以降低光罩发生静电释放的概率,从而提高驱动电路制造的良品率,进而提高显示面板生产的良品率。
在应用中,显示面板可以是基于TFT-LCD(Thin Film Transistor LiquidCrystal Display,薄膜晶体管液晶显示器)技术的液晶显示面板、基于LCD(LiquidCrystal Display,液晶显示器)技术的液晶显示面板、基于OLED(Organic Light-EmittingDiode,有机发光二极管)技术的有机电激光显示面板、基于QLED(Quantum Dot LightEmitting Diodes,量子点发光二极管)技术的量子点发光二极管显示面板或曲面显示面板等。
如图1所示,示例性的示出了光罩100的第一种结构示意图;其中,光罩100包括像素控制线路图形101,所述像素控制线路图形101设置有多处隔断102,相邻的两个所述隔断102之间间隔预设距离,以释放曝光时在所述像素控制线路图形101产生的静电。
在应用中,光罩可以是金属光罩、玻璃光罩等不同类型的光罩。光罩上具有设计图形,设计图形可以根据实际需要进行设置,通过曝光机进行曝光可以将光罩上的设计图形映射在光刻胶上,光刻胶覆盖于导电层,导电层覆盖于基板,再经过显影、烘烤、蚀刻和剥膜等工序流程,可以得到和设计图形的形状一致的可导电线路或元器件。光罩的设计图形可以是镂空的,也可以是非镂空的,具体的,当光罩的设计图形为镂空的,光罩的剩余区域为非镂空的;当光罩的设计图形为非镂空的,光罩的剩余区域为镂空的。
在应用中,像素控制线路图形作为设计图形,当像素控制线路图形为镂空的,隔断和非设计图形为非镂空的;当像素控制线路图形为非镂空的,隔断和非设计图形为镂空的。由于当光罩的像素控制线路图形进行曝光时,现有的像素控制线路图形容易产生或吸附静电,并且由于现有的像素控制线路图形包括完整的线路图形且不具有隔断,长度较长,使静电电荷容易在现有的像素控制线路图形上累积,当静电电荷达到一定数量会产生静电释放,导致形成的像素控制线路损坏,甚至损坏用于曝光的元器件。本实施例通过在像素控制线路图形设置隔断,可以有效的将像素控制线路图形上的静电电荷导出,以及避免静电电荷在像素控制线路图形上累积,降低发生静电释放的概率,使形成的像素控制线路为完整的像素控制线路,并降低用于曝光的元器件受损的风险。
如图2所示,本申请实施例提供的一种驱动电路制造方法,包括步骤S201至步骤S205:
步骤S201、将导电层覆盖于基板;
步骤S202、将光刻胶层覆盖于导电层;
步骤S203、将光罩覆盖于光刻胶层并进行曝光;其中,光罩包括像素控制线路图形,像素控制线路图形设置有多处隔断,相邻的两个隔断之间间隔预设距离,以释放曝光时在像素控制线路图形产生的静电;
步骤S204、对光刻胶层进行显影,去除光刻胶层中未被像素控制线路图形所覆盖的区域,以形成光刻胶区域;
步骤S205、对导电层进行蚀刻,去除导电层中未被光刻胶区域所覆盖的区域,以形成像素控制线路。
在应用中,将导电层覆盖于与基板、将光刻胶层覆盖于导电层、对光刻胶进行显影和对导电层进行蚀刻是制造驱动电路的现有工艺,在此不再赘述。区别在于,通过包括具有隔断的像素控制线路图形覆盖于光刻胶层进行曝光,可以释放曝光时在像素控制线路图形产生的静电,并且不会影响形成的像素控制线路的完整性,下面对本申请实施例的曝光工序和光罩进行详细介绍。
在应用中,通过将光罩覆盖于光刻胶层,并通过覆盖于光罩的曝光机进行曝光,可以在光刻胶层被像素控制线路图形覆盖的区域得到和像素控制线路图形一致的形状。其中,基板可以是玻璃基板(Glass Substrate),也可以是陶瓷基板(Ceramic Substrate),还可以是金属基板(Metal Base Printed Circuit Board,MBPCB),具体可以是导电膜玻璃基板(Indium Tin Oxide Glass Substrate),本申请实施例对基板的种类不作任何限制。
在应用中,由于曝光机解析精度的限制,当曝光机对光罩中长度小于解析精度的隔断进行曝光时,曝光机将无法解析该隔断,从而曝光后在光刻胶层上得到的线路是连续且不具有隔断的。预设距离表示小于曝光机解析精度的长度,当像素的像素控制线路图形的相邻隔断之间的距离位于预设距离时,曝光后在光刻胶层上像素控制线路图形所覆盖的区域是连续且不具有隔断的,在实际运用中,预设距离的取值可以根据曝光机的解析精度确定,具体的,预设距离的取值范围小于曝光机的最小解析精度,或者,预设距离的取值范围包含在曝光机无法解析的精度范围内,例如,当曝光机的最小解析精度为1微米时,预设距离的取值范围可以小于1微米的任意区间;或者当曝光机无法解析0.5微米至1微米长度的隔断时,预设距离的取值范围可以是0.5微米至1微米之间的任意开区间。本申请实施例对预设距离的取值范围不做任何限制。
在一个实施例中,步骤S205之后,包括:
对基板进行剥膜,以去除覆盖于基板的剩余光刻胶。
在应用中,在曝光、显影和蚀刻的工序之后,已经可以得到和设计图形一致的可导电线路或元器件,不过在显影和蚀刻的工序中,容易使被去除的光刻胶附着在基板上,通过剥膜液对基板进行剥膜,可以去除覆盖于基板的剩余光刻胶,以保证基板性能并可以回收剩余光刻胶。
如图3所示,示例性的示出了光罩100的第二种结构示意图;其中像素控制线路图形101包括:
第一颜色像素控制线路图形103,用于覆盖于光刻胶层进行曝光,并对所述光刻胶层进行显影和对导电层进行蚀刻之后,形成第一颜色像素控制线路;
第二颜色像素控制线路图形104,用于覆盖于光刻胶层进行曝光,并对所述光刻胶层进行显影和对导电层进行蚀刻之后,形成第二颜色像素控制线路;
第三颜色像素控制线路图形105,用于覆盖于光刻胶层进行曝光,并对所述光刻胶层进行显影和对导电层进行蚀刻之后,形成第三颜色像素控制线路。
在应用中,第一颜色像素控制线路图形、第二颜色像素控制线路图形和第三颜色像素控制线路图形和图中的像素控制线路图形设置隔断的方式一致,在此不再赘述。区别在于,第一颜色像素控制线路图形、第二颜色像素控制线路图形和第三颜色像素控制线路图形设置的相邻隔断之间间隔预设线路距离,使第一颜色像素控制线路、第二颜色像素控制线路和第三颜色像素控制线路之间可以留有更多空间进行导线的连接,便于驱动电路进行布线。
如图4所示,在一个实施例中,基于图2和图3所对应的实施例,步骤S204包括步骤S401至步骤S403,步骤S205包括步骤S404至步骤S406:
步骤S401、对光刻胶层进行显影,去除光刻胶层中未被第一像素控制线路图形所覆盖的区域,以形成第一子光刻胶区域;
步骤S402、对光刻胶层进行显影,去除光刻胶层中未被第二像素控制线路图形所覆盖的区域,以形成第二子光刻胶区域;
步骤S403、对光刻胶层进行显影,去除光刻胶层中未被第三像素控制线路图形所覆盖的区域,以形成第三子光刻胶区域。
步骤S404、对导电层进行蚀刻,去除导电层中未被第一子光刻胶区域所覆盖的区域,以形成第一像素控制线路;
步骤S405、对导电层进行蚀刻,去除导电层中未被第二子光刻胶区域所覆盖的区域,以形成第二像素控制线路;
步骤S406、对导电层进行蚀刻,去除导电层中未被第三子光刻胶区域所覆盖的区域,以形成第三像素控制线路。
在应用中,光罩的像素控制线路图形可以包括第一颜色像素控制线路图形、第二颜色像素控制线路图形和第三颜色像素控制线路图形三种颜色的像素控制线路图形,对第一颜色像素控制线路图形、第二颜色像素控制线路图形和第三颜色像素控制线路图形的曝光、显影和蚀刻方法和上述步骤S203至步骤S205的曝光、显影和蚀刻方法相同,在此不再赘述。区别在于,步骤S203至步骤S205用于对光罩的一种像素控制线路图形进行曝光、显影和蚀刻,当光罩包括上述三种颜色的像素控制线路图形时,可以同时对上述三种颜色的像素控制线路图形进行曝光、显影和蚀刻。
在应用中,第一颜色像素控制线路图形、第二颜色像素控制线路图形和第三颜色像素控制线路图形设置隔断的方式,和上述像素控制线路图形设置隔断的方式一致,在此不再赘述。
如图5所示,示例性的示出了光罩100的第三种结构示意图;其中光罩100还包括:
开关模块图形106,用于覆盖于光刻胶层并进行曝光,以在显影和蚀刻后形成开关模块。
在应用中,开关模块图形可以包括多个开关图形,开关图形可以是在电路中起开关作用的晶体管的图形,起开关作用的晶体管可以是NPN型三极管(NPN Type Triode),也可以是PNP型三极管(PNP Type Triode),具体的,可以是薄膜场效应晶体管(Thin FilmTransistor,TFT)。
在一个实施例中,光罩还包括:
导线图形107,用于覆盖于光刻胶层并进行曝光,以在显影和蚀刻后形成第一颜色像素控制线路、第二颜色像素控制线路和第三颜色像素控制线路的导线。
在应用中,光罩可以包括多个导线图形,导线图形和开关图形一一对应,一个导线图形可以连接一个开关图形和一个像素控制线路图形;具体的,一个导线图形可以连接一个开关图形和一个第一颜色像素控制线路图形,也可以连接一个开关图形和一个第二颜色像素控制线路图形,还可以连接一个开关图形和一个第三颜色像素控制线路图形。
如图6所示,在一个实施例中,基于图4和图5所对应的实施例,步骤S204包括步骤S601,步骤S205包括步骤S602:
S601、对光刻胶层进行显影,去除光刻胶层中未被开关模块图形所覆盖的区域,以形成第四子光刻胶区域;
S602、对导电层进行蚀刻,去除导电层中未被第四子光刻胶区域所覆盖的区域,以形成开关模块。
在应用中,开关模块图形可以包括多个开关图形,由于开关图形可以是在电路中起开关作用的晶体管的图形,当开关图形为三极管图形时,三极管图形的源极和漏极之间距离过近,导致进行曝光时三极管图形的源极和漏极之间容易累积静电电荷并导致静电释放。
在应用中,步骤S601和步骤S602可以在步骤S404至步骤S406之后执行,也可以在步骤S401至步骤S403之前执行,本申请实施例对步骤S601和步骤S602的执行顺序不做任何限制。
在一个实施例中,步骤S601包括:
对光刻胶层进行显影,去除光刻胶层中未被导线图形所覆盖的区域,以形成第五子光刻胶区域
步骤S602包括:
对导电层进行蚀刻,去除导电层中未被第五子光刻胶区域所覆盖的区域,以形成第一颜色像素控制线路、第二颜色像素控制线路和第三颜色像素控制线路的导线。
在应用中,由于在光罩中,开关模块图形通过导线图形与像素控制线路图形连接,容易导致导线图形和像素控制线路图形一起发生静电释放。通过在像素控制线路图形设置多处隔断,可以将开关图形上的静电电荷导出,以及避免静电电荷在像素控制线路图形上累积,降低发生静电释放的概率,使曝光得到的像素控制线路和像素控制线路图形一致,并降低用于曝光的元器件受损的风险。
本申请实施例的提供的驱动电路的制造方法,通过将导电层覆盖于基板;将光刻胶层覆盖于导电层;将光罩覆盖于光刻胶层并进行曝光;其中,光罩包括像素控制线路图形,像素控制线路图形设置有多处隔断,相邻的两个隔断之间间隔预设距离,以释放曝光时在像素控制线路图形产生的静电;对光刻胶层进行显影,去除光刻胶层中未被像素控制线路图形所覆盖的区域,以形成光刻胶区域;对导电层进行蚀刻,去除导电层中未被光刻胶区域所覆盖的区域,以形成像素控制线路,可以有效的将像素控制线路图形上的静电电荷导出,以及避免静电电荷在像素控制线路图形上累积,降低发生静电释放的概率,从而降低用于曝光的元器件受损的风险,并可以保证形成的像素控制线路的完整性,使驱动电路可以正常运行。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
如图7所示,本申请实施例提供的驱动电路200,包括像素控制线路210和开关模块220,像素控制线路210包括第一像素控制线路211、第二像素控制线路212和第三像素控制线路213,开关模块220包括第一开关单元221、第二开关单元222和第三开关单元223:
第一像素控制线路211,与第一开关单元221连接,用于输出第一颜色像素控制信号,第一开关单元221用于控制第一颜色像素控制信号输出至显示面板300;
第二像素控制线路212,与第二开关单元222连接,用于输出第二颜色像素控制信号,第二开关单元222用于控制第二颜色像素控制信号输出至显示面板300;
第三像素控制线路213,与第三开关单元223连接,用于输出第三颜色像素控制信号,第三开关单元223用于控制第三颜色像素控制信号输出至显示面板300。
在应用中,第一颜色、第二颜色和第三颜色可以分别是三基色中的一种,具体的,第一颜色可以是红色,第二颜色可以是绿色,第三颜色可以是蓝色,从而第一颜色像素控制线路可以是红色像素控制线路,第一颜色像素控制信号为红色控制信号;第二颜色像素控制线路可以是绿色像素控制线路,第二颜色控制信号为绿色像素控制信号;第三颜色像素控制线路可以是蓝色像素控制线路,第三颜色控制信号为蓝色像素控制信号,以组成RGB像素控制线路和RGB控制信号。
在应用中,多条第一像素控制线路和多个第一开关单元一一对应连接,一个第一开关单元用于控制对应连接的第一像素控制线路发送的第一颜色像素控制信号输出至显示面板,具体的,当一个第一开关单元打开时,对应连接的第一像素控制线路发送的第一颜色像素控制信号可以输出至显示面板,当一个第一开关单元关断时,对应连接的第一像素控制线路发送的第一颜色像素控制信号停止输出至显示面板。第二开关单元和第二像素控制线路的工作原理、第三开关单元和第三像素控制线路的工作原理与上述第一开关单元和第一像素控制线路的工作原理相同,在此不再赘述。
在应用中,第一颜色像素控制信号、第二颜色像素控制信号和第三颜色像素控制信号中的任意一种颜色像素控制信号,通过第一开关单元、第二开关单元和第三开关单元可以实现单独输出,也可以任意两种颜色像素控制信号混合输出,还可以三种颜色像素控制信号混合输出;当一种颜色像素控制信号单独输出时,显示面板显示纯色画面,可以根据显示画面判断显示面板的任意一种颜色像素是否故障;当任意两种颜色像素控制信号混合输出时,可以根据显示画面判断显示面板的上述任意两种像素混合输出时是否会发生故障;当三种颜色像素控制信号混合输出时,可以根据显示画面判断显示面板的三种像素混合输出时是否会发生故障。
如图8所示,在一个实施例中,基于图7所对应的实施例,驱动电路200还包括驱动模块230,驱动模块230分别与第一开关单元221、第二开关单元222和第三开关单元223连接,驱动模块230用于根据第一颜色像素控制信号输出第一驱动信号至显示面板300,还用于根据第二颜色像素控制信号输出第二驱动信号至显示面板300,还用于根据第三颜色像素控制信号输出第三驱动信号至显示面板300,以驱动显示面板300显示画面。
在应用中,驱动模块可以根据像素控制信号输出对应的像素驱动信号至显示面板,以驱动显示面板显示画面,其中,显示面板可以包括多种颜色的像素,具体可以包括红色像素、绿色像素和蓝色像素,像素驱动信号可以用于根据颜色像素驱动信号,驱动显示面板中对应颜色的像素发光,还可以用于根据像素控制信号的电压大小驱动显示面板的像素的发光程度以调节像素的灰度级别,从而将像素控制信号的电信号转化为显示面板显示画面的光信号,以对显示面板进行短路棒测试;当显示面板按照输出的像素控制信号显示时,说明显示面板正常,当显示面板未按照输出的像素控制信号显示时,说明显示面板存在故障,可以通过改变颜色像素控制信号的颜色进一步确定显示面板对应颜色的像素是否存在故障。
在应用中,当显示面板是基于TFT技术的液晶显示面板时,像素驱动信号为显示面板的像素的TFT的源极驱动信号,因此,当一个开关导通并向驱动模块发送像素控制信号时,驱动模块可以根据上述像素控制信号输出的像素驱动信号控制一个像素的液晶偏转程度,以控制该像素的发光程度。
如图9所示,在一个实施例中,基于图8所对应的实施例,驱动电路200还包括扇出模块240,扇出模块240与驱动模块230连接,用于发送第一驱动信号、第二驱动信号和第三驱动信号至显示面板300。
在应用中,扇出模块可以包括多条扇出线路,一条扇出线路发送的像素驱动信号对应一个开关发送的像素控制信号。
本申请实施例提供的驱动电路,包括像素控制线路和开关模块,像素控制线路用于输出颜色像素控制信号,开关单元用于控制颜色像素控制信号输出至显示面板,可以用于对显示面板进行短路棒测试,并根据显示画面判断显示面板是否故障。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (9)
1.一种驱动电路的制造方法,其特征在于,所述驱动电路包括像素控制线路,所述制造方法包括:
将导电层覆盖于基板;
将光刻胶层覆盖于所述导电层;
将光罩覆盖于所述光刻胶层并进行曝光;其中,所述光罩包括像素控制线路图形,所述像素控制线路图形设置有多处隔断,以释放曝光时在所述像素控制线路图形产生的静电,所述隔断的长度为预设距离,所述预设距离小于曝光机的最小解析精度;
对所述光刻胶层进行显影,去除所述光刻胶层中未被所述像素控制线路图形所覆盖的区域,以形成光刻胶区域;
对所述导电层进行蚀刻,去除所述导电层中未被所述光刻胶区域所覆盖的区域,以形成像素控制线路。
2.如权利要求1所述的驱动电路的制造方法,其特征在于,所述像素控制线路包括第一颜色像素控制线路、第二颜色像素控制线路和第三颜色像素控制线路;
所述像素控制线路图形包括第一颜色像素控制线路图形、第二颜色像素控制线路图形和第三颜色像素控制线路图形;
所述对所述光刻胶层进行显影,去除所述光刻胶层中未被所述像素控制线路图形所覆盖的区域,以形成光刻胶区域,包括:
对所述光刻胶层进行显影,去除所述光刻胶层中未被第一像素控制线路图形所覆盖的区域,以形成第一子光刻胶区域;
对所述光刻胶层进行显影,去除所述光刻胶层中未被第二像素控制线路图形所覆盖的区域,以形成第二子光刻胶区域;
对所述光刻胶层进行显影,去除所述光刻胶层中未被第三像素控制线路图形所覆盖的区域,以形成第三子光刻胶区域。
3.如权利要求2所述的驱动电路的制造方法,其特征在于,所述对所述导电层进行蚀刻,去除所述导电层中未被所述光刻胶区域所覆盖的区域,以形成像素控制线路,包括:
对所述导电层进行蚀刻,去除所述导电层中未被所述第一子光刻胶区域所覆盖的区域,以形成第一像素控制线路;
对所述导电层进行蚀刻,去除所述导电层中未被所述第二子光刻胶区域所覆盖的区域,以形成第二像素控制线路;
对所述导电层进行蚀刻,去除所述导电层中未被所述第三子光刻胶区域所覆盖的区域,以形成第三像素控制线路。
4.如权利要求1至3任一项所述的驱动电路的制造方法,其特征在于,所述对所述导电层进行蚀刻,去除所述导电层中未被所述光刻胶区域所覆盖的区域,以形成像素控制线路之后,包括:
对所述基板进行剥膜,以去除覆盖于所述基板的剩余光刻胶。
5.一种驱动电路,其特征在于,基于权利要求1至4任一项所述的驱动电路的制造方法实现,所述驱动电路包括像素控制线路和开关模块,所述像素控制线路包括第一像素控制线路、第二像素控制线路和第三像素控制线路,所述开关模块包括第一开关单元、第二开关单元和第三开关单元:
所述第一像素控制线路,与所述第一开关单元连接,用于输出第一颜色像素控制信号,所述第一开关单元用于控制第一颜色像素控制信号输出至显示面板;
所述第二像素控制线路,与所述第二开关单元连接,用于输出第二颜色像素控制信号,所述第二开关单元用于控制第二颜色像素控制信号输出至显示面板;
所述第三像素控制线路,与所述第三开关单元连接,用于输出第三颜色像素控制信号,所述第三开关单元用于控制第三颜色像素控制信号输出至显示面板。
6.如权利要求5所述的驱动电路,其特征在于,还包括驱动模块;
所述驱动模块分别与所述第一开关单元、所述第二开关单元和所述第三开关单元连接,所述驱动模块用于根据第一颜色像素控制信号输出第一驱动信号至显示面板,还用于根据第二颜色像素控制信号输出第二驱动信号至显示面板,还用于根据第三颜色像素控制信号输出第三驱动信号至显示面板,以驱动所述显示面板显示画面。
7.如权利要求6所述的驱动电路,其特征在于,还包括扇出模块;
所述扇出模块与所述驱动模块连接,用于发送所述第一驱动信号、所述第二驱动信号和所述第三驱动信号至所述显示面板。
8.一种光罩,其特征在于,包括依次连接的开关模块图形、导线图形及像素控制线路图形,所述像素控制线路图形设置有多处隔断,以释放曝光时在所述像素控制线路图形产生的静电,所述隔断的长度为预设距离,所述预设距离小于曝光机的最小解析精度;
所述开关模块图形用于覆盖于光刻胶层并进行曝光,以在显影和蚀刻后形成开关模块;
所述导线图形用于覆盖于光刻胶层并进行曝光,以在显影和蚀刻后形成所述像素控制线路的导线。
9.如权利要求8所述的光罩,其特征在于,所述像素控制线路图形包括:
第一颜色像素控制线路图形,用于覆盖于光刻胶层进行曝光,并对所述光刻胶层进行显影和对导电层进行蚀刻之后,形成第一颜色像素控制线路;
第二颜色像素控制线路图形,用于覆盖于光刻胶层进行曝光,并对所述光刻胶层进行显影和对导电层进行蚀刻之后,形成第二颜色像素控制线路;
第三颜色像素控制线路图形,用于覆盖于光刻胶层进行曝光,并对所述光刻胶层进行显影和对导电层进行蚀刻之后,形成第三颜色像素控制线路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110576057.6A CN113314462B (zh) | 2021-05-26 | 2021-05-26 | 驱动电路的制造方法、驱动电路和光罩 |
PCT/CN2021/143322 WO2022247280A1 (zh) | 2021-05-26 | 2021-12-30 | 驱动电路的制造方法、驱动电路和光罩 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110576057.6A CN113314462B (zh) | 2021-05-26 | 2021-05-26 | 驱动电路的制造方法、驱动电路和光罩 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113314462A CN113314462A (zh) | 2021-08-27 |
CN113314462B true CN113314462B (zh) | 2022-03-22 |
Family
ID=77374931
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110576057.6A Active CN113314462B (zh) | 2021-05-26 | 2021-05-26 | 驱动电路的制造方法、驱动电路和光罩 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113314462B (zh) |
WO (1) | WO2022247280A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113314462B (zh) * | 2021-05-26 | 2022-03-22 | 惠科股份有限公司 | 驱动电路的制造方法、驱动电路和光罩 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000321777A (ja) * | 1999-05-07 | 2000-11-24 | Toppan Printing Co Ltd | 露光装置 |
CN103208264A (zh) * | 2013-04-01 | 2013-07-17 | 友达光电(厦门)有限公司 | 一种用于阵列基板行驱动线路的测试方法 |
CN104658973A (zh) * | 2015-02-28 | 2015-05-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN110531579A (zh) * | 2019-09-26 | 2019-12-03 | 京东方科技集团股份有限公司 | 掩模版及其制造方法、光刻方法、显示面板、曝光装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101566791A (zh) * | 2009-06-04 | 2009-10-28 | 上海宏力半导体制造有限公司 | 具防止静电破坏的光罩 |
CN102967978B (zh) * | 2012-12-18 | 2015-08-26 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
CN105630246B (zh) * | 2016-01-05 | 2018-11-30 | 京东方科技集团股份有限公司 | 触摸屏及其制作方法、显示器件 |
CN106019815A (zh) * | 2016-07-13 | 2016-10-12 | 武汉华星光电技术有限公司 | 一种具有曝光补正的光罩 |
CN106200257A (zh) * | 2016-07-13 | 2016-12-07 | 武汉华星光电技术有限公司 | 一种具有曝光补正的光罩 |
US10014297B1 (en) * | 2017-05-08 | 2018-07-03 | Globalfoundries Inc. | Methods of forming integrated circuit structure using extreme ultraviolet photolithography technique and related integrated circuit structure |
US10802394B2 (en) * | 2017-11-21 | 2020-10-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for discharging static charges on reticle |
CN109491191A (zh) * | 2018-11-15 | 2019-03-19 | 深圳市龙图光电有限公司 | 一种掩模板及其制作方法 |
CN109270786B (zh) * | 2018-12-10 | 2022-03-15 | 长江存储科技有限责任公司 | 一种掩膜板 |
CN113314462B (zh) * | 2021-05-26 | 2022-03-22 | 惠科股份有限公司 | 驱动电路的制造方法、驱动电路和光罩 |
-
2021
- 2021-05-26 CN CN202110576057.6A patent/CN113314462B/zh active Active
- 2021-12-30 WO PCT/CN2021/143322 patent/WO2022247280A1/zh unknown
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000321777A (ja) * | 1999-05-07 | 2000-11-24 | Toppan Printing Co Ltd | 露光装置 |
CN103208264A (zh) * | 2013-04-01 | 2013-07-17 | 友达光电(厦门)有限公司 | 一种用于阵列基板行驱动线路的测试方法 |
CN104658973A (zh) * | 2015-02-28 | 2015-05-27 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN110531579A (zh) * | 2019-09-26 | 2019-12-03 | 京东方科技集团股份有限公司 | 掩模版及其制造方法、光刻方法、显示面板、曝光装置 |
Also Published As
Publication number | Publication date |
---|---|
CN113314462A (zh) | 2021-08-27 |
WO2022247280A1 (zh) | 2022-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109935571B (zh) | 显示基板及其制作方法、裂纹检测方法、显示装置 | |
US10395582B2 (en) | Parallel redundant chiplet system with printed circuits for reduced faults | |
US8063865B2 (en) | Liquid crystal display comprising electrostatic protection circuit and test circuit | |
WO2019093641A1 (ko) | 엘이디 구동 유닛들이 형성된 tft 기판을 갖는 엘이디 디스플레이 장치 | |
KR100947448B1 (ko) | 유기전계발광 표시장치의 제조방법 | |
CN112002278B (zh) | 一种显示面板及其调试方法 | |
TWI398712B (zh) | 具通至測試線之改良式連接結構的薄膜電晶體陣列面板 | |
US9898945B2 (en) | Display panel and method for verifying data lines thereon | |
CN101110443A (zh) | 显示基板、其制造方法和具有显示基板的显示设备 | |
EP2120265B1 (en) | Organic light emitting display and method for making the same | |
CN102117607A (zh) | 栅极驱动器和薄膜晶体管衬底及其液晶显示器 | |
CN100573901C (zh) | 有机el显示器件组件 | |
US10614733B2 (en) | Display panel, method for detecting the same and detection system | |
US9142605B2 (en) | Display panel and panel inspection apparatus | |
CN113314462B (zh) | 驱动电路的制造方法、驱动电路和光罩 | |
US20200051482A1 (en) | Redundant pixel layouts | |
CN114270526A (zh) | 显示基板、显示面板及显示装置 | |
CN114639328A (zh) | 显示面板及显示装置 | |
US20230260454A1 (en) | Display substrate, display panel and display apparatus | |
US20220115463A1 (en) | Display Panel, Display Device, Test Method and Crack Detection Method | |
WO2023116106A1 (zh) | 显示基板及其测试方法和显示装置 | |
US20230120056A1 (en) | Thin film transistor substrate, display device, and manufacturing method for thin film transistor substrate | |
CN116413962B (zh) | 液晶显示面板及其制备方法、液晶显示装置 | |
CN113889012A (zh) | 显示面板及显示装置 | |
CN117577644A (zh) | 一种阵列基板及其制备方法、显示面板、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |