CN113314406A - 一种对半导体层减薄的方法及其应用 - Google Patents

一种对半导体层减薄的方法及其应用 Download PDF

Info

Publication number
CN113314406A
CN113314406A CN202110410522.9A CN202110410522A CN113314406A CN 113314406 A CN113314406 A CN 113314406A CN 202110410522 A CN202110410522 A CN 202110410522A CN 113314406 A CN113314406 A CN 113314406A
Authority
CN
China
Prior art keywords
silicon
semiconductor layer
substrate
germanium
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110410522.9A
Other languages
English (en)
Inventor
孔真真
亨利·H·阿达姆松
王桂磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Original Assignee
Institute of Microelectronics of CAS
Guangdong Greater Bay Area Institute of Integrated Circuit and System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Guangdong Greater Bay Area Institute of Integrated Circuit and System filed Critical Institute of Microelectronics of CAS
Priority to CN202110410522.9A priority Critical patent/CN113314406A/zh
Publication of CN113314406A publication Critical patent/CN113314406A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67075Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Weting (AREA)

Abstract

本发明涉及一种对半导体层减薄的方法及其应用。一种对半导体层减薄的方法,包括:提供一种半导体结构,所述半导体结构的表面设有半导体层;利用喷嘴向所述半导体层喷洒腐蚀液,以进行湿法刻蚀,并且湿法刻蚀过程中使喷嘴沿所述半导体层的表面进行直线往复移动,同时所述半导体结构不断旋转,并且所述半导体层与所述喷嘴之间的距离始终不变。本发明通过旋转喷涂模式可以实现材料的大面积均匀刻蚀。

Description

一种对半导体层减薄的方法及其应用
技术领域
本发明涉及半导体生产工艺领域,特别涉及一种对半导体层减薄的方法及其应用。
背景技术
目前对于8英寸以及8英寸以上的晶元,保证整个晶圆表面的均匀性是实现高良率的重要指标,例如在Si晶圆表面沉积或者外延锗/锗硅材料时,受限于Ge和Si之间较大的晶格失配率,不管是组分渐变还是高低温生长技术都需要生长足够厚的缓冲层才能实现高质量的薄膜生长。尤其对于锗的晶元键合来说,足够光滑的表面是键合成功的前提。这些都要求光滑高质量的锗缓冲层来实现高质量并且光滑的表面。
同时,在绝缘体上锗/锗硅应用中,全耗尽或者纳米线等器件的实现的特征尺寸不断缩小,器件尺寸的微缩要求材料必须足够薄,这就让薄膜减薄成为全耗尽或者纳米线等器件等进行器件制备的关键环节,而且大面积均匀减薄是实现晶圆表面器件高良率的前提。
可见,在半导体器件的很多制程中都需要对半导体材料进行减薄,而目前的减薄方法都存在减薄不均匀的问题。
为此,提出本发明。
发明内容
本发明的主要目的在于提供一种对半导体层减薄的方法,该方法通过旋转喷涂模式可以实现材料的大面积均匀刻蚀。
为了实现以上目的,本发明提供了以下技术方案。
一种对半导体层减薄的方法,包括:
提供一种半导体结构,所述半导体结构的表面设有半导体层;
利用喷嘴向所述半导体层喷洒腐蚀液,以进行湿法刻蚀,并且湿法刻蚀过程中使喷嘴沿所述半导体层的表面进行直线往复移动,同时所述半导体结构不断旋转,并且所述半导体层与所述喷嘴之间的距离始终不变。
与现有技术相比,本发明达到了以下技术效果:
(1)本发明首先通过半导体结构的旋转使半导体层表面在圆周方向上均匀刻蚀,其次还使腐蚀液沿半导体层表面直线往复运动,这样通过直线方向和圆周方向的旋转结构,使半导体层在二维方向各个点都得到均匀刻蚀。
(2)该减薄方法不受半导体层表面积的限制,既适用于大面积均匀刻蚀减薄,也适用于小面积均匀刻蚀减薄。
(3)该减薄方法适用于任意半导体器件的制程中。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。
图1为本发明提供的一种衬底的结构示意图;
图2为本发明提供的另一种衬底的结构示意图;
图3为本发明提供的另一种衬底的结构示意图;
图4为本发明湿法刻蚀过程中喷嘴和衬底的运动方向示意图。
具体实施方式
以下,将参照附图来描述本公开的实施例。但是应该理解,这些描述只是示例性的,而并非要限制本公开的范围。此外,在以下说明中,省略了对公知结构和技术的描述,以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的,其中为了清楚表达的目的,放大了某些细节,并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的,实际中可能由于制造公差或技术限制而有所偏差,并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中,当将一层/元件称作位于另一层/元件“上”时,该层/元件可以直接位于该另一层/元件上,或者它们之间可以存在居中层/元件。另外,如果在一种朝向中一层/元件位于另一层/元件“上”,那么当调转朝向时,该层/元件可以位于该另一层/元件“下”。
半导体器件的很多制程中都用到减薄工艺,然而目前的工艺很难做到均匀减薄,尤其是针对大面积的材料时。为此,本发明提出一种通过旋转喷涂模式,其基本流程如下。
首先,提供一种半导体结构,所述半导体结构的表面设有半导体层;该半导体层是待减薄的材料。半导体结构可以是各类衬底,也可以是加工有其他结构的器件,例如埋有栅极或以制作了其他电路结构,在其上面还需沉积半导体层的都适用于本发明。比较常见的是各类衬底,该衬底上外表面的半导体层以锗为例,该衬底可以是硅上外延锗薄膜衬底(如图1所示),绝缘体上锗衬底(如图2所示),或者绝缘体上层叠锗和锗硅的衬底(如图3所示)。具体地,衬底可以是具有高迁移率的硅上外延锗薄膜衬底,或者用于全耗尽器件/纳米线制备的外延锗薄膜或绝缘体上锗/锗硅衬底。作为衬底,其最常见的形状为圆形,例如晶圆。相应地,半导体层可以是Ⅲ-Ⅴ族材料中的任一种,也可以是硅、锗、锗硅、锗锡中的至少一种。对于绝缘体上半导体层的衬底,绝缘材料可以是氧化硅、氧化铝等材料。
接下来对半导体层进行湿法刻蚀。通过湿法刻蚀实现减薄。在湿法刻蚀过程中,利用喷嘴向所述半导体层喷洒腐蚀液,半导体结构固定在托盘上,并且保证喷嘴沿所述半导体层的表面进行直线往复移动,同时所述半导体结构不断旋转,所述半导体层与所述喷嘴之间的距离始终不变。如此,才能保证腐蚀液沿二维方向在半导体层表面均匀喷洒,且二者之间的距离不变,进行保证刻蚀程度相同,实现大面积均匀刻蚀。
喷嘴的运动方向通常选用半导体结构的对称线,以圆形衬底为例,沿径向往复运动即可,一个循环中,运动距离可以为直径长度,或者在直径方向上任意选择长度。喷嘴的运动速度可以匀速或变速,只要与托盘旋转速度相结合后保证各处喷洒的腐蚀液量相同即可。
半导体结构的旋转则一起中心轴为中心进行旋转,同样其转速可以匀速或变速,只要与喷嘴运动速度相结合后保证各处喷洒的腐蚀液量相同即可。
这一步所用的腐蚀液依据半导体层材料而定,例如针对锗,通常使用H2O2、HNO3单种溶液及其稀释溶液,或两种到多种氧化液的混合液及其稀释溶液,氧化性溶液中可包含氧化硅或氧化锗的腐蚀液,包括但不限于HF、BOE溶液,以及其混合溶液。针对GaAs,则采用含甲醇、磷酸和双氧水的腐蚀液,或者柠檬酸与双氧水混合成的腐蚀液。
这一步也是实现均匀刻蚀的关键。在湿法刻蚀之前或之后还可以进行化学机械抛光处理(CMP),以降低湿法刻蚀难度或工作量。
本发明的一个优选实施例如下。
实施例1
对如图2和图4所示的绝缘体上锗GOI进行减薄。该衬底由下至上依次包括:硅层1、氧化硅层2、氧化铝层3和锗层4,对锗层进行减薄。
第一步,采用湿法刻蚀减薄,减薄过程中,用于喷洒腐蚀液6的喷嘴5的运动方向如图4中的箭头方向,即沿GOI的径向直线往复运动。同时,GOI也沿其圆周方向旋转,旋转中心为圆心,旋转中心轴为垂直于圆面的轴,如图4中的箭头方向。衬底的转速和喷嘴的运动速度均为匀速。
第二步,CMP处理。
以上对本公开的实施例进行了描述。但是,这些实施例仅仅是为了说明的目的,而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围,本领域技术人员可以做出多种替代和修改,这些替代和修改都应落在本公开的范围之内。

Claims (10)

1.一种对半导体层减薄的方法,其特征在于,包括:
提供一种半导体结构,所述半导体结构的表面设有半导体层;
利用喷嘴向所述半导体层喷洒腐蚀液,以进行湿法刻蚀,并且湿法刻蚀过程中喷嘴沿所述半导体层的表面进行直线往复移动,同时所述半导体结构不断旋转,并且所述半导体层的表面与所述喷嘴之间的距离始终不变。
2.根据权利要求1所述的方法,其特征在于,在所述湿法刻蚀之前还进行化学机械抛光处理。
3.根据权利要求1所述的方法,其特征在于,在所述湿法刻蚀之后还进行化学机械抛光处理。
4.根据权利要求1所述的方法,其特征在于,所述腐蚀液为双氧水溶液、硝酸溶液、氢氟酸溶液和BOE溶液中的一种或多种混合;
或者所述腐蚀液为Ⅲ-Ⅴ族材料刻蚀液。
5.根据权利要求1所述的方法,其特征在于,所述半导体结构由托盘承托,并且通过所述托盘的旋转使所述半导体结构旋转。
6.根据权利要求1所述的方法,其特征在于,所述半导体结构为衬底。
7.根据权利要求6所述的方法,其特征在于,所述衬底为硅上外延硅、锗硅、锗或Ⅲ-Ⅴ族材料薄膜衬底,绝缘体上延硅、锗硅、锗或Ⅲ-Ⅴ族材料衬底,或者绝缘体上层叠延硅、锗硅、锗或Ⅲ-Ⅴ族材料层和硅/锗硅/锗与Ⅲ-Ⅴ族材料的复合材料层衬底。
8.根据权利要求6所述的方法,其特征在于,所述衬底为圆形衬底,在所述湿法刻蚀过程中所述喷嘴沿所述衬底的径向直线往复运动。
9.根据权利要求1所述的方法,其特征在于,所述半导体层选自硅、锗硅、锗或Ⅲ-Ⅴ族材料。
10.权利要求1-9任一项所述的对半导体层减薄的方法在半导体器件制作中的应用。
CN202110410522.9A 2021-04-16 2021-04-16 一种对半导体层减薄的方法及其应用 Pending CN113314406A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110410522.9A CN113314406A (zh) 2021-04-16 2021-04-16 一种对半导体层减薄的方法及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110410522.9A CN113314406A (zh) 2021-04-16 2021-04-16 一种对半导体层减薄的方法及其应用

Publications (1)

Publication Number Publication Date
CN113314406A true CN113314406A (zh) 2021-08-27

Family

ID=77372397

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110410522.9A Pending CN113314406A (zh) 2021-04-16 2021-04-16 一种对半导体层减薄的方法及其应用

Country Status (1)

Country Link
CN (1) CN113314406A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499418A (zh) * 2008-01-31 2009-08-05 大日本网屏制造株式会社 基板处理装置及其所使用的基板支撑构件
JP2009206486A (ja) * 2008-01-31 2009-09-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN108538750A (zh) * 2017-03-01 2018-09-14 东京毅力科创株式会社 基板处理装置和基板处理方法
CN111916377A (zh) * 2020-09-18 2020-11-10 广州言几方科技有限公司 一种半导体硅片蚀刻装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499418A (zh) * 2008-01-31 2009-08-05 大日本网屏制造株式会社 基板处理装置及其所使用的基板支撑构件
JP2009206486A (ja) * 2008-01-31 2009-09-10 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
CN108538750A (zh) * 2017-03-01 2018-09-14 东京毅力科创株式会社 基板处理装置和基板处理方法
CN111916377A (zh) * 2020-09-18 2020-11-10 广州言几方科技有限公司 一种半导体硅片蚀刻装置

Similar Documents

Publication Publication Date Title
TWI280661B (en) CMOS fabricated on different crystallographic orientation substrates
JP3265493B2 (ja) Soi基板の製造方法
US7709352B2 (en) In-place bonding of microstructures
US10748989B2 (en) Insulating layer structure for semiconductor product, and preparation method of insulating layer structure
CN106611739B (zh) 衬底及其制造方法
WO2003069658A2 (en) Strained si based layer made by uhv-cvd, and devices therein
US9754968B2 (en) Structure and method to form III-V, Ge and SiGe fins on insulator
CN111435642B (zh) 三维堆叠的半导体纳米线结构及其制备方法
CN106611740B (zh) 衬底及其制造方法
CN104934479A (zh) 基于soi衬底的ⅲ-v族纳米线平面晶体管及制备方法
CN113314406A (zh) 一种对半导体层减薄的方法及其应用
CN105428301A (zh) 利用微波退火技术低温制备goi的方法
CN107799459B (zh) 一种绝缘体上锗硅衬底及其制造方法和半导体器件
CN110752218A (zh) 一种多层soi及其制备方法
KR20080106695A (ko) 식각용액 및 이를 사용하는 반도체 소자의 제조방법
CN107195534B (zh) Ge复合衬底、衬底外延结构及其制备方法
CN111834286B (zh) 半导体绝缘衬底、晶体管及其制备方法
CN115763256A (zh) 一种半导体结构的制备方法及半导体结构
WO2022001780A1 (zh) 绝缘体上半导体结构的制造方法
CN108447819A (zh) 一种无界面气泡绝缘层上锗键合方法
CN111435666A (zh) 图形化结构的soi衬底及其制备方法
WO2022001029A1 (zh) 电容压力传感器及其制造方法
TWI786782B (zh) 製造絕緣體上矽晶片的方法
US20230238273A1 (en) Semiconductor structure and preparation method of semiconductor structure
TW202207357A (zh) 半導體基板及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210827