CN113310396A

CN113310396A - 具有双采样结构的正余弦信号幅值计算电路

Info

Publication number: CN113310396A
Application number: CN202110553635.4A
Authority: CN
Inventors: 袁冰; 应晶; 袁昕; 查子健; 霍艳丽
Original assignee: Xidian University
Current assignee: Xidian University
Priority date: 2021-05-20
Filing date: 2021-05-20
Publication date: 2021-08-27
Anticipated expiration: 2041-05-20
Also published as: CN113310396B

Abstract

本发明公开了一种具有双采样结构的正余弦信号幅值计算电路，包括采样单元、平方计算单元、求和计算单元。所述采样单元将输入的正余弦电压信号分别转换为正余弦电流信号，并通过采样消除运算放大器的输入失调。所述平方计算单元对正余弦电流信号分别进行平方运算后利用求和计算单元进行求和，最终输出与该信号幅值平方呈线性关系的电压信号。整个幅值计算过程中，各单元对同一及晶体管进行采样保持，消除器件的随机失配。本发明在提取正余弦信号幅值信息的前提下，解决了现有幅值计算电路中晶体管随机失配较大，运算放大器输入失调无法消除的问题。

Description

具有双采样结构的正余弦信号幅值计算电路

技术领域

本发明属于物理技术领域，更进一步涉及集成电路技术领域中的一种具有双采样结构的正余弦信号幅值计算电路。本发明利用采样单元、平方计算单元、求和计算单元计算正余弦信号幅值，可用于集成电路角度传感器中正余弦电压信号的幅值信息提取。

背景技术

正余弦信号幅值计算电路是集成电路角度传感器中实现角度信息提取的关键模块，它的作用是计算角度传感器磁体绕轴旋转时产生正余弦电压信号的幅值，方便其他模块提取角度信息以确定转子角速度或磁体旋转角度。传统运算放大器结构及电流镜结构的正余弦信号幅值计算电路可以实现幅值的计算功能，但运算放大器的输入失调和电流镜随机性误差会导致计算结果产生误差。为了角度传感器最终得到较精准的幅值信息和角度信息，正余弦信号幅值计算必须具有输入失配低、器件随机失配低等特点。

武汉华之洋科技有限公司在其申请的专利文献“一种基于感应同步器的角度编码器”(申请号201911194793.4，申请公布号CN109286181 A)中公开的一种角度编码器中包含了正余弦幅值误差调节电路。该正余弦幅值误差调节电路由运算放大器、幅值调节电路和电源滤波去耦电路组成。其中，电源滤波去耦电路用于滤除杂波信号，降低干扰。运算放大器和幅值调节电路共同作用，实现了正余弦信号幅值误差调节及正余弦信号幅值信息提取的功能。但是，该正余弦幅值误差调节电路仍然存在的不足之处是，由于运算放大器中晶体管存在的随机性失配导致晶体管阈值电压、尺寸和跨导参数存在偏差，影响输出电压。除此之外，运算放大器的输入失调电压也会导致幅值信息提取产生误差。

Song C,Chao H等人在其发表的论文“Signal acquisition and amplitudeextraction from high-frequency coupling sinusoidal signal”(期刊IEEEInternational Conference on Information&Automation，发布年份2017)中公开了一种正弦信号的信号采集和幅值提取电路。该正弦信号的信号采集和幅值提取电路由驱动电路、感应线圈、运算放大器及采样电路、AD转换器构成。其中，驱动电路通过驱动一定频率的正弦激励信号使感应线圈识别信号的相关参数并发射电磁信号。得到的电磁信号经过运算放大器和采样电路，通过AD转换器实现目标参数计算，实现了信号采集和幅值提取的功能。但是，该正弦信号的信号采集和幅值提取电路存在的不足之处是，该电路同时也存在由于运算放大器输入失配电压无法消除，降低集成电路输出电压精度的问题。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种具有双采样结构的正余弦信号幅值计算电路，用于解决现有技术存在的幅值计算电路晶体管随机失配较大，无法消除运算放大器输入失调的问题。

实现本发明目的的思路是：通过两个相同的双采样单元和平方计算单元分别将输入的正弦和余弦电压信号转化为电流信号，进行平方运算，其中双采样单元中的运算放大器和采样保持电路分别对正余弦电流信号进行两次采样运算，以此消除双采样单元中运算放大器输入端存在的失调电压。利用求和计算单元将平方运算后的正弦、余弦电流信号进行求和，得到正余弦电流信号的幅值。整个幅值计算过程中，各个电路单元在同一周期不同时间段利用开关和电容对同一个晶体管的栅端电压进行采样保持，以此消除在电路工作过程中产生的晶体管随机失配对整体集成电路输出电压精度的影响。

为了实现上述目的，本发明包括采样单元、平方计算单元、求和计算单元，所述采样单元包括两个结构相同的第一双采样单元和第二双采样单元。所述平方计算单元包括两个结构相同的第一平方计算单元、第二平方计算单元。所述第一双采样单元的第一至第四输入端分别与偏置电流I_B1、I_B2、正弦直流电压V_DC、正弦电压信号V_SIN连接，输出端I_SIN与第一平方计算单元的第一输入端连接；所述第二双采样单元的第一至第四输入端分别与偏置电流I_B1、I_B2、余弦直流电压V_DC、余弦电压信号V_COS连接，输出端I_COS与第二平方计算单元的第一输入端连接；所述第一平方计算单元的第二输入端连接偏置电流I_B3，第一、第二输出端分别与采样电流I₁、平方电流I₂连接；所述第二平方计算单元的第二输入端连接偏置电流I_B3，第一、第二输出端分别与采样电流I₃、平方电流I₄连接，并分别与第一平方计算单元的第一、第二输出端连接至求和计算单元的第四、第五输入端I₅、I₆；所述求和计算单元第一、第二输入端分别连接偏置电压V_B1、V_B2，第三、第六输入端分别连接偏置电流I_B4和正余弦信号直流电压V_DC，输出端连接输出电压V_OUT。

本发明与现有技术相比，具有以下优点：

第一，由于本发明中的采样单元包括两个结构相同的第一双采样单元和第二双采样单元，分别对正余弦电流信号进行采样，以此消除双采样单元中运算放大器输入端存在的失调电压。克服了现有技术中由于运算放大器输入失配电压无法消除，降低集成电路输出电压精度的问题，消除了双采样单元中运算放大器的输入失调电压，使得本发明的正余弦信号幅值计算电路具有输出电压误差低，输出电压精度较高的优点。

第二，由于本发明中的平方计算单元包括两个结构相同的第一平方计算单元、第二平方计算单元，分别对双采样单元采样得到的正余弦电流信号进行平方运算后利用求和单元进行求和，得到正余弦电流信号的幅值。整个幅值计算过程在消除运算放大器输入失调电压的基础上，各个单元通过在同一周期不同的时间段利用开关和电容对同一个晶体管进行采样和保持，消除了晶体管器件的随机失配。克服了现有技术中因为器件随机失配导致晶体管阈值电压、尺寸和跨导参数存在偏差，影响输出电压的问题，使得本发明正余弦信号幅值计算电路具有晶体管失配低，输出电压值精确的优点。

附图说明

图1为本发明的电原理图；

图2为本发明开关控制信号的时序波形图；

图3为本发明双采样单元的电原理图；

图4为本发明平方计算单元的电原理图；

图5为本发明求和计算单元的电原理图。

具体实施方式

下面结合附图对本发明作进一步的详细描述。

参照附图1，对本发明的整体电路作进一步详细的说明。

本发明包括采样单元、平方计算单元、求和计算单元。所述采样单元包括两个结构相同的第一双采样单元1和第二双采样单元2。所述平方计算单元包括两个结构相同的第一平方计算单元1、第二平方计算单元2。所述第一双采样单元1的第一至第四输入端分别与偏置电流I_B1、I_B2、正弦直流电压V_DC、正弦电压信号V_SIN连接，输出端I_SIN与第一平方计算单元1的第一输入端连接。所述第二双采样单元2的第一至第四输入端分别与偏置电流I_B1、I_B2、余弦直流电压V_DC、余弦电压信号V_COS连接，输出端I_COS与第二平方计算单元2的第一输入端连接。所述第一平方计算单元1的第二输入端连接偏置电流I_B3，第一、第二输出端分别与采样电流I₁、平方电流I₂连接。所述第二平方计算单元2的第二输入端连接偏置电流I_B3，第一、第二输出端分别与采样电流I₃、平方电流I₄连接，并分别与第一平方计算单元1的第一、第二输出端连接至求和计算单元的第四、第五输入端I₅、I₆。所述求和计算单元第一、第二输入端分别连接偏置电压V_B1、V_B2，第三、第六输入端分别连接偏置电流I_B4和正余弦信号直流电压V_DC，输出端连接输出电压V_OUT。

本发明的工作原理如下：

输入的正余弦电压信号V_SIN、V_COS及该信号的直流部分电压V_DC分别通过所述第一、第二双采样单元正弦、余弦电流信号，在偏置电流I_B1、I_B2的激励下，得到采样正弦、余弦输出电流I_SIN、I_COS。采样得到的电流I_SIN、I_COS分别通过所述第一平方计算单元、第二平方计算单元，在不同时间段分别将双采样单元转换后的正弦、余弦电流信号进行平方计算得到正弦平方电流I₁、I₂和余弦平方电流I₃、I₄。同一时间段采样得到的正余弦电流I₁、I₃及I₂、I₄相加后，通过所述求和计算单元，在偏置电压V_B1、V_B2，偏置电流I_B4的激励下，输出与直流部分电压V_DC相关，与正余弦电压信号幅值平方成线性关系的电压V_OUT。

参照附图2，对本发明电路工作时开关控制信号的时序作进一步详细的说明。

所述采样单元、平方计算单元和求和计算单元周期性正常工作时，一个工作周期分为四个时间段，分别为Φ1、Φ2、Φ3、Φ4。开关控制信号V₁至V₄分别在Φ1至Φ4时间段内为高电平VDD，其余时间段为低电平GND，当开关控制信号为VDD时开关导通。

参照附图3，对本发明双采样单元电路作进一步详细的说明。

所述采样单元中每个双采样单元的第一PMOS管M1栅端与自身漏端相连后再分别连接到第四PMOS管M4、第十PMOS管M10栅端，构成电流镜结构。第一PMOS管漏端与偏置电流I_B1相连。第二PMOS管M2漏端与第一PMOS管M1源端相连，第二PMOS管栅端与自身漏端相连后再分别连接至第三PMOS管M3、第九PMOS管M9栅端，构成电流镜结构。第二PMOS管M2、第三PMOS管M3、第九PMOS管M9的源端连接至电源电压VDD。第三PMOS管M3漏端与第四PMOS管M4源端相连。第四PMOS管M4漏端与第五PMOS管M5、第六PMOS管M6的源端相连。第五PMOS管M5栅端通过串联的第一电阻R1、第一开关S1与第四输入端V_SIN或V_COS相连，第五PMOS管漏端与第七NMOS管M7漏端相连。第六PMOS管M6栅端与第三输入端V_DC相连后再通过串联的第二开关S2、第二电阻R2与第一电阻R1相连，第六PMOS管漏端与第八NMOS管M8漏端相连。第九PMOS管M9漏端与第十PMOS管M10源端相连。第十PMOS管M10漏端与第十一NMOS管M11漏端相连。第十二PMOS管M12栅端与自身漏端相连后再连接至第十五PMOS管M15栅端，构成电流镜结构。第十二PMOS管M12源端与第十一NMOS管M11源端相连。第十五PMOS管漏端与第十四NMOS管M14漏端相连，第十五PMOS管源端与第十六NMOS管M16源端相连后再通过第三电容C3与第八NMOS管漏端相连。第十七PMOS管M17栅端分别通过第一电容C1、第三开关S3连接至电源电压VDD、自身漏端，第十七PMOS管漏端与第十六NMOS管M16漏端相连。第十八PMOS管M18栅端和自身漏端相连后再分别连接至第二输入端I_B2、第十九PMOS管M19栅端，构成电流镜结构。第十九PMOS管M19漏端分别通过第五开关管S5、第六开关管S6与第十五PMOS管M15源端、第一输出端I_SIN或I_COS相连，第十九PMOS管源端与第二十一PMOS管M21漏端相连；第二十PMOS管M20栅端和自身漏端相连后再连接至第二十一PMOS管M21栅端，构成电流镜结构。第二十PMOS管M20源端与第二十一PMOS管M21源端相连后连接至电源电压VDD。第七NMOS管M7栅端和自身漏端相连后连接至第八NMOS管M8栅端，构成电流镜结构。第七NMOS管源端与第八NMOS管M8源端相连后连接至地GND。第十一NMOS管M11栅端与自身漏端相连后连接至第十六NMOS管M16栅端，构成电流镜结构。第十三NMOS管M13漏端与第十二PMOS管M12的漏端相连，第十三NMOS管栅端与第八NMOS管M8漏端相连，其源端连接至地GND。第十四NMOS管M14栅端分别通过第二电容C2、第四开关S4与自身漏端、地GND相连，第十四NMOS管源端与地GND相连。第二十二NMOS管M22源端与GND相连，其栅端分别通过第四电容C4、第八开关S8与地GND、自身漏端相连，第二十二NMOS管漏端通过第七开关S7与第十九PMOS管M19漏端相连。

输入所述双采样单元的正弦电压信号V_SIN、余弦电压信号V_COS分别如下：

V_SIN＝V_DC+V_p sinα，V_COS＝V_DC+V_pcosα

其中，V_DC表示正余弦电压信号的直流部分电压，V_p表示正余弦信号交流部分电压的幅值，α表示正余弦电压信号的相位角度。在工作周期的Φ1时间段，所述双采样单元开始对运算放大器的输入失调电压V_OS进行采样，采样得到的正弦输出电流I_S1为：

其中，I₁₇表示第十七PMOS管M17漏端电流，I₁₄表示第十四NMOS管M14漏端电流。在Φ2时间段，第二十二NMOS管M22漏端电流I₂₂与第二十一PMOS管M21漏端电流I₂₁的差值ΔI即为Φ1时间段采样得到的正弦输出电流I_S1，ΔI表示如下:

ΔI＝I₂₂-I₂₁＝I₁₇-I₁₄＝I_S1

在Φ3时间段，所述双采样单元开始对正余弦电流信号和运算放大器的输入失调电压V_OS进行第二次采样，二次采样后的正弦输出电流I_S2为：

其中，

表示二次采样时第十七PMOS管M17漏端电流，

表示二次采样时第十四NMOS管M14漏端电流。在Φ4时间段，双采样单元的输出的最终正弦采样电流I_SIN为：

由上式可见，本发明双采样单元通过二次采样消除了运算放大器存在的输入失调电压，同理可得双采样单元采样后的最终余弦采样电流I_COS为：

参照附图4，对本发明平方计算单元电路作进一步详细的说明。

所述平方计算单元中每个平方计算单元的第一PMOS管M1栅端分别通过第二电容C2、第一开关S1与电源电压VDD、自身漏端相连,第一PMOS管源端与电源电压VDD相连。第二PMOS管M2栅端分别通过第一电容C1、第三开关S3与电源电压VDD、自身漏端相连，第二PMOS管源端与第一PMOS管漏端相连后再通过第二开关S2与第一输入端I_SIN或I_COS连接，第二PMOS管漏端分别通过第四开关S4、第五开关S5、第六开关S6与第二输入端I_B3、第一输出端I₁或I₃、第二输出端I₂或I₄相连。

在电路工作周期的Φ3时间段，第一PMOS管M1和第二PMOS管M2以二极管形式连接，第二PMOS管M2的漏端与第二输入端偏置电流I_B3相连，电流大小为I_B。在Φ3时间段内，第一电容C1两端的电压V_C1为：

V_C1＝VDD-V_G2＝V_SG2+V_SG1

其中，V_G2表示第二PMOS管M2的栅端电压，V_SG2表示第二PMOS管源端与栅端的压差，V_SG1表示第一PMOS管M1源端与栅端的压差。当MOS管工作在饱和区时，源栅端压差V_SG与漏端电流I_D之间的关系可以表示如下：

其中，μ_n表示电子迁移率，C_ox表示单位面积的栅氧化层电容，W、L分别表示MOS管栅端的宽度和长度，V_TH表示MOS形成沟道时对应的阈值电压。在Φ4时间段，第二PMOS管栅端与漏端断开，第一PMOS管M1以二极管形式连接，此时由采样单元输入的最终正弦采样电流I_SIN流入第二PMOS管，第一PMOS管M1和第二PMOS管M21的栅宽和栅长相等，即(W/L)_M1＝(W/L)_M2，输出的正弦平方电流为I₁，则流过第一PMOS管漏端电流大小为I₁-I_SIN。结合MOS管漏端电流与源栅电压关系，可得第一电容C1两端的电压V_C1为：

其中，β表示与MOS管相关的常数。在Φ4时间段，由第一电容C1两端的电压V_C1与正弦平方电流I₁的数学关系，平方计算单元最终输出的正弦平方电流I₁为：

同理可得所述平方计算单元在Φ4时间段最终输出的余弦平方电流I₃为：

在Φ1时间段，所述平方计算单元的第一PMOS管栅端与漏端断开，第一电容C1保持其栅压不变，不再有正弦采样电流I_SIN流入第二PMOS管，第二PMOS管漏端电流与第一PMOS管漏端电流大小相等，记作I₂，表示如下：

同理可得所述平方计算单元在Φ1时间段最终输出的余弦平方电流I₄为:

参照附图5，对本发明求和计算单元电路作进一步详细的说明。

所述求和计算单元的第一NMOS管M1栅端分别通过第一电容C1、第二开关S2与地GND、自身漏端相连，第一NMOS管源端与第二NMOS管源端相连并连接至地GND。第二NMOS管M2栅端分别通过第二电容C2、第三开关S3与地GND、自身漏端相连。第三NMOS管M3栅端与第一输入端V_B1相连，其源端与第一NMOS管M1漏端相连后再通过第一开关S1与第四输入端I₅相连。第四NMOS管M4栅端与第二输入端V_B2相连，其源端与第二NMOS管M2漏端相连后再通过第四开关S4与第五输入端I₆相连，第四NMOS管漏端与第三NMOS管M3漏端相连后再通过第五开关S5连接至第一输出端V_OUT。第六输入端V_DC通过并联的第一电阻R1、第三电容C3与第一输出端V_OUT相连后再通过第六开关S6连接至第三输入端I_B4。

所述求和计算单元在Φ2时间段，将从平方计算单元最终输出的正弦平方电流I₁、I₂和余弦平方电流I₃、I₄分别进行求和运算，得到Φ4、Φ1时间段总的输入正弦、余弦电流I₅、I₆，通过第一电阻R1后，消除正余弦电流信号的角度信息α，最终输出与幅值平方V_p ²呈线性关系的电压。

利用求和计算单元得到的总的输入正弦电流I₅大小为I₁+I₃、余弦电流I₆大小为I₂+I₄，第一电阻R1上的电流I_R为：

I_R＝6I_B-(I₁+I₃)-(I₂+I₄)

其中，6I_B表示第三输入端偏置电流激励I_B4的大小，其中电流I_B通过外电路中的固定电压V_F与电阻R_F的比值得到。在电路工作周期的其余时间段，通过第三电容C3来保持输出电压V_OUT，该电压可以表示为V_OUT＝V_DC+I_RR₁，进一步计算得到求和计算单元输出电压V_OUT为：

其中，R_X为所述求和计算单元第一电阻R1的阻值。由上式可见，输出电压与正余弦电压信号幅值的平方V_p ²成线性关系，最终得到正余弦信号的幅值信息。由上式输出电压可见，本发明通过双采样单元、平方计算单元、求和计算单元在周期性计算幅值得到最终输出电压的过程中，利用开关和电容对同一个晶体管进行采样和保持，消除了晶体管器件的随机失配对输出电压的影响，使得集成电路中器件失配降低，输出电压精度进一步提高。

Claims

1.一种具有双采样结构的正余弦信号幅值计算电路，包括采样单元、平方计算单元、求和计算单元，其特征在于：所述采样单元包括两个结构相同的第一双采样单元(1)和第二双采样单元(2)；所述平方计算单元包括两个结构相同的第一平方计算单元(1)、第二平方计算单元(2)；所述第一双采样单元(1)的第一至第四输入端分别与偏置电流I_B1、I_B2、正弦直流电压V_DC、正弦电压信号V_SIN连接，输出端I_SIN与第一平方计算单元(1)的第一输入端连接；所述第二双采样单元(2)的第一至第四输入端分别与偏置电流I_B1、I_B2、余弦直流电压V_DC、余弦电压信号V_COS连接，输出端I_COS与第二平方计算单元(2)的第一输入端连接；所述第一平方计算单元(1)的第二输入端连接偏置电流I_B3，第一、第二输出端分别与采样电流I₁、平方电流I₂连接；所述第二平方计算单元(2)的第二输入端连接偏置电流I_B3，第一、第二输出端分别与采样电流I₃、平方电流I₄连接，并分别与第一平方计算单元(1)的第一、第二输出端连接至求和计算单元的第四、第五输入端I₅、I₆；所述求和计算单元第一、第二输入端分别连接偏置电压V_B1、V_B2,第三、第六输入端分别连接偏置电流I_B4和正余弦信号直流电压V_DC，输出端连接输出电压V_OUT。

2.根据权利要求1所述具有双采样结构的正余弦信号幅值计算电路，其特征在于：所述采样单元中每个双采样单元的第一PMOS管M1栅端与自身漏端相连后再分别连接到第四PMOS管M4、第十PMOS管M10栅端，构成电流镜结构；第一PMOS管漏端与偏置电流I_B1相连；第二PMOS管M2漏端与第一PMOS管M1源端相连，第二PMOS管栅端与自身漏端相连后再分别连接至第三PMOS管M3、第九PMOS管M9栅端，构成电流镜结构；第二PMOS管M2、第三PMOS管M3、第九PMOS管M9的源端连接至电源电压VDD；第三PMOS管M3漏端与第四PMOS管M4源端相连；第四PMOS管M4漏端与第五PMOS管M5、第六PMOS管M6的源端相连；第五PMOS管M5栅端通过串联的第一电阻R1、第一开关S1与第四输入端V_SIN或V_COS相连，第五PMOS管漏端与第七NMOS管M7漏端相连；第六PMOS管M6栅端与第三输入端V_DC相连后再通过串联的第二开关S2、第二电阻R2与第一电阻R1相连，第六PMOS管漏端与第八NMOS管M8漏端相连；第九PMOS管M9漏端与第十PMOS管M10源端相连；第十PMOS管M10漏端与第十一NMOS管M11漏端相连；第十二PMOS管M12栅端与自身漏端相连后再连接至第十五PMOS管M15栅端，构成电流镜结构；第十二PMOS管M12源端与第十一NMOS管M11源端相连；第十五PMOS管漏端与第十四NMOS管M14漏端相连，第十五PMOS管源端与第十六NMOS管M16源端相连后再通过第三电容C3与第八NMOS管漏端相连；第十七PMOS管M17栅端分别通过第一电容C1、第三开关S3连接至电源电压VDD、自身漏端，第十七PMOS管漏端与第十六NMOS管M16漏端相连；第十八PMOS管M18栅端和自身漏端相连后再分别连接至第二输入端I_B2、第十九PMOS管M19栅端，构成电流镜结构；第十九PMOS管M19漏端分别通过第五开关管S5、第六开关管S6与第十五PMOS管M15源端、第一输出端I_SIN或I_COS相连，第十九PMOS管源端与第二十一PMOS管M21漏端相连；第二十PMOS管M20栅端和自身漏端相连后再连接至第二十一PMOS管M21栅端，构成电流镜结构；第二十PMOS管M20源端与第二十一PMOS管M21源端相连后连接至电源电压VDD；第七NMOS管M7栅端和自身漏端相连后连接至第八NMOS管M8栅端，构成电流镜结构；第七NMOS管源端与第八NMOS管M8源端相连后连接至地GND；第十一NMOS管M11栅端与自身漏端相连后连接至第十六NMOS管M16栅端，构成电流镜结构；第十三NMOS管M13漏端与第十二PMOS管M12的漏端相连，第十三NMOS管栅端与第八NMOS管M8漏端相连，其源端连接至地GND；第十四NMOS管M14栅端分别通过第二电容C2、第四开关S4与自身漏端、地GND相连，第十四NMOS管源端与地GND相连；第二十二NMOS管M22源端与GND相连，其栅端分别通过第四电容C4、第八开关S8与地GND、自身漏端相连，第二十二NMOS管漏端通过第七开关S7与第十九PMOS管M19漏端相连。

3.根据权利要求1所述具有双采样结构的正余弦信号幅值计算电路，其特征在于：所述平方计算单元中每个平方计算单元的第一PMOS管M1栅端分别通过第二电容C2、第一开关S1与电源电压VDD、自身漏端相连,第一PMOS管源端与电源电压VDD相连；第二PMOS管M2栅端分别通过第一电容C1、第三开关S3与电源电压VDD、自身漏端相连，第二PMOS管源端与第一PMOS管漏端相连后再通过第二开关S2与第一输入端I_SIN或I_COS连接，第二PMOS管漏端分别通过第四开关S4、第五开关S5、第六开关S6与第二输入端I_B3、第一输出端I₁或I₃、第二输出端I₂或I₄相连。

4.根据权利要求1所述具有双采样结构的正余弦信号幅值计算电路，其特征在于：所述求和计算单元的第一NMOS管M1栅端分别通过第一电容C1、第二开关S2与地GND、自身漏端相连，第一NMOS管源端与第二NMOS管源端相连并连接至地GND；第二NMOS管M2栅端分别通过第二电容C2、第三开关S3与地GND、自身漏端相连；第三NMOS管M3栅端与第一输入端V_B1相连，其源端与第一NMOS管M1漏端相连后再通过第一开关S1与第四输入端I₅相连；第四NMOS管M4栅端与第二输入端V_B2相连，其源端与第二NMOS管M2漏端相连后再通过第四开关S4与第五输入端I₆相连，第四NMOS管漏端与第三NMOS管M3漏端相连后再通过第五开关S5连接至第一输出端V_OUT；第六输入端V_DC通过并联的第一电阻R1、第三电容C3与第一输出端V_OUT相连后再通过第六开关S6连接至第三输入端I_B4。