CN108092665A - 一种双采样保持电路 - Google Patents

一种双采样保持电路 Download PDF

Info

Publication number
CN108092665A
CN108092665A CN201611030105.7A CN201611030105A CN108092665A CN 108092665 A CN108092665 A CN 108092665A CN 201611030105 A CN201611030105 A CN 201611030105A CN 108092665 A CN108092665 A CN 108092665A
Authority
CN
China
Prior art keywords
circuit
sampling hold
dual
hold circuit
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201611030105.7A
Other languages
English (en)
Inventor
周晓萍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201611030105.7A priority Critical patent/CN108092665A/zh
Publication of CN108092665A publication Critical patent/CN108092665A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
    • H03F3/45381—Long tailed pairs
    • H03F3/4539—Folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45062—Indexing scheme relating to differential amplifiers the common mode signal, e.g. voltage or current being added to the cascode stage of the cascode or folded cascode differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45134—Indexing scheme relating to differential amplifiers the whole differential amplifier together with other coupled stages being fully differential realised

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)

Abstract

一种双采样保持电路，适用于通信领域。保持电路由栅压自举采样开关电路、运算放大器电路、共模反馈电路、采样保持电路组成。电路结构紧凑，体积小，工作稳定，适应性好，提高了工作效率，功耗较低，且具有良好的抗干扰性和可靠性。

Description

一种双采样保持电路
技术领域
本发明涉及一种双采样保持电路，适用于通信领域。
背景技术
采样保持电路是用在模拟/数字（A/D）转换系统中的一种电路，其作用是采集模拟输入电压在某一时刻的瞬时值，并在模数转换器进行转换期间保持输出电压不变，以供模数转换，这样才能保证转换精度。采样保持电路有采样和保持电路两种工作状态，这两种工作状态对于电路的性能，整个A/D转换部分性能都有很大影响。
随着数字技术的不断突飞猛进，越来越多的电路系统将A1D转换器作为一个子模块集成到系统内部。例如在便携式数据传输、数字视频和图像处理等应用系统中，8^'12位分辨率的嵌入式习D转换器就是这些系统的一个非常重要的组成部分。在这些应用中，在保持高采样频率下阳氏功耗是一个很重要的设计要点。整体而言，流水线型结构是同时实现低功耗、高采样率和高分辨率的合理选择。在流水线结构的A/ D转换电路中，采样保持电路是整个电路的核心模块。同时采样保持电路通常是整个电路中功耗最大的模块，其性能直接决定了整个A/D转换器的性能。由于流水线型特殊的结构特征，通过使用运放共享技术可以明显降低电路功耗和减少电路面积。电路采用全差分结构，双采样功能通过两个采样通路共享一个运算放大器实现。通过运放共享技术使运放的效率最大化。
发明内容
本发明提供一种双采样保持电路，电路结构紧凑，体积小，工作稳定，适应性好，提高了工作效率，功耗较低，且具有良好的抗干扰性和可靠性。
本发明所采用的技术方案是：
双采样保持电路由栅压自举采样开关电路、运算放大器电路、共模反馈电路、采样保持电路组成。
所述栅压自举采样开关电路在AID转换器的设计和应用中，谐波失真是极为关键的，它主要来自于开关的导通电阻、电荷注入和寄生电容随源漏电压的变化。为了保证电路的精度和输入信号的带宽，采用栅压自举开关，采样开关Mll在单个时钟ck的控制下实现开关的功能。
所述运算放大器电路采用折叠式共源共栅结构，具有高摆幅的优点，并且输出范围不受共模输入范围的影响。整个电路为全差分结构。其中，主运放采用折叠式共源共栅结构，两条主支路NO和N1消耗的电流为1.2mA，折叠支路尾电流源N6中电流为1mA，主运放提供了大概60dB的增益；两个辅助运放采用简单的差分形式，两个尾电流源N9和P12消耗的电流分别为0.4mA和0.6mA；一起P15和N21为主运放中电流源PO和P1提供偏置，偏置电压Vbl和Vb2为外部提供。
所述共模反馈电路采用开关电容结构，由于反馈电路采用无源元件(电容)和开关组成，运算放大器的输出电压不受共模检测电路的限制，并且反馈电路不消耗静态直流功耗。其中Vcm和Vbl为偏置电压，当时钟为clk1有效时，左边两个电容组成的左半支路的电容两端分别接Vcm和Vbl复位，右半支路的两个电容工作产生共模反馈电平CMFB。当时钟为clk2有效时相反，左半支路工作产生共模反馈电平CMFB，右半支路复位。其中4个电容取值均为0.2pF，所有开关实现均为CMOS开关。
所述采样保持电路采用全差分结构，可以很好地消除直流偏置和偶次谐波失真，抑制来自衬底的共模噪声；采用底板采样技术可以完全抑制采样时刻由开关的电荷注入和时钟馈通引入的非线性误差:使用栅压自举开关，使采样开关栅压随输入信号变化而等量变化，增加开关的线性度，减小谐波失真。电路双采样功能的实现基于两个受两相不交叠时钟控制，共享一个运放，互补工作的单位增益开关电容电路。当clkl时钟有效时，通路1处于采样模式，通路2处于无效状态,C5对输入信号进行采样，Cf则进行复位，此时运放输出为通路2在clk2下降沿时采样值的保持；当clk2时钟有效时，通路2处于采样模式，通路1处于无效状态，运放输出为通路1在clkl下降沿时采样值的保持。整个电路两个通路的工作通过共享一个运放完成，完全互补。
本发明的有益效果是：电路结构紧凑，体积小，工作稳定，适应性好，提高了工作效率，功耗较低，且具有良好的抗干扰性和可靠性。
附图说明
下面结合附图和实施例对本发明进一步说明。
图1是本发明的栅压自举采样开关电路。
图2是本发明的运算放大器电路。
图3是本发明的共模反馈电路。
图4是本发明的采样保持电路。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图1，栅压自举采样开关电路在AID转换器的设计和应用中，谐波失真是极为关键的，它主要来自于开关的导通电阻、电荷注入和寄生电容随源漏电压的变化。为了保证电路的精度和输入信号的带宽，采用栅压自举开关，采样开关Mll在单个时钟ck的控制下实现开关的功能。
如图2, 运算放大器电路采用折叠式共源共栅结构，具有高摆幅的优点，并且输出范围不受共模输入范围的影响。整个电路为全差分结构。其中，主运放采用折叠式共源共栅结构，两条主支路NO和N1消耗的电流为1.2mA，折叠支路尾电流源N6中电流为1mA，主运放提供了大概60dB的增益；两个辅助运放采用简单的差分形式，两个尾电流源N9和P12消耗的电流分别为0.4mA和0.6mA；一起P15和N21为主运放中电流源PO和P1提供偏置，偏置电压Vbl和Vb2为外部提供。
如图3，共模反馈电路采用开关电容结构，由于反馈电路采用无源元件(电容)和开关组成，运算放大器的输出电压不受共模检测电路的限制，并且反馈电路不消耗静态直流功耗。其中Vcm和Vbl为偏置电压，当时钟为clk1有效时，左边两个电容组成的左半支路的电容两端分别接Vcm和Vbl复位，右半支路的两个电容工作产生共模反馈电平CMFB。当时钟为clk2有效时相反，左半支路工作产生共模反馈电平CMFB，右半支路复位。其中4个电容取值均为0.2pF，所有开关实现均为CMOS开关。
如图4，采样保持电路采用全差分结构，可以很好地消除直流偏置和偶次谐波失真，抑制来自衬底的共模噪声；采用底板采样技术可以完全抑制采样时刻由开关的电荷注入和时钟馈通引入的非线性误差:使用栅压自举开关，使采样开关栅压随输入信号变化而等量变化，增加开关的线性度，减小谐波失真。电路双采样功能的实现基于两个受两相不交叠时钟控制，共享一个运放，互补工作的单位增益开关电容电路。当clkl时钟有效时，通路1处于采样模式，通路2处于无效状态,C5对输入信号进行采样，Cf则进行复位，此时运放输出为通路2在clk2下降沿时采样值的保持；当clk2时钟有效时，通路2处于采样模式，通路1处于无效状态，运放输出为通路1在clkl下降沿时采样值的保持。整个电路两个通路的工作通过共享一个运放完成，完全互补。

Claims (8)

1.一种双采样保持电路，其特征是：所述的双采样保持电路由栅压自举采样开关电路、运算放大器电路、共模反馈电路、采样保持电路组成。
2.根据权利要求1所述的一种双采样保持电路，其特征是：所述栅压自举采样开关电路在AID转换器的设计和应用中，谐波失真是极为关键的，它主要来自于开关的导通电阻、电荷注入和寄生电容随源漏电压的变化。
3.根据权利要求1所述的一种双采样保持电路，其特征是：所述的栅压自举采样开关电路为了保证电路的精度和输入信号的带宽，采用栅压自举开关，采样开关Mll在单个时钟ck的控制下实现开关的功能。
4.根据权利要求1所述的一种双采样保持电路，其特征是：所述的运算放大器电路采用折叠式共源共栅结构，具有高摆幅的优点，并且输出范围不受共模输入范围的影响。
5.根据权利要求1所述的一种双采样保持电路，其特征是：所述运算放大器电路的主运放采用折叠式共源共栅结构，两条主支路NO和N1消耗的电流为1.2mA，折叠支路尾电流源N6中电流为1mA，主运放提供了大概60dB的增益。
6.根据权利要求1所述的一种双采样保持电路，其特征是：所述运算放大器电路的两个辅助运放采用简单的差分形式，两个尾电流源N9和P12消耗的电流分别为0.4mA和0.6mA；一起P15和N21为主运放中电流源PO和P1提供偏置。
7.根据权利要求1所述的一种双采样保持电路，其特征是：所述共模反馈电路采用开关电容结构，由于反馈电路采用无源元件(电容)和开关组成，运算放大器的输出电压不受共模检测电路的限制，并且反馈电路不消耗静态直流功耗。
8.根据权利要求1所述的一种双采样保持电路，其特征是：所述采样保持电路采用全差分结构，可以很好地消除直流偏置和偶次谐波失真，抑制来自衬底的共模噪声。
CN201611030105.7A 2016-11-22 2016-11-22 一种双采样保持电路 Pending CN108092665A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611030105.7A CN108092665A (zh) 2016-11-22 2016-11-22 一种双采样保持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611030105.7A CN108092665A (zh) 2016-11-22 2016-11-22 一种双采样保持电路

Publications (1)

Publication Number Publication Date
CN108092665A true CN108092665A (zh) 2018-05-29

Family

ID=62168123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611030105.7A Pending CN108092665A (zh) 2016-11-22 2016-11-22 一种双采样保持电路

Country Status (1)

Country Link
CN (1) CN108092665A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109861655A (zh) * 2019-01-30 2019-06-07 上海磐启微电子有限公司 一种应用于rfid系统的新型低功耗放大器
CN110635791A (zh) * 2019-09-06 2019-12-31 重庆邮电大学 一种采用镜像结构的栅压自举采样开关电路
CN112436840A (zh) * 2020-11-26 2021-03-02 中国科学院微电子研究所 一种采样保持电路以及包含其的模数转换器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109861655A (zh) * 2019-01-30 2019-06-07 上海磐启微电子有限公司 一种应用于rfid系统的新型低功耗放大器
CN109861655B (zh) * 2019-01-30 2023-06-20 上海磐启微电子有限公司 一种应用于rfid系统的新型低功耗放大器
CN110635791A (zh) * 2019-09-06 2019-12-31 重庆邮电大学 一种采用镜像结构的栅压自举采样开关电路
CN112436840A (zh) * 2020-11-26 2021-03-02 中国科学院微电子研究所 一种采样保持电路以及包含其的模数转换器

Similar Documents

Publication Publication Date Title
van der Goes et al. A 1.5 mW 68 dB SNDR 80 Ms/s 2$\times $ Interleaved Pipelined SAR ADC in 28 nm CMOS
Wu et al. A 1-V 100-MS/s 8-bit CMOS switched-opamp pipelined ADC using loading-free architecture
Rombouts et al. A 13.5-b 1.2-V micropower extended counting A/D converter
CN101394182B (zh) 在电流输入adc中的电荷平衡方法
CN108092665A (zh) 一种双采样保持电路
CN103346765A (zh) 一种栅源跟随采样开关
US6970038B2 (en) Switching scheme to improve linearity and noise in switched capacitor stage with switched feedback capacitor
CN109787631A (zh) 一种毫米波模拟采样前端电路
CN109462402A (zh) 混合型流水线adc结构
Chouia et al. 14 b, 50 MS/s CMOS front-end sample and hold module dedicated to a pipelined ADC
CN107508575B (zh) 模拟有限脉冲响应滤波器
CN106330103B (zh) 电荷域电流信号放大电路及采用该放大电路的检测电路
CN116260467A (zh) 一种应用于高精度低功耗模数转换器的调制器
CN105119601A (zh) 一种适合于高速高精度模数转换器的多通道选择电路
CN112910447A (zh) 一种低功耗的轨至轨输入摆幅的比较器电路
Willingham et al. Effective clock-feedthrough reduction in switched capacitor circuits
Lee et al. Design techniques for low-voltage high-speed pseudo-differential CMOS track-and-hold circuit with low hold pedestal
US20190013819A1 (en) Digital-To-Analog Converter Circuit, Corresponding Device and Method
Dong et al. A distributed interpolative sigma-delta interface for fluxgate sensor
Tan et al. The design of ΔΣ-ADC in MEMS gyro interface ASIC
Peach et al. An 11.1 mW 42 MS/s 10 b ADC With Two-Step Settling in 0.18$\mu $ m CMOS
CN214707657U (zh) 一种电容－电压转换电路
CN107505976A (zh) 一种全差分电压缓冲器电路
Lu A 1.5 V 10-bit 5 MS/s CMOS algorithmic ADC
CN109214085B (zh) 一种模拟有限脉冲响应滤波器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180529

WD01 Invention patent application deemed withdrawn after publication