CN113376429B - 一个低耗低延迟的交流幅值检测电路 - Google Patents

一个低耗低延迟的交流幅值检测电路 Download PDF

Info

Publication number
CN113376429B
CN113376429B CN202110672072.0A CN202110672072A CN113376429B CN 113376429 B CN113376429 B CN 113376429B CN 202110672072 A CN202110672072 A CN 202110672072A CN 113376429 B CN113376429 B CN 113376429B
Authority
CN
China
Prior art keywords
current
tube
nmos tube
pmos
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110672072.0A
Other languages
English (en)
Other versions
CN113376429A (zh
Inventor
来新泉
王炳源
牛智文
刘晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202110672072.0A priority Critical patent/CN113376429B/zh
Publication of CN113376429A publication Critical patent/CN113376429A/zh
Application granted granted Critical
Publication of CN113376429B publication Critical patent/CN113376429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/08—Circuits for altering the measuring range
    • G01R15/09—Autoranging circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种低耗、低延迟的交流幅值检测电路，包括：电压‑电流转换电路(11,12)、电流平方电路(21,22)、电流补偿电路(31,32)、电流倍增电路(4)、电流‑电压转换电路(5)。电压‑电流转换电路(1)用于将前端输入的正余弦电压信号转换为等比例的正余弦电流信号，方便后续信号的加减以及平方处理；电流平方电路(2)用于完成将一阶正余弦电流信号转换为二阶正余弦电流信号的功能；电流平方电路的非理想性通过电流补偿电路(3)加以抵消，以实现更高的精度；电流倍增电路(4)用于实现增大检测电路的增益；电流‑电压转换电路(5)用以将两路平方电流和转化为电压信号，方便后续处理。本发明适用于低耗，低延迟的双路正交电压的实时峰值检测环境。

Description

一个低耗低延迟的交流幅值检测电路
技术领域
本发明属于电子技术领域，更进一步涉及模拟集成电路中的一个低耗、低延迟的交流幅值检测电路。本发明可以作为芯片中的自动增益控制电路，用以调节数模转换器的工作范围来提高精度。
背景技术
IC产业的集成化和微型化发展，对于传感器等的精度，速度和功耗等性能指标愈加严格。将模拟信号转化为数字信号处理，可以对信号加以数字处理，来提高性能指标。在数模转换器等产品的应用中，需要对输入信号的范围加以放大或缩小，以使产品工作在最佳状态来获得更好的效果。由于器件的生产和安装公差，温度漂移，磁场变化等都会影响到输入信号的幅值大小，进而影响到数模转换器的精度。因此根据输入信号的幅度变化，使用一个自动增益控制电路，来使输入信号维持在数模转换器的最佳工作区间用以提高精度是必要的。传统的自动增益控制电路使用峰值检测并结合跨导运放来进行信号幅值的调节，这样的缺点是延迟高，功耗大并且可以调节的线性范围小。
发明内容
本发明针对现有的自动增益控制反馈调节技术的不足，提出一个低耗、低延迟的交流幅值检测电路，用于解决现有技术存在的功耗高、延迟高的问题。
实现本发明目的的思路是：由电压-电流转换电路将输入的正余弦电压转换为正余弦电流，方便后续对电流的加减以及二次项的产生。经电流平方电路把一次项的电流转换为二次项电流。为了实现较高的增益和较大的输出电压范围，加入电流倍增电路，使得可以检测的信号范围以及精度可以提高。电路可采用CMOS工艺实现，满足模拟电路低功耗小体积发展趋势的要求。
为实现上述目的，本发明的技术方案包括：两个电压-电流转换电路11，12、两个电流平方电路21，22、两个补偿电路31，32、电流倍增电路4、电流-电压转换电路5、比较器A1、比较器A2。
所述幅值检测器的两路正交输入信号Vsin和Vcos分别经过电压-电流转换器后产生等比例的电流信号Isin和Icos；电流信号Isin经过电流平方电路21后产生平方电流信号Io1_s、电流信号Icos经过电流平方电路22产生平方电流信号Io2_s，两路平方电流信号相加得到电流信号Io_s；同时输入信号Vsin、Vcos和共模电位Vcm进行比较产生比较电位Vs_sel和Vc_sel，决定补偿电路的比例系数，得到相应的补偿电流Icomp1和Icomp2；Io_s经过电流倍增电路4后与两路补偿电流Icomp1和Icomp2相加得到输出电流Io，最后电流信号Io经过电流-电压转换电路5产生输出电压Vo。
上述电流平方电路包括缓冲器BUF，4个PMOS管MP1～MP4，6个NMOS管MN1～MN6，4个开关管S1～S4和电容C1；其中，所述电容C1的上极板与电源电压VDD相接，下极板接缓冲器BUF的输入端，并经过第二开关S2和第三开关管S3连接至第二NMOS管MN2漏极，所述缓冲级BUF的输出端输出比较电位V1；所述第一NMOS管MN1和第二NMOS管MN2栅极相连构成电流镜结构，其源极共同连接至GND，第一NMOS管MN1的栅极和自身漏极相连作为电流镜的输入端连接内部偏置电流I1；所述第一PMOS管MP1和第三PMOS管MP3的源极共同连接至电源电压VDD，栅极相连并连接至第一PMOS管MP1的漏极和第二PMOS管MP2的源极；第三PMOS管MP3的漏极连接第四PMOS管MP4的源极；第二PMOS管MP2和第四PMOS管MP4的栅极共同连接比较电位V1；所述第一开关管S1跨接于第一PMOS管MP1的漏极和输入电流Iin1之间；所述第二开关管S2跨接于电容C1下极板和第二PMOS管MP2漏极之间；所述第三开关管S3跨接于第二PMOS管MP2的漏极和第二NMOS管MN2漏极之间；所述第四开关管S4跨接于第二PMOS管MP2的漏极和第三NMOS管MN3漏极之间；所述第三NMOS管MN3和第四NMOS管MN4栅极相连构成电流镜结构，其源极共同连接至GND，第三NMOS管MN3的栅极和自身漏极相连，第四NMOS管MN4的漏极与第六NMOS管MN6的漏极相连并共同连接输出电流Io1_s；所述第五NMOS管MN5和第六NMOS管MN6栅极相连构成电流镜结构，其源极共同连接至GND，第五NMOS管MN5的栅极和自身漏极相连并连接第四PMOS管MP4的漏极。
上述补偿电路包括4个PMOS管MP5～MP8，4个NMOS管MN7～MN10，2个开关管S5～S6；其中：所述第七PMOS管MP7和第八PMOS管MP8栅极相连构成电流镜结构，其源极共同连接至VDD，第七PMOS管MP7的栅极和自身漏极相连，经过开关S5与电流输入端相连；所述第七NMOS管MN7和第八NMOS管MN8栅极相连构成电流镜结构，其源极共同连接至GND，第七NMOS管MN7的栅极和自身漏极相连，经过开关S6与电流输入端相连；所述第九NMOS管MN9和第十NMOS管MN10栅极相连构成电流镜结构，其源极共同连接至GND，第九NMOS管MN9的栅极和自身漏极相连并与第八PMOS管MP8的漏极相连，该第九NMOS管MN9和第十NMOS管MN10的管子数量之比为m1：1，m1>＝1；所述第五PMOS管MP5和第六PMOS管MP6栅极相连构成电流镜结构，其源极共同连接至VDD，第五PMOS管MP5的栅极和自身漏极相连并与第八PMOS管MP8的漏极相连，该第五PMOS管MP5和第六PMOS管MP6的管子数量之比为m2：1，m2>＝1；第六PMOS管MP6的漏端与第十NMOS管MN10的漏端相接，并作为补偿电路的输出端。
上述电流倍增电路4包括两个PMOS管MP9～MP10；所述第九PMOS管MP9的源极和第十PMOS管MP10栅极相连构成电流镜结构，其源极共同连接至电源电压VDD，第九PMOS管MP9的栅极和自身漏极相连并连接输入电流Io_s，第十PMOS管MP10的漏极连接输出电流Io；该第九PMOS管MP9和第十PMOS管MP10的管子数量之比为1：mo，mo>＝1。
上述电流-电压转换电路5包括电阻Ro，电容Co和开关管S9，所述电阻Ro的一端经过开关管S9与电容Co的一端相接，电阻Ro的另一端和电容Co的另一端与GND相接，电阻的一端连接电流Io和Icomp1和Icomp2。
结合电压-电流转换电路和电流倍增电路4，可以将电路能够处理的输入的正余弦电流信号范围和增益提高。
本发明与现有技术相比具有以下优点：
1.由于本发明的幅值检测器可以实时检测输入信号的幅度，而区分于传统的峰值检测器，这样可以有效减少检测延迟。
2.由于本发明的电流倍增电路结构简单，可以极大的提高电路增益。
3.本发明解决了现有技术功耗高、延迟大的问题，使得本发明的电路结构简单且便于集成，实现对正余弦输入信号的高效能检测。
附图说明
图1为本发明的交流电压实时幅度检测电路总框图；
图2为本发明电流平方电路；
图3为本发明电流平方电路的时序图；
图4为本发明补偿电路；
图5为本发明电流倍增电路；
图6为本发明电流-电压转换电路。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
参照附图1，对本发明的电路整体结构作进一步详细的说明。
本发明包括：两个电压-电流转换电路11，12、两个电流平方电路21，22、两个补偿电路31，32、电流倍增电路4、电流-电压转换电路5、比较器A1、比较器A2；
所述幅值检测器的两路正交输入信号Vsin和Vcos，正交输入信号Vsin经过电压-电流转换器11后产生等比例的电流信号Isin；电流信号Isin经过电流平方电路21后产生平方电流信号Io1_s；正交输入信号Vcos经过电压-电流转换器12后产生等比例的电流信号Icos；电流信号Icos经过电流平方电路22产生平方电流信号Io2_s；两路平方电流信号相加得到电流信号Io_s；同时正交输入信号Vsin和共模电位Vcm通过比较器A1进行比较产生比较电位Vs_sel，并结合电流信号Isin通过补偿电路31得到补偿电流Icomp1，正交输入信号Vcos和共模电位Vcm通过比较器A2进行比较产生比较电位Vc_sel，并结合电流信号Icos通过补偿电路32得到补偿电流Icomp2；Io_s经过电流倍增电路4后与两路补偿电流Icomp1和Icomp2相加得到输出电流Io，最后电流信号Io经过电流-电压转换电路5产生输出电压Vo。
结合电压-电流转换电路和电流倍增电路4，可以将电路能够处理的输入的正余弦电流信号范围和增益提高。
参照附图2，对本发明的电流平方电路作进一步详细的说明。它包括缓冲器BUF，4个PMOS管MP1～MP4，6个NMOS管MN1～MN6，4个开关管S1～S4和电容C1；其中，所述电容C1的上极板与电源电压VDD相接，下极板接缓冲器BUF的输入端，并经过第二开关S2和第三开关管S3连接至第二NMOS管MN2漏极，所述缓冲级BUF的输出端输出比较电位V1；所述第一NMOS管MN1和第二NMOS管MN2栅极相连构成电流镜结构，其源极共同连接至GND，第一NMOS管MN1的栅极和自身漏极相连作为电流镜的输入端连接内部偏置电流I1；所述第一PMOS管MP1和第三PMOS管MP3的源极共同连接至电源电压VDD，栅极相连并连接至第一PMOS管MP1的漏极和第二PMOS管MP2的源极；第三PMOS管MP3的漏极连接第四PMOS管MP4的源极；第二PMOS管MP2和第四PMOS管MP4的栅极共同连接比较电位V1；所述第一开关管S1跨接于第一PMOS管MP1的漏极和输入电流Iin1之间；所述第二开关管S2跨接于电容C1下极板和第二PMOS管MP2漏极之间；所述第三开关管S3跨接于第二PMOS管MP2的漏极和第二NMOS管MN2漏极之间；所述第四开关管S4跨接于第二PMOS管MP2的漏极和第三NMOS管MN3漏极之间；所述第三NMOS管MN3和第四NMOS管MN4栅极相连构成电流镜结构，其源极共同连接至GND，第三NMOS管MN3的栅极和自身漏极相连，第四NMOS管MN4的漏极与第六NMOS管MN6的漏极相连并共同连接输出电流Io1_s；所述第五NMOS管MN5和第六NMOS管MN6栅极相连构成电流镜结构，其源极共同连接至GND，第五NMOS管MN5的栅极和自身漏极相连并连接第四PMOS管MP4的漏极。
参照附图3，T1阶段，第二开关S2和第三开关S3闭合，第一开关S1和第四开关S4打开，对电路进行初始偏置。偏置电流I1部分流过第一PMOS管MP1和第二PMOS管MP2两个完全相同的管子，并且对电容C1进行充电。由于第一PMOS管MP1的栅极和漏极相接，第二PMOS管MP2的栅极和漏极经二极管相接，保证了两个管子处于饱和区。当电路稳定时，缓冲器BUF的同相输入端和输出端电位都保持在V1，第一PMOS管MP1的源极电位被偏置在电源电压VDD。比较电位V1和电源电压VDD之间的电压差为：
VDD-V1＝VSG,MP1+VSG,MP2 (1)
Figure BDA0003119763280000051
其中
Figure BDA0003119763280000052
T2阶段，开关第二开关S2和第三开关S3打开，第一开关S1和第四开关S4闭合，存在关系：
Figure BDA0003119763280000053
假设T1和T2阶段，第一PMOS管MP1和第二PMOS管MP2的阈值电压VTH,MP1和VTH,MP2保持不变，并且(1)仍成立。则有：
Figure BDA0003119763280000054
Figure BDA0003119763280000055
I2电流经过第三PMOS管MP3和第四PMOS管MP4构成的共栅电流镜复制，则流过第五NMOS管MN5的电流为I2,
第三NMOS管MN3和第四NMOS管MN4构成电流镜，第五NMOS管MN5和第六NMOS管MN6构成电流镜，则：
Figure BDA0003119763280000056
需要注意到的是，对于本发明的电流平方电路，当输入电流过大时，第一PMOS管MP1的漏极电位电位抬升过大或者第二PMOS管MP2的源极电位下降过大，致使第一PMOS管MP1或第二PMOS管MP2管的源极与栅极之间的电压差值过小使得Iout和Iin不再是二次项关系，产生较大误差；并且第一PMOS管MP1和第二PMOS管MP2的源漏电压不同也会引入误差。
因此设计补偿电路以消除纹波，参照附图4，对本发明的电流补偿电路作进一步详细的说明，它包括4个PMOS管MP5～MP8，4个NMOS管MN7～MN10，2个开关管S5～S6；其中：所述第七PMOS管MP7和第八PMOS管MP8栅极相连构成电流镜结构，其源极共同连接至VDD，第七PMOS管MP7的栅极和自身漏极相连，经过开关S5与电流输入端相连；所述第七NMOS管MN7和第八NMOS管MN8栅极相连构成电流镜结构，其源极共同连接至GND，第七NMOS管MN7的栅极和自身漏极相连，经过开关S6与电流输入端相连；所述第九NMOS管MN9和第十NMOS管MN10栅极相连构成电流镜结构，其源极共同连接至GND，第九NMOS管MN9的栅极和自身漏极相连并与第八PMOS管MP8的漏极相连，该第九NMOS管MN9和第十NMOS管MN10的管子数量之比为m1：1，m1>＝1；所述第五PMOS管MP5和第六PMOS管MN6栅极相连构成电流镜结构，其源极共同连接至VDD，第五PMOS管MP5的栅极和自身漏极相连并与第八PMOS管MP8的漏极相连，该第五PMOS管MP5和第六PMOS管MP6的管子数量之比为m2：1，m2>＝1；第六PMOS管MP6的漏端与第十NMOS管MN10的漏端相接，并作为补偿电路的输出端。
当Vsin(Vcos)>Vcm时，比较电位Vs_sel和比较电位Vc_sel为高电位此时开关S5闭合，开关S6断开；否则比较电位Vs_sel和比较电位Vc_sel为低电位，开关S5断开，开关S6闭合。Icomp1和Icomp2两路支路的补偿电流相加为：
Icomp＝-m1·Isin-m1·Icos，Vs_sel>0且Vc_sel>0
Icomp＝-m1·Isin+m2·Icos，Vs_sel>0且Vc_sel<0
Icomp＝+m2·Isin+m2·Icos，Vs_sel<0且Vc_sel<0
Icomp＝+m2·Isin-m1·Icos，Vs_sel<0且Vc_sel>0
参照附图5和图6，对本发明的电流倍增电路和电流-电压转换电路作进一步详细的说明。电流倍增电路4包括两个PMOS管MP9～MP10；所述第九PMOS管MP9的源极和第十PMOS管MP10栅极相连构成电流镜结构，其源极共同连接至电源电压VDD，第九PMOS管MP9的栅极和自身漏极相连并连接输入电流Io_s，第十PMOS管MP10的漏极连接输出电流Io；该第九PMOS管MP9和第十PMOS管MP10的管子数量之比为1：mo，mo>＝1。
电流-电压转换电路5包括电阻Ro，电容Co和开关管S9，所述电阻Ro的一端经过开关管S9与电容Co的一端相接，电阻Ro的另一端和电容Co的另一端与GND相接，电阻的一端连接电流Io和Icomp1和Icomp2
正余弦电流Isin和Icos同时进行平方运算后，可以得到含常数项的I2sin和I2cos，两路电流相加后得到：
I2(t)＝Im 2sin2(wt)+Im 2cos2(wt)＝Im 2 (7)
MP9和MP10构成的电流镜对I2m进行倍增，输出端的电流为：
IO＝m·I2 m (8)
输出电容Co对电阻Ro上的电压采样并保存，输出电压为：
Figure BDA0003119763280000071
以上描述仅是本发明的一个具体实例，不构成对本发明的任何限制，显然对于本领域的技术人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (5)

1.一种低耗低延迟的交流幅值检测电路，其特征在于，可以满足交变电压的实时峰值检测；所述幅值检测电路包括：两个电压-电流转换电路(11，12)、两个电流平方电路(21，22)、两个补偿电路(31，32)、电流倍增电路(4)、电流-电压转换电路(5)、比较器A1、比较器A2；
所述幅值检测器的两路正交输入信号Vsin和Vcos分别经过电压-电流转换器后产生等比例的电流信号Isin和Icos；电流信号Isin经过电流平方电路(21)后产生平方电流信号Io1_s、电流信号Icos经过电流平方电路(22)产生平方电流信号Io2_s，两路平方电流信号相加得到电流信号Io_s；同时输入信号Vsin、Vcos和共模电位Vcm进行比较产生比较电位Vs_sel和Vc_sel，决定补偿电路的比例系数，得到相应的补偿电流Icomp1和Icomp2；Io_s经过电流倍增电路(4)后与两路补偿电流Icomp1和Icomp2相加得到输出电流Io，最后电流信号Io经过电流-电压转换电路(5)产生输出电压Vo；
结合电压-电流转换电路(1)和电流倍增电路(4)，可以将电路能够处理的输入的正余弦电流信号范围和增益提高。
2.如权利要求1所述的一种低耗低延迟的交流幅值检测电路，其特征在于电流平方电路包括缓冲器BUF，4个PMOS管MP1～MP4，6个NMOS管MN1～MN6，4个开关管S1～S4和电容C1；其中，
所述电容C1的上极板与电源电压VDD相接，下极板接缓冲器BUF的输入端，并经过第二开关S2和第三开关管S3连接至第二NMOS管MN2漏极，所述缓冲级BUF的输出端输出比较电位V1；
所述第一NMOS管MN1和第二NMOS管MN2栅极相连构成电流镜结构，其源极共同连接至GND，第一NMOS管MN1的栅极和自身漏极相连作为电流镜的输入端连接内部偏置电流I1；
所述第一PMOS管MP1和第三PMOS管MP3的源极共同连接至电源电压VDD，栅极相连并连接至第一PMOS管MP1的漏极和第二PMOS管MP2的源极；第三PMOS管MP3的漏极连接第四PMOS管MP4的源极；第二PMOS管MP2和第四PMOS管MP4的栅极共同连接比较电位V1；
所述第一开关管S1跨接于第一PMOS管MP1的漏极和输入电流Iin1之间；
所述第二开关管S2跨接于电容C1下极板和第二PMOS管MP2漏极之间；
所述第三开关管S3跨接于第二PMOS管MP2的漏极和第二NMOS管MN2漏极之间；
所述第四开关管S4跨接于第二PMOS管MP2的漏极和第三NMOS管MN3漏极之间；
所述第三NMOS管MN3和第四NMOS管MN4栅极相连构成电流镜结构，其源极共同连接至GND，第三NMOS管MN3的栅极和自身漏极相连，第四NMOS管MN4的漏极与第六NMOS管MN6的漏极相连并共同连接输出电流Io1_s；
所述第五NMOS管MN5和第六NMOS管MN6栅极相连构成电流镜结构，其源极共同连接至GND，第五NMOS管MN5的栅极和自身漏极相连并连接第四PMOS管MP4的漏极。
3.如权利要求1所述的一种低耗低延迟的交流幅值检测电路，其特征在于补偿电路包括4个PMOS管MP5～MP8，4个NMOS管MN7～MN10，2个开关管S5～S6；其中：
所述第七PMOS管MP7和第八PMOS管MP8栅极相连构成电流镜结构，其源极共同连接至VDD，第七PMOS管MP7的栅极和自身漏极相连，经过开关S5与电流输入端相连；
所述第七NMOS管MN7和第八NMOS管MN8栅极相连构成电流镜结构，其源极共同连接至GND，第七NMOS管MN7的栅极和自身漏极相连，经过开关S6与电流输入端相连；
所述第九NMOS管MN9和第十NMOS管MN10栅极相连构成电流镜结构，其源极共同连接至GND，第九NMOS管MN9的栅极和自身漏极相连并与第八PMOS管MP8的漏极相连，该第九NMOS管MN9和第十NMOS管MN10的管子数量之比为m1：1，m1>＝1；
所述第五PMOS管MP5和第六PMOS管MP6栅极相连构成电流镜结构，其源极共同连接至VDD，第五PMOS管MP5的栅极和自身漏极相连并与第八PMOS管MP8的漏极相连，该第五PMOS管MP5和第六PMOS管MP6的管子数量之比为m2：1，m2>＝1；
第六PMOS管MP6的漏端与第十NMOS管MN10的漏端相接，并作为补偿电路的输出端。
4.如权利要求1所述的一种低耗低延迟的交流幅值检测电路，其特征在于电流倍增电路(4)包括两个PMOS管MP9～MP10；所述第九PMOS管MP9的源极和第十PMOS管MP10栅极相连构成电流镜结构，其源极共同连接至电源电压VDD，第九PMOS管MP9的栅极和自身漏极相连并连接输入电流Io_s，第十PMOS管MP10的漏极连接输出电流Io；该第九PMOS管MP9和第十PMOS管MP10的管子数量之比为1：mo，mo>＝1。
5.如权利要求1所述的一种低耗低延迟的交流幅值检测电路，其特征在于电流-电压转换电路(5)包括电阻Ro，电容Co和开关管S9，所述电阻Ro的一端经过开关管S9与电容Co的一端相接，电阻Ro的另一端和电容Co的另一端与GND相接，电阻的一端连接电流Io和Icomp1和Icomp2。
CN202110672072.0A 2021-06-17 2021-06-17 一个低耗低延迟的交流幅值检测电路 Active CN113376429B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110672072.0A CN113376429B (zh) 2021-06-17 2021-06-17 一个低耗低延迟的交流幅值检测电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110672072.0A CN113376429B (zh) 2021-06-17 2021-06-17 一个低耗低延迟的交流幅值检测电路

Publications (2)

Publication Number Publication Date
CN113376429A CN113376429A (zh) 2021-09-10
CN113376429B true CN113376429B (zh) 2023-06-30

Family

ID=77577425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110672072.0A Active CN113376429B (zh) 2021-06-17 2021-06-17 一个低耗低延迟的交流幅值检测电路

Country Status (1)

Country Link
CN (1) CN113376429B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115454187B (zh) * 2022-09-19 2023-09-29 北京大学 多比特幅值和相位可调的调制电流产生电路和集成电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692596A (zh) * 2008-11-20 2010-04-07 杭州矽力杰半导体技术有限公司 同步整流器的控制电路和控制方法
CN102983734A (zh) * 2012-12-20 2013-03-20 西安电子科技大学 应用于升压型dc-dc开关电源中的软启动电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104808729B (zh) * 2014-01-27 2017-10-13 澜起科技（上海）有限公司 一种稳压器及稳压的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101692596A (zh) * 2008-11-20 2010-04-07 杭州矽力杰半导体技术有限公司 同步整流器的控制电路和控制方法
CN102983734A (zh) * 2012-12-20 2013-03-20 西安电子科技大学 应用于升压型dc-dc开关电源中的软启动电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种GaN FET开关用高压高速驱动器的设计与实现;王子青;廖斌;;半导体技术(09);全文 *

Also Published As

Publication number Publication date
CN113376429A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
TWI457743B (zh) 能帶隙參考電路及其雙輸出自我參考穩壓器
CN108007594B (zh) 一种温度检测电路和方法
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
CN113376429B (zh) 一个低耗低延迟的交流幅值检测电路
CN113655265A (zh) 用于电流检测的集成电路、电流检测电路及其校准方法
US20060038618A1 (en) Precision current mirror and method for voltage to current conversion in low voltage applications
CN114690831A (zh) 一种电流自偏置的串联cmos带隙基准源
CN112202427B (zh) 一种翻转点可调的比较器
Cilingiroglu et al. An accurate self-bias threshold voltage extractor using differential difference feedback amplifier
JP2009171548A (ja) 差動増幅回路
CN110247645B (zh) 一种电压比较器
US10720890B1 (en) High-speed high-accuracy amplifier and method thereof
Yamamoto et al. Self-biasing MOS Reference Current Sources Insensitive to Supply Voltage and Temperature
CN115705066A (zh) 适用于cot模式转换器的内部纹波补偿电路及转换器
CN108362929B (zh) 双路正端电流采样模块、采样电路、开关电路及采样方法
CN112583407A (zh) 多参考电压产生电路及应用该电路的模数转换器
CN102969994B (zh) 电压可变增益放大电路
Anurag et al. OTRA based precision rectifier
Padilla-Cantoya Compact low-voltage CMOS analog divider using a four-quadrant multiplier and biasing control circuit
CN211827062U (zh) 一种高精度高电源抑制比耗尽型电压基准电路
US11914410B2 (en) Accuracy trim architecture for high precision voltage reference
US10666248B1 (en) Circuit and method for biasing transistor
CN111665901B (zh) 一种稳定输出直流电位的检波电路
CN116973618B (zh) 一种电流采样电路
CN115494909B (zh) 一种零点补偿电路、芯片和显示设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant