CN113299787A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN113299787A
CN113299787A CN202110559991.7A CN202110559991A CN113299787A CN 113299787 A CN113299787 A CN 113299787A CN 202110559991 A CN202110559991 A CN 202110559991A CN 113299787 A CN113299787 A CN 113299787A
Authority
CN
China
Prior art keywords
doped
layer
ion
substrate
extraction electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110559991.7A
Other languages
English (en)
Other versions
CN113299787B (zh
Inventor
陈飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN202110559991.7A priority Critical patent/CN113299787B/zh
Publication of CN113299787A publication Critical patent/CN113299787A/zh
Application granted granted Critical
Publication of CN113299787B publication Critical patent/CN113299787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/035281—Shape of the body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底；沟槽隔离环，形成于衬底中，沟槽隔离环填充有掺杂的半导体材料层；沟槽隔离环引出电极，形成于掺杂的半导体材料层上，用于将掺杂的半导体材料层电引出；用于形成光电二极管的离子掺杂区，形成于沟槽隔离环所环绕的衬底中；离子掺杂区引出电极，形成于离子掺杂区上，用于将离子掺杂区电引出；掺杂的半导体材料层与离子掺杂区通过沟槽隔离环引出电极与离子掺杂区引出电极串联，用于向离子掺杂区提供淬灭电阻。本发明的技术方案能够避免相邻的光电二极管之间的相互串扰，降低暗电流的影响；且能够降低工艺成本，以及避免导致器件的缺陷增加而影响量子效率。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。
背景技术
随着消费电子产品的不断发展，对于AR(Augmented Reality，增强现实)应用效果的精确度和流畅性提高到新的级别。目前，ITOF(Indirect Time-of-Flight，间接测量飞行时间)对于应用端的需求已经满足不了用户需求，而新搭载的DTOF(Direct Time-of-Flight，直接测量飞行时间)的激光雷达产品对于3D摄像头有着更好的应用，DTOF技术克服了光电探测技术的难点，实现了单光子检测，而DTOF的核心器件是单光子雪崩二极管(SPAD，Single Photon Avalanche Diode)。
目前，在SPAD器件的制造工艺中，是通过离子注入形成掺杂区的方式实现SPAD之间的隔离；且需控制SPAD与SPAD之间的间距，以平衡SPAD之间的结(Junction)。但是，由于SPAD器件都是工作在雪崩击穿的盖革模式下，其工作电压都比较高(例如大于20V)，离子注入形成掺杂区的这种非物理隔离的方式会导致SPAD之间的串扰，从而使得DTOF的SPAD产生充电(charging)的缺陷，造成暗电流的增加；并且，由于对离子注入形成掺杂区的深度需求很深，那么，对于离子注入和光阻的要求非常高，导致工艺难度和成本都大幅增加。
同时，在SPAD器件工作中需要淬灭电阻。目前，在SPAD器件的制造工艺中，通过在衬底上生长多晶硅，再经过离子注入调节多晶硅的电阻，并通过刻蚀多晶硅实现淬灭电阻的形成。但是，对于SPAD器件，离子注入和刻蚀工艺都会带来等离子体对于器件工作区的损伤，导致器件的缺陷增加，影响量子效率。
因此，需要对SPAD器件的制造工艺进行改进，以解决上述问题。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够避免相邻的光电二极管之间的相互串扰，降低暗电流的影响；且能够降低工艺成本，以及避免导致器件的缺陷增加而影响量子效率。
为实现上述目的，本发明提供了一种半导体器件，包括：
衬底；
沟槽隔离环，形成于所述衬底中，所述沟槽隔离环填充有掺杂的半导体材料层；
沟槽隔离环引出电极，形成于所述掺杂的半导体材料层上，所述沟槽隔离环引出电极用于将所述掺杂的半导体材料层电引出；
用于形成光电二极管的离子掺杂区，形成于所述沟槽隔离环所环绕的衬底中；以及，
离子掺杂区引出电极，形成于所述离子掺杂区上，所述离子掺杂区引出电极用于将所述离子掺杂区电引出；
其中，所述掺杂的半导体材料层与所述离子掺杂区通过所述沟槽隔离环引出电极与所述离子掺杂区引出电极串联，用于向所述离子掺杂区提供淬灭电阻。
可选地，所述沟槽隔离环的深度大于所述离子掺杂区的深度。
可选地，所述掺杂的半导体材料层的材质为无定形硅和/或多晶硅。
可选地，所述沟槽隔离环包括环形沟槽、覆盖于所述环形沟槽的内表面上的绝缘材料层，以及填满所述环形沟槽的所述掺杂的半导体材料层。
可选地，所述离子掺杂区包括至少两个导电类型不同的掺杂层，且所有的掺杂层自所述衬底的顶面向所述衬底的底面排布设置，最底层的掺杂层与所述衬底的导电类型相反。
可选地，所述离子掺杂区包括自所述衬底的顶面向所述衬底的底面排布设置的第一掺杂层和第二掺杂层，所述第二掺杂层包围所述第一掺杂层。
可选地，所述第一掺杂层的顶部形成有第一重掺杂层，所述第二掺杂层的顶部形成有第二重掺杂层，所述第二重掺杂层环绕所述第一重掺杂层，所述第一重掺杂层与所述第一掺杂层的导电类型相同，所述第二重掺杂层与所述第二掺杂层的导电类型相同。
可选地，所述半导体器件还包括形成于所述衬底的底面的底电极。
可选地，所述第一重掺杂层和所述第二重掺杂层的顶面均形成有所述离子掺杂区引出电极。
可选地，所述第一掺杂层的导电类型为P型，所述第二掺杂层的导电类型为N型，则所述沟槽隔离环引出电极和所述离子掺杂区引出电极为阳极，所述底电极为阴极；或者，所述第一掺杂层的导电类型为N型，所述第二掺杂层的导电类型为P型，则所述沟槽隔离环引出电极和所述离子掺杂区引出电极为阴极，所述底电极为阳极。
本发明还提供了一种半导体器件的制造方法，包括：
提供一衬底；
形成环形沟槽于所述衬底中；
覆盖绝缘材料层于所述环形沟槽的内表面上并进一步填充掺杂的半导体材料层，以形成沟槽隔离环；
形成离子掺杂区于所述沟槽隔离环所环绕的衬底中，所述离子掺杂区用于形成光电二极管；以及，
形成沟槽隔离环引出电极于所述掺杂的半导体材料层上以及形成离子掺杂区引出电极于所述离子掺杂区上，所述沟槽隔离环引出电极用于将所述掺杂的半导体材料层电引出，所述离子掺杂区引出电极用于将所述离子掺杂区电引出；通过所述沟槽隔离环引出电极与所述离子掺杂区引出电极将所述掺杂的半导体材料层与所述离子掺杂区串联，用于向所述离子掺杂区提供淬灭电阻。
可选地，所述环形沟槽的深度大于所述离子掺杂区的深度。
可选地，填充所述掺杂的半导体材料层的步骤包括：
沉积半导体材料于所述环形沟槽中的同时，引入掺杂气体；
或者，先沉积半导体材料于所述环形沟槽中，再向所述半导体材料中注入离子。
可选地，所述掺杂的半导体材料层的材质为无定形硅和/或多晶硅。
可选地，所述离子掺杂区包括至少两个导电类型不同的掺杂层，且所有的掺杂层自所述衬底的顶面向所述衬底的底面排布设置，最底层的掺杂层与所述衬底的导电类型相反。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器件，由于用于形成光电二极管的离子掺杂区的外围环绕形成有沟槽隔离环，使得相邻的光电二极管之间实现了物理隔离，即使对于工作电压很高的单光子雪崩二极管也能实现很好的隔离效果，避免了相邻的光电二极管之间的光电子的串扰，从而改善充电的缺陷，降低暗电流的影响；并且，沟槽隔离环填充的掺杂的半导体材料层与离子掺杂区通过沟槽隔离环引出电极与离子掺杂区引出电极串联，能够向所述离子掺杂区形成的光电二极管提供淬灭所需的电阻；另外，沟槽隔离环内填充掺杂的半导体材料层，由于沟槽隔离环的形状已经限定了掺杂的半导体材料层的图形，相对于现有的形成淬灭电阻需要通过刻蚀形成特定的图形，能够节省对多晶硅的刻蚀工艺，降低了工艺成本，且能避免离子注入和刻蚀工艺带来的等离子体对光电二极管区域的损伤，从而避免导致器件的缺陷增加而影响量子效率。
2、本发明的半导体器件的制造方法，通过在衬底中形成环绕离子掺杂区的沟槽隔离环，离子掺杂区用于形成光电二极管，使得相邻的光电二极管之间实现了物理隔离，即使对于工作电压很高的单光子雪崩二极管也能实现很好的隔离效果，避免了相邻的光电二极管之间的光电子的串扰，从而改善充电的缺陷，降低暗电流的影响；并且，通过沟槽隔离环引出电极与所述离子掺杂区引出电极将所述掺杂的半导体材料层与所述离子掺杂区串联，能够向所述离子掺杂区形成的光电二极管提供淬灭电阻；另外，由于在环形沟槽中填充掺杂的半导体材料层，使得环形沟槽的形状已经限定了掺杂的半导体材料层的图形，相对于现有的形成淬灭电阻需要通过刻蚀形成特定的图形，能够节省对多晶硅的刻蚀工艺，降低了工艺成本，且能避免离子注入和刻蚀工艺带来的等离子体对光电二极管区域的损伤，从而避免导致器件的缺陷增加而影响量子效率。
附图说明
图1a～图1d是现有的一种SPAD器件的制造方法的器件示意图；
图2a～图2b是本发明一实施例的半导体器件的示意图；
图3是本发明一实施例的半导体器件的制造方法的流程图；
图4a～图4i是图3所示的半导体器件的制造方法中的器件示意图；
其中，附图1～图4i的附图标记说明如下：
11-衬底；12-氧化层；13-图案化的光刻胶层；14-隔离环；15-单光子雪崩二极管；16-淬灭电阻；21-衬底；211-氧化层；212-氮化层；213-图案化的光刻胶层；214-开口；22-沟槽隔离环；221-环形沟槽；222-绝缘材料层；223-掺杂的半导体材料层；23-第一掺杂层；24-第二掺杂层；25-第一重掺杂层；26-第二重掺杂层；27-沟槽隔离环引出电极；28-离子掺杂区引出电极；29-底电极。
具体实施方式
以图1a～图1d所示的一种SPAD器件的制造方法为例，其中，图1a～图1c为SPAD器件的纵向剖面示意图，图1d为图1c的俯视示意图，步骤包括：
首先，参阅图1a，提供一衬底11，衬底11上覆盖有氧化层12和图案化的光刻胶层13；
然后，参阅图1b，以图案化的光刻胶层13为掩膜，向所述衬底11中进行高能离子注入，以在衬底11中形成隔离环14；
接着，参阅图1c，向所述隔离环14所包围的衬底11中继续离子注入，以形成单光子雪崩二极管15；
接着，继续参阅图1c，在衬底11的顶面沉积多晶硅，并向多晶硅中离子注入以调节多晶硅的电阻，再对掺杂的多晶硅进行刻蚀，以在隔离环14外围的衬底11顶面形成淬灭电阻16。
由上述SPAD器件的制造方法可知，通过离子注入形成掺杂区作为隔离环实现单光子雪崩二极管之间的隔离，对于工作电压较高的器件，会导致单光子雪崩二极管之间的串扰，造成暗电流的增加；并且，由于隔离环的深度需要比单光子雪崩二极管的深度还深，需要采用高能离子注入，对图案化的光刻胶层的结构要求很高，导致工艺难度和成本都大幅增加；另外，淬灭电阻形成过程中的离子注入和刻蚀工艺会导致单光子雪崩二极管表面的损伤，影响量子效率。
因此，本发明提出了一种半导体器件及其制造方法，能够解决上述问题，进而使得能够对隔离结构和工艺方面实现优化和改善。
为使本发明的目的、优点和特征更加清楚，以下结合附图2a～图4i对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明一实施例提供了一种半导体器件，所述半导体器件包括衬底、沟槽隔离环、沟槽隔离环引出电极、离子掺杂区和离子掺杂区引出电极，所述沟槽隔离环形成于所述衬底中，所述沟槽隔离环填充有掺杂的半导体材料层；所述沟槽隔离环引出电极形成于所述掺杂的半导体材料层上，所述沟槽隔离环引出电极用于将所述掺杂的半导体材料层电引出；用于形成光电二极管的所述离子掺杂区形成于所述沟槽隔离环所环绕的衬底中，所述离子掺杂区引出电极形成于所述离子掺杂区上，所述离子掺杂区引出电极用于将所述离子掺杂区电引出；其中，所述掺杂的半导体材料层与所述离子掺杂区通过所述沟槽隔离环引出电极与所述离子掺杂区引出电极串联，用于向所述离子掺杂区提供淬灭电阻。
下面参阅图2a～图2b详细描述本实施例提供的半导体器件，图2a是半导体器件的纵向剖面示意图，图2b是半导体器件的俯视示意图。
所述衬底21的材质可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)或磷化铟(InP)等。所述衬底21本身可以采用离子注入的方式掺杂有导电类型为N型或P型的离子。
所述沟槽隔离环22形成于所述衬底21中，所述沟槽隔离环22填充有掺杂的半导体材料层223。
所述沟槽隔离环22包括环形沟槽(未图示)、覆盖于所述环形沟槽的内表面上的绝缘材料层222，以及填满所述环形沟槽的所述掺杂的半导体材料层223。所述环形沟槽包围的区域为有源区，所述绝缘材料层222和所述半导体材料层223的顶表面可以和所述衬底21的顶表面齐平。
所述绝缘材料层222的材质可以为氧化硅、氮氧硅、氮化硅等中的至少一种，所述绝缘材料层222可以为单层或者至少两层的结构。以所述绝缘材料层222具有两层结构为例，所述绝缘材料层222可以包括依次形成于所述环形沟槽的内表面上的氧化硅和氮化硅，氧化硅的厚度可以为
Figure BDA0003078668550000071
氮化硅的厚度可以为
Figure BDA0003078668550000072
所述掺杂的半导体材料层223的材质优选为电阻较高的半导体材料，例如无定形硅和/或多晶硅，所述掺杂的半导体材料层223电阻越高，与所述离子掺杂区串联时提供的淬灭电阻越高；所述掺杂的半导体材料层223中掺杂有导电类型为N型或P型的离子。
所述离子掺杂区形成于所述沟槽隔离环22所环绕的衬底21中，所述离子掺杂区与所述掺杂的半导体材料层223之间绝缘隔离。
所述离子掺杂区用于形成光电二极管，即在所述沟槽隔离环22所环绕的有源区中形成光电二极管，光电二极管可以为雪崩光电二极管或者单光子雪崩二极管等。
所述掺杂的半导体材料层223能够向所述光电二极管提供淬灭所需的电阻，通过调整所述掺杂的半导体材料层223中掺杂的离子的浓度、类型等，实现对所述光电二极管的电阻的调节。
由于在工作状态时，向所述光电二极管中施加反向偏置电压，使得所述离子掺杂区的深度还会向所述衬底21的底部方向扩散，为了避免相邻所述光电二极管之间的相互串扰，所述沟槽隔离环22的深度大于所述离子掺杂区的深度。并且，由于所述衬底21包括基底(未图示)和外延层(未图示)，所述光电二极管形成于所述外延层中，因此，所述沟槽隔离环22可以贯穿所述外延层；例如，所述沟槽隔离环22的深度与所述外延层的厚度相同，均可以为2μm～8μm。
由于相邻所述光电二极管之间的隔离结构的深度要求很深，若采用现有的通过离子注入形成非物理隔离的掺杂区作为隔离结构，对于离子注入工艺和光刻胶层的结构要求很高，导致工艺难度和成本都大幅增加；而采用本发明的在衬底中的环形沟槽中填充沟槽隔离环作为隔离结构，能够降低工艺难度和成本。
所述离子掺杂区可以包括至少两个导电类型不同的掺杂层，以在所述离子掺杂区中形成PN结；且所有的掺杂层自所述衬底的顶面向所述衬底的底面排布设置，所述衬底的顶面和底面为相对的面，最底层的掺杂层与所述衬底的导电类型相反。
图2a和图2b所示的实施例中，所述离子掺杂区包括自所述衬底21的顶面向所述衬底21的底面排布设置的第一掺杂层23和第二掺杂层24，所述第一掺杂层23和所述第二掺杂层24均从所述衬底21的顶面向所述衬底21的底面方向延伸，所述第二掺杂层24包围所述第一掺杂层23，所述第一掺杂层23和所述第二掺杂层24之间形成PN结，所述沟槽隔离环22的深度大于所述第二掺杂层24的深度。
并且，所述第一掺杂层23的顶部形成有第一重掺杂层25，所述第二掺杂层24的顶部形成有第二重掺杂层26，所述第二重掺杂层26环绕所述第一重掺杂层25，所述第一重掺杂层25与所述第一掺杂层23的导电类型相同，所述第二重掺杂层26与所述第二掺杂层24的导电类型相同。其中，所述第一重掺杂层25用于将所述第一掺杂层23接出，以向所述第一掺杂层23施加电压，调节接触电阻；所述第二重掺杂层26用于将所述第二掺杂层24接出，以向所述第二掺杂层24施加电压形成耗尽层，且能够调节接触电阻。
所述沟槽隔离环引出电极27和所述离子掺杂区引出电极28均位于所述衬底21的顶面一侧。所述沟槽隔离环引出电极27形成于所述掺杂的半导体材料层223上，所述沟槽隔离环引出电极27用于将所述掺杂的半导体材料层223电引出；所述离子掺杂区引出电极28形成于所述离子掺杂区上，所述离子掺杂区引出电极28用于将所述离子掺杂区电引出。
其中，所述掺杂的半导体材料层223与所述离子掺杂区通过所述沟槽隔离环引出电极27与所述离子掺杂区引出电极28串联，以用于向所述离子掺杂区提供淬灭电阻。
如图2a所示，所述第一重掺杂层25和所述第二重掺杂层26的顶面均形成有所述离子掺杂区引出电极28。
所述半导体器件还包括形成于所述衬底21的底面的底电极29。
另外，所述衬底21的顶面还可形成有介质层(未图示)，介质层中形成有器件结构(未图示)以及金属互连结构(未图示)等，所述沟槽隔离环引出电极27与所述离子掺杂区引出电极28可以形成于介质层上，所述沟槽隔离环引出电极27通过金属互连结构与所述掺杂的半导体材料层223电连接，所述离子掺杂区引出电极28通过金属互连结构分别与所述第一重掺杂层25和所述第二重掺杂层26电连接。
若所述第一掺杂层23、所述第一重掺杂层25和所述衬底21的导电类型为P型，所述第二掺杂层24和所述第二重掺杂层26的导电类型为N型，则所述沟槽隔离环引出电极27与所述离子掺杂区引出电极28为阳极，所述底电极29为阴极；若所述第一掺杂层23、所述第一重掺杂层25和所述衬底21的导电类型为N型，所述第二掺杂层24和所述第二重掺杂层26的导电类型为P型，则所述沟槽隔离环引出电极27与所述离子掺杂区引出电极28为阴极，所述底电极29为阳极。
N型的离子种类可以包括磷、砷等，P型的离子种类可以包括硼、镓等。
若光电二极管为雪崩光电二极管或者单光子雪崩二极管，在工作状态时，通过所述沟槽隔离环引出电极27、所述离子掺杂区引出电极28和所述底电极29向所述半导体器件中施加反向偏置电压，使得工作电压比所述第一掺杂层23和所述第二掺杂层24之间形成的PN结的击穿电压高，形成电压差；在此电压差下，PN结处产生耗尽区，耗尽区内存在强电场，该电场能够保证此区域内的载流子能够获得足够的能量通过碰撞离化效应产生雪崩，从而产生一个大的雪崩电流。因此，需要在相邻的光电二极管之间形成隔离结构来降低相邻的光电二极管之间的串扰，尤其对于单光子雪崩二极管，其工作电压明显大于雪崩光电二极管的工作电压，使得相邻的单光子雪崩二极管之间的隔离结构需要具有更好的隔离效果。
本实施例中的环形沟槽中的绝缘材料层能够控制光电二极管中的PN结的横向扩展；并且，由于雪崩光电二极管或者单光子雪崩二极管工作在耗尽状态下收集光子，所述掺杂的半导体材料层形成的环形电场能够将雪崩形成的电子控制在耗尽区，以避免电子的扩散，提高了量子效率。
因此，从上述内容可知，本发明的半导体器件中由于用于形成光电二极管的所述离子掺杂区的外围环绕形成有沟槽隔离环，使得相邻的光电二极管之间实现了物理隔离，即使对于工作电压很高的单光子雪崩二极管也能实现很好的隔离效果，避免了相邻的光电二极管之间的光电子的串扰，从而改善充电时的缺陷，降低暗电流的影响；并且，由于在工作状态时，所述掺杂的半导体材料层和所述光电二极管接入同一电源，所述掺杂的半导体材料层上外加的压降与所述光电二极管相同，使得所述沟槽隔离环能够隔离相邻的光电二极管之间的串扰；并且，所述沟槽隔离环填充的掺杂的半导体材料层与所述离子掺杂区通过所述沟槽隔离环引出电极与所述离子掺杂区引出电极串联，能够向所述离子掺杂区形成的光电二极管提供淬灭所需的电阻；另外，所述沟槽隔离环内填充掺杂的半导体材料层，由于所述沟槽隔离环的形状已经限定了所述掺杂的半导体材料层的图形，相比现有的形成淬灭电阻的方法(即先在衬底中形成隔离环和光电二极管，接着在衬底上生长多晶硅，再经过离子注入调节多晶硅的电阻，并通过刻蚀多晶硅形成特定的图形来实现淬灭电阻的形成)，本发明形成的淬灭电阻能够节省对多晶硅的刻蚀工艺，降低了工艺成本，且能避免离子注入和刻蚀工艺带来的等离子体对光电二极管区域的损伤，从而避免导致器件的缺陷增加而影响量子效率。
本发明一实施例提供一种半导体器件的制造方法，参阅图3，图3是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
步骤S1、提供一衬底；
步骤S2、形成环形沟槽于所述衬底中；
步骤S3、覆盖绝缘材料层于所述环形沟槽的内表面上并进一步填充掺杂的半导体材料层，以形成沟槽隔离环；
步骤S4、形成离子掺杂区于所述沟槽隔离环所环绕的衬底中，所述离子掺杂区用于形成光电二极管；
步骤S5、形成沟槽隔离环引出电极于所述掺杂的半导体材料层上以及形成离子掺杂区引出电极于所述离子掺杂区上，所述沟槽隔离环引出电极用于将所述掺杂的半导体材料层电引出，所述离子掺杂区引出电极用于将所述离子掺杂区电引出；通过所述沟槽隔离环引出电极与所述离子掺杂区引出电极将所述掺杂的半导体材料层与所述离子掺杂区串联，用于向所述离子掺杂区提供淬灭电阻。
下面参阅图4a～图4i更为详细的介绍本实施例提供的半导体器件的制造方法，图4a～图4i为半导体器件的纵向剖面示意图。
按照步骤S1，参阅图4a，提供一衬底21。所述衬底21本身可以采用离子注入的方式掺杂有导电类型为N型或P型的离子。
所述衬底21的材质可以为本领域技术人员熟知的任意合适的底材，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)或磷化铟(InP)等。
按照步骤S2，参阅图4a～图4d，形成环形沟槽221于所述衬底21中。其步骤包括：
首先，覆盖硬掩膜层于所述衬底21上，所述硬掩膜层可以为单层或至少两层的结构；参阅图4a，所述硬掩膜层包括依次形成于所述衬底21上的氧化层211和氮化层212；
然后，参阅图4b，形成图案化的光刻胶层213于所述氮化层212上，通过所述图案化的光刻胶层213定义出后续待形成的环形沟槽所在的区域；
然后，参阅图4c，以所述图案化的光刻胶层213为掩膜，依次刻蚀所述氮化层212和所述氧化层211，以将所述图案化的光刻胶层213中的图案转移到所述氮化层212和所述氧化层211中，在所述氮化层212和所述氧化层211中形成环形的开口214，所述开口214暴露出部分所述衬底21的顶表面；
接着，参阅图4d，以所述氧化层211和所述氮化层212为掩膜，刻蚀所述开口214暴露出的所述衬底21，以在所述衬底21中形成环形沟槽221，所述环形沟槽221包围的区域为有源区；其中，可以通过干法刻蚀或湿法刻蚀的方式形成所述环形沟槽221；若采用干法刻蚀，刻蚀气体可以为CF4、Cl2、SF6、HBr、CHF3等本领域技术人员所熟知的气体，刻蚀时间可以为100s～120s，刻蚀之后可以采用惰性气体N2将刻蚀腔体里的刻蚀气体和杂质等完全吹扫干净。
按照步骤S3，参阅图4e～4g，覆盖绝缘材料层222于所述环形沟槽221的内表面上并进一步填充掺杂的半导体材料层223，以形成沟槽隔离环22。
形成所述沟槽隔离环22的步骤包括：
首先，参阅图4e，采用沉积或热氧化的工艺形成所述绝缘材料层222于所述环形沟槽221的内表面上；若采用沉积工艺，所述绝缘材料层222还会覆盖于所述氮化层212表面，若采用热氧化工艺，所述绝缘材料层222仅覆盖于所述环形沟槽221的内表面上。
其中，所述绝缘材料层222的材质可以为氧化硅、氮氧硅、氮化硅等中的至少一种，所述绝缘材料层222可以为单层或者至少两层的结构。以形成两层结构的所述绝缘材料层222为例，可以先采用热氧化工艺形成氧化硅于所述环形沟槽221的内表面上，以修复形成所述环形沟槽221时的刻蚀缺陷，生长的氧化硅的厚度可以为
Figure BDA0003078668550000121
再采用沉积工艺形成氮化硅覆盖于氧化硅的表面，氮化硅的厚度可以为
Figure BDA0003078668550000122
然后，参阅图4f，填充掺杂的半导体材料层223于所述环形沟槽221中，其步骤包括：沉积半导体材料于所述环形沟槽221中的同时，引入掺杂气体，以使得沉积之后的半导体材料中掺杂离子，掺杂气体可以为砷烷、磷烷、三氟化磷、五氟化磷、三氟化砷、五氟化砷、三氯化硼和乙硼烷等中的至少一种；或者，先沉积半导体材料于所述环形沟槽221中，再向所述半导体材料中进行离子注入。其中，沉积的半导体材料将所述氧化层211和所述氮化层212掩埋在内。
其中，若采用沉积半导体材料于所述环形沟槽221中的同时引入掺杂气体的方法形成掺杂的半导体材料层223，相比先沉积后离子注入的方法省去了离子注入前形成光阻的工序，且由于填充的半导体材料很深，也能避免提高离子注入的工艺难度，从而节省了成本。
接着，参阅图4g，平坦化所述衬底21的表面，去除高于所述衬底21的顶表面的半导体材料以及所述氧化层211、所述氮化层212，以在所述环形沟槽221中形成所述沟槽隔离环22。
所述掺杂的半导体材料层223的材质优选为电阻较高的半导体材料，例如无定形硅和/或多晶硅，所述掺杂的半导体材料层223电阻越高，与后续形成的所述离子掺杂区串联时提供的淬灭电阻越高；所述掺杂的半导体材料层223中掺杂的离子的导电类型可以为N型或P型。
按照步骤S4，形成离子掺杂区于所述沟槽隔离环22所环绕的衬底21中，可以通过向所述衬底21中进行离子注入形成所述离子掺杂区。所述离子掺杂区用于形成光电二极管，即在所述沟槽隔离环22所环绕的有源区中形成光电二极管，光电二极管可以为雪崩光电二极管或者单光子雪崩二极管等。
所述掺杂的半导体材料层223能够向所述光电二极管提供淬灭所需的电阻，通过调整所述掺杂的半导体材料层223中掺杂的离子的浓度、类型等，实现对所述光电二极管的电阻的调节。
由于通过后续形成的阴极和阳极向所述光电二极管中施加反向偏置电压时，所述离子掺杂区的深度还会向所述衬底21的底部方向扩散，为了避免相邻所述光电二极管之间的相互串扰，所述环形沟槽221的深度大于所述离子掺杂区的深度。并且，由于所述衬底21包括基底(未图示)和外延层(未图示)，所述光电二极管形成于所述外延层中，因此，所述环形沟槽221可以贯穿所述外延层；例如，所述环形沟槽221的深度与所述外延层的厚度相同，均可以为2μm～8μm。
由于相邻所述光电二极管之间的隔离结构的深度要求很深，若采用现有的通过离子注入形成非物理隔离的掺杂区作为隔离结构的方法，对于离子注入工艺和光刻胶层的结构要求很高，导致工艺难度和成本都大幅增加；而采用本发明的在衬底中的环形沟槽中填充沟槽隔离环的方法，能够降低工艺难度和成本。
所述离子掺杂区可以包括至少两个导电类型不同的掺杂层，以在所述离子掺杂区中形成PN结；且所有的掺杂层自所述衬底的顶面向所述衬底的底面排布设置，所述衬底的顶面和底面为相对的面，最底层的掺杂层与所述衬底的导电类型相反。
参阅图4h，所述离子掺杂区包括自所述衬底21的顶面向所述衬底21的底面排布设置的第一掺杂层23和第二掺杂层24，所述第一掺杂层23和所述第二掺杂层24均从所述衬底21的顶面向所述衬底21的底面方向延伸，所述第二掺杂层24包围所述第一掺杂层23，所述第一掺杂层23和所述第二掺杂层24之间形成PN结，所述沟槽隔离环22的深度大于所述第二掺杂层24的深度。
所述第一掺杂层23的顶部还可形成有第一重掺杂层25，所述第二掺杂层24的顶部形成有第二重掺杂层26，所述第二重掺杂层26环绕所述第一重掺杂层25，所述第一重掺杂层25与所述第一掺杂层23的导电类型相同，所述第二重掺杂层26与所述第二掺杂层24的导电类型相同。其中，所述第一重掺杂层25用于将所述第一掺杂层23接出，以向所述第一掺杂层23施加电压，调节接触电阻；所述第二重掺杂层26用于将所述第二掺杂层24接出，以向所述第二掺杂层24施加电压形成耗尽层，且能够调节接触电阻。
按照步骤S5，参阅图4i，形成沟槽隔离环引出电极27于所述掺杂的半导体材料层223上以及形成离子掺杂区引出电极28于所述离子掺杂区上，所述沟槽隔离环引出电极27用于将所述掺杂的半导体材料层223电引出，所述离子掺杂区引出电极28用于将所述离子掺杂区电引出。通过所述沟槽隔离环引出电极27与所述离子掺杂区引出电极28将所述掺杂的半导体材料层223与所述离子掺杂区串联，用于向所述离子掺杂区提供淬灭电阻。
其中，所述沟槽隔离环引出电极27与所述离子掺杂区引出电极28可以同时形成；或者，先形成所述沟槽隔离环引出电极27，后形成所述离子掺杂区引出电极28；或者，先形成所述离子掺杂区引出电极28，后形成所述沟槽隔离环引出电极27。
如图4i所示，所述第一重掺杂层25和所述第二重掺杂层26的顶面均形成有所述离子掺杂区引出电极28。
另外，继续参阅图4i，所述半导体器件的制造方法还包括：形成底电极29于所述衬底21的底面。
另外，还可形成介质层(未图示)于所述衬底21的顶面，介质层中形成有器件结构(未图示)以及金属互连结构(未图示)等，所述沟槽隔离环引出电极27与所述离子掺杂区引出电极28可以形成于介质层上，所述沟槽隔离环引出电极27通过金属互连结构与所述掺杂的半导体材料层223电连接，所述离子掺杂区引出电极28通过金属互连结构分别与所述第一重掺杂层25和所述第二重掺杂层26电连接。
若所述第一掺杂层23、所述第一重掺杂层25和所述衬底21的导电类型为P型，所述第二掺杂层24和所述第二重掺杂层26的导电类型为N型，则所述沟槽隔离环引出电极27与所述离子掺杂区引出电极28为阳极，所述底电极29为阴极；若所述第一掺杂层23、所述第一重掺杂层25和所述衬底21的导电类型为N型，所述第二掺杂层24和所述第二重掺杂层26的导电类型为P型，则所述沟槽隔离环引出电极27与所述离子掺杂区引出电极28为阴极，所述底电极29为阳极。
N型的离子种类可以包括磷、砷等，P型的离子种类可以包括硼、镓等。
若光电二极管为雪崩光电二极管或者单光子雪崩二极管，在工作状态时，通过所述沟槽隔离环引出电极27、所述离子掺杂区引出电极28和所述底电极29向所述半导体器件中施加反向偏置电压，使得工作电压比所述第一掺杂层23和所述第二掺杂层24之间形成的PN结的击穿电压高，形成电压差；在此电压差下，PN结处产生耗尽区，耗尽区内存在强电场，该电场能够保证此区域内的载流子能够获得足够的能量通过碰撞离化效应产生雪崩，从而产生一个大的雪崩电流。因此，需要在相邻的光电二极管之间形成隔离结构来降低相邻的光电二极管之间的串扰，尤其对于单光子雪崩二极管，其工作电压明显大于雪崩光电二极管的工作电压，使得相邻的单光子雪崩二极管之间的隔离结构需要具有更好的隔离效果。
本实施例中形成的环形沟槽中的绝缘材料层能够控制光电二极管中的PN结的横向扩展；并且，由于雪崩光电二极管或者单光子雪崩二极管工作在耗尽状态下收集光子，所述掺杂的半导体材料层形成的环形电场能够将雪崩形成的电子控制在耗尽区，以避免电子的扩散，提高了量子效率。
因此，从上述步骤S1至步骤S5可知，本发明的半导体器件的制造方法通过形成环绕光电二极管的沟槽隔离环，使得相邻的光电二极管之间实现了物理隔离，即使对于工作电压很高的单光子雪崩二极管也能实现很好的隔离效果，避免了相邻的光电二极管之间的光电子的串扰，从而改善充电时的缺陷，降低暗电流的影响；并且，由于在工作状态时，所述掺杂的半导体材料层和所述光电二极管接入同一电源，所述掺杂的半导体材料层上外加的压降与所述光电二极管相同，使得所述沟槽隔离环能够隔离相邻的光电二极管之间的串扰；并且，通过所述沟槽隔离环引出电极与所述离子掺杂区引出电极将所述掺杂的半导体材料层与所述离子掺杂区串联，能够向所述离子掺杂区形成的光电二极管提供淬灭电阻；另外，由于在形成光电二极管之前，在环形沟槽中填充所述掺杂的半导体材料层，使得所述环形沟槽的形状已经限定了所述掺杂的半导体材料层的图形，相比现有的提供淬灭电阻的方法(即先在衬底中形成隔离环和光电二极管，接着在衬底上生长多晶硅，再经过离子注入调节多晶硅的电阻，并通过刻蚀多晶硅形成特定的图形来实现淬灭电阻的形成)，本发明的方法能够节省对多晶硅的刻蚀工艺，降低了工艺成本，且能避免离子注入和刻蚀工艺带来的等离子体对光电二极管区域的损伤，从而避免导致器件的缺陷增加而影响量子效率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (15)

1.一种半导体器件，其特征在于，包括：
衬底；
沟槽隔离环，形成于所述衬底中，所述沟槽隔离环填充有掺杂的半导体材料层；
沟槽隔离环引出电极，形成于所述掺杂的半导体材料层上，所述沟槽隔离环引出电极用于将所述掺杂的半导体材料层电引出；
用于形成光电二极管的离子掺杂区，形成于所述沟槽隔离环所环绕的衬底中；以及，
离子掺杂区引出电极，形成于所述离子掺杂区上，所述离子掺杂区引出电极用于将所述离子掺杂区电引出；
其中，所述掺杂的半导体材料层与所述离子掺杂区通过所述沟槽隔离环引出电极与所述离子掺杂区引出电极串联，用于向所述离子掺杂区提供淬灭电阻。
2.如权利要求1所述的半导体器件，其特征在于，所述沟槽隔离环的深度大于所述离子掺杂区的深度。
3.如权利要求1所述的半导体器件，其特征在于，所述掺杂的半导体材料层的材质为无定形硅和/或多晶硅。
4.如权利要求1所述的半导体器件，其特征在于，所述沟槽隔离环包括环形沟槽、覆盖于所述环形沟槽的内表面上的绝缘材料层，以及填满所述环形沟槽的所述掺杂的半导体材料层。
5.如权利要求1所述的半导体器件，其特征在于，所述离子掺杂区包括至少两个导电类型不同的掺杂层，且所有的掺杂层自所述衬底的顶面向所述衬底的底面排布设置，最底层的掺杂层与所述衬底的导电类型相反。
6.如权利要求5所述的半导体器件，其特征在于，所述离子掺杂区包括自所述衬底的顶面向所述衬底的底面排布设置的第一掺杂层和第二掺杂层，所述第二掺杂层包围所述第一掺杂层。
7.如权利要求6所述的半导体器件，其特征在于，所述第一掺杂层的顶部形成有第一重掺杂层，所述第二掺杂层的顶部形成有第二重掺杂层，所述第二重掺杂层环绕所述第一重掺杂层，所述第一重掺杂层与所述第一掺杂层的导电类型相同，所述第二重掺杂层与所述第二掺杂层的导电类型相同。
8.如权利要求7所述的半导体器件，其特征在于，所述半导体器件还包括形成于所述衬底的底面的底电极。
9.如权利要求8所述的半导体器件，其特征在于，所述第一重掺杂层和所述第二重掺杂层的顶面均形成有所述离子掺杂区引出电极。
10.如权利要求8所述的半导体器件，其特征在于，所述第一掺杂层的导电类型为P型，所述第二掺杂层的导电类型为N型，则所述沟槽隔离环引出电极和所述离子掺杂区引出电极为阳极，所述底电极为阴极；或者，所述第一掺杂层的导电类型为N型，所述第二掺杂层的导电类型为P型，则所述沟槽隔离环引出电极和所述离子掺杂区引出电极为阴极，所述底电极为阳极。
11.一种半导体器件的制造方法，其特征在于，包括：
提供一衬底；
形成环形沟槽于所述衬底中；
覆盖绝缘材料层于所述环形沟槽的内表面上并进一步填充掺杂的半导体材料层，以形成沟槽隔离环；
形成离子掺杂区于所述沟槽隔离环所环绕的衬底中，所述离子掺杂区用于形成光电二极管；以及，
形成沟槽隔离环引出电极于所述掺杂的半导体材料层上以及形成离子掺杂区引出电极于所述离子掺杂区上，所述沟槽隔离环引出电极用于将所述掺杂的半导体材料层电引出，所述离子掺杂区引出电极用于将所述离子掺杂区电引出；通过所述沟槽隔离环引出电极与所述离子掺杂区引出电极将所述掺杂的半导体材料层与所述离子掺杂区串联，用于向所述离子掺杂区提供淬灭电阻。
12.如权利要求11所述的半导体器件的制造方法，其特征在于，所述环形沟槽的深度大于所述离子掺杂区的深度。
13.如权利要求11所述的半导体器件的制造方法，其特征在于，填充所述掺杂的半导体材料层的步骤包括：
沉积半导体材料于所述环形沟槽中的同时，引入掺杂气体；
或者，先沉积半导体材料于所述环形沟槽中，再向所述半导体材料中注入离子。
14.如权利要求11所述的半导体器件的制造方法，其特征在于，所述掺杂的半导体材料层的材质为无定形硅和/或多晶硅。
15.如权利要求11所述的半导体器件的制造方法，其特征在于，所述离子掺杂区包括至少两个导电类型不同的掺杂层，且所有的掺杂层自所述衬底的顶面向所述衬底的底面排布设置，最底层的掺杂层与所述衬底的导电类型相反。
CN202110559991.7A 2021-05-21 2021-05-21 半导体器件及其制造方法 Active CN113299787B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110559991.7A CN113299787B (zh) 2021-05-21 2021-05-21 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110559991.7A CN113299787B (zh) 2021-05-21 2021-05-21 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN113299787A true CN113299787A (zh) 2021-08-24
CN113299787B CN113299787B (zh) 2022-04-29

Family

ID=77323897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110559991.7A Active CN113299787B (zh) 2021-05-21 2021-05-21 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN113299787B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114388632A (zh) * 2022-01-12 2022-04-22 中国电子科技集团公司第四十四研究所 基于浮置环的多像素自由运行单光子探测器及制备方法
CN115621352A (zh) * 2022-10-31 2023-01-17 武汉新芯集成电路制造有限公司 半导体器件及其制造方法
WO2023116501A1 (zh) * 2021-12-24 2023-06-29 无锡华润上华科技有限公司 集成有淬灭电阻的单光子雪崩二极管及其制造方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148040A1 (en) * 2008-12-17 2010-06-17 Stmicroelectronics S.R.L. Geiger-mode photodiode with integrated and adjustable quenching resistor, photodiode array, and manufacturing method thereof
US20140191115A1 (en) * 2013-01-09 2014-07-10 The University Court Of The Uniersity Of Edinburgh Spad sensor circuit with biasing circuit
CN105047517A (zh) * 2015-07-08 2015-11-11 武汉旧邦科技有限公司 一种数字光电倍增器件
JP2016197730A (ja) * 2016-06-17 2016-11-24 浜松ホトニクス株式会社 半導体光検出素子
CN106298816A (zh) * 2016-10-11 2017-01-04 天津大学 集成淬灭电阻的单光子雪崩二极管及其制造方法
JP2017005276A (ja) * 2016-09-30 2017-01-05 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
CN106601859A (zh) * 2016-12-01 2017-04-26 无锡纳瓦特电子有限公司 量子点宽谱单光子探测器及其探测方法
CN107275433A (zh) * 2017-03-29 2017-10-20 湖北京邦科技有限公司 一种新型半导体光电倍增器件
JP2018019039A (ja) * 2016-07-29 2018-02-01 キヤノン株式会社 光検出装置および光検出システム
JP2018019040A (ja) * 2016-07-29 2018-02-01 キヤノン株式会社 光検出装置および光検出システム
US20180108799A1 (en) * 2016-10-14 2018-04-19 Stmicroelectronics (Research & Development) Limited Avalanche diode and method for manufacturing the same field
US20190319155A1 (en) * 2018-04-17 2019-10-17 Stmicroelectronics S.R.L. High sensitivity semiconductor device for detecting fluid chemical species and related manufacturing method
WO2020245061A1 (en) * 2019-06-03 2020-12-10 Ams Ag Avalanche photodiode and method for fabricating an avalanche photodiode
CN112447774A (zh) * 2019-08-29 2021-03-05 株式会社东芝 光检测器、光检测系统、激光雷达装置及车
CN112820794A (zh) * 2019-10-30 2021-05-18 株式会社东芝 光检测器、光检测系统、激光雷达装置及车
CN113437173A (zh) * 2020-03-23 2021-09-24 株式会社东芝 光检测器、光检测系统、激光雷达装置及车

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100148040A1 (en) * 2008-12-17 2010-06-17 Stmicroelectronics S.R.L. Geiger-mode photodiode with integrated and adjustable quenching resistor, photodiode array, and manufacturing method thereof
US20140191115A1 (en) * 2013-01-09 2014-07-10 The University Court Of The Uniersity Of Edinburgh Spad sensor circuit with biasing circuit
CN105047517A (zh) * 2015-07-08 2015-11-11 武汉旧邦科技有限公司 一种数字光电倍增器件
JP2016197730A (ja) * 2016-06-17 2016-11-24 浜松ホトニクス株式会社 半導体光検出素子
JP2018019039A (ja) * 2016-07-29 2018-02-01 キヤノン株式会社 光検出装置および光検出システム
JP2018019040A (ja) * 2016-07-29 2018-02-01 キヤノン株式会社 光検出装置および光検出システム
JP2017005276A (ja) * 2016-09-30 2017-01-05 株式会社豊田中央研究所 シングルフォトンアバランシェダイオード
CN106298816A (zh) * 2016-10-11 2017-01-04 天津大学 集成淬灭电阻的单光子雪崩二极管及其制造方法
US20180108799A1 (en) * 2016-10-14 2018-04-19 Stmicroelectronics (Research & Development) Limited Avalanche diode and method for manufacturing the same field
CN106601859A (zh) * 2016-12-01 2017-04-26 无锡纳瓦特电子有限公司 量子点宽谱单光子探测器及其探测方法
CN107275433A (zh) * 2017-03-29 2017-10-20 湖北京邦科技有限公司 一种新型半导体光电倍增器件
US20190319155A1 (en) * 2018-04-17 2019-10-17 Stmicroelectronics S.R.L. High sensitivity semiconductor device for detecting fluid chemical species and related manufacturing method
WO2020245061A1 (en) * 2019-06-03 2020-12-10 Ams Ag Avalanche photodiode and method for fabricating an avalanche photodiode
CN112447774A (zh) * 2019-08-29 2021-03-05 株式会社东芝 光检测器、光检测系统、激光雷达装置及车
CN112820794A (zh) * 2019-10-30 2021-05-18 株式会社东芝 光检测器、光检测系统、激光雷达装置及车
CN113437173A (zh) * 2020-03-23 2021-09-24 株式会社东芝 光检测器、光检测系统、激光雷达装置及车

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023116501A1 (zh) * 2021-12-24 2023-06-29 无锡华润上华科技有限公司 集成有淬灭电阻的单光子雪崩二极管及其制造方法
CN114388632A (zh) * 2022-01-12 2022-04-22 中国电子科技集团公司第四十四研究所 基于浮置环的多像素自由运行单光子探测器及制备方法
CN114388632B (zh) * 2022-01-12 2023-11-14 中国电子科技集团公司第四十四研究所 基于浮置环的多像素自由运行单光子探测器及制备方法
CN115621352A (zh) * 2022-10-31 2023-01-17 武汉新芯集成电路制造有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN113299787B (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
CN113299787B (zh) 半导体器件及其制造方法
US11329185B2 (en) Avalanche diode along with vertical PN junction and method for manufacturing the same field
US6720595B2 (en) Three-dimensional island pixel photo-sensor
US4884117A (en) Circuit containing integrated bipolar and complementary MOS transistors on a common substrate
US8368159B2 (en) Photon counting UV-APD
CN113299786B (zh) 半导体器件及其制造方法
KR101228367B1 (ko) 바이폴라 트랜지스터와 그 제조 방법
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
EP2779255B1 (en) Lateral single-photon avalanche diode and their manufacturing method
US20230178677A1 (en) Single-photon avalanche photodiode
CN111211168B (zh) 一种rc-igbt芯片及其制造方法
CN114171465A (zh) 集成电路的制造方法及集成电路
CN209963062U (zh) 半导体结构与半导体器件
US10297662B2 (en) Dielectrically isolated semiconductor device and method for manufacturing the same
CN111584366B (zh) 半导体器件的制造方法及半导体器件结构
CN109830527B (zh) 半导体结构及其制造方法与半导体器件
US9548375B1 (en) Vertical diode and fabrication method thereof
CN106952901A (zh) 静电放电保护结构及其形成方法
CN111509074A (zh) 半导体器件及其制造方法
KR20160053548A (ko) 확산 방지층을 이용한 실리콘 광증배 소자 및 그 제조 방법
CN221201182U (zh) 无掺杂连接结构及单元
CN115911072B (zh) 半导体器件及其制作方法以及cmos图像传感器
EP4369422A1 (en) Avalanche photodetectors with a combined lateral and vertical arrangement
TW202418610A (zh) 無摻雜連接結構、無摻雜連接單元及無摻雜連接結構的製造方法
JP2006108249A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China