CN113299669A - 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法 - Google Patents
基于部分耗尽型绝缘体上硅的神经元结构及其工作方法 Download PDFInfo
- Publication number
- CN113299669A CN113299669A CN202110568118.4A CN202110568118A CN113299669A CN 113299669 A CN113299669 A CN 113299669A CN 202110568118 A CN202110568118 A CN 202110568118A CN 113299669 A CN113299669 A CN 113299669A
- Authority
- CN
- China
- Prior art keywords
- neuron
- soi
- transistor
- gate
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 210000002569 neuron Anatomy 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000012212 insulator Substances 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 17
- 238000013528 artificial neural network Methods 0.000 abstract description 8
- 230000010354 integration Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 4
- 210000000225 synapse Anatomy 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 210000005036 nerve Anatomy 0.000 description 3
- 230000001537 neural effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002964 excitative effect Effects 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H01L27/1203—
-
- H01L27/1207—
-
- H01L29/78—
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种基于部分耗尽型绝缘体上硅的神经元结构及其工作方法，该结构包括：PD‑SOI NMOS晶体管；该PD‑SOI NMOS晶体管的漏极接收一恒定电压，栅极以及体电极接收一恒定电流；源极接地。本发明使用LIF神经元的模型，采用单NMOS PD‑SOI晶体管，由于PD‑SOI器件的体与衬底之间有一层氧化层隔离，使得可以对其体电势进行有效的控制，氧化层可以将每个神经元隔离，从而方便使用电流对单个神经元进行操作；使用单PD‑SOI晶体管实现LIF神经元的功能，利用SOI浮体效应积累和发射电荷，以代替电容和复位电路；相较于基于CMOS复杂电路结构的神经元，省去了大量晶体管和电容等电路结构，减少了单元结构占用面积，如果构建神经网络可以提高集成密度。
Description
技术领域
本发明涉及半导体器件技术领域，具体涉及一种基于部分耗尽型绝缘体上硅的神经元结构。
背景技术
在人工神经网络硬件结构中，神经元器件是其基本单元组成部分之一，其性能和结构决定了神经元网络的性能和集成密度。在各种神经元模型中，泄漏集发射(LIF——leaky-integrate and fire)神经元模型具有相对较高的准确性和简单性。因此，使用LIF神经元模型作为实现人工神经网络的硬件结构的可行性最高。
LIF模型是模仿生物神经元从突触接收输入电流，并在膜电位达到阈值时触发输出动作电压的一种神经元模型。在这种模型中，电荷在电容中积累，当达到阈值电压时电荷发射，触发一个大的漏电流实现对神经兴奋刺激的模拟。
现有的LIF神经元器件模型有多种，如基于CMOS复杂电路结构的神经元电路，基于忆阻器的神经元，相变神经元或磁性隧道结神经元等。基于CMOS复杂电路结构的神经元中使用了独立的电容元件实现电荷的积累，还有大量的晶体管来实现LIF功能且需要神经元的复位的电势调节电路，以及对神经元操作的控制电路如电流-电压信号间的转换电路，导致占用面积大，集成密度低，且功耗较高，工业制造价值很低。基于忆阻器的神经元，虽然拥有良好的性能，但是忆阻器神经元与CMOS突触电路的兼容性不强，需要额外的辅助电路。相变神经元或磁性隧道神经元相对于传统集成电路制造来说需要一些新的材料，现有的制造工艺线难以完成制造。与传统集成电路兼容性也不强。并且，上述的几种神经元器件单元占用的面积都较大，在集成时密度较低。
发明内容
有鉴于此，本发明提供一种基于部分耗尽型绝缘体上硅的神经元结构，以解决现有技术中，神经元器件单元面积占用大，结构不够精简，制造工艺复杂与CMOS突触不兼容的问题。
为解决上述技术问题，本发明采用的技术方案是：一种基于部分耗尽型绝缘体上硅的神经元结构，该结构包括：
PD-SOI NMOS晶体管；
该PD-SOI NMOS晶体管的漏极接收一恒定电压，栅极以及体电极接收一恒定电流；源极接地。
优选地，PD-SOI NMOS晶体管漏极的恒定电压由一恒定电压源提供，恒定电压源为PD-SOI NMOS晶体管提供漏电压。
优选地，PD-SOI NMOS晶体管的栅极以及体电极的恒定电流由一恒定电流源提供，恒定电流源为NMOS PD-SOI晶体管的栅电容和体电容充电。
一种基于部分耗尽型绝缘体上硅的神经元结构的工作方法，该方法包括：
以恒定电流为NMOS PD-SOI晶体管的栅电容和体电容充电；
当栅电压上升至阈值电压Vt时，寄生晶体管导通，在体电容和栅电容中的电荷随漏电流一起发射出去；
栅电位和体电位降低至初始状态，实现复位。
本发明具有的优点和积极效果是：1、采用单NMOS PD-SOI晶体管，更易实现与CMOS突触电路实现前端集成，与CMOS突触电路完全兼容；
2、由于PD-SOI器件的体与衬底之间有一层氧化层隔离，使得可以对其体电势进行有效的控制，氧化层可以将每个神经元隔离，从而方便使用电流对单个神经元进行操作；
3、使用单PD-SOI晶体管实现LIF神经元的功能，利用SOI浮体效应积累和发射电荷，以代替电容和复位电路；相较于基于CMOS复杂电路结构的神经元，省去了大量晶体管和电容等电路结构，减少了单元结构占用面积，如果构建神经网络可以提高集成密度；
4、基于PDSOI晶体管单元结构占用面积仅为一个晶体管的面积，且与CMOS突触完全兼容，相较于基于忆阻器的神经元工艺，单元占用面积缩小，结构简单，更容易制备，且与CMOS兼容性得到提升；
5、PD-SOI晶体管使用传统的硅材料和工艺即可制造，相较于相变神经元或磁性隧道神经元，基于PD-SOI晶体管的神经元单元占用面积更小，结构更为简单，且没有新材料的引入，与CMOS突触器件完全兼容，制造工艺更为简单，更容易实现；
6、相较于完全耗尽型绝缘体上硅(Fully Depleted Silicon On Insulator——FD-SOI)的晶体管，使用PD-SOI晶体管可以对体内的电荷进行更好的控制，从而实现神经元功能。
附图说明
图1是LIF神经元输出电压示意图；
图2是本发明的基于部分耗尽型绝缘体上硅的神经元结构的示意图。
具体实施方式
为了更好的理解本发明，下面结合具体实施例和附图对本发明进行进一步的描述。
LIF神经元器件的工作具体流程为：突触向神经元输入电流，电荷在神经元中积累电荷积累导致电位上升，至阈值电压时电荷发射；电荷发射释放结束后神经元电位复位，恢复初始状态完成循环。
神经元的输出信号示意图如图1所示。
从LIF神经元的工作流程，可以看出，神经元的发射电流，信号传递延迟以及阈值电压是人工神经网络中神经元的重要参数。发射电流和传递延迟决定了神经网络的处理速度和性能，而神经元的阈值电压决定了积累和发射电荷的量，因此可以通过控制阈值电压来控制电荷积累的数量和发射电流过程来降低功耗和提高神经元的性能。
基于上述神经元工作的过程，本发明提供一种基于部分耗尽型绝缘体上硅(Partially Depleted Silicon On Insulator—PD-SOI)的神经元结构，由于PD-SOI器件的体与衬底之间有一层氧化物隔离，使得可以对其体电势进行有效的控制，具体，本发明基于部分耗尽型绝缘体上硅(Partially Depleted Silicon On Insulator—PD-SOI)的神经元结构如图2所示，包括：
PD-SOI NMOS晶体管1；
接于PD-SOI NMOS晶体管1漏极的恒定电压源2，为PD-SOI NMOS晶体管1提供漏电压；
接于PD-SOI NMOS晶体管1的栅极以及体电极的恒定电流源3，为NMOS PD-SOI晶体管1的栅电容和体电容充电；
接于PD-SOI NMOS晶体管1源极的接地电极4。
恒定电流源3为NMOS PD-SOI晶体管1的栅电容和体电容充电，使得栅电压升高，并实现电荷在体区的积累，从而产生体电势。由于衬偏效应的影响，体电势的上升使得阈值电压逐渐下降。该过程中的漏电流极小，当栅电压上升至阈值电压Vt时，寄生晶体管导通，且在体电容和栅电容中的电荷也随漏电流一起发射出去，产生一个较大的漏电流，栅电位和体电位降低至初始状态，实现复位，完成LIF神经元信号传递的过程。
本发明使用LIF神经元的模型，采用单NMOS PD-SOI晶体管，恒定电流源，恒定电压源构成的电路结构，有以下突出的效果：
1、采用单NMOS PD-SOI晶体管，更易实现与CMOS突触电路实现前端集成，与CMOS突触电路完全兼容；
2、由于PD-SOI器件的体与衬底之间有一层氧化层隔离，使得可以对其体电势进行有效的控制，氧化层可以将每个神经元隔离，从而方便使用电流对单个神经元进行操作；
3、使用单PD-SOI晶体管实现LIF神经元的功能，利用SOI浮体效应积累和发射电荷，以代替电容和复位电路；相较于基于CMOS复杂电路结构的神经元，省去了大量晶体管和电容等电路结构，减少了单元结构占用面积，如果构建神经网络可以提高集成密度；
4、基于PDSOI晶体管单元结构占用面积仅为一个晶体管的面积，且与CMOS突触完全兼容，相较于基于忆阻器的神经元工艺，单元占用面积缩小，结构简单，更容易制备，且与CMOS兼容性得到提升；
5、PD-SOI晶体管使用传统的硅材料和工艺即可制造，相较于相变神经元或磁性隧道神经元，基于PD-SOI晶体管的神经元单元占用面积更小，结构更为简单，且没有新材料的引入，与CMOS突触器件完全兼容，制造工艺更为简单，更容易实现；
6、相较于完全耗尽型绝缘体上硅(Fully Depleted Silicon On Insulator——FD-SOI)的晶体管，使用PD-SOI晶体管可以对体内的电荷进行更好的控制，从而实现神经元功能。
基于上述结构，下面给出一些具体实施方式。
实施例1
在该实施例中，NMOS PD-SOI晶体管1的栅长为5nm～1um，以保证输入电流引起的泄露不会影响LIF神经元的尖峰特性。更长的栅长能使得尖峰电压更高，提高噪声容限，但同时也会带来更高的功耗。
实施例2
在该实施例中，NMOS PD-SOI晶体管1选用在埋氧层厚度为10nm～1um的SOI晶圆上制作，埋氧层的厚度需确保器件与外界隔离，方便电流源对单个器件操作而不影响其他器件。
实施例3
在该实施例中，恒定电流源3的输出电流为10pA～100nA，由于晶体管结构本身具有一定的的漏电性，低于10pA可能会导致无法实现正常的充电步骤，高于100nA有可能会使晶体管中的pn结击穿，从而无法显示正常的神经元特性。同时，电流源的大小会影响尖峰的频率特性。
实施例4
在该实施例中，恒定电压源2的电压为0.3V～5V，以给予器件合适的电压偏置。
本发明的第二方面提供一种基于部分耗尽型绝缘体上硅的神经元结构的工作方法，该方法包括：
以恒定电流为NMOS PD-SOI晶体管的栅电容和体电容充电；
当栅电压上升至阈值电压Vt时，寄生晶体管导通，在体电容和栅电容中的电荷随漏电流一起发射出去；
栅电位和体电位降低至初始状态，实现复位。
以上对本发明的实施例进行了详细说明，但所述内容仅为本发明的较佳实施例，不能被认为用于限定本发明的实施范围。凡依本发明范围所作的均等变化与改进等，均应仍归属于本专利涵盖范围之内。
Claims (4)
1.一种基于部分耗尽型绝缘体上硅的神经元结构，其特征在于：该结构包括：
PD-SOINMOS晶体管；
该PD-SOINMOS晶体管的漏极接收一恒定电压，栅极以及体电极接收一恒定电流；源极接地。
2.根据权利要求1所述的基于部分耗尽型绝缘体上硅的神经元结构，其特征在于：PD-SOI NMOS晶体管漏极的恒定电压由一恒定电压源提供，恒定电压源为PD-SOINMOS晶体管提供漏电压。
3.根据权利要求1所述的基于部分耗尽型绝缘体上硅的神经元结构，其特征在于：PD-SOI NMOS晶体管的栅极以及体电极的恒定电流由一恒定电流源提供，恒定电流源为NMOSPD-SOI晶体管的栅电容和体电容充电。
4.一种如权利要求1至3任意一项所述的基于部分耗尽型绝缘体上硅的神经元结构的工作方法，其特征在于：该方法包括：
以恒定电流为NMOS PD-SOI晶体管的栅电容和体电容充电；
当栅电压上升至阈值电压Vt时，寄生晶体管导通，在体电容和栅电容中的电荷随漏电流一起发射出去；
栅电位和体电位降低至初始状态，实现复位。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110568118.4A CN113299669A (zh) | 2021-05-24 | 2021-05-24 | 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法 |
| CN202111647431.3A CN114050165A (zh) | 2021-05-24 | 2021-12-29 | 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110568118.4A CN113299669A (zh) | 2021-05-24 | 2021-05-24 | 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113299669A true CN113299669A (zh) | 2021-08-24 |
Family
ID=77324427
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110568118.4A Pending CN113299669A (zh) | 2021-05-24 | 2021-05-24 | 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法 |
| CN202111647431.3A Pending CN114050165A (zh) | 2021-05-24 | 2021-12-29 | 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111647431.3A Pending CN114050165A (zh) | 2021-05-24 | 2021-12-29 | 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (2) | CN113299669A (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6288572B1 (en) * | 2000-07-31 | 2001-09-11 | International Business Machines Corporation | Method and apparatus for reducing leakage in dynamic silicon-on-insulator logic circuits |
| JP3886716B2 (ja) * | 2000-10-02 | 2007-02-28 | セイコーエプソン株式会社 | 半導体集積回路、これを備えた時計および電子機器 |
| JP4800700B2 (ja) * | 2005-08-01 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置およびそれを用いた半導体集積回路 |
| KR102062666B1 (ko) * | 2018-04-20 | 2020-02-11 | 서울대학교산학협력단 | 입력변조 적응형 뉴런 회로 |
| CN108880529B (zh) * | 2018-06-08 | 2020-04-03 | 北京大学 | 基于隧穿场效应晶体管的脉冲神经元电路 |
-
2021
- 2021-05-24 CN CN202110568118.4A patent/CN113299669A/zh active Pending
- 2021-12-29 CN CN202111647431.3A patent/CN114050165A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN114050165A (zh) | 2022-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Sawada et al. | An on-chip high-voltage generator circuit for EEPROMs with a power supply voltage below 2 V | |
| US7817385B2 (en) | Semiconductor device including ESD protection field effect transistor with adjustable back gate potential | |
| US6937516B2 (en) | Semiconductor device | |
| US9225237B2 (en) | Charge pump circuit comprising multiple—gate transistors and method of operating the same | |
| EP0756328B1 (en) | Non-volatile two transistor memory cell having one single polysilicon gate | |
| EP2351032A1 (en) | Switched capacitor voltage converters | |
| JP2002110825A (ja) | 半導体記憶装置 | |
| US3996482A (en) | One shot multivibrator circuit | |
| JP3647434B2 (ja) | チャージポンプ回路 | |
| JP2010220442A (ja) | 昇圧回路 | |
| US7256438B2 (en) | MOS capacitor with reduced parasitic capacitance | |
| JPH04249359A (ja) | 基板バイアス発生装置 | |
| JPH0419638B2 (zh) | ||
| CN108964445B (zh) | 具有降低的二极管阈值电压和开态电阻的切换电容器电荷泵 | |
| CN113299669A (zh) | 基于部分耗尽型绝缘体上硅的神经元结构及其工作方法 | |
| US11695010B2 (en) | Semiconductor device | |
| US11972340B2 (en) | Weight memory device with variable capacitance, weight memory system, and operation methods therefor | |
| US6288572B1 (en) | Method and apparatus for reducing leakage in dynamic silicon-on-insulator logic circuits | |
| US6632686B1 (en) | Silicon on insulator device design having improved floating body effect | |
| JPH0420272B2 (zh) | ||
| JPH0531381B2 (zh) | ||
| JP2002368124A (ja) | 半導体装置 | |
| TWI847837B (zh) | 處理系統 | |
| JP3450091B2 (ja) | 昇圧回路装置及び昇圧方法 | |
| JP3354713B2 (ja) | 半導体昇圧回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20210824 |