CN113299540A - 一种半导体器件的保护方法及装置 - Google Patents

一种半导体器件的保护方法及装置 Download PDF

Info

Publication number
CN113299540A
CN113299540A CN202110846930.9A CN202110846930A CN113299540A CN 113299540 A CN113299540 A CN 113299540A CN 202110846930 A CN202110846930 A CN 202110846930A CN 113299540 A CN113299540 A CN 113299540A
Authority
CN
China
Prior art keywords
grinding
substrate
turntable
area
shaft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202110846930.9A
Other languages
English (en)
Inventor
杨崇秋
吉成东
周林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Maoshuo New Material Technology Co ltd
Original Assignee
Jiangsu Maoshuo New Material Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Maoshuo New Material Technology Co ltd filed Critical Jiangsu Maoshuo New Material Technology Co ltd
Priority to CN202110846930.9A priority Critical patent/CN113299540A/zh
Publication of CN113299540A publication Critical patent/CN113299540A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/07—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool
    • B24B37/08—Lapping machines or devices; Accessories designed for working plane surfaces characterised by the movement of the work or lapping tool for double side lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及半导体加工技术领域，公开了一种半导体器件的保护方法及装置，对衬底进行研磨，利用研磨的方法在衬底的靠近边缘的部分加工出圆环形的保护区，在保护区中心形成生长区，保护区的高度低于生长区的高度，然后在衬底的保护区和生长区上均通过成膜法形成保护层；之后对衬底进行研磨，去除生长区表面的保护层，仅在保护区的表面保留保护层；然后抛光、清洗、烘干，获得能够避免半导体层裂纹缺陷的衬底；本发明在衬底外周加工出环形的保护层，限制半导体层向衬底的周边生长，能够避免裂纹缺陷的产生，与此同时，保护层的表面低于用于生长半导体层的生长区的表面，其在MOCVD外延生长时对于半导体层的生长影响较小。

Description

一种半导体器件的保护方法及装置
技术领域
本发明涉及半导体加工技术领域，更具体地说，它涉及一种半导体器件的保护方法。
背景技术
氮化物半导体LED的工艺是在衬底100上形成缓冲层110，然后在缓冲层110上形成电子传输层120和电子供给层130（以下将缓冲层110、电子传输层120、电子供给层130合称为外延生长层）。然而，当外延生长层在硅衬底100上外延生长时，由于外延生长层和衬底100之间的晶格常数的差异以及热膨胀系数的差异，所以在外延生长层中导致畸变；相应地，在外延生长层上出现了缺陷；也即如图1所示的裂纹140，裂纹140容易在衬底100的外周上产生。这些裂纹140引起碎屑和灰尘，并且降低半导体器件的成品率。
发明内容
本发明提供一种半导体器件的保护方法，解决相关技术中缓冲层、电子传输层、电子供给层的裂纹缺陷的技术问题。
根据本发明的一个方面，提供了一种半导体器件的保护方法，包括以下步骤：
步骤S1，首先，对蓝宝石衬底进行双面研磨；
用规格为W14~W20的碳化硼对衬底进行双面粗研磨；
用超声波清洗机对衬底进行清洗；
用规格为W5~W7的碳化硼对衬底进行双面细研磨；
用超声波清洗机对衬底进行清洗，并将衬底烘干；
对研磨后的衬底进行清洗；清洗的目的是保持衬底表面的清洁；
步骤S2，利用研磨的方法在衬底的靠近边缘的部分加工出圆环形的保护区，在保护区中心形成生长区，保护区的高度低于生长区的高度；
保护区的环宽大于衬底的半径的8%；保护区与生长区之间的高度差是衬底厚度的6%~12%；
步骤S3，衬底的保护区和生长区上均通过成膜法形成保护层；
保护层是氮化硅等能够阻止通过MOCVD来进行外延生长形成缓冲层和半导体层的材料；
这一步骤中的成膜法是指溅射成膜法或真空镀膜法等。
步骤S4，对衬底进行研磨，去除生长区表面的保护层，仅在保护区的表面保留保护层；
步骤S5，对步骤S4中研磨后的衬底进行抛光；之后用超声波清洗机对衬底进行清洗，并将衬底烘干，获得能够避免半导体层裂纹缺陷的衬底。
这一步骤的抛光主要是为了进一步降低表面粗糙度以及消除步骤S1中研磨后的衬底表面的损伤；
这一步骤的抛光采用化学机械抛光的方法，抛光液采用二氧化硅基抛光液；
抛光去除速率一般为3~5μm/h，抛光时间控制在3~10h；
在步骤S3中可以控制成膜厚度来控制保护层厚度，并且步骤S5的抛光之后保护区的保护层的表面与生长区的表面之间的高度差大于衬底厚度的2%，保护区的保护层的表面低于生长区的表面；
本发明进一步提供一种用于加工保护区的装置，包括机座、设于机座上的转盘以及设于转盘上方的研磨机构，转盘通过轴承转动的连接机座，转盘的中心设置转盘轴，转盘轴的底部连接第一旋转动力源的输出端；转盘的顶部设有若干个以转盘轴为中心均匀环形阵列分布的上料座，上料座用于固定衬底；
研磨机构包括研磨盘以及连接研磨盘的研磨轴，研磨轴通过轴承连接研磨座，研磨座通过直线升降机构连接机座，研磨盘的底面设有对应于生长区的第一研磨区和对应于保护区的第二研磨区，第一研磨区的高度低于第二研磨区的高度，研磨轴连接第二旋转动力源的输出端。由第一旋转动力源驱动转盘轴以及转盘旋转，使未加工的衬底移动到研磨盘下方，然后直线升降机构驱动研磨盘下移接触衬底，第二旋转动力源驱动研磨盘旋转对衬底进行研磨加工，通过高出第一研磨区的第二研磨区在衬底上加工形成保护区；
本发明进一步提供另一种用于加工保护区的装置，区别于前一种用于加工保护区的装置的是：其研磨机构包括研磨座，研磨座通过直线升降机构连接机座，研磨座的中心设有研磨轴，研磨轴连接第二旋转动力源，研磨座的下方设有至少一个以上的研磨轮，研磨轮的中心连接轮轴，轮轴通过行星齿轮传动机构连接研磨轴，行星齿轮传动机构包括设于研磨座内壁的内齿圈、固定的设于研磨轴上的太阳轮以及设于轮轴上的行星轮，行星轮与太阳轮和内齿圈啮合。通过行星齿轮传动机构的传动能够使研磨轮自转的同时绕研磨轴旋转，将研磨轴对应于衬底的中心，环绕研磨轴的研磨轮能够在衬底上研磨加工出保护区；具体的，由第一旋转动力源驱动转盘轴以及转盘旋转，使未加工的衬底移动到研磨盘下方，然后直线升降机构驱动研磨轮接触衬底，第二旋转动力源驱动研磨轮在衬底上加工形成保护区。研磨轴位于与衬底同心的位置时，研磨轮与衬底的生长区的外缘相切。
本发明的有益效果在于：
本发明在衬底外周加工出环形的保护层，限制半导体层向衬底的周边生长，能够避免裂纹缺陷的产生；
本发明加工的保护层的表面低于用于生长半导体层的生长区的表面，其在MOCVD外延生长时对于半导体层的生长影响较小，可以忽略不计。
附图说明
图1是现有技术中的外延生长层形成的裂纹缺陷的示意图；
图2是本发明实施例的半导体器件的保护方法的流程示意图；
图3是本发明实施例的步骤S2获得的衬底的顶面示意图；
图4是本发明实施例的步骤S3获得的衬底的顶面示意图；
图5是本发明实施例的步骤S4获得的衬底的顶面示意图；
图6是本发明实施例的在衬底上通过MOCVD形成缓冲层和半导体层的示意图；
图7是本发明实施例的用于加工保护区的装置的结构示意图；
图8是本发明实施例的研磨盘的底面结构示意图；
图9是本发明实施例的研磨机构的结构示意图。
图中：衬底100、缓冲层110、电子传输层120、电子供给层130、裂纹140、保护区101、生长区102、保护层103、机座201、转盘202、转盘轴203、上料座204、研磨盘205、第一研磨区2051、第二研磨区2052、研磨轴206、研磨座207、研磨轮208、内齿圈209、行星轮210。
具体实施方式
现在将参考示例实施方式讨论本文描述的主题。应该理解，讨论这些实施方式只是为了使得本领域技术人员能够更好地理解从而实现本文描述的主题，并非是对权利要求书中所阐述的保护范围、适用性或者示例的限制。可以在不脱离本说明书内容的保护范围的情况下，对所讨论的元素的功能和排列进行改变。各个示例可以根据需要，省略、替代或者添加各种过程或组件。另外，相对一些示例所描述的特征在其他例子中也可以进行组合。
如图2所示，一种半导体器件的保护方法，包括以下步骤：
步骤S1，首先，对衬底100进行研磨；在本发明中的衬底100所指是LED芯片所用的衬底100，其材料是蓝宝石等；
所述研磨是用碳化硼对衬底100进行双面研磨，包括以下步骤：
用规格为W14~W20的碳化硼对衬底100进行双面粗研磨；
用超声波清洗机对衬底100进行清洗；
用规格为W5~W7的碳化硼对衬底100进行双面细研磨；
用超声波清洗机对衬底100进行清洗，并将衬底100烘干；
对研磨后的衬底100进行清洗；清洗的目的是保持衬底100表面的清洁；
如图3所示，步骤S2，利用研磨的方法在衬底100的靠近边缘的部分加工出圆环形的保护区101，在保护区101中心形成生长区102，保护区101的高度低于生长区102的高度；
保护区101的环宽大于衬底100的半径的8%；保护区101与生长区102之间的高度差是衬底100厚度的6%~12%；
如图4所示，步骤S3，衬底100的保护区101和生长区102上均通过成膜法形成保护层103；
保护层103是氮化硅等能够阻止通过MOCVD外延生长形成缓冲层110和半导体层的材料；
这一步骤中的成膜法是指溅射成膜法或真空镀膜法等。
如图5所示，步骤S4，对衬底100进行研磨，去除生长区102表面的保护层103，仅在保护区101的表面保留保护层103；
步骤S3、步骤S4的设置是为了解决如何仅在保护区101形成保护层103的问题，并且满足大规模生产的需求；
步骤S5，对步骤S4中研磨后的衬底100进行抛光；之后用超声波清洗机对衬底100进行清洗，并将衬底100烘干，获得能够避免半导体层裂纹缺陷的衬底100。
这一步骤的抛光主要是为了进一步降低表面粗糙度以及消除步骤S1中研磨后的衬底100表面的损伤；
衬底100抛光方法主要有机械抛光、化学抛光和化学机械抛光这几种。机械抛光精细度低，难以实现纳米级抛光；化学抛光可实现纳米级抛光，但不能实现全局平面化。化学机械抛光是化学腐蚀作用和机械去除作用相结合的抛光技术，是将晶片施加一定压力均匀压在抛光布上，晶片或抛光布相对机械运动，抛光液在晶片和抛光布之间形成润滑层并与晶片表面发生化学反应形成软质腐蚀层，机械摩擦又将腐蚀层去除从而达到表面全局平坦化的一种抛光方法；这一步骤的抛光采用化学机械抛光的方法，抛光液采用二氧化硅基抛光液；
抛光去除速率一般为3~5μm/h，抛光时间控制在3~10h；
在步骤S3中可以控制成膜厚度来控制保护层103厚度，并且步骤S5的抛光之后保护区101的保护层103的表面与生长区102的表面之间的高度差大于衬底100厚度的2%，保护区101的保护层103的表面低于生长区102的表面；
如图6所示，基于上述的衬底100，按照一般的工艺流程在衬底100上进行缓冲层110和半导体层的形成，例如在衬底100上通过MOCVD形成并且层叠作为缓冲层110的AlGaN层、作为电子传输层120的GaN层和作为电子供给层130的AlGaN层，作为电子传输层120的GaN层和作为电子供给层130的AlGaN层组成和半导体层；
上述的仅是一种简单的示意，半导体层的结构中可以包含多个电子传输层120和电子供给层130，而且材料也不仅限于AlGaN和GaN；
基于上述的示例，基本消除了保护层103对于缓冲层110和半导体层生长的影响，缓冲层110和保护层103靠近生长区102边缘的部分的厚度D在缓冲层110和保护层103在生长区102中心的部分的厚度d的1.05倍以下；
在上述的示例中，由于采用溅镀成膜法形成保护层103，因此在保护区101和生长区102之间的纵向分离面上的保护层103的厚度相较于保护区101的顶面的保护层103的厚度较小，更优的能够使纵向分离面上的保护层103在MOCVD过程中的扩散对于缓冲层110和半导体层异常生长的影响降低；
如图7、图8所示，基于上述的工艺，本实施例进一步提供一种用于加工保护区101的装置，包括机座201、设于机座201上的转盘202以及设于转盘202上方的研磨机构，转盘202通过轴承转动的连接机座201，转盘202的中心设置转盘轴203，转盘轴203的底部连接第一旋转动力源的输出端；转盘202的顶部设有若干个以转盘轴203为中心均匀环形阵列分布的上料座204，上料座204用于固定衬底100；
研磨机构包括研磨盘205以及连接研磨盘205的研磨轴206，研磨轴206通过轴承连接研磨座207，研磨座207通过直线升降机构连接机座201，研磨盘205的底面设有对应于生长区102的第一研磨区2051和对应于保护区101的第二研磨区2052，第一研磨区2051的高度低于第二研磨区2052的高度，研磨轴206连接第二旋转动力源的输出端。由第一旋转动力源驱动转盘轴203以及转盘202旋转，使未加工的衬底100移动到研磨盘205下方，然后直线升降机构驱动研磨盘205下移接触衬底100，第二旋转动力源驱动研磨盘205旋转对衬底100进行研磨加工，通过高出第一研磨区2051的第二研磨区2052在衬底100上加工形成保护区101。
在本实施例中的转盘轴203是直接连接第一旋转动力源的输出端或者是通过传动机构间接的连接第一旋转动力源的输出端；
在本实施例中的第一旋转动力源和第二旋转动力源可以采用电动马达或液压马达等能够输出扭矩的动力设备。
本实施例中的直线升降机构可以是连接机座201的液压缸或气缸等设备。
在本实施例中，上料座204上可以是通过夹具或吸盘等对衬底100进行固定。
如图9所示，作为另一种用于加工保护区101的装置，其与前述的用于加工保护区101的装置的区别在于，其研磨机构包括研磨座207，研磨座207通过直线升降机构连接机座201，研磨座207的中心设有研磨轴206，研磨轴206连接第二旋转动力源，研磨座207的下方设有至少一个以上的研磨轮208，研磨轮208的中心连接轮轴，轮轴通过行星齿轮传动机构连接研磨轴206，行星齿轮传动机构包括设于研磨座207内壁的内齿圈209、固定的设于研磨轴206上的太阳轮以及设于轮轴上的行星轮210，行星轮210与太阳轮和内齿圈209啮合。通过行星齿轮传动机构的传动能够使研磨轮208自转的同时绕研磨轴206旋转，将研磨轴206对应于衬底100的中心，环绕研磨轴206的研磨轮208能够在衬底100上研磨加工出保护区101；具体的，由第一旋转动力源驱动转盘轴203以及转盘202旋转，使未加工的衬底100移动到研磨盘205下方，然后直线升降机构驱动研磨轮208接触衬底100，第二旋转动力源驱动研磨轮208在衬底100上加工形成保护区101。
研磨轴206位于与衬底100同心的位置时，研磨轮208与衬底100的生长区102的外缘相切。
作为一种区别于上述实施例的方法，在步骤S2中利用刻蚀的方法在衬底100的靠近边缘的部分加工出圆环形的保护区101；
刻蚀可以采用湿法刻蚀或干法刻蚀；
作为一种湿法刻蚀的示例，在步骤S1的衬底100上覆盖光刻胶，然后通过曝光和显影去除保护层103上的光刻胶，然后通过刻蚀使保护区101与生长区102形成高度差；
上述的刻蚀的方法加工保护区101的方法可以与在衬底100表面形成图形结构获得图形化衬底100的工艺结合。
上面结合附图对本实施例的实施例进行了描述，但是本实施例并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本实施例的启示下，在不脱离本实施例宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本实施例的保护之内。

Claims (10)

1.一种半导体器件的保护方法，其特征在于，包括以下步骤：
步骤S1，首先，对衬底进行研磨；
步骤S2，利用研磨的方法在衬底的靠近边缘的部分加工出圆环形的保护区，在保护区中心形成生长区，保护区的高度低于生长区的高度；
保护区的环宽大于衬底的半径的8%；保护区与生长区之间的高度差是衬底厚度的6%~12%；
步骤S3，衬底的保护区和生长区上均通过成膜法形成保护层；
步骤S4，对衬底进行研磨，去除生长区表面的保护层，仅在保护区的表面保留保护层；
步骤S5，对步骤S4中研磨后的衬底进行抛光；之后用超声波清洗机对衬底进行清洗，并将衬底烘干，获得能够避免半导体层裂纹缺陷的衬底。
2.根据权利要求1所述的一种半导体器件的保护方法，其特征在于，所述衬底的材料是蓝宝石。
3.根据权利要求1所述的一种半导体器件的保护方法，其特征在于，所述步骤S1中的研磨是用碳化硼对衬底进行双面研磨，包括以下步骤：
用规格为W14~W20的碳化硼对衬底进行双面粗研磨；
用超声波清洗机对衬底进行清洗；
用规格为W5~W7的碳化硼对衬底进行双面细研磨；
用超声波清洗机对衬底进行清洗，并将衬底烘干；
对研磨后的衬底进行清洗。
4.根据权利要求1所述的一种半导体器件的保护方法，其特征在于，所述保护层能够阻止通过MOCVD来进行外延生长形成缓冲层和半导体层。
5.根据权利要求1所述的一种半导体器件的保护方法，其特征在于，所述步骤S3中的成膜法是指溅射成膜法或真空镀膜法。
6.根据权利要求1所述的一种半导体器件的保护方法，其特征在于，所述步骤S5中的抛光采用化学机械抛光的方法。
7.根据权利要求6所述的一种半导体器件的保护方法，其特征在于，所述步骤S5中的抛光的抛光液采用二氧化硅基抛光液，抛光去除速率为3~5μm/h，抛光时间控制在3~10h。
8.根据权利要求1所述的半导体器件的保护方法的保护区的加工装置，其特征在于，包括机座、设于机座上的转盘以及设于转盘上方的研磨机构，转盘通过轴承转动的连接机座，转盘的中心设置转盘轴，转盘轴的底部连接第一旋转动力源的输出端；转盘的顶部设有若干个以转盘轴为中心均匀环形阵列分布的上料座，上料座用于固定衬底；
研磨机构包括研磨盘以及连接研磨盘的研磨轴，研磨轴通过轴承连接研磨座，研磨座通过直线升降机构连接机座，研磨盘的底面设有对应于生长区的第一研磨区和对应于保护区的第二研磨区，第一研磨区的高度低于第二研磨区的高度，研磨轴连接第二旋转动力源的输出端。
9.根据权利要求8所述的半导体器件的保护方法的保护区的加工装置，其特征在于，所述上料座通过夹具或吸盘对衬底进行固定。
10.根据权利要求1所述的半导体器件的保护方法的保护区的加工装置，其特征在于，包括机座、设于机座上的转盘以及设于转盘上方的研磨机构，转盘通过轴承转动的连接机座，转盘的中心设置转盘轴，转盘轴的底部连接第一旋转动力源的输出端；转盘的顶部设有若干个以转盘轴为中心均匀环形阵列分布的上料座，上料座用于固定衬底；
研磨机构包括研磨座，研磨座通过直线升降机构连接机座，研磨座的中心设有研磨轴，研磨轴连接第二旋转动力源，研磨座的下方设有至少一个以上的研磨轮，研磨轮的中心连接轮轴，轮轴通过行星齿轮传动机构连接研磨轴，行星齿轮传动机构包括设于研磨座内壁的内齿圈、固定的设于研磨轴上的太阳轮以及设于轮轴上的行星轮，行星轮与太阳轮和内齿圈啮合。
CN202110846930.9A 2021-07-27 2021-07-27 一种半导体器件的保护方法及装置 Withdrawn CN113299540A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110846930.9A CN113299540A (zh) 2021-07-27 2021-07-27 一种半导体器件的保护方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110846930.9A CN113299540A (zh) 2021-07-27 2021-07-27 一种半导体器件的保护方法及装置

Publications (1)

Publication Number Publication Date
CN113299540A true CN113299540A (zh) 2021-08-24

Family

ID=77331074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110846930.9A Withdrawn CN113299540A (zh) 2021-07-27 2021-07-27 一种半导体器件的保护方法及装置

Country Status (1)

Country Link
CN (1) CN113299540A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102819A1 (en) * 2001-01-29 2002-08-01 Satoshi Tamura Manufacturing method of compound semiconductor wafer
CN103137656A (zh) * 2011-12-05 2013-06-05 三星电子株式会社 硅衬底及其制造方法和外延结构及其制造方法
CN104400621A (zh) * 2014-10-17 2015-03-11 成都泰美克晶体技术有限公司 一种新型双面研磨机上、下研磨盘的传动分离装置
CN107097121A (zh) * 2017-07-04 2017-08-29 大连桑姆泰克工业部件有限公司 光学抛光装置及系统
CN110303424A (zh) * 2018-03-20 2019-10-08 长鑫存储技术有限公司 改善上电极板在化学机械研磨工艺中刮伤的方法及设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102819A1 (en) * 2001-01-29 2002-08-01 Satoshi Tamura Manufacturing method of compound semiconductor wafer
CN103137656A (zh) * 2011-12-05 2013-06-05 三星电子株式会社 硅衬底及其制造方法和外延结构及其制造方法
CN104400621A (zh) * 2014-10-17 2015-03-11 成都泰美克晶体技术有限公司 一种新型双面研磨机上、下研磨盘的传动分离装置
CN107097121A (zh) * 2017-07-04 2017-08-29 大连桑姆泰克工业部件有限公司 光学抛光装置及系统
CN110303424A (zh) * 2018-03-20 2019-10-08 长鑫存储技术有限公司 改善上电极板在化学机械研磨工艺中刮伤的方法及设备

Similar Documents

Publication Publication Date Title
US20150162181A1 (en) Semiconductor wafer manufacturing method
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JP2007204286A (ja) エピタキシャルウェーハの製造方法
JP4815801B2 (ja) シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ
JP6027346B2 (ja) 半導体ウェーハの製造方法
JP2007067179A (ja) 半導体ウエーハの鏡面研磨方法及び鏡面研磨システム
JP4871617B2 (ja) ウエーハの加工方法
JP2010034128A (ja) ウェーハの製造方法及び該方法により得られたウェーハ
TW202114823A (zh) 磨削裝置及磨削頭
KR101752986B1 (ko) SiC 기판의 제조 방법
US20090291621A1 (en) Reclamation method of semiconductor wafer
CN110060959B (zh) 贴合晶片的制造方法
US20210313434A1 (en) Semiconductor substrate and method for manufacturing same
KR101303552B1 (ko) 반도체 웨이퍼의 양면을 화학적으로 그라인딩하는 방법
CN113299540A (zh) 一种半导体器件的保护方法及装置
JP4103808B2 (ja) ウエーハの研削方法及びウエーハ
JP5381304B2 (ja) シリコンエピタキシャルウェーハの製造方法
US20130149941A1 (en) Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate
JP4232148B2 (ja) 貼り合わせ基板の製造方法
JP5287982B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP6919579B2 (ja) 貼り合わせウェーハの製造方法、貼り合わせウェーハ
KR101151000B1 (ko) 웨이퍼 연마 장치 및 웨이퍼 제조 방법
JP2010153844A (ja) 活性層用ウェーハの製造方法
JP2003062740A (ja) 鏡面ウェーハの製造方法
JPH06177099A (ja) 半導体ペレットの薄化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20210824