CN113299251A - 一种处理器的控制方法及处理器 - Google Patents

一种处理器的控制方法及处理器 Download PDF

Info

Publication number
CN113299251A
CN113299251A CN202110190168.3A CN202110190168A CN113299251A CN 113299251 A CN113299251 A CN 113299251A CN 202110190168 A CN202110190168 A CN 202110190168A CN 113299251 A CN113299251 A CN 113299251A
Authority
CN
China
Prior art keywords
frame
mode
frame rate
image data
video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110190168.3A
Other languages
English (en)
Other versions
CN113299251B (zh
Inventor
范纲弈
梁靖汶
刘昌衢
张胜翔
叶有民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN113299251A publication Critical patent/CN113299251A/zh
Application granted granted Critical
Publication of CN113299251B publication Critical patent/CN113299251B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/02—Editing, e.g. varying the order of information signals recorded on, or reproduced from, record carriers
    • G11B27/031—Electronic editing of digitised analogue information signals, e.g. audio or video signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/013—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the incoming video signal comprising different parts having originally different frame rate, e.g. video and graphics
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Computer Graphics (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Television Systems (AREA)
  • Studio Devices (AREA)

Abstract

本发明提供了一种处理器的控制方法，其中，该控制方法包括以下步骤：将第一帧的图像数据发送至集成电路，其中，第一帧对应于第一帧率；确定第一帧之后的第二帧的第二帧率；确定第二帧率和第一帧率之间的差异是否属于大范围帧率调整；如果第二帧率与第一帧率之间的差异属于大范围帧率调整，则利用第一模式发送第二帧的图像数据。相应地，本发明还提供了一种处理器。采用本发明，动态帧率能够得到适当地调整。

Description

一种处理器的控制方法及处理器
技术领域
本公开实施例通常涉及多媒体(multimedia)，以及更具体地，涉及动态地帧率调整机制。
背景技术
在图形(graphics)和多媒体领域中，帧率(frame rate)通常是指图形引擎提供视觉内容(visual content)的帧的速率。不同类型的视觉内容具有不同的帧率，以及，帧率可能会随着显示的内容类型不同而发生变化，例如，当将电视上的胶片材料(film material)切换到视频游戏时，由于图形引擎的输出，帧率将进行大范围调整(例如，从60Hz到90Hz)。当帧率变化时，常规技术通常仅使用一种机制来控制数据传输。
发明内容
因此，本发明的目的是提供一种动态地帧率调整方法，其可以在帧率改变时利用不同的控制方法来控制数据传输，以解决上述问题。
根据本发明的一实施例，处理器的控制方法包括以下步骤：将第一帧的图像数据发送至集成电路(例如，显示驱动器集成电路(display driver integrated circuit，DDIC))，其中，该第一帧对应于第一帧率；确定该第一帧之后的第二帧(second frame nextto the first frame)所对应的第二帧率；确定该第二帧率和该第一帧率之间的差异是否属于大范围帧率调整；如果确定出该第二帧率与该第一帧率之间的差异属于大范围帧率调整，则利用第一模式发送该第二帧的图像数据。在另一实施例中，如果确定出该第二帧率与该第一帧率之间的差异属于小范围帧率调整或者不是属于大范围帧率调整，则利用第二模式发送该第二帧的图像数据。
根据本发明的另一实施例，本发明还提供了一种处理器，该处理器被配置为执行以下步骤：将第一帧的图像数据发送至集成电路(例如，显示驱动器集成电路(DDIC))，其中，该第一帧对应于第一帧率；确定该第一帧之后的第二帧所对应的第二帧率；确定该第二帧率和该第一帧率之间的差异是否属于大范围帧率调整；如果确定出该第二帧率与该第一帧率之间的差异属于大范围帧率调整，则利用第一模式发送该第二帧的图像数据。在另一实施例中，如果确定出该第二帧率与该第一帧率之间的差异属于小范围帧率调整或者不是属于大范围帧率调整，则利用第二模式发送该第二帧的图像数据。
根据本发明的另一实施例，一种处理器的控制方法包括以下步骤：从集成电路(例如，显示驱动器集成电路(DDIC))接收第一同步信号；响应于该第一同步信号而将第一帧的图像数据发送至集成电路，其中，第一帧对应于第一帧率；从集成电路接收第二同步信号；确定第一帧之后的第二帧所对应的第二帧率是否低于第一帧率；如果第二帧率低于第一帧率，则将第二帧的图像数据拆分为多个部分；以及，将该多个部分非连续地发送至该集成电路。
在阅读了在各个附图和图式中示出的优选实施例的以下详细描述之后，本发明的这些和其他目的无疑对于本领域技术人员将变得显而易见。本发明内容并不意图限定本发明。本发明由权利要求书进行限定。
附图说明
通过阅读后续的详细描述以及参考附图所给的示例，可以更全面地理解本发明，其中：
图1是根据本发明一实施例示出的电子装置100的示意图。
图2是根据本发明一实施例示出的数据传输的第一指令模式(command mode)。
图3是根据本发明一实施例示出的数据传输的第二指令模式。
图4是根据本发明一实施例示出的数据传输的第三指令模式。
图5示出了根据本发明一实施例的数据传输的第一视频模式(video mode)。
图6示出了根据本发明一实施例的数据传输的第二视频模式。
图7示出了根据本发明一实施例的数据传输的第三视频模式。
图8是根据本发明一实施例的数据传输的控制方法的流程示意图。
图9是根据本发明另一实施例的数据传输的控制方法的流程示意图。
图10是根据本发明另一实施例的数据传输的控制方法的流程示意图。
图11是根据本发明另一实施例的数据传输的控制方法的流程示意图。
图12至图14根据本发明实施例示出了一些包括大范围帧率调整的不同示意图。
在下面的详细描述中，为了说明的目的，阐述了许多具体细节，以便本领域技术人员能够更透彻地理解本发明实施例。然而，显而易见的是，可以在没有这些具体细节的情况下实施一个或多个实施例，不同的实施例可根据需求相结合，而并不应当仅限于附图所列举的实施例。
具体实施方式
以下描述为本发明实施的较佳实施例，其仅用来例举阐释本发明的技术特征，而并非用来限制本发明的范畴。在通篇说明书及权利要求书当中使用了某些词汇来指称特定的元件，所属领域技术人员应当理解，制造商可能会使用不同的名称来称呼同样的元件。因此，本说明书及权利要求书并不以名称的差异作为区别元件的方式，而是以元件在功能上的差异作为区别的基准。本发明中使用的术语“元件”、“系统”和“装置”可以是与计算机相关的实体，其中，该计算机可以是硬件、软件、或硬件和软件的结合。在以下描述和权利要求书当中所提及的术语“包含”和“包括”为开放式用语，故应解释成“包含，但不限定于…”的意思。此外，术语“耦接”意指间接或直接的电气连接。因此，若文中描述一个装置耦接于另一装置，则代表该装置可直接电气连接于该另一装置，或者透过其它装置或连接手段间接地电气连接至该另一装置。
其中，除非另有指示，各附图的不同附图中对应的数字和符号通常涉及相应的部分。所绘制的附图清楚地说明了实施例的相关部分且并不一定是按比例绘制。
文中所用术语“基本”或“大致”是指在可接受的范围内，本领域技术人员能够解决所要解决的技术问题，基本达到所要达到的技术效果。举例而言，“大致等于”是指在不影响结果正确性时，技术人员能够接受的与“完全等于”有一定误差的方式。
图1是根据本发明一实施例示出的电子装置100的示意图。如图1所示，电子装置100包括应用处理器(application processor，AP)110，显示驱动器集成电路(displaydriver integrated circuit，DDIC)120和面板(panel)130。应用处理器(AP)110包括源发生器(source generator)112，帧率控制器(frame rate controller)114，模式选择电路(mode selection circuit)116，以及输出电路(output circuit)118，其中，源发生器112可以由一个或多个硬件或软件模块实现，以创建图像数据(image data)，帧率控制器114被配置为对发送至显示驱动器集成电路(DDIC)120的图像数据的帧率(frame rate)进行控制，模式选择电路116被配置为在帧率改变时选择被使用的模式，以及，输出电路118被配置为将图像数据输出至显示驱动器集成电路(DDIC)120。显示驱动器集成电路(DDIC)120可以包括缓冲器(buffer)122，时序控制器(timing controller)124和源/栅极驱动器(source/gate driver)126，其中，缓冲器122被配置为临时存储来自应用处理器(AP)110的图像数据，时序控制器124接收来自应用处理器(AP)110的图像数据和控制信号，以控制源/栅极驱动器126向面板130施加(apply)相应的驱动电压。在一实施例中，模式选择电路116可以针对不同范围的帧率调整预先选择两个模式。
由于本发明着重于帧率调整(frame rate adjustment)和相关联的模式选择(mode selection)，所以，以下披露仅描述帧率控制器114和模式选择电路116的操作，并且在此省略其他组件的详细描述。
应用处理器(AP)110能够操作在一些模式(several modes)下，能够在帧率改变时进行数据传输，图2至图7示出了一些示例性的操作模式。图2示出了根据本发明一实施例的数据传输的第一指令模式。第一指令模式用于在发送完相应帧的全部图像数据之后使应用处理器(AP)110的接口电路在该相应帧对应的帧周期(frame period)的剩余时间段内(例如，在帧对应的帧周期减去发送该帧的图像数据所占的时长后剩下的时间段内)进入省电模式(或者说，应用处理器(AP)110的接口电路在发送完每个帧的图像数据后等待来自DDIC120的同步信号)，其中，不同的帧率对应不同时长的省电模式。也就是说，第一指令模式用于在帧率改变时于图像数据之后调整省电模式的时长。例如，图2示出了帧率降低的一种示例，其中，阴影部分示出了第二个帧周期中比第一个帧周期中多出的省电时长，因为，第二个帧周期对应较低的帧率，第一个帧周期对应较高的帧率。在一示例实施例中，第一指令模式利用相同或基本相同的时钟频率将帧的图像数据作为一个整体发送，然后使接口电路进入省电模式，但本发明并不限于此示例。在另一示例中，该相同或基本相同的时钟频率是预先设置的参考时钟频率。可以理解地，帧率越大，该帧率所对应的帧周期(即传输每个帧所需要的时长)越短。在一些实施例中，由于在第一指令模式下发送各个帧的图像数据的时钟频率是相同或基本相同的，所以，在第一指令模式下各个帧的图像数据所占用的时长是相同或基本相同的，也就是说，帧率越大，对应的省电模式的时长越短；帧率越小，对应的省电模式的时长越长。如图2所示，当帧率改变时(例如，从较高的帧率(higher framerate)变到较低的帧率(lower frame rate)，应当说明的是，图2示出了帧率变低的示例，类似地，可以从图2等效地得出帧率变高时的相关操作，例如，从右往左看对应帧率变高的情形)，各个帧的图像数据(如帧F1的图像数据和帧F2的图像数据)被作为一个整体以相同或基本相同的速度(speed)发送(即以相同或基本相同的时钟频率发送帧F1和帧F2的图像数据)，以及，应用处理器(AP)110内的部分电路(例如，接口电路)在剩余时间内进入省电模式。应当指出的是，虽然图2中针对较高的帧率的示例没有特别标示省电模式，但实际上，在发送完帧F1的图像数据后的剩余时间内，应用处理器(AP)110内的部分电路(例如，接口电路)也可以进入省电模式(不发送图像数据)，可以理解地，在较高的帧率情形中处于省电模式的时长短于较低的帧率情形中处于省电模式的时长。在一示例中，第二个帧周期中标示的阴影部分为第二个帧周期中比第一个帧周期中多出的省电时长。在另一示例中，帧F1和F2的图像数据也可以是如图3所示的被拆分成多个部分且该多个部分被非连续发送的情形；在又一示例中，发送帧F1和帧F2的时钟频率也可以是如图4所示的不同时钟频率。具体地，本发明实施例不做任何限制。本发明实施例根据帧率动态调整省电模式的时长，能够在高帧率中实现动态调整并同时在低帧率中实现低功耗。例如，在一实施例中，最初，帧率控制器114确定出帧F1对应的帧率(例如较高的帧率)，以及，在从显示驱动器集成电路(DDIC)120接收到TE(Tearing Effect)信号(即，同步信号)之后，输出电路118将帧F1的图像数据写入到显示驱动器集成电路(DDIC)120的缓冲器122中，然后时序控制器124从缓冲器122读取帧F1的图像数据以驱动源/栅极驱动器126。然后，如果帧率控制器114确定出下一帧(next frame)F2被调整为另一帧率(例如较低的帧率，即帧率被降低)，在从显示驱动器集成电路(DDIC)120接收到TE信号之后，输出电路118以相同或相近似的(same or similar)速度(即以相同或基本相同的时钟频率)将帧F2的图像数据(从图2可以看出，在帧率改变时，图像数据后面的省电时长被调整为是不相同的)写入至显示驱动器集成电路(DDIC)120的缓冲器122中，然后时序控制器124从缓冲器122读取帧F2的图像数据，以驱动源/栅极驱动器126。在该实施例中，可以通过由移动工业处理器接口(Mobile Industry ProcessorInterface，MIPI)规范定义的TE引脚来发送TE信号。
图3示出了根据本发明一实施例的数据传输的第二指令模式。该第二指令模式用于将相应帧的图像数据拆分为多个部分且在相应的帧周期内非连续地发送该多个部分，并使该处理器的接口电路在传输两个部分之间的间隔内进入省电模式，其中，不同的帧率对应不同时长的间隔(不同的省电时长)。也就是说，第二指令模式用于将帧的图像数据拆分为多个部分且非连续地发送该多个部分，并在帧率改变时调整两个相邻部分之间的省电时长。例如，图3示出了帧率降低的示例，其中，阴影部分示出了第二个帧周期中的每两个相邻部分之间的省电时长比第一个帧周期中每两个相邻部分之间的省电时长多出的省电时长，因为，第二个帧周期对应较低的帧率，第一个帧周期对应较高的帧率。在一示例实施例中，第二指令模式利用相同或基本相同的时钟频率发送帧的图像数据，例如，该相同或基本相同的时钟频率是预先设置的参考时钟频率。在一些实施例中，由于在第二指令模式下发送各个帧的图像数据的时钟频率是相同或基本相同的，所以，在第二指令模式下各个帧的图像数据所占用的时长是相同或基本相同的，也就是说，帧率越大，对应的省电模式的时长越短；帧率越小，对应的省电模式的时长越长。如图3所示，当帧率改变时(例如，从较高的帧率到较低的帧率，图3示出了帧率变低(帧周期变大)时的示例，类似地，可以从图3等效地得出帧率变高时的相关操作，例如，从右往左看对应帧率变高的情形)的表现形态，具体地，图像数据被拆分成多个部分(divided into several parts)，以及，这多个部分被非连续地(discontinuously)发送至显示驱动器集成电路(DDIC)120，其中，应用处理器(AP)110的接口电路在传输两个部分之间的间隔内进入省电模式。例如，最初，帧率控制器114确定出较高的帧率，并且在从显示驱动器集成电路(DDIC)120接收到TE信号(即第一同步信号)之后，输出电路118将帧F1的图像数据拆分成多个部分，并且这多个部分被非连续地(由于帧F1的帧率较高，帧周期较短，所以图3未特别针对帧F1示出类似于帧F2的多个部分，但实际上利用第二指令模式发送的帧F1的图像数据也可以同样被拆分成多个部分且该多个部分被非连续地发送)写入至显示驱动器集成电路(DDIC)120的缓冲器122，然后时序控制器124从缓冲器122读取帧F1的图像数据，以驱动源/栅极驱动器126。然后，如果帧率控制器114确定出下一帧F2被调整为具有较低的帧率，则在从显示驱动器集成电路(DDIC)120接收到TE信号(即第二同步信号)之后，输出电路118将帧F2的图像数据拆分成多个部分，并且这多个部分被非连续地写入至显示驱动器集成电路(DDIC)120的缓冲器122中。其中，应用处理器(AP)110的一部分(例如，接口电路)在图像数据的两个部分的传输之间操作在省电模式下，可以理解地，帧F1对应的省电模式的时长短于帧F2的省电模式的时长，例如，以平均分拆为例，帧F1的多个部分中的两个部分的传输之间的间隔(即接口电路处于省电模式的时长)比帧F2的多个部分中的两个部分的传输之间的间隔短，具体地，本发明实施例不做任何限制，例如，可以是平均分拆也可以是不平均分拆，图3仅是一种示例。然后，时序控制器124从缓冲器122读取帧F2的图像数据，以驱动源/栅极驱动器126。
图4示出了根据本发明一实施例的数据传输的第三指令模式。第三指令模式用于以与帧率相对应的时钟频率发送相应帧的图像数据，其中，不同的帧率对应不同的时钟频率。也就是说，第三指令模式用于在帧率改变时根据帧率调整用于传输帧的时钟频率。例如，帧率越大，所对应的时钟频率越大；帧率越小，所对应的时钟频率越小。图4标出了第三指令模式在帧率改变时的表现形态。例如，在图4的示例中，发送帧F1的时钟频率大于发送帧F2的时钟频率。如图4所示，当帧率改变时(例如，从较高的帧率到较低的帧率)，输出电路118以不同的速度(speed)/不同的时钟频率(clock frequency)发送图像数据(例如，帧率较低时，以较小的时钟频率发送图像数据；帧率较高时，以较大的时钟频率发送图像数据)。例如，最初，帧率控制器114确定出较高的帧率，并且在接收到来自显示驱动器集成电路(DDIC)120的TE信号之后，输出电路118以较高的时钟频率将帧F1的图像数据写入显示驱动器集成电路(DDIC)120的缓冲器122中，然后，时序控制器124从缓冲器122读取帧F1的图像数据以驱动源/栅极驱动器126。然后，如果帧率控制器114确定出下一帧F2被调整为较低的帧率，在从显示驱动器集成电路(DDIC)120接收到TE信号之后，输出电路118以较低的速度(即以较低的时钟频率)将帧F2的图像数据写入显示驱动器集成电路(DDIC)120的缓冲器122中，然后，时序控制器124从缓冲器122中读取帧F2的图像数据以驱动源/栅极驱动器126。例如，用于帧F1和帧F2的传输的时钟频率(clock frequency)可以不同，即，输出电路118使用较高的时钟频率来传输帧F1的图像数据，以及，使用较低的时钟频率发送帧F2的图像数据。
图5示出了根据本发明一实施例的数据传输的第一视频模式。在本发明实施例中，第一视频模式用于以与帧率相对应的垂直前沿(vertical front porch，VFP)的长度发送帧的图像数据(例如，其它参数(如时钟频率、VBP、VFP)可以保持相同)，其中，不同的帧率对应不同的垂直前沿长度。也就是说，第一视频模式用于在帧率改变时根据帧率调整垂直前沿(VFP)的长度。在本发明实施例中，图5所示的第一视频模式与图2所示的第一指令模式相对应，能够在大范围或小范围帧率调整时利用其中任意一种模式发送帧率调整后的帧。在一变型实施例中，也可以是根据帧率动态调整垂直后沿(vertical back porch，VBP)的长度，或者，根据帧率动态调整VBP和VFP这两者的长度，具体地，本发明不做限制。在本发明实施例中，帧率越大，对应的垂直前沿(VFP)的长度越短；反之，帧率越小，对应的垂直前沿(VFP)的长度越长。如图5所示，当帧率改变时(例如，从较高的帧率到较低的帧率)，输出电路118调整下一帧的图像数据的垂直前沿(VFP)的长度，例如，在帧率降低时，增大垂直前沿(VFP)的长度。例如，最初，帧率控制器114确定较高的帧率，以及，输出电路118将帧F1的图像数据与垂直同步信号Vsync一起发送至显示驱动器集成电路(DDIC)120，其中，该图像数据包括垂直后沿(VBP)，具有水平沿(HP)的有效图像数据，以及较小的垂直前沿(VFP)。应当注意的是，在图6中应该有许多水平沿(HP)，但为了简化，图6仅示出了两个水平沿HP。然后，如果帧率控制器114确定出将下一帧F2调整为具有较低的帧率，则输出电路118将帧F2的图像数据与垂直同步信号Vsync一起发送至显示驱动器集成电路(DDIC)120，其中，该帧F2的图像数据包括垂直后沿(VBP)，与水平沿(HP)一起的有效图像数据，以及较大的垂直前沿(VFP2)。在本实施例中，帧F2的垂直前沿VFP2的长度大于帧F1的垂直前沿VFP1的长度，例如，输出电路118增大帧F2的垂直前沿VFP2的长度。
图6示出了根据本发明一实施例的数据传输的第二视频模式(video mode)。在本发明实施例中，第二视频模式用于以与帧率相对应的水平沿(horizontal porch，HP)的长度发送帧的图像数据(例如，其它参数(如时钟频率、VBP、VFP)可以保持相同)，其中，不同的帧率对应不同的水平沿的长度，从而，第二视频模式可以基于帧对应的帧率动态地调整帧的图像数据的水平沿(horizontal porch，HP)的长度。也就是说，第二视频模式用于在帧率改变时根据帧率调整水平沿(HP)的长度。具体地，帧率越大，对应的水平沿(HP)的长度越短；反之，帧率越小，对应的水平沿(HP)的长度越长。在本发明实施例中，图6所示的第二视频模式与图3所示的第二指令模式相对应，能够在大范围或小范围帧率调整时利用其中任意一种模式发送帧率调整后的帧。如图6所示，当帧率改变时(例如，从较高的帧率到较低的帧率)，帧F1对应的帧率大于帧F2对应的帧率，以及，帧F1的图像数据的水平沿(HP1)的长度小于帧F2的图像数据的水平沿(HP2)的长度，即输出电路118增大水平沿(horizontalporch)的长度。例如，最初，帧率控制器114确定出较高的帧率，以及，输出电路118将帧F1的图像数据与垂直同步信号(vertical synchronization signal)Vsync一起发送至显示驱动器集成电路(DDIC)120，其中，该图像数据包括垂直后沿(vertical back porch，VBP)、与较小的水平沿(HP1)在一起的有效图像数据(即，将在屏幕上显示的图像数据)和垂直前沿(vertical front porch，VFP)。应当注意的是，在图5中应该有许多水平沿，但为了简化，图5仅示出了两个水平沿HP1。然后，如果帧率控制器114确定出下一帧F2被调整为具有较低的帧率，则输出电路118将帧F2的图像数据与垂直同步信号Vsync一起发送至显示驱动器集成电路(DDIC)120，其中，帧F2的图像数据包括垂直后沿(VBP)、与较大的水平沿(HP2)在一起的有效图像数据，以及垂直前沿(VFP)。在本实施例中，帧F2的水平沿HP2的长度大于帧F1的水平沿HP1的长度，例如，输出电路118增大帧F2的水平沿HP2。这里，申请人应当说明的是，垂直后沿(VBP)、垂直前沿(VFP)、水平沿(HP)是本领域的常见技术名称，本领域所属技术人员应当能够理解垂直后沿(VBP)、垂直前沿(VFP)、水平沿(HP)的含义。例如，垂直后沿(VBP)表示在一帧图像开始时，垂直同步信号以后的同步行数；垂直前沿(VFP)表示在一帧图像结束后，垂直同步信号以前的同步行数；水平沿(HP)是水平后沿(horizontal back porch,VBP)和水平前沿(horizontal front porch，HFP)的统称等。
图7示出了根据本发明一实施例的数据传输的第三视频模式。在本发明实施例中，第三视频模式用于以与帧率相对应的时钟频率发送帧的图像数据(可以理解地，VBP、HP、VFP的长度将均因时钟频率做等比例变化)，其中，不同的帧率对应不同的时钟频率，从而，第三视频模式可以基于帧对应的帧率动态地调整时钟频率。也就是说，第三视频模式用于在帧率改变时调整用于传输帧的时钟频率。具体地，帧率越大，对应的时钟频率越大；反之，帧率越小，对应的时钟频率越小。在本发明实施例中，图7所示的第三视频模式与图4所示的第三指令模式相对应，能够在大范围或小范围帧率调整时利用其中任意一种模式发送帧率调整后的帧。如图7所示，当帧率改变时(例如，从较高的帧率变为较低的帧率)，输出电路118以不同的速度/时钟频率发送下一帧的图像数据，例如，在帧率降低时，以较低的速度发送图像数据。例如，最初，帧率控制器114确定出较高的帧率，以及，输出电路118将帧F1的图像数据与垂直同步信号Vsync一起发送至显示驱动器集成电路(DDIC)120，其中，图像数据包括垂直后沿(VBP)，与水平沿(HP)一起的有效图像数据，以及，垂直前沿(VFP)。然后，如果帧率控制器114确定出下一帧F2被调整为具有较低的帧率，则输出电路118以较低的速度/时钟频率将帧F2的图像数据与垂直同步信号Vsync一起发送至显示驱动器集成电路(DDIC)120，其中，帧F2的图像数据包括垂直后沿(VBP)，与水平沿(HP)一起的有效图像数据，以及，垂直前沿(VFP)。在该实施例中，用于帧F1和帧F2的传输的时钟频率是不同的，即输出电路118使用较高的时钟频率来传输帧F1的图像数据，以及，使用较低的时钟频率发送帧F2的图像数据。由于用于传输帧F2的时钟频率变小，所以，帧F2的图像数据所占用的时长变宽，相应地，VBP、HP、VFP的长度也等比例的变宽，原因在于，VBP、HP、VFP的长度也与时钟频率相关。
在本发明的一些实施例中，针对大范围帧率调整和小范围帧率调整可以是从多个指令模式中预先选择出来的其中两个指令模式；或者，可以是从多个视频模式中选择出来的其中两个视频模式。图8是根据本发明一实施例的数据传输的控制方法的流程示意图。在步骤800中，流程开始，以及，电子装置100通电。在步骤802中，处理器110将帧的图像数据(image data of frames)发送至集成电路，如显示驱动器集成电路(DDIC)120。在步骤804中，帧率控制器114确定大范围帧率调整(large scale frame rate adjustment)是否被执行，如果是，则流程进入步骤806；如果否，则流程进入步骤808。在一实施例中，帧率控制器114可以使用阈值(threshold value)来确定帧率调整是否属于大范围调整。例如，假设阈值设置为10，因此，当将电视上的影片材料切换为视频游戏时，如果帧率被从60Hz调整为90Hz，则此帧率调整被确定为是大范围调整，而如果由于源发生器112的输出速度，帧率被从90Hz调整为88Hz，则此帧率调整被确定为不是大范围调整，例如，可以确定为是小范围调整(small scale adjustment)。在变型实现中，也可以通过设置两个个阈值来判断是属于大范围调整还是属于小范围调整，如果是大范围调整，则进入步骤806，如果是小范围调整，则进入步骤808。此外，如果既不是大范围调整也不是小范围调整或者没有帧率改变时，可以利用上一帧的模式继续发送当前帧，具体地，本发明实施例不做限制。在步骤806中，模式选择电路116选择多个指令模式(command modes)中的其中一个指令模式(如本发明实施例中描述的第一模式)，以及，通过利用所选择的指令模式，输出电路118将调整后的帧率的图像数据发送至显示驱动器集成电路(DDIC)120。在步骤808中，模式选择电路116选择该多个指令模式中的另一个指令模式(如本发明实施例中描述的第二模式)，以及，通过利用所选择的指令模式，输出电路118将具有调整后的帧率的图像数据(下一帧，next frame)发送至显示驱动器集成电路(DDIC)120。例如，但不是对本发明的限制，图3所示的第二指令模式或者图4所示的第三指令模式可以被选择作为大范围帧率调整(步骤806)，以及，图2所示的第一指令模式可以被选择作为小范围帧率调整(步骤808)。在变型实施例中，模式选择电路116可以针对大范围帧率调整和小范围帧率调整预先从多个指令模式中选择出第一模式和第二模式，例如，选择图4所示的第三指令模式作为第一模式，以及，选择图2所示的第二指令模式作为第二模式。
在一变型实施例中，步骤802发送帧的图像数据，如果检测到帧率发生改变，则在步骤804中确定是属于大范围帧率调整还是小范围帧率调整，如果确定出是属于大范围帧率调整，则利用第一模式发送接下来的帧的图像数据，如果确定出是属于小范围帧率调整，则利用第二模式发送接下来的帧的图像数据。例如，第一模式是从多个指令模式(如图2至图4标出的三种指令模式)中选出的其中一个指令模式，第二模式是从该多个指令模式中选出的另一个指令模式。为便于理解，例如，以发送帧F1->F2->F3->F4->F5->F6进行示例说明，假设图4所示的第三指令模式(即根据帧率调整时钟频率)被选择作为第一模式，图2所示的第一指令模式(即根据帧率调整图像数据之后的省电时长)被选择作为第二模式，以及，假设帧F3->F4发生的帧率变化属于大范围帧率调整，其它相邻帧之间发生的帧率变化属于小范围帧率调整，则传输帧F1至F6的示例可以如图12和图13。应当说明的是，图12仅为一种示例说明，而并不是对本发明的限制。如图12所示，在发生大范围帧率调整前的帧F1、F2、F3都是利用第二模式(如图2所示的第一指令模式)进行传输，可以看出，具有不同帧率(例如，分别为60Hz，59Hz，58Hz)的帧F1、F2、F3的图像数据后面接的省电时长不同；当帧F3与帧F4之间的差异属于大范围帧率调整(例如，帧率从58Hz调整至120Hz)时，利用第一模式(如图4所示的第三指令模式)发送帧F4，从而，发送帧F4的时钟频率与发送帧F3的时钟频率不同，所以帧F3的图像数据占用的时长(t1)与帧F4的图像数据占用的时长(t2)不同；接下来，确定出帧F4与帧F5之间的差异(例如，从120Hz调整至118Hz)属于小范围帧率调整，所以利用第二模式发送帧F5，如图12所示，根据帧率调整在发送帧的图像数据之后的省电时长；接下来，确定出帧F5与帧F6之间的差异(例如，从118Hz调整至117Hz)属于小范围帧率调整，所以利用第二模式发送帧F6，从图12可以看出，帧F6后面对应的省电时长与帧F5后面对应的省电时长不同。因此，在本发明实施例中，当前后帧之间的差异属于大范围帧率调整时，如果调整后的帧率等于预设的基础帧率，则可以直接切换至第一模式之基础帧率发送第二帧(例如，可以预先设置诸如60Hz，120Hz等的基础帧率)，而当前后帧之间的差异属于小范围帧率调整时，则可以根据第二模式进行微调整/修正。在另一实施例中，如图13所示，当前后帧之间的差异属于大范围帧率调整时，若调整后的帧率不等于预设的基础帧率，则可以首先利用基础帧率的第一模式确定出时钟频率，然后再基于基础帧率与调整后的帧率之间的差异利用第二模式进行微调整或修正，进而确定出如何发送大范围调整后的下一帧(如图13中的帧F4)，也就是说，利用第一模式之基础帧率搭配相匹配之第二模式之小范围帧率调整切换至当前帧率，如帧F3切换至帧F4。在图13中，F1(如帧率为60)->F2(如帧率为59)->F3(如帧率为58)->F4(如帧率为119)->F5(如帧率为118)->F6(如帧率为117)，与图12类似，图4所示的第三指令模式被选择作为第一模式，图2所示的第一指令模式被选择作为第二模式，图12和图13的主要区别在于，图13所示的大范围调整后的下一帧F4的帧率不是预设的基础帧率。因此，在利用第一模式发送帧F4时，首先利用与帧F4接近的基础帧率(例如，120Hz)确定出时钟频率即具有该时钟频率的第一模式，然后，基于该基础帧率与帧F4的帧率(例如，119Hz)之间的差异(如差异为1)在具有该时钟频率的第一模式的基础上利用第二模式进行修正。如图13和图12所示，图13所示的帧F4(帧率以119示例)和图12所示的帧F4(帧率以120示例)之间的差异是图13利用了第二模式在具有基础帧率的第一模式的基础上进行了进一步修正(如帧F4的图像数据对应的省电时长不同)。应当说明的是，图12和图13仅为一种示例说明，不应该作为对本发明的限制。
图9是根据本发明一实施例的数据传输的控制方法的流程示意图。在步骤900中，流程开始，以及，电子装置100通电。在步骤902中，处理器110将帧的图像数据发送至显示驱动器集成电路(DDIC)120。在步骤904中，帧率控制器114确定大范围帧率调整是否被执行，如果是，则流程进入步骤906；如果否，则流程进入步骤908(或者，确定为是小范围帧率调整时进入步骤908)。在一实施例中，帧率控制器114可以使用阈值来确定帧率调整是否属于大范围调整。例如，当将电视上的影片材料切换为视频游戏时，如果帧率被从60Hz调整为90Hz，则此帧率调整被确定为是大范围调整。如果由于源发生器112的输出速度而将帧率从90Hz调整为88Hz，则此帧率调整被确定为不是大范围调整，例如，可以被确定为是小范围调整。在步骤906中，模式选择电路116选择多个视频模式中的其中一个视频模式(在另一示例中，模式选择电路116可以预先从多个视频模式中选择出其中一个视频模式作为大范围帧率调整)，以及，通过利用所选择的视频模式，输出电路118将调整后的帧率的图像数据发送至显示驱动器集成电路(DDIC)120。在步骤908中，模式选择电路116选择该多个视频模式中的另一个视频模式(在另一示例中，模式选择电路116可以预先从多个视频模式中选择出其中另一个视频模式作为小范围帧率调整)，以及，通过使用所选择的视频模式，输出电路118将调整后的帧率的图像数据发送至显示驱动器集成电路(DDIC)120。例如，但本发明不限于此示例，图5所示的第一视频模式可以被选择作为大范围帧率调整(步骤906)，以及，图6所示的第二视频模式可以被选择作为小范围帧率调整(步骤908)。
在本发明的另一些实施例中，用于大范围帧率调整的第一模式可以是所选择的第一特定指令模式及与第一特定指令模式相对应的第一特定视频模式中的任意一种模式，以及，用于小范围帧率调整的第二模式可以是所选择的第二特定指令模式及与第二特定指令模式相对应的第二特定视频模式中的任意一种模式。在一示例中，以第一特定指令模式为图2所示的第一指令模式，第二特定指令模式为图3所示的第二指令模式为例进行说明，例如，在某一时刻，若确定出前后帧之间的差异属于大范围帧率调整，则可以将图2所示的第一指令模式作为第一模式，以及，相应地，针对后续的小范围帧率调整选择第二特定指令模式作为第二模式。类似地，在另一时刻，若确定出前后帧之间的差异属于大范围帧率调整，则可以将与图2的第一指令模式相对应的第一视频模式(如图5所示)作为第一模式，相应地，针对后续的小范围帧率调整选择第二特定视频模式作为第二模式。也就是说，本发明实施例可以针对大范围帧率调整和小范围帧率调整在相对应的指令模式和视频模式之间进行切换，例如，在大范围帧率调整时，可以从指令模式切换至视频模式(如图10所示)，或者，可以从视频模式切换至指令模式(如图11所示)。在一些示例中，针对大范围帧率调整利用选择的指令模式(如图4所示的第三指令模式)发送下一帧，而针对另一大范围帧率调整则可以利用与该指令模式相对应的视频模式(例如，与第三指令模式相对应的图7所示的第三视频模式)发送下一帧。
图10是根据本发明一实施例的数据传输的控制方法的流程示意图。在步骤1000中，流程开始，以及，电子装置100通电。在步骤1002中，模式选择电路116选择指令模式，诸如图2所示的第一指令模式，图3所示的第二指令模式或图4所示的第三指令模式，以及，处理器110基于所选择的指令模式将帧的图像数据发送至集成电路，如显示驱动器集成电路(DDIC)120。在步骤1004中，帧率控制器114确定大范围帧率调整是否被执行，如果是，则流程进入步骤1006；如果否，则流程返回步骤1002(或者，如果确定出是小范围帧率调整，则返回步骤1002)。在一实施例中，帧率控制器114可以使用阈值来确定帧率调整是否属于大范围调整。例如，当将电视上的影片材料切换为视频游戏时，如果帧率被从60Hz调整为90Hz，则该帧率调整被确定为大范围调整。如果由于源发生器112的输出速度而将帧率调整为90Hz至88Hz，则将帧率调整确定为不是大范围调整，例如，可以确定为是小范围调整。在步骤1006中(属于大范围调整)，模式选择电路116将指令模式切换为视频模式以利用大范围帧率调整发送下一帧的图像数据，其中，该视频模式可以是图5所示的第一视频模式，图6所示的第二视频模式或图7所示的第三视频模式。此外，在成功发送下一帧的图像数据之后，流程可以返回到步骤1002，即模式选择电路116切换到指令模式以发送后续帧的图像数据；或者在成功发送下一帧的图像数据之后，模式选择电路116仍然使用视频模式发送后续帧的图像数据。
图11是根据本发明一实施例的数据传输的控制方法的流程示意图。在步骤1100中，流程开始，以及，电子装置100通电。在步骤1102中，模式选择电路116选择视频模式，诸如图5所示的第一视频模式，图6所示的第二视频模式或图7所示的第三视频模式，以及，处理器110基于所选择的指令模式将帧的图像数据发送至集成电路，如显示驱动器集成电路(DDIC)120。在步骤1104中，帧率控制器114确定大范围帧率调整是否被执行，如果是，则流程进入步骤1106；否则，流程进入步骤1102(或者，如果确定出是小范围帧率调整，则流程进入步骤1102)。在一实施例中，帧率控制器114可以使用阈值来确定帧率调整是否属于大范围调整。例如，当将电视上的影片材料切换为视频游戏时，如果帧率被从60Hz调整为90Hz，则此帧率调整被确定为是大范围调整。如果由于源发生器112的输出速度而将帧率从90Hz调整至88Hz，则此帧率调整可以被确定为是小范围调整。在步骤1006中，模式选择电路116从视频模式切换到指令模式，以利用大范围帧率调整发送下一帧的图像数据，其中，该指令模式可以是图2所示的第一指令模式，图3所示的第二指令模式或图4所示的第三指令模式。此外，在成功发送下一帧的图像数据之后，流程可以返回到步骤1102，即模式选择电路116切换到视频模式以发送后续帧的图像数据，或者，在成功发送下一帧的图像数据之后，模式选择电路116仍然使用指令模式来发送后续帧的图像数据。
应当说明的是，图10和图11仅为一种示例说明，其示出了可以在大范围帧率调整时从指令模式切换至视频模式或者从视频模式切换至指令模式的示例，但并不应限制为针对每次出现的大范围帧率调整均进行从指令模式切换至视频模式或从视频模式切换至指令模式的变换。也就是说，可以针对某大范围帧率调整利用所选择的特定指令模式，而针对某另一大范围帧率调整利用与所选择的特定指令模式相对应的视频模式，或者，针对某大范围帧率调整利用所选择的特定视频模式，而针对某另一大范围帧率调整利用与所选择的特定视频模式相对应的指令模式，以及，大范围帧率调整后的小范围帧率调整也做相应地切换；或者，针对每次出现的大范围帧率调整均执行指令模式至视频模式或视频模式至指令模式的模式切换，具体地，本发明不做限制。图14标出了从视频模式切换至指令模式的一种示例。在图14的示例中，第一模式是图4所示第三指令模式和与之相对应的图7所示的第三视频模式中的任意一个，第二模式是图2所示的第一指令模式和与之相对应的图5所示的第一视频模式中的任意一个。如图14所示，当帧F4与帧F3之间的差异属于大范围帧率调整时，利用图4所示的第一指令模式发送帧F4(从而帧F3->帧F4表明从视频模式切换至指令模式)，若在确定出前后帧之间的差异属于小范围帧率调整时，可以利用相匹配之第二模式调整帧率，如帧F4切换至帧F5利用图2所示之第一指令模式，而在帧F2切换至F3时是利用图5所示之第一视频模式。
此外，在本发明实施例示出的图2至图7的示例模式中，每一种模式均可以被选择作为大范围帧率调整，也可以被选择作为小范围帧率调整，具体地，本发明对此不做任何限制。此外，在变型实现中，模式选择电路116可以预先针对大范围频率调整和小范围帧率调整从多个指令模式及多个视频模式中分别选择出其中一个指令模式和其中一个视频模式，或者，从多个指令模式中选择出两个指令模式；或者，从多个视频模式中选择出两个视频模式，或者，针对大范围帧率调整选择其中一个指令模式和与该选定的指令模式相对应的视频模式，而针对小范围帧率调整选择另一个指令模式和与其相对应的视频模式。
简要地概述，在本发明的控制方法中，通过针对大范围帧率调整和小范围帧率调整选择不同的模式(例如，指令模式或视频模式，不同的指令模式，不同的视频模式)，处理器能够在不同的条件(different conditions)下使用适当的模式以满足某些要求，例如功效(efficiency)或节电(power saving)。
虽然本发明已经通过示例的方式以及依据优选实施例进行了描述，但是，应当理解的是，本发明并不限于公开的实施例。相反，它旨在覆盖各种变型和类似的结构(如对于本领域技术人员将是显而易见的)，例如，不同实施例中的不同特征的组合或替换。因此，所附权利要求的范围应被赋予最宽的解释，以涵盖所有的这些变型和类似的结构。

Claims (16)

1.一种处理器的控制方法，用于动态帧率的调整，包括：
发送第一帧的图像数据至集成电路，其中，该第一帧对应于第一帧率；
确定该第一帧之后的第二帧所对应的第二帧率；
确定该第二帧率和该第一帧率之间的差异是否属于大范围帧率调整；
如果确定出该第二帧率与该第一帧率之间的差异属于该大范围帧率调整，则利用第一模式发送该第二帧的图像数据。
2.如权利要求1所述的控制方法，其特征在于，确定该第二帧率与该第一帧率之间的差异是否属于该大范围帧率调整还包括：确定该第二帧率与该第一帧率之间的差异是否属于小范围帧率调整；
如果确定出该第二帧率与该第一帧率之间的差异属于该小范围帧率调整，则利用第二模式发送该第二帧的图像数据。
3.如权利要求2所述的控制方法，其特征在于，该第一模式是从多个指令模式中选出的其中一个指令模式，以及，该第二模式是从该多个指令模式中选出的另一个指令模式。
4.如权利要求3所述的控制方法，其特征在于，该多个指令模式包括第一指令模式、第二指令模式和第三指令模式，该第一指令模式用于在发送相应帧的全部图像数据之后使该处理器的接口电路在剩余时间内进入省电模式，其中，不同的帧率对应不同时长的省电模式；该第二指令模式用于将相应帧拆分为多个部分且在相应的帧周期内非连续地发送该相应帧的该多个部分并且使该处理器的接口电路在传输两个部分之间的间隔内进入省电模式，其中，不同的帧率对应不同时长的间隔；以及，该第三指令模式用于以与帧率相对应的时钟频率发送相应帧的图像数据，其中，不同的帧率对应不同的时钟频率。
5.如权利要求2所述的控制方法，其特征在于，该第一模式是从多个视频模式中选出的其中一个视频模式，以及，该第二模式是从该多个视频模式中选出的另一个视频模式。
6.如权利要求5所述的控制方法，其特征在于，该多个视频模式包括第一视频模式、第二视频模式和第三视频模式，该第一视频模式用于以与帧率相对应的垂直前沿长度发送相应帧的图像数据，其中，不同的帧率对应不同的垂直前沿长度；该第二视频模式用于以与帧率相对应的水平沿长度发送相应帧的图像数据，其中，不同的帧率对应不同的水平沿长度；以及，该第三视频模式用于以与帧率相对应的时钟频率发送相应帧的图像数据，其中，不同的帧率对应不同的时钟频率。
7.如权利要求2所述的控制方法，其特征在于，该第一模式是视频模式，以及，该第二模式是指令模式。
8.如权利要求7所述的控制方法，其特征在于，将该第一帧的图像数据发送至该集成电路的步骤包括：
利用该指令模式将该第一帧的图像数据发送至该集成电路。
9.如权利要求2所述的控制方法，其特征在于，该第一模式是指令模式，以及，该第二模式是视频模式。
10.如权利要求9所述的控制方法，其特征在于，将该第一帧的图像数据发送至该集成电路的步骤包括：
利用该视频模式将该第一帧的图像数据发送至该集成电路。
11.如权利要求2所述的控制方法，其特征在于，该第一模式是从多个指令模式中选出的指令模式以及从多个视频模式中选出的与该指令模式相对应的视频模式中的任意一种模式；该第二模式是从该多个指令模式中选出的另一指令模式以及从该多个视频模式中选出的与该另一指令模式相对应的另一视频模式中的任意一种模式。
12.如权利要求7至11中任意一项所述的控制方法，其特征在于，该指令模式是第一指令模式、第二指令模式和第三指令模式中的一种，该第一指令模式用于在发送相应帧的全部图像数据之后使该处理器的接口电路在剩余时间内进入省电模式，其中，不同的帧率对应不同时长的省电模式；该第二指令模式用于将相应帧拆分为多个部分且在相应的帧周期内非连续地发送该相应帧的该多个部分并且使该处理器的接口电路在传输两个部分之间的间隔内进入省电模式，其中，不同的帧率对应不同时长的间隔；以及，该第三指令模式用于以与帧率相对应的时钟频率发送相应帧的图像数据，其中，不同的帧率对应不同的时钟频率；以及，该视频模式是第一视频模式、第二视频模式和第三视频模式中的一种，该第一视频模式用于以与帧率相对应的垂直前沿长度发送相应帧的图像数据，其中，不同的帧率对应不同的垂直前沿长度；该第二视频模式用于以与帧率相对应的水平沿长度发送相应帧的图像数据，其中，不同的帧率对应不同的水平沿长度；以及，该第三视频模式用于以与帧率相对应的时钟频率发送相应帧的图像数据，其中，不同的帧率对应不同的时钟频率。
13.一种处理器，被配置为执行以下步骤：
将第一帧的图像数据发送至集成电路，其中，该第一帧对应于第一帧率；
确定该第一帧之后的第二帧所对应的第二帧率；
确定该第二帧率和该第一帧率之间的差异是属于大范围帧率调整还是属于小范围帧率调整；
如果确定出该第二帧率与该第一帧率之间的差异属于大范围帧率调整，则利用第一模式发送该第二帧的图像数据；以及，
如果确定出该第二帧率与该第一帧率之间的差异属于小范围帧率调整，则利用第二模式发送该第二帧的图像数据。
14.如权利要求13所述的处理器，其特征在于，该第一模式是从多个指令模式中选出的其中一个指令模式，以及，该第二模式是从该多个指令模式中选出的另一个指令模式。
15.如权利要求13所述的处理器，其特征在于，该第一模式是从多个视频模式中选出的其中一个视频模式，以及，该第二模式是从该多个视频模式中选出的另一个视频模式。
16.一种处理器的控制方法，其特征在于，包括：
从集成电路接收第一同步信号；
响应于该第一同步信号，将第一帧的图像数据发送至该集成电路，其中，该第一帧对应于该第一帧率；
从该集成电路接收第二同步信号；
确定该第一帧之后的第二帧所对应的第二帧率是否小于第一帧率；
如果该第二帧率小于该第一帧率，则将该第二帧的图像数据拆分为多个部分；以及，
非连续地发送该多个部分至该集成电路。
CN202110190168.3A 2020-02-21 2021-02-18 一种处理器的控制方法及处理器 Active CN113299251B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062979476P 2020-02-21 2020-02-21
US62/979,476 2020-02-21
US17/153,892 2021-01-21
US17/153,892 US11457173B2 (en) 2020-02-21 2021-01-21 Dynamic frame rate adjustment mechanism

Publications (2)

Publication Number Publication Date
CN113299251A true CN113299251A (zh) 2021-08-24
CN113299251B CN113299251B (zh) 2023-03-03

Family

ID=74586947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110190168.3A Active CN113299251B (zh) 2020-02-21 2021-02-18 一种处理器的控制方法及处理器

Country Status (4)

Country Link
US (2) US11457173B2 (zh)
EP (1) EP3869493A1 (zh)
CN (1) CN113299251B (zh)
TW (1) TWI762199B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023124225A1 (zh) * 2021-12-29 2023-07-06 荣耀终端有限公司 帧率切换方法及装置
WO2023174123A1 (zh) * 2022-03-14 2023-09-21 维沃移动通信有限公司 显示控制芯片、显示面板及相关设备、方法和装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2596111B (en) * 2020-06-18 2023-03-22 Dualitas Ltd Frame rate synchronization
CN113805831B (zh) * 2021-09-15 2024-01-30 Oppo广东移动通信有限公司 图像数据传输方法、装置、终端及介质
WO2024072099A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 프로세서에게 신호를 제공하는 디스플레이를 포함하는 전자 장치
WO2024071932A1 (ko) * 2022-09-30 2024-04-04 삼성전자주식회사 디스플레이 구동 회로로의 송신을 위한 전자 장치 및 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130057763A1 (en) * 2011-09-02 2013-03-07 Chi Ho CHA Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host
CN103823546A (zh) * 2014-03-10 2014-05-28 联想(北京)有限公司 信息控制方法和电子设备
US20140306969A1 (en) * 2013-04-16 2014-10-16 Novatek Microelectronics Corp. Display method and system capable of dynamically adjusting frame rate
TWI492210B (zh) * 2012-01-10 2015-07-11 Analogix China Semiconductor Inc Receiving device, video refresh rate control method, device and system
US20160366398A1 (en) * 2015-09-11 2016-12-15 Mediatek Inc. Image Frame Synchronization For Dynamic Image Frame Rate In Dual-Camera Applications
CN106557710A (zh) * 2016-10-31 2017-04-05 北京小米移动软件有限公司 显示设备及显示方法
WO2018082213A1 (zh) * 2016-11-07 2018-05-11 华为技术有限公司 一种显示方法以及电子终端
CN108184065A (zh) * 2018-01-04 2018-06-19 武汉斗鱼网络科技有限公司 预览帧画面生成方法、装置及移动终端
CN108762465A (zh) * 2018-03-27 2018-11-06 广东欧珀移动通信有限公司 帧率自适应调整方法、装置、存储介质及智能终端
TWI657432B (zh) * 2016-08-16 2019-04-21 國立臺灣大學 用以動態調整電子裝置之顯示器之更新率的方法、非暫態電腦可讀記錄媒體及相關電子裝置
TWI678695B (zh) * 2018-09-14 2019-12-01 瑞鼎科技股份有限公司 動態頻率補償方法與動態頻率補償系統

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150071373A (ko) 2013-12-18 2015-06-26 삼성디스플레이 주식회사 디스플레이 드라이버 및 이를 포함하는 영상 신호 처리 시스템
US9905199B2 (en) 2014-09-17 2018-02-27 Mediatek Inc. Processor for use in dynamic refresh rate switching and related electronic device and method
US10380968B2 (en) 2016-12-19 2019-08-13 Mediatek Singapore Pte. Ltd. Method for adjusting the adaptive screen-refresh rate and device thereof
KR102485360B1 (ko) 2017-12-20 2023-01-06 삼성전자주식회사 영상 동기 신호에 기반하여 터치 센서 컨트롤러를 제어하기 위한 전자 장치 및 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130057763A1 (en) * 2011-09-02 2013-03-07 Chi Ho CHA Display driver, operating method thereof, host for controlling the display driver, and system having the display driver and the host
TWI492210B (zh) * 2012-01-10 2015-07-11 Analogix China Semiconductor Inc Receiving device, video refresh rate control method, device and system
US20140306969A1 (en) * 2013-04-16 2014-10-16 Novatek Microelectronics Corp. Display method and system capable of dynamically adjusting frame rate
CN103823546A (zh) * 2014-03-10 2014-05-28 联想(北京)有限公司 信息控制方法和电子设备
US20160366398A1 (en) * 2015-09-11 2016-12-15 Mediatek Inc. Image Frame Synchronization For Dynamic Image Frame Rate In Dual-Camera Applications
TWI657432B (zh) * 2016-08-16 2019-04-21 國立臺灣大學 用以動態調整電子裝置之顯示器之更新率的方法、非暫態電腦可讀記錄媒體及相關電子裝置
CN106557710A (zh) * 2016-10-31 2017-04-05 北京小米移动软件有限公司 显示设备及显示方法
WO2018082213A1 (zh) * 2016-11-07 2018-05-11 华为技术有限公司 一种显示方法以及电子终端
CN108431724A (zh) * 2016-11-07 2018-08-21 华为技术有限公司 一种显示方法以及电子终端
CN108184065A (zh) * 2018-01-04 2018-06-19 武汉斗鱼网络科技有限公司 预览帧画面生成方法、装置及移动终端
CN108762465A (zh) * 2018-03-27 2018-11-06 广东欧珀移动通信有限公司 帧率自适应调整方法、装置、存储介质及智能终端
TWI678695B (zh) * 2018-09-14 2019-12-01 瑞鼎科技股份有限公司 動態頻率補償方法與動態頻率補償系統

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023124225A1 (zh) * 2021-12-29 2023-07-06 荣耀终端有限公司 帧率切换方法及装置
WO2023174123A1 (zh) * 2022-03-14 2023-09-21 维沃移动通信有限公司 显示控制芯片、显示面板及相关设备、方法和装置

Also Published As

Publication number Publication date
US11457173B2 (en) 2022-09-27
US11974071B2 (en) 2024-04-30
TW202133132A (zh) 2021-09-01
TWI762199B (zh) 2022-04-21
US20210266495A1 (en) 2021-08-26
US20220408054A1 (en) 2022-12-22
EP3869493A1 (en) 2021-08-25
CN113299251B (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
CN113299251B (zh) 一种处理器的控制方法及处理器
US8643658B2 (en) Techniques for aligning frame data
JP4464635B2 (ja) 液晶駆動装置
WO2017012310A1 (zh) 降低移动终端功耗的方法和系统
US20140320039A1 (en) Backlight control module and backlight control method
US11948520B2 (en) Variable refresh rate control using PWM-aligned frame periods
US20110157198A1 (en) Techniques for aligning frame data
JP5745836B2 (ja) 表示装置
US9299297B2 (en) Image display apparatus and method for controlling the same
US7626601B2 (en) Video signal processing apparatus and video signal processing method
JPWO2015186212A1 (ja) 液晶表示装置及び表示方法
CN113345387A (zh) 处理器、显示驱动器集成电路及其控制方法
JP6202793B2 (ja) 画像表示装置及びその制御方法
JP6230218B2 (ja) 画像表示装置及びその制御方法
US10630935B2 (en) Method for adjusting an aspect ratio of a displayed image and display system thereof
JP4910356B2 (ja) 液晶表示装置
US10930194B2 (en) Display method and display system for reducing image delay by adjusting an image data clock signal
CN113674664B (zh) 显示装置的白平衡调节方法及显示装置
US11615753B2 (en) Control circuit applied to display and associated control method
CN114173054A (zh) 多帧频拼接视频源显示控制方法及其系统和led显示系统
CN114974136A (zh) 应用于显示器的控制电路与控制方法
JP2014021356A (ja) 光源制御装置およびバックライト装置
CN116229858A (zh) 影像显示装置及其控制方法
CN102956209A (zh) 液晶显示装置及其控制方法
WO2013035315A1 (en) Image display apparatus and method for controlling the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant