CN113285694A - 音频codec滤波器静音电路及其控制方法 - Google Patents

音频codec滤波器静音电路及其控制方法 Download PDF

Info

Publication number
CN113285694A
CN113285694A CN202110603570.XA CN202110603570A CN113285694A CN 113285694 A CN113285694 A CN 113285694A CN 202110603570 A CN202110603570 A CN 202110603570A CN 113285694 A CN113285694 A CN 113285694A
Authority
CN
China
Prior art keywords
operational amplifier
electrically connected
signal
output end
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110603570.XA
Other languages
English (en)
Inventor
张智印
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Xiongmai Integrated Circuit Technology Co Ltd
Original Assignee
Hangzhou Xiongmai Integrated Circuit Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Xiongmai Integrated Circuit Technology Co Ltd filed Critical Hangzhou Xiongmai Integrated Circuit Technology Co Ltd
Priority to CN202110603570.XA priority Critical patent/CN113285694A/zh
Publication of CN113285694A publication Critical patent/CN113285694A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125Discriminating pulses
    • H03K5/1252Suppression or limitation of noise or interference

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及一种音频codec滤波器静音电路及其控制方法,取消了开关的设置,而是通过设置输入疏密波数字信号的第一信号输入端,引入输入高低电平周期性变化的电压数字信号的第二信号输入端,并设置选择器在需要静音时选择高低电平周期性变化的电压数字信号输出至差分信号转化器,而在不需要静音时,选择疏密波数字信号输出至差分信号转化器,从而降低了开关的开启和关闭瞬间,产生的pop噪声对声音信号的影响,从而提高了声音信号的信噪比,不需要额外设置复杂的抗pop噪声电路。此外,本申请提供的音频codec滤波器静音电路还能够以纳秒量级开启和关闭静音功能,静音功能实现速度快。

Description

音频codec滤波器静音电路及其控制方法
技术领域
本申请涉及信号传输技术领域,特别是涉及一种音频codec滤波器静音电路及其控制方法。
背景技术
传统音频codec滤波器静音电路,一般将疏密波信号通过差分信号转化器转化为两路音频差分信号p1和n1,分别经过开关S1和S2进入运放电路,运放电路p1和n1的增益并输出音频差分信号p2和n2输出,从而产生声音驱动信号。
传统音频codec滤波器静音电路实现静音功能时,S1和S2断开,S3和S4开启,音频差分信号p1和n1与运放电路的输入端的信号连接链路断开,公共地信号与运放电路的输入端连接,这样outP和outN也输出地信号,无音频信号,从而实现静音。
当不需要静音时,S1和S2闭合,S3和S4断开,音频差分信号p1和n1与运放电路的输入端连接,运放电路p1和n1的增益并输出音频差分信号p2和n2输出,从而产生声音驱动信号。
然而,传统音频codec滤波器静音电路,在S1和S2闭合,S3和S4断开的瞬间,以及S1和S2断开,S3和S4闭合的瞬间,容易产生pop噪声。pop噪声是指音频器件在上电、断电瞬间以及上电稳定后,各种操作带来的瞬态冲击所产生的爆破声和毛刺声。为了降低pop噪声,传统音频codec滤波器静音电路需要额外增加复杂的抗pop电路,导致增加了成本,以及提高了电路设计的复杂度。
此外,在开关开启和关断的过程中,声音信号需要一定的建立时间,导致静音功能开启和关闭的速度均比较缓慢。
发明内容
基于此,有必要针对传统音频codec滤波器静音电路在静音状态和非静音状态之间切换容易产生pop噪声的问题,提供一种音频codec滤波器静音电路。
本申请提供一种音频codec滤波器静音电路,包括:
第一信号输入端,用于输入疏密波数字信号;
第二信号输入端,同于输入高低电平周期性变化的电压数字信号;
选择器,所述选择器的第一输入端与所述第一信号输入端电连接,所述选择器的第二输入端与所述第二信号输入端电连接;
差分信号转化器,所述差分信号转化器的输入端和所述选择器的输出端电连接,用于将数字信号转化为两路相位相差180度,振幅相等的音频差分信号;
运放模块,所述差分信号转化器的第一输出端与所述运放模块的第一输入端电连接;所述差分信号转化器的第二输出端与所述运放模块的第二输入端电连接;
第一信号输出端,与所述运放模块的第一输出端电连接;
第二信号输出端,与所述运放模块的第二输出端电连接;
控制器,与所述选择器电连接。
可选地,所述差分信号转化器为贝赛尔滤波器。
可选地,音频codec滤波器静音电路还包括;
低通滤波器,设置于所述差分信号转化器与所述运放模块之间;
所述低通滤波器的第一输入端与所述差分信号转化器的第一输出端电连接;所述低通滤波器的第二输入端与所述差分信号转化器的第二输出端电连接;
所述低通滤波器的第一输出端与所述运放模块的第一输入端电连接;所述低通滤波器的第二输出端与所述运放模块的第二输入端电连接。
所述运放模块包括:
运算放大器,所述运算放大器的第一输入端与所述低通滤波器的第一输出端电连接;所述运算放大器的第二输入端与所述低通滤波器的第二输出端电连接;所述运算放大器的第一输出端与所述第一信号输出端电连接;所述运算放大器的第二输出端与所述第二信号输出端电连接;
所述运算放大器的第一输入端与所述运算放大器的第一输出端电连接;所述运算放大器的第二输入端与所述运算放大器的第二输出端电连接。
可选地,所述运放模块还包括:
第一电阻,设置与所述运算放大器的第一输入端与所述低通滤波器的第一输出端之间的连接链路上;
第二电阻,设置与所述运算放大器的第一输入端与所述运算放大器的的第一输出端之间的连接链路上。
可选地,所述运放模块还包括:
第三电阻,设置与所述运算放大器的第二输入端与所述低通滤波器的第二输出端之间的连接链路上;
第四电阻,设置与所述运算放大器的第二输入端与所述运算放大器的第二输出端之间的连接链路上。
可选地,,所述第一电阻的电阻值等于所述第三电阻的电阻值,所述第二电阻的电阻值等于所述第四电阻的电阻值。
可选地,所述音频codec滤波器静音电路还包括:
buffer模块,所述buffer模块的第一输入端与所述运放模块的第一输出端电连接;所述buffer模块的第二输入端与所述运放模块的第二输出端电连接;所述buffer模块的第一输出端与所述第一信号输出端电连接;所述buffer模块的第二输出端与所述运放模块的第二信号输出端电连接。
可选地,所述buffer模块由n个反相器串联构成,n为正偶数。
本申请还提供一种音频codec滤波器静音电路的控制方法,应用于前述内容提及的音频codec滤波器静音电路,所述音频codec滤波器静音电路的控制方法包括:
当接收到工作指令时,控制器向选择器发送第一控制信号,以控制所述选择器选择第一信号输入端输入的疏密波数字信号输出至差分信号转化器的输入端;
当接收到静音指令时,控制器向选择器发送第二控制信号,以控制所述选择器选择第二信号输入端输入的高低电平周期性变化的电压数字信号输出至差分信号转化器的的输入端。
本申请涉及一种音频codec滤波器静音电路及其控制方法,取消了开关的设置,而是通过设置输入疏密波数字信号的第一信号输入端,引入输入高低电平周期性变化的电压数字信号的第二信号输入端,并设置选择器在需要静音时选择高低电平周期性变化的电压数字信号输出至差分信号转化器,而在不需要静音时,选择疏密波数字信号输出至差分信号转化器,从而降低了开关的开启和关闭瞬间,产生的pop噪声对声音信号的影响,从而提高了声音信号的信噪比,不需要额外设置复杂的抗pop噪声电路。此外,本申请提供的音频codec滤波器静音电路还能够以纳秒量级开启和关闭静音功能,静音功能实现速度快。
附图说明
图1为传统音频codec滤波器静音电路的电路结构图。
图2为本申请一实施例提供的音频codec滤波器静音电路的电路结构图。
图3为本申请一实施例提供的音频codec滤波器静音电路的电路结构图。
图4为本申请一实施例提供的音频codec滤波器静音电路的控制方法的流程示意图。
附图标记:
110-第一信号输入端;120-第二信号输入端;200-选择器;
210-选择器的第一输入端;220-选择器的第二输入端;
230-选择器的输出端;300-差分信号转化器;
310-差分信号转化器的输入端;320-差分信号转化器的第一输出端;
330-差分信号转化器的第二输出端;400-运放模块;
410-运放模块的第一输入端;420-运放模块的第二输入端;
430-运放模块的第一输出端;440-运放模块的第二输出端;
450-运算放大器;451-运算放大器的第一输入端;
452-运算放大器的第二输入端;453-运算放大器的第一输出端;
454-运算放大器的第二输出端;460-第一电阻;470-第二电阻;
480-第三电阻;490-第四电阻;510-第一信号输出端;
520-第二信号输出端;600-控制器;700-低通滤波器;
710-低通滤波器的第一输入端;720-低通滤波器的第二输入端;
730-低通滤波器的第一输出端;740-低通滤波器的第二输出端;
800-buffer模块;810-buffer模块的第一输入端;
820-buffer模块的第二输入端;830-buffer模块的第一输出端;
840-buffer模块的第二输出端。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
本申请提供一种音频codec滤波器静音电路。
如图2所示,在本申请的一实施例中,所述音频codec滤波器静音电路包括第一信号输入端110、第二信号输入端120、选择器200、差分信号转化器300、运放模块400、第一信号输出端510、第二信号输出端520和控制器600。
所述第一信号输入端110用于输入疏密波数字信号。所述第二信号输入端120用于输入高低电平周期性变化的电压数字信号。所述选择器200的第一输入端210与所述第一信号输入端110电连接。所述选择器200的第二输入端220与所述第二信号输入端120电连接。
所述差分信号转化器300的输入端310和所述选择器200的输出端230电连接。所述差分信号转化器300用于将数字信号转化为两路相位相差180度,振幅相等的音频差分信号。所述差分信号转化器300的第一输出端320与所述运放模块400的第一输入端410电连接。所述差分信号转化器300的第二输出端330与所述运放模块400的第二输入端420电连接。所述第一信号输出端510与所述运放模块400的第一输出端430电连接。所述第二信号输出端520与所述运放模块400的第二输出端440电连接。所述控制器600与所述选择器200电连接。
具体地,第一信号输入端110可以为前级数字sigma-dac(数模转换器),它可以产生一路1bit的疏密波数字信号,疏密波数字信号本质上是一种方波信号。第二信号输入端120可以产生高低电平不断周期性变化的电压数字信号,它本质上也是一种方波信号。由于第一信号输入端110和第二信号输入端120提供的都是方波信号,因此通过选择器200选择其中一路信号进入差分信号转化器300后,能够很顺滑的产生(或者说是转化为)两路相位相差180度,振幅相等的音频差分信号,这两路音频差分信号都是模拟信号,且过渡自然,因此能够规避pop噪声的产生,提高了音频差分信号的信噪比。
第一信号输出端510和第二信号输出端520可以连接到片内功放或片外功放,从而产生声音驱动信号。
而且运放模块400没有设置静音开关,没有开关切换操作,因此整个音频codec滤波器电路不会注入开关的开启和关断过程中产生的pop噪声,也不需要额外增加结构复杂的抗pop噪声电路。
选择器200内部设置了数字逻辑电路。选择器200的作用是在第一信号输入端110输出的疏密波数字信号,和第二信号输入端120输出的高低电平不断周期性变化的电压数字信号之间选择其一作为输入信号输送至差分信号转化器300的输入端310,从而实现静音。
具体地,当需要静音时,选择器200选择第二信号输入端120输出的高低电平不断周期性变化的电压数字信号作为输入信号,阻隔第一信号输入端110输出的疏密波数字信号进入后续电路。高低电平不断周期性变化的电压数字信号进入差分信号转化器300之后,生成具有一定振幅的差分直流静态信号,后续经过运放模块400增益后也仍然输出的是具有一定振幅的差分直流静态信号。虽然差分直流静态信号有一定的振幅,但是频率近似为无穷小。因此接入后续的片内功放或片外功放后,不会产生任何人耳可以识别的声音,因此可以实现静音目的,静音功能成功开启。
反之,当不需要静音时,选择器200选择第一信号输入端110输出的1bit疏密波信号作为输入信号,阻隔第二信号输入端120输出的高低电平不断周期性变化的电压数字信号进入后续电路,疏密波信号进入差分信号转化器300之后,生成两路的音频差分信号,它们都属于模拟信号,通过运放模块400增益后输入至第一输出端和第二输出端,进入片内功放或片外功放,产生声音驱动信号,声音功能正常开启。
选择器200在这两种信号之间切换选择时,速度非常快。在纳秒量级就可以实现静音功能的切换,切换速度可以控制在10纳秒以内(小于等于10纳秒)。
控制器600可以外置,和选择器200电连接。控制器600也可以内置于选择器200的内部,节省电路设计布线和电路所占空间。控制器600用于控制选择器200的信号切换。控制器600可以是一个处理器芯片,也可以是MCU。
本实施例取消了开关的设置,而是通过设置输入疏密波数字信号的第一信号输入端110,引入输入高低电平周期性变化的电压数字信号的第二信号输入端120,并设置选择器200在需要静音时选择高低电平周期性变化的电压数字信号输出至差分信号转化器300,而在不需要静音时,选择疏密波数字信号输出至差分信号转化器300,从而降低了开关的开启和关闭瞬间,产生的pop噪声对声音信号的影响,从而提高了声音信号的信噪比,不需要额外设置复杂的抗pop噪声电路。此外,本申请提供的音频codec滤波器静音电路还能够以纳秒量级开启和关闭静音功能,静音功能实现速度快。
在本申请的一实施例中,所述差分信号转化器300为贝赛尔滤波器。
具体地,贝赛尔滤波器可以起到将数字信号转化为两路模拟的音频差分信号,更为重要的是保持使得音频差分信号保持一个稳定的群延迟。群延迟就是音频差分信号的相位变化和频率变化的比值处于一个稳定的数值区间内。
如图3所示,在本申请的一实施例中,所述音频codec滤波器静音电路还包括低通滤波器700。所述低通滤波器700设置于所述差分信号转化器300与所述运放模块400之间。所述低通滤波器700的第一输入端710与所述差分信号转化器300的第一输出端320电连接。所述低通滤波器700的第二输入端720与所述差分信号转化器300的第二输出端330电连接。所述低通滤波器700的第一输出端730与所述运放模块400的第一输入端410电连接。所述低通滤波器700的第二输出端740与所述运放模块400的第二输入端420电连接。
具体地,低通滤波器700的工作原理是容许低于预设截止频率的信号通过低通滤波器700,但高于预设截止频率的信号不能通过低通滤波器700。因此,本实施例在电路中添加了低通滤波器700,可以有效的剔除高于预设截止频率的音频差分信号并且低于预设截止频率的音频差分信号可以不受影响的通过。
请继续参阅图3,在本申请的一实施例中,所述运放模块400包括运算放大器450。所述运算放大器450的第一输入端451与所述低通滤波器700的第一输出端730电连接。所述运算放大器450的第二输入端452与所述低通滤波器700的第二输出端740电连接。所述运算放大器450的第一输出端453与所述第一信号输出端510电连接。所述运算放大器450的第二输出端454与所述第二信号输出端520电连接。
所述运算放大器450的第一输入端451与所述运算放大器450的第一输出端453电连接。所述运算放大器450的第二输入端452与所述运算放大器450的第二输出端454电连接。
具体地,运算放大器450的主要功能是为两路音频差分信号提供增益。增益本质上就是信号放大,可以将小信号转为大信号。
请继续参阅图3,在本申请的一实施例中,所述运放模块400还包括第一电阻460和第二电阻470。所述第一电阻460,设置与所述运算放大器450的第一输入端451与所述低通滤波器700的第一输出端730之间的连接链路上。所述第二电阻470,设置与所述运算放大器450的第一输入端451与所述运算放大器450的的第一输出端之间的连接链路上。
请继续参阅图3,在本申请的一实施例中,所述运放模块400还包括第三电阻480和第四电阻490。所述第三电阻480,设置与所述运算放大器450的第二输入端452与所述低通滤波器700的第二输出端740之间的连接链路上。所述第四电阻490,设置与所述运算放大器450的第二输入端452与所述运算放大器450的第二输出端454之间的连接链路上。
具体地,第一电阻460、第二电阻470、第三电阻480和第四电阻490的设置是为了使得增益的比例可调。当需要调整运算放大器450对音频差分信号的增益比例时,可以通过调整这些电阻的阻值来实现。
在本实施例中,运放模块400的第一输入端410设置在第一电阻460和低通滤波器700的第一输出端730之间。
运放模块400的第二输入端420设置在第三电阻480和低通滤波器700的第二输出端740之间。
运放模块400的第一输出端430设置在运算放大器450的第一输出端453与第一信号输出端510之间。
运放模块400的第二输出端440设置在运算放大器450的第二输出端454与第二信号输出端520之间。
在本申请的一实施例中,所述第一电阻460的电阻值等于所述第三电阻480的电阻值,所述第二电阻470的电阻值等于所述第四电阻490的电阻值。
具体地,整个运放模块400能够提供的增益=(运放模块400的第一输出端430输出的信号的电压值-运放模块400的第二输出端440输出的信号的电压值)/(运放模块400的第一输人端410输入的信号的电压值-运放模块400的第二输入端420输入的信号的电压值)=第二电阻470的电阻值/第一电阻460的电阻值=第四电阻490的电阻值/第三电阻480的电阻值。
上段文字中的“-”为减号,“/”为除号。
请继续参阅图3,在本申请的一实施例中,所述音频codec滤波器静音电路还包括buffer模块800。所述buffer模块800的第一输入端810与所述运放模块400的第一输出端430电连接。所述buffer模块800的第二输入端820与所述运放模块400的第二输出端440电连接。所述buffer模块800的第一输出端830与所述第一信号输出端510电连接。所述buffer模块800的第二输出端840与所述运放模块400的第二信号输出端520电连接。
具体地,在本实施例中,运放模块400的第一输出端430设置在运算放大器450的第一输出端453与buffer模块800的第一输入端810之间。运放模块400的第二输出端440设置在运算放大器450的第二输出端454与buffer模块800的第二输出端840之间。
buffer模块800的作用是增加音频差分信号的驱动能力。
在本申请的一实施例中,所述buffer模块800由n个反相器串联构成,n为正偶数。
具体地,反相器的结构在图中未示出。多个反相器串联可以起到增加音频差分信号的驱动能力的作用。
本申请还提供一种音频codec滤波器静音电路的控制方法。
请参见图4,在本申请的一实施例中,所述音频codec滤波器静音电路的控制方法应用于前述任意一个实施例中提及的音频codec滤波器静音电路。
所述音频codec滤波器静音电路的控制方法包括如下S100至S200:
S100,当接收到工作指令时,控制器600向选择器200发送第一控制信号,以控制所述选择器200选择第一信号输入端110输入的疏密波数字信号输出至差分信号转化器300的输入端310。
S200,当接收到静音指令时,控制器600向选择器200发送第二控制信号,以控制所述选择器200选择第二信号输入端120输入的高低电平周期性变化的电压数字信号输出至差分信号转化器300的的输入端。
具体地,选择器200与控制器600电连接。本申请提供的音频codec滤波器电路投入工作时,控制器600还可以与一个上位机电连接。上位机在图中未示出,上位机用于向控制器600发送工作指令或静音指令。当上位机向控制器600发送工作指令时,音频codec滤波器电路可以在10纳秒内迅速进入非静音的工作状态。当上位机向控制器600发送静音指令时,音频codec滤波器电路可以在10纳秒内迅速进入静音状态。
以上所述实施例的各技术特征可以进行任意的组合,各方法步骤也并不做执行顺序的限制,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。

Claims (10)

1.一种音频codec滤波器静音电路,其特征在于,包括:
第一信号输入端,用于输入疏密波数字信号;
第二信号输入端,同于输入高低电平周期性变化的电压数字信号;
选择器,所述选择器的第一输入端与所述第一信号输入端电连接,所述选择器的第二输入端与所述第二信号输入端电连接;
差分信号转化器,所述差分信号转化器的输入端和所述选择器的输出端电连接,用于将数字信号转化为两路相位相差180度,振幅相等的音频差分信号;
运放模块,所述差分信号转化器的第一输出端与所述运放模块的第一输入端电连接;所述差分信号转化器的第二输出端与所述运放模块的第二输入端电连接;
第一信号输出端,与所述运放模块的第一输出端电连接;
第二信号输出端,与所述运放模块的第二输出端电连接;
控制器,与所述选择器电连接。
2.根据权利要求1所述的音频codec滤波器静音电路,其特征在于,所述差分信号转化器为贝赛尔滤波器。
3.根据权利要求2所述的音频codec滤波器静音电路,其特征在于,还包括:
低通滤波器,设置于所述差分信号转化器与所述运放模块之间;
所述低通滤波器的第一输入端与所述差分信号转化器的第一输出端电连接;所述低通滤波器的第二输入端与所述差分信号转化器的第二输出端电连接;
所述低通滤波器的第一输出端与所述运放模块的第一输入端电连接;所述低通滤波器的第二输出端与所述运放模块的第二输入端电连接。
4.根据权利要求3所述的音频codec滤波器静音电路,其特征在于,所述运放模块包括:
运算放大器,所述运算放大器的第一输入端与所述低通滤波器的第一输出端电连接;所述运算放大器的第二输入端与所述低通滤波器的第二输出端电连接;所述运算放大器的第一输出端与所述第一信号输出端电连接;所述运算放大器的第二输出端与所述第二信号输出端电连接;
所述运算放大器的第一输入端与所述运算放大器的第一输出端电连接;所述运算放大器的第二输入端与所述运算放大器的第二输出端电连接。
5.根据权利要求4所述的音频codec滤波器静音电路,其特征在于,所述运放模块还包括:
第一电阻,设置与所述运算放大器的第一输入端与所述低通滤波器的第一输出端之间的连接链路上;
第二电阻,设置与所述运算放大器的第一输入端与所述运算放大器的的第一输出端之间的连接链路上。
6.根据权利要求5所述的音频codec滤波器静音电路,其特征在于,所述运放模块还包括:
第三电阻,设置与所述运算放大器的第二输入端与所述低通滤波器的第二输出端之间的连接链路上;
第四电阻,设置与所述运算放大器的第二输入端与所述运算放大器的第二输出端之间的连接链路上。
7.根据权利要求6所述的音频codec滤波器静音电路,其特征在于,所述第一电阻的电阻值等于所述第三电阻的电阻值,所述第二电阻的电阻值等于所述第四电阻的电阻值。
8.根据权利要求7所述的音频codec滤波器静音电路,其特征在于,还包括:
buffer模块,所述buffer模块的第一输入端与所述运放模块的第一输出端电连接;所述buffer模块的第二输入端与所述运放模块的第二输出端电连接;所述buffer模块的第一输出端与所述第一信号输出端电连接;所述buffer模块的第二输出端与所述运放模块的第二信号输出端电连接。
9.根据权利要求8所述的音频codec滤波器静音电路,其特征在于,所述buffer模块由n个反相器串联构成,n为正偶数。
10.一种音频codec滤波器静音电路的控制方法,其特征在于,应用于如权利要求1-9中任意一项所述的音频codec滤波器静音电路,所述音频codec滤波器静音电路的控制方法包括:
当接收到工作指令时,控制器向选择器发送第一控制信号,以控制所述选择器选择第一信号输入端输入的疏密波数字信号输出至差分信号转化器的输入端;
当接收到静音指令时,控制器向选择器发送第二控制信号,以控制所述选择器选择第二信号输入端输入的高低电平周期性变化的电压数字信号输出至差分信号转化器的的输入端。
CN202110603570.XA 2021-05-31 2021-05-31 音频codec滤波器静音电路及其控制方法 Pending CN113285694A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110603570.XA CN113285694A (zh) 2021-05-31 2021-05-31 音频codec滤波器静音电路及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110603570.XA CN113285694A (zh) 2021-05-31 2021-05-31 音频codec滤波器静音电路及其控制方法

Publications (1)

Publication Number Publication Date
CN113285694A true CN113285694A (zh) 2021-08-20

Family

ID=77282751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110603570.XA Pending CN113285694A (zh) 2021-05-31 2021-05-31 音频codec滤波器静音电路及其控制方法

Country Status (1)

Country Link
CN (1) CN113285694A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622689A (en) * 1984-02-01 1986-11-11 Hobrough Gilbert L Stereophonic sound system
US5208865A (en) * 1991-12-23 1993-05-04 Ford Motor Company Muting circuit using common mode rejection of differential amplifier
US6249182B1 (en) * 1998-11-18 2001-06-19 Intersil Corporation Class D amplifier with bandwidth independent of load impedance
US20060013413A1 (en) * 2004-07-10 2006-01-19 Rohm Co., Ltd. Audio signal output circuit and electronic apparatus outputting audio signal
JP2006080685A (ja) * 2004-09-07 2006-03-23 Sharp Corp ボリューム制御装置
CN101150298A (zh) * 2006-09-21 2008-03-26 三洋电机株式会社 静音电路
US20090010457A1 (en) * 2005-02-17 2009-01-08 Rohm Co., Ltd. Audio signal amplifying circuit and electronic device using the same
JP2010147607A (ja) * 2008-12-16 2010-07-01 Canon Inc 音響出力装置、及び音響出力装置の制御方法
CN102497168A (zh) * 2011-12-05 2012-06-13 常州声泰龙电子音响有限公司 智能音量限制装置及方法
WO2019077249A1 (fr) * 2017-10-17 2019-04-25 Dolphin Design Generateur de rampe et modulateur pour reduire les bruits de claquement
US10418950B1 (en) * 2018-05-09 2019-09-17 Semiconductor Components Industries, Llc Methods and apparatus for a class-D amplifier

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622689A (en) * 1984-02-01 1986-11-11 Hobrough Gilbert L Stereophonic sound system
US5208865A (en) * 1991-12-23 1993-05-04 Ford Motor Company Muting circuit using common mode rejection of differential amplifier
US6249182B1 (en) * 1998-11-18 2001-06-19 Intersil Corporation Class D amplifier with bandwidth independent of load impedance
US20060013413A1 (en) * 2004-07-10 2006-01-19 Rohm Co., Ltd. Audio signal output circuit and electronic apparatus outputting audio signal
JP2006080685A (ja) * 2004-09-07 2006-03-23 Sharp Corp ボリューム制御装置
US20090010457A1 (en) * 2005-02-17 2009-01-08 Rohm Co., Ltd. Audio signal amplifying circuit and electronic device using the same
CN101150298A (zh) * 2006-09-21 2008-03-26 三洋电机株式会社 静音电路
JP2010147607A (ja) * 2008-12-16 2010-07-01 Canon Inc 音響出力装置、及び音響出力装置の制御方法
CN102497168A (zh) * 2011-12-05 2012-06-13 常州声泰龙电子音响有限公司 智能音量限制装置及方法
WO2019077249A1 (fr) * 2017-10-17 2019-04-25 Dolphin Design Generateur de rampe et modulateur pour reduire les bruits de claquement
US10418950B1 (en) * 2018-05-09 2019-09-17 Semiconductor Components Industries, Llc Methods and apparatus for a class-D amplifier

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
K. ABDELFATTAH ET AL.: "《A 40 nm Fully Integrated 82 mW Stereo Headphone Module for Mobile Applications》", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
王伶伶: "《音频功率放大器的分析与设计》", 《中国硕博论文》 *

Similar Documents

Publication Publication Date Title
CN107112958B (zh) D类放大器电路
US9876501B2 (en) Switching power amplifier and method for controlling the switching power amplifier
KR100791934B1 (ko) 고속 신호 전송 시스템의 고전압 출력 버퍼 회로
JP5016176B2 (ja) 低電圧差動信号を生成するための回路
US20050134251A1 (en) Voltage level shifting circuit with improved switching speed
WO2009079146A8 (en) Replica bias circuit for high speed low voltage common mode driver
US10277215B2 (en) Digital controlled delay line
JP2007060073A (ja) デエンファシス機能を有する出力バッファ回路
US7576675B1 (en) Return-to-zero current-steering DAC with clock-to-output isolation
Toledo et al. A 300mV-supply standard-cell-based OTA with digital PWM offset calibration
US8836560B2 (en) Digital to analog converters with adjustable output resolution
JPS63300623A (ja) 半導体バツフア回路
US7020293B2 (en) Noise reduction method
CN113285694A (zh) 音频codec滤波器静音电路及其控制方法
US7724061B2 (en) Active clamp circuit for electronic components
CN110771042B (zh) 控制可变阻抗元件中的开关
US10840927B1 (en) Low power current steering digital-to-analog converter
CN108092649B (zh) 一种相位插值器和相位插值器的控制方法
JP2011228762A (ja) 差動出力回路
CN111682873A (zh) 一种低功耗输出缓冲器电路
JP4268580B2 (ja) スイッチトキャパシタ回路
US11777546B2 (en) Receiver with improved noise immunity
TWI493874B (zh) 位準轉換器以及運算放大器
KR100788224B1 (ko) 출력 버퍼 회로
CN114465586A (zh) 一种具有稳定共模输出电压的可综合动态放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210820