CN114465586A - 一种具有稳定共模输出电压的可综合动态放大器 - Google Patents
一种具有稳定共模输出电压的可综合动态放大器 Download PDFInfo
- Publication number
- CN114465586A CN114465586A CN202210051737.0A CN202210051737A CN114465586A CN 114465586 A CN114465586 A CN 114465586A CN 202210051737 A CN202210051737 A CN 202210051737A CN 114465586 A CN114465586 A CN 114465586A
- Authority
- CN
- China
- Prior art keywords
- input
- clock
- output
- signal
- pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明属于半导体和集成电路技术领域,具体为一种具有稳定共模输出电压的可综合动态放大器。本发明的可综合动态放大器包括输入级、共模检测级和输出级电路。动态放大器工作于三个相位:复位相位、放大相位和锁存相位。其中,放大相位分为采样阶段和放大阶段,采样阶段控制输出共模稳定,放大阶段放大差模电压,提高放大器增益。本发明动态放大器由数字标准单元构成,兼容自动化流程设计,缩短电路设计时间,便于工艺迁移。
Description
技术领域
本发明属于半导体和集成电路技术领域,具体涉及一种可综合动态放大器电路。
背景技术
传统互补金属氧化物半导体(CMOS)模拟电路大多由定制尺寸的MOS管实现,模拟电路版图设计通过手动布局布线完成,版图布局和设计迭代时间较长。在特定制程CMOS工艺下完成的模拟电路迁移到其他CMOS工艺时需要重新搭建电路并完成版图布局布线,传统模拟电路难以实现CMOS工艺间的快速迁移。
而可综合的模拟电路,是指用数字标准单元实现的,可以用数字版图工具自动生成的模拟电路。可综合的模拟电路需要使用数字标准单元来替换传统模拟电路中的CMOS晶体管,在版图生成阶段可使用数字电路版图生成工具自动布局布线,极大提升了版图设计速度。此外,各个工艺的数字标准单元差异较小,在工艺迁移时可使用同类单元快速替换原有电路,实现模拟电路在不同工艺间的快速迁移。
动态放大器广泛应用于流水线模数转换器等模拟电路中,是模拟电路设计的常见模块。传统动态放大器通常利用大尺寸输入对管的跨导较大的特点,短时间内使输出节点放电,并通过放电速率差异产生差分放大信号,但缺少共模检测的动态放大器难以实现稳定的共模输出电压。而可综合动态放大器的输入对管由数字标准单元实现,受限于数字标准单元尺寸,输出节点的放电速率慢;而数字标准单元的互补MOS管会带来额外静态电流,并联多个数字标准单元以实现较大放电速率会导致静态电流累积过大而影响电路性能。因此,设计出一种具有稳定共模输出电压的高增益高速的可综合动态放大器显得尤为重要。
发明内容
本发明所要解决的技术问题是提供一种具有稳定共模输出电压的完全由数字标准单元搭建的可综合动态放大器,且要解决可综合放大器的放大增益小和放大速度慢的问题。
本发明提供的具有稳定共模输出电压的可综合动态放大器,包括一个输入级电路、一个共模检测级电路和一个输出级电路;其输入端口为一对正负信号端口,放大时钟端口和复位时钟端口;其输出端口为一对差分信号输出端口;其中:
(1)所述输入级电路,由一对输入单元组成;输入单元的端口包括一个信号输入端、一个信号输出端和一个使能端;这对信号输入单元的信号输入端分别与正负输入相连,使能输入端均与采样时钟相连,信号输出端分别连接到中间差分信号;
(2)所述共模检测级电路,由共模检测模块组成;共模检测模块的端口包括一对信号输入端口,一个控制信号输入端口和一个控制信号输出端口;其信号输入端口分别连接到中间差分信号节点,控制信号输入端口连接放大时钟,控制信号输出端口连接采样时钟;
(3)所述输出级电路,由一对信号传输开关、一对复位开关和钟控正反馈模块组成;中间差分信号节点分别通过所述一对信号传输开关连接到差分信号输出端口;差分信号输出端口分别通过所述一对复位开关连接到复位电压;一对信号传输开关均由放大时钟控制;一对复位开关均由复位时钟控制;钟控正反馈模块具有一对输入输出端口和一个控制信号输入端口,其输入输出端口分别连接中间差分信号,控制信号输入端口连接放大时钟。
本发明提供的具有稳定共模输出电压的可综合动态放大器,其钟控正反馈模块在放大时钟控制下工作于两种模式;复位模式时,钟控正反馈模块将中间差分信号连接到复位电压;使能模式时,钟控正反馈模块表现为正反馈功能,使中间差分信号相互竞争,最终分别收敛于逻辑0和逻辑1电压。
本发明提供的具有稳定共模输出电压的可综合动态放大器,其共模检测模块在放大时钟控制下工作于两种模式;复位模式时,输出采样时钟为关断电平;进入检测模式时,输出采样时钟跳变为导通电平,中间差分信号由复位电压向逻辑门的阈值电压逼近,当共模电压达到逻辑门的阈值电压时,输出采样时钟跳变到关断电平。
本发明提供的具有稳定共模输出电压的可综合动态放大器,其第一输入单元和第二输入端元均由采样时钟控制;当一对输入单元导通时,将正负输入分别传输到中间差分信号;当一对输入单元关断时,其输出均为高阻状态。
本发明提供的具有稳定共模输出电压的可综合动态放大器,其电路工作于三个相位;
(1)复位相位:复位时钟为导通电平,放大时钟为关断电平;一对复位开关导通,放大信号输出端口连接到复位电压;钟控正反馈模块处于复位模式,将中间差分信号连接到复位电压;
(2)放大相位:复位时钟为关断电平,放大时钟为导通电平;共模检测模块处于检测模式,钟控正反馈模块使能,一对信号传输开关导通,中间差分信号连接到输出端口;放大相位分为两个阶段,当采样时钟为导通电平时为采样阶段,一对输入单元导通,使中间差分信号由复位电压向逻辑门的阈值电压逼近;当采样时钟为关断电平时为信号放大阶段,一对输入单元关断;钟控正反馈模块放大中间差分信号的差模电压;
(3)锁存相位:复位时钟和放大时钟均为关断电平;差分信号输出端口电压保持不变;
本发明提供的具有稳定共模输出电压的可综合动态放大器,其电路中所有用于实现所述动态放大器的模块,包括输入单元、信号传输开关、复位开关、共模检测模块和钟控正反馈模块都由数字标准单元实现。
附图说明
图1为传统基于MOS管的动态放大器的电路图。
图2为本发明具有稳定共模输出电压的可综合动态放大器的电路图。
图3为本发明具有稳定共模输出电压的可综合动态放大器的实例电路图。
图4为本发明改进的动态放大器的信号输入单元的实例电路图。
图5为本发明改进的动态放大器的正反馈模块的实例电路图。
图6为本发明改进的动态放大器的共模检测模块的实例电路图。
图7为本发明改进的动态放大器的信号传输开关的实例电路图。
图8为本发明中复位开关的实例电路图。
图9为本发明中N型复位开关的实例电路图。
图10为本发明使用的反相器、与非门和与门的实例电路图。
具体实施方式
如图1所示,传统具有稳定共模输出电压的动态放大器中,INP和INN为带放大输入信号,控制输入对管M3和M4的栅端;CLK为使能输入信号,控制M1,M5,M6,M7的栅端。当CLK为逻辑0时,M1关断,M5,M6,M7导通,节点VN,VP,VX连接电源电压,传输门TN和TP导通,输出OUTN和OUTP被充电到电源电压。当CLK为1时,M1导通,M5,M6,M7关断,此时VX仍为高电压,传输门TN和TP持续导通,输出节点上的负载电容(CLP/CLN)通过传输门TN/TP,M3/M4,M2,M1路径放电,VX为VN和VP的共模电压,当共模电压VX下降到电源电压的一半时,反相器I1和I2输出翻转,传输门TN和TP关断,M2关断,放电路径关断输出OUTN和OUTP保持不变,输出稳定共模的放大信号。
传统具有稳定共模输出电压的动态放大器,通过手动设定大尺寸的输入对管M3和M4实现较大放电速率,以此实现动态放大器较高的放大增益和较快的放大速度。而可综合动态放大器的输入对管由数字标准单元实现,受限于数字标准单元尺寸放电速率慢,且数字标准单元的互补MOS管会带来额外静态电流,并联多个数字标准单元以实现较大放电速率会导致静态电流累积过大而影响电路性能。
图2为本发明改进的具有稳定共模输出电压的可综合动态放大器。图3为本发明改进的具有稳定共模输出电压的可综合动态放大器实例电路。包括一个输入级电路(100)、一个共模检测级电路(200)和一个输出级电路(300);其输入端口为一对正负信号端口(INP和INN),放大时钟端口(ΦA)和复位时钟端口(ΦRST);其输出端口为一对差分信号输出端口(OUTN和OUTP)。
(1)输入级电路(100)由一对输入单元(C11和C12)组成;输入单元的端口包括一个信号输入端(IN)、一个信号输出端(OUT)和一个使能端(EN);这对信号输入单元(C11和C12)的信号输入端(IN)分别与正负输入端(INP和INN)相连,使能输入端(EN)均与采样时钟(ΦAD)相连,信号输出端(OUT)分别连接到中间差分信号(MIDN和MIDP)。
(2)共模检测级电路由共模检测模块(210)组成;共模检测模块的端口包括一对信号输入端口(TN和TP),一个控制信号输入端口(CKIN)和一个控制信号输出端口(CKOUT);其信号输入端口(TN和TP)分别连接到中间差分信号(MIDN和MIDP)节点,控制信号输入端口(CKIN)连接放大时钟(ΦA),控制信号输出端口(CKOUT)连接采样时钟(ΦAD)。
(3)输出级电路由一对信号传输开关(S21和S22)、一对复位开关(S31和S32)和钟控正反馈模块(310)组成;中间差分信号(MIDN和MIDP)节点分别通过一对信号传输开关(S21和S22)连接到差分信号输出端口(OUTN和OUTP);差分信号输出端口(OUTN和OUTP)分别通过一对复位开关(S31和S32)连接到复位电压(VRST),这里复位电压为电源电压(VDD);一对信号传输开关(S21和S22)均由放大时钟(ΦA)控制;一对复位开关(S31和S32)均由复位时钟(ΦRST)控制;钟控正反馈模块(310)有一对输入输出端口(VN和VP)和一个控制信号输入端口(CKIN),其输入输出端口(VN和VP)分别连接中间差分信号(MIDN和MIDP),控制信号输入端口(CKIN)连接放大时钟(ΦA)。
图4为本发明改进的动态放大器的钟控正反馈模块的实例电路。钟控正反馈模块实例电路由一对反相器和一对二选一数据选择器组成;一对反相器的输入分别连接一对数据选择器的输出,反相器的输出分别连接钟控正反馈模块的信号输入输出端口(VN和VP),数据选择器的一个输入分别连接到信号输入输出端口(VN和VP),另一个输入端连接逻辑0电平,数据选择器的控制端连接钟控正反馈模块的控制输入端口(CKIN);当控制输入端口(CKIN)为逻辑0时,输入输出端口(VN和VP)为逻辑1;当控制输入端口(CKIN)为逻辑1时,钟控正反馈模块表现为正反馈功能。
图5为应用于发明改进的动态放大器的共模检测模块的实例电路。共模检测模块实例电路由两个相同的电容、一个复位开关、一个级联反相器链和一个与门组成。两个电容的一端连接共模信号(VX),另一端连接共模检测模块的输入端口(VN和VP)。共模信号(VX)经过级联的反相器连接到与门的一个输入端,与门的另一个输入端连接放大时钟(ΦA),与门的输出为共模检测模块的输出(ΦAD)。共模检测模块(210)在放大时钟(ΦA)控制下工作于两种模式;复位模式时,输出采样时钟(ΦAD)为逻辑0;进入检测模式时,输出采样时钟(ΦAD)跳变为逻辑1,中间差分信号(MIDN和MIDP)由电源电压(VDD)向逻辑门的阈值电压逼近,当共模电压达到逻辑门的阈值电压时,输出采样时钟(ΦAD)跳变到逻辑0。
图6为应用于发明改进后的动态放大器的输入单元的实例电路。输入单元由一个与非门和一个信号传输开关组成,与非门的一个输入端连接输入单元的信号输入端(IN),与非门的另一个输入端与信号传输开关的控制端一同连接到输入单元的使能输入端(EN),与非门的输出端通过信号传输开关连接到输入单元的信号输出端(OUT);当使能输入端(EN)为逻辑1,与非门输出通过信号传输开关连接到信号输出端(OUT);当使能输入端(EN)为逻辑0,信号传输开关关断,信号输出端(OUT)为高阻状态。
图7为应用于发明改进后的动态放大器的信号传输开关的实例电路。实例电路是由数字标准单元实现的可综合自举开关电路,由四个反相器、一个自举电容、一个复位开关和三个N型复位开关组成。因自举开关是已有技术,不是本发明改进所包含的内容,故不在此赘述。
所述的动态放大器工作于三个相位:
(1)复位相位:复位时钟(ΦRST)为逻辑1,放大时钟(ΦA)为逻辑0;一对复位开关(S31和S32)导通,放大信号输出端口(OUTN和OUTP)连接电源电压(VDD);钟控正反馈模块(310)处于复位模式,中间差分信号(MIDN和MIDP)连接电源电压(VDD);
(2)放大相位:复位时钟(ΦRST)为逻辑0,放大时钟(ΦA)为逻辑1;共模检测模块(210)处于检测模式,钟控正反馈模块(310)使能,一对信号传输开关(S21和S22)导通,中间差分信号(MIDN和MIDP)连接到输出端口(OUTN和OUTP);放大相位分为两个阶段,当采样时钟(ΦAD)为逻辑1时为采样阶段,一对输入单元(C11和C12)导通,使中间差分信号(MIDN和MIDP)由电源电压(VDD)向逻辑门的阈值电压逼近;当采样时钟(ΦAD)为逻辑0时为信号放大阶段,一对输入单元(C11和C12)关断;钟控正反馈模块(310)放大中间差分信号(MIDN和MIDP)的差模电压;
(3)锁存相位:复位时钟(ΦRST)和放大时钟(ΦA)均为逻辑0;差分信号输出端口(OUTN和OUTP)电压保持不变;
图8为使用的复位开关的实例电路。图9为使用的N型复位开关的实例电路。图10为使用的反相器、与非门和与门的实例电路。本上述方案中用到的电容采用数字标准退耦电容单元,所有电路模块均由数字标准单元实现。
上述实施例只为说明本发明的技术构思及特点,正反馈模块、共模检测模块、信号传输开关、复位开关和N型复位开关都可用其他电路结构实现相同功能,其目的在于让熟悉此项技术的人能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明主要技术方案的精神实质所做的修饰,都应涵盖在本发明的保护范围之内。
Claims (9)
1.一种具有稳定共模输出电压的可综合动态放大器,其特征在于,包括一个输入级电路(100)、一个共模检测级电路(200)和一个输出级电路(300);其输入端口为一对正负信号端口(INP和INN),放大时钟端口(ΦA)和复位时钟端口(ΦRST);其输出端口为一对差分信号输出端口(OUTN和OUTP);其中:
(1)所述输入级电路(100),由一对输入单元(C11和C12)组成;输入单元的端口包括一个信号输入端(IN)、一个信号输出端(OUT)和一个使能端(EN);这对信号输入单元(C11和C12)的信号输入端(IN)分别与正负输入(INP和INN)相连,使能输入端(EN)均与采样时钟(ΦAD)相连,信号输出端(OUT)分别连接到中间差分信号(MIDN和MIDP);
(2)所述共模检测级电路,由共模检测模块(210)组成;共模检测模块(210)的端口包括一对信号输入端口(TN和TP)、一个控制信号输入端口(CKIN)和一个控制信号输出端口(CKOUT);其信号输入端口(TN和TP)分别连接到中间差分信号(MIDN和MIDP)节点,控制信号输入端口(CKIN)连接放大时钟(ΦA),控制信号输出端口(CKOUT)连接采样时钟(ΦAD);
(3)所述输出级电路,由一对信号传输开关(S21和S22)、一对复位开关(S31和S32)和钟控正反馈模块(310)组成;中间差分信号(MIDN和MIDP)节点分别通过一对信号传输开关(S21和S22)连接到差分信号输出端口(OUTN和OUTP);差分信号输出端口(OUTN和OUTP)分别通过一对复位开关(S31和S32)连接到复位电压(VRST);一对信号传输开关(S21和S22)均由放大时钟(ΦA)控制;一对复位开关(S31和S32)均由复位时钟(ΦRST)控制;钟控正反馈模块(310)有一对输入输出端口(VN和VP)和一个控制信号输入端口(CKIN),其输入输出端口(VN和VP)分别连接中间差分信号(MIDN和MIDP),控制信号输入端口(CKIN)连接放大时钟(ΦA)。
2.如权利要求1所述的具有稳定共模输出电压的可综合动态放大器,其特征在于,钟控正反馈模块(310)在放大时钟(ΦA)控制下工作于两种模式;复位模式时,钟控正反馈模块(310)将中间差分信号(MIDN和MIDP)连接到复位电压(VRST);使能模式时,钟控正反馈模块(310)表现为正反馈功能,使中间差分信号(MIDN和MIDP)相互竞争,最终分别收敛于逻辑0和逻辑1电压。
3.如权利要求1所述的具有稳定共模输出电压的可综合动态放大器,其特征在于,共模检测模块(210)在放大时钟(ΦA)控制下工作于两种模式;复位模式时,输出采样时钟(ΦAD)为关断电平;进入检测模式时,输出采样时钟(ΦAD)跳变为导通电平,中间差分信号(MIDN和MIDP)由复位电压(VRST)向逻辑门的阈值电压逼近,当共模电压达到逻辑门的阈值电压时,输出采样时钟(ΦAD)跳变到关断电平。
4.如权利要求1所述的具有稳定共模输出电压的可综合动态放大器,其特征在于,第一输入单元(C11)和第二输入端元(C12)均由采样时钟(ΦAD)控制;当一对输入单元(C11和C12)导通时,将正负输入(INP和INN)分别传输到中间差分信号(MIDN和MIDP);当一对输入单元(C11和C12)关断时,其输出均为高阻状态。
5.如权利要求1所述的具有稳定共模输出电压的可综合动态放大器,其特征在于,所述的动态放大器工作于三个相位;
(1)复位相位:复位时钟(ΦRST)为导通电平,放大时钟(ΦA)为关断电平;一对复位开关(S31和S32)导通,放大信号输出端口(OUTN和OUTP)连接到复位电压(VRST);钟控正反馈模块(310)处于复位模式,将中间差分信号(MIDN和MIDP)连接到复位电压(VRST);
(2)放大相位:复位时钟(ΦRST)为关断电平,放大时钟(ΦA)为导通电平;共模检测模块(210)处于检测模式,钟控正反馈模块(310)使能,一对信号传输开关(S21和S22)导通,中间差分信号(MIDN和MIDP)连接到输出端口(OUTN和OUTP);放大相位分为两个阶段,当采样时钟(ΦAD)为导通电平时为采样阶段,一对输入单元(C11和C12)导通,使中间差分信号(MIDN和MIDP)由复位电压(VRST)向逻辑门的阈值电压逼近;当采样时钟(ΦAD)为关断电平时为信号放大阶段,一对输入单元(C11和C12)关断;钟控正反馈模块(310)放大中间差分信号(MIDN和MIDP)的差模电压;
(3)锁存相位:复位时钟(ΦRST)和放大时钟(ΦA)均为关断电平;差分信号输出端口(OUTN和OUTP)电压保持不变。
6.如权利要求1所述的具有稳定共模输出电压的可综合动态放大器,其特征在于,所有用于实现所述动态放大器的模块,包括输入单元(C11和C12)、信号传输开关(S21和S22)、复位开关(S31和S32)、共模检测模块(210)和钟控正反馈模块(310)都由数字标准单元实现。
7.如权利要求1所述的具有稳定共模输出电压的可综合动态放大器,其特征在于,所述钟控正反馈模块,由一对反相器和一对二选一数据选择器组成;一对反相器的输入分别连接一对数据选择器的输出,反相器的输出分别连接钟控正反馈模块的信号输入输出端口(VN和VP),数据选择器的一个输入分别连接到信号输入输出端口(VN和VP),另一个输入端连接逻辑0电平,数据选择器的控制端连接钟控正反馈模块的控制输入端口(CKIN);当控制输入端口(CKIN)为逻辑0时,输入输出端口(VN和VP)为逻辑1;当控制输入端口(CKIN)为逻辑1时,钟控正反馈模块表现为正反馈功能。
8.如权利要求1所述的具有稳定共模输出电压的可综合动态放大器,其特征在于,所述共模检测模块,由两个相同的电容、一个复位开关、一个级联反相器链和一个与门组成;两个电容的一端连接共模信号(VX),另一端连接共模检测模块的输入端口(VN和VP);共模信号(VX)经过级联的反相器连接到与门的一个输入端,与门的另一个输入端连接放大时钟(ΦA),与门的输出为共模检测模块的输出(ΦAD);共模检测模块(210)在放大时钟(ΦA)控制下工作于两种模式;复位模式时,输出采样时钟(ΦAD)为逻辑0;进入检测模式时,输出采样时钟(ΦAD)跳变为逻辑1,中间差分信号(MIDN和MIDP)由电源电压(VDD)向逻辑门的阈值电压逼近,当共模电压达到逻辑门的阈值电压时,输出采样时钟(ΦAD)跳变到逻辑0。
9.如权利要求1所述的具有稳定共模输出电压的可综合动态放大器,其特征在于,所述输入单元由一个与非门和一个信号传输开关组成,与非门的一个输入端连接输入单元的信号输入端(IN),与非门的另一个输入端与信号传输开关的控制端一同连接到输入单元的使能输入端(EN),与非门的输出端通过信号传输开关连接到输入单元的信号输出端(OUT);当使能输入端(EN)为逻辑1,与非门输出通过信号传输开关连接到信号输出端(OUT);当使能输入端(EN)为逻辑0,信号传输开关关断,信号输出端(OUT)为高阻状态。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210051737.0A CN114465586A (zh) | 2022-01-18 | 2022-01-18 | 一种具有稳定共模输出电压的可综合动态放大器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210051737.0A CN114465586A (zh) | 2022-01-18 | 2022-01-18 | 一种具有稳定共模输出电压的可综合动态放大器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114465586A true CN114465586A (zh) | 2022-05-10 |
Family
ID=81408704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210051737.0A Pending CN114465586A (zh) | 2022-01-18 | 2022-01-18 | 一种具有稳定共模输出电压的可综合动态放大器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114465586A (zh) |
-
2022
- 2022-01-18 CN CN202210051737.0A patent/CN114465586A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100472836B1 (ko) | 고속 샘플링 수신기 | |
CN110098824B (zh) | 基于衬底增强型的比较器及电子设备 | |
EP0886377B1 (en) | A chopper-type voltage comparator | |
CN113054955B (zh) | 相位内插器系统及其操作方法 | |
WO2009133658A1 (ja) | 多信号スイッチ回路、電流スイッチセル回路、ラッチ回路、電流加算型dac、及び半導体集積回路、映像機器、通信機器 | |
CN101399545B (zh) | 低功率缓冲电路 | |
CN108494406B (zh) | 一种高速动态锁存型比较器、芯片及通信终端 | |
US10367506B1 (en) | Digital circuit based on a modified tristate circuit | |
CN110324027B (zh) | 一种具有电平移位功能的比较器 | |
CN115421546B (zh) | 电压缓冲器 | |
CN114465586A (zh) | 一种具有稳定共模输出电压的可综合动态放大器 | |
KR20130131070A (ko) | 전압 레벨 쉬프터 | |
US8653879B2 (en) | Level shifter and semiconductor integrated circuit including the shifter | |
CN114759911A (zh) | 一种低回踢噪声的可综合动态电压比较器 | |
US8378727B2 (en) | Bistable CML circuit | |
Shubhanand et al. | Design and simulation of a high speed CMOS comparator | |
US7161395B2 (en) | Static frequency divider with low power supply | |
WO2022033006A1 (zh) | 比较器 | |
CN115206365A (zh) | 一种数据处理电路、方法和半导体存储器 | |
US10613575B1 (en) | Method and apparatus for generating high-speed quadrature clock | |
US7023255B1 (en) | Latch with data jitter free clock load | |
Whitehead et al. | Direct measurement of high-gain and complementary charge-steering amplifiers | |
KR102529638B1 (ko) | 게이팅된 3-상태 인버터, 및 이를 포함하는 저 전력 감소된 면적 위상 보간기 시스템, 및 이를 동작시키는 방법 | |
WO2024041437A1 (zh) | 一种差分锁存器电路、开关驱动器以及数模转换电路 | |
US7230459B2 (en) | Static frequency divider for microwave applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |