CN113284800A - 重新布线层的制备方法及其结构 - Google Patents

重新布线层的制备方法及其结构 Download PDF

Info

Publication number
CN113284800A
CN113284800A CN202010101446.9A CN202010101446A CN113284800A CN 113284800 A CN113284800 A CN 113284800A CN 202010101446 A CN202010101446 A CN 202010101446A CN 113284800 A CN113284800 A CN 113284800A
Authority
CN
China
Prior art keywords
layer
metal wire
metal
diffusion barrier
redistribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010101446.9A
Other languages
English (en)
Other versions
CN113284800B (zh
Inventor
尹佳山
周祖源
吴政达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenghejing Micro Semiconductor Jiangyin Co Ltd filed Critical Shenghejing Micro Semiconductor Jiangyin Co Ltd
Priority to CN202010101446.9A priority Critical patent/CN113284800B/zh
Priority claimed from CN202010101446.9A external-priority patent/CN113284800B/zh
Publication of CN113284800A publication Critical patent/CN113284800A/zh
Application granted granted Critical
Publication of CN113284800B publication Critical patent/CN113284800B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种重新布线层的制备方法及其结构，该方法包括：提供支撑基底，并于其上形成扩散阻挡层；通过涂胶、曝光、显影工艺，于扩散阻挡层上形成图形化的光刻胶层；于扩散阻挡层上形成上端小下端大的类喇叭状的形貌的金属线层；去除图形化的光刻胶层；采用湿法刻蚀去除扩散阻挡层；采用等离子体刻蚀刻蚀金属线层，以对金属线层的形貌进行整形。通过采用等离子体刻蚀工艺对金属线层的下端进行整形，去除金属线层的下端的尖角凸部，或尖角凸部呈圆角化，可有效增大相邻金属线层之间的线间距，提高WLP的集成度；另外，消除了金属线层的下端的尖角凸部，可避免重新布线层尖端放电及相邻金属线层桥接的风险，提高了重新布线层的电学性能。

Description

重新布线层的制备方法及其结构
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种重新布线层的制备方法及其结构。
背景技术
随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展，同时对封装技术也提出了更高密度的发展需求。
晶圆级封装(WLP)技术由于具有小型化、低成本、高集成度以及具有更好的性能和更高的能源效率等优点，因此，已成为高要求的移动/无线网络等电子设备的重要的封装方法，是目前最具发展前景的封装技术之一。
WLP技术是以BGA技术为基础，是一种经过改进和提高的CSP。以晶圆为加工对象，在晶圆上同时对众多芯片进行封装、老化及测试，最后切割成单个器件，可以直接贴装到基板或印刷电路板上，它使封装尺寸减小到IC芯片的尺寸，生产成本大幅度降低。
重新布线层(RDL)可对芯片的焊盘的焊区位置进行重新布局，使新焊区满足对焊料球最小间距的要求，并使新焊区按照阵列排布。对于高I/O芯片封装结构而言，需要多层RDL金属线。然而，在有限的外形形状及封装尺寸下，RDL金属线的线宽及线间距越小意味着可以得到越多的供电轨道。
在现有工艺中，RDL金属线制造部分是整个WLP流程中最昂贵的部分，工艺过程中一般采用光刻和刻蚀工艺形成RDL金属线，而更高要求的小RDL金属线线宽及小线间距基本达到了传统的光学投影光刻技术分辨力的物理极限，所以光刻和刻蚀形成的图形化光刻胶层形状为上端大下端小，该形状直接导致后续形成的RDL金属线的形状为上端小下端大的类似喇叭状的形貌，且在下端形成一个尖脚(如图1中的虚线框D所示)，该喇叭状形貌的RDL金属线会减小相邻RDL金属线的线间距，甚至将相邻RDL金属线桥接，降低RDL结构的电学性能，同时降低WLP结构的集成度。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种重新布线层的制备方法及其结构，用于解决现有技术中WLP封装技术在形成小线宽及小间距的重新布线层时，重新布线层呈上端小下端大的类喇叭状形貌，且在下端形成一个底脚，该喇叭状形貌的重新布线层会减小相邻重新布线层的线间距，甚至将相邻重新布线层桥接，降低重新布线层的电学性能，同时降低WLP结构的集成度等的问题。
为实现上述目的及其他相关目的，本发明提供一种重新布线层的制备方法，所述制备方法至少包括以下步骤：
提供支撑基底，并于所述支撑基底上形成扩散阻挡层；
于所述扩散阻挡层上涂覆光刻胶层，并通过曝光、显影工艺于所述光刻胶层形成填充窗口，所述填充窗口呈上端小下端大的形貌；
于所述填充窗口的所述扩散阻挡层上形成金属线层，所述金属线层呈上端小下端大的形貌，所述金属线层的下端具有尖角凸部；
去除所述光刻胶层；
采用湿法刻蚀去除未被所述金属线层覆盖的所述扩散阻挡层；
采用等离子体刻蚀刻蚀所述金属线层，以去除所述金属线层的下端的所述尖角凸部，或使所述金属线层的下端的尖角凸部呈圆角化。
可选地，采用溅射法于所述支撑基底上形成所述扩散阻挡层，采用电镀法于所述填充窗口的所述扩散阻挡层上形成所述金属线层。
可选地，于所述支撑基底上形成扩散阻挡层后，还包括于所述扩散阻挡层上形成金属种子层的步骤，所述光刻胶层形成于所述金属种子层上，所述金属线层形成于所述填充窗口的所述金属种子层上，采用湿法刻蚀去除所述扩散阻挡层，同时去除所述金属种子层。
可选地，所述金属种子层的材料包括Cu。
可选地，所述扩散阻挡层的材料包括Ti、TiN、Ta、TaN、TiW、Cr中的一种或多种，所述金属线层的材料包括铝、铝合金、铜或铜合金。
可选地，所述光刻胶层的厚度介于13μm～17μm之间，所述金属线层的厚度介于8μm～12μm之间。
可选地，采用溅射刻蚀或反应型离子刻蚀刻蚀所述金属线层。
可选地，溅射刻蚀刻蚀所述金属线层采用的刻蚀气体包括Ar及N2中的至少一种，反应型离子刻蚀刻蚀所述金属线层采用的刻蚀气体包括BCl3及Cl2。
可选地，所述金属线层的线宽介于1.3μm～1.7μm之间，相邻所述金属线层的线间距介于1.3μm～1.7μm。
本发明还提供一种重新布线层，所述重新布线层至少包括：
扩散阻挡层；
金属线层，位于所述扩散阻挡层上，其中，所述金属线层的下端边缘不超过所述扩散阻挡层，且所述金属线层的下端呈弧形。
可选地，所述重新布线层还包括形成于所述扩散阻挡层与所述金属线层之间的金属种子层，其中，所述金属线层的下端边缘不超过所述金属种子层。
可选地，所述金属种子层的材料包括Cu。
可选地，所述扩散阻挡层的材料包括Ti、TiN、Ta、TaN、TiW、Cr中的一种或多种，所述金属线层的材料包括铝、铝合金、铜或铜合金。
可选地，所述金属线层的线宽介于1.3μm～1.7μm之间，相邻所述金属线层的线间距介于1.3μm～1.7μm。
如上所述，本发明的重新布线层的制备方法及其结构，通过采用等离子体刻蚀工艺对金属线层的下端进行整形，去除金属线层的下端的尖角凸部，或使金属线层的下端的尖角凸部呈圆角化。通过该形貌整形步骤，可有效增大相邻所述金属线层之间的线间距，提高WLP的集成度；另外，消除了金属线层的下端的尖角凸部，可避免重新布线层尖端放电及相邻金属线层桥接的风险，提高了重新布线层的电学性能。
附图说明
图1显示为现有技术中的重新布线层的SEM图。
图2显示为本发明的重新布线层的制备方法的流程示意图。
图3至图18显示为本发明的重新布线层的制备方法各步骤所呈现的结构示意图，其中，图7显示为图6中A处的局部放大图，图14显示为图13中B处的局部放大图，图17显示为图16中C处的局部放大图，图16及图18还显示为本发明的重新布线层的结构示意图。
元件标号说明
10 支撑基底
100 支撑层
101 分离层
11 扩散阻挡层
12 光刻胶层
120 光刻胶层的上端
121 光刻胶层的下端
122 填充窗口
13 金属线层
130 金属线层的上端
131 金属线层的下端
132 金属线层下端的尖角凸部
14 金属种子层
S1～S6 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2至图18。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
如图2至图18所示，本实施例提供一种重新布线层的制备方法，具体地，如图3至图18示出了本实施例中重新布线层的制备方法各步骤所呈现的结构示意图。
如图2至图5所示，首先进行步骤S1，提供支撑基底10，并于所述支撑基底10上形成扩散阻挡层11。
如图3所示，作为示例，所述支撑基底10包括支撑层100及其上的分离层101。
所述支撑层100包括玻璃层、金属层、半导体层、聚合物层及陶瓷层中的一种。在本实施例中，所述支撑层100选用为玻璃层，所述玻璃层成本较低，容易在其表面形成分离层101，且能降低后续的剥离工艺的难度。
所述分离层101包括聚合物层或粘合胶层，所述聚合物层或粘合胶层首先采用旋涂工艺涂覆于所述支撑层100表面，然后采用紫外固化或热固化工艺使其固化成型。
在本实施例中，所述聚合物层包括LTHC光热转换层，后续在剥离所述支撑层100时，可以基于激光对LTHC光热转换层进行加热，以使重新布线层及所述支撑层1000自所述LTHC光热转换层处相互分离。
如图4所示，作为示例，所述扩散阻挡层11的材料可以为Ti、TiN、Ta、TaN、TiW、Cr中的一种或多种。由于一般重新布线层中的金属线层具有很高的扩散系数，当重新布线层粘合在晶圆时，由于金属线层高的扩散系数，会导致金属离子扩散进入晶圆的器件结构中，对晶圆的性能造成影响。所以，为了避免金属线层的离子扩散，在制备重新布线层时，需要先在所述支撑基底上制备一层所述扩散阻挡层11以阻止金属离子向晶圆扩散；另外，也是为了在后续制备重新布线层时提高金属线层与支撑基底10的粘附力。
扩散阻挡层11的制备方法可以为溅射法、电化学镀法、物理气相沉积法、化学气相沉积法等物理或化学方法。在本实施例中，选用Ti作为扩散阻挡层，选用常规的溅射法沉积扩散阻挡层11，采用溅射法沉积Ti层，工艺易于实现且Ti层与支撑基底的粘附力较强。
如图5所示，作为示例，一般采用电镀法形成金属线层，而电镀形成的关键是通过表面的金属层产生电流使金属沉积，对于扩散阻挡层11来说，其需要实现阻挡扩散及提高粘附力的作用，选用的材料导电率较小，所以需要形成一层电导率较大的金属层，以作为金属线层电镀的金属种子层14。如图5所示，于所述扩散阻挡层11上形成所述金属种子层14。所述金属种子层14的材料可以选择Cu，可以采用溅射法形成所述金属种子层14。
如图2、图6至图8所示，接着进行步骤S2，于所述扩散阻挡层11上涂覆光刻胶层12，并通过曝光、显影工艺，于所述光刻胶层12形成填充窗口122，所述填充窗口122呈上端小下端大的形貌。
如图7所示，由于最后形成的金属线层的线宽及线间距要求很小，基本为微米量级，该要求基本达到了光刻投影技术分辨力的物理极限，所以图形化后形成的所述光刻胶层12的光刻胶层的上端120线宽较大，光刻胶层的下端121线宽较小，即所述填充窗口122的上端较小，下端较大。
作为示例，形成图形化的所述光刻胶层12的方法为：将光刻胶均匀涂布于所述扩散阻挡层11(如图6所示)或所述金属种子层14(如图8所示)表面，然后，将覆盖有光刻胶的支撑基底从涂胶机上转移至烘箱中进行涂胶后烘，以蒸发光刻胶中的水分，固定光刻胶。将紫外光透过光罩板上的图形照射到涂有光刻胶的支撑基底表面，受紫外光照射后光刻胶变形，光刻胶被显影液腐蚀，经过清洗后，留下和光罩板上一致或互补的图形，从而形成了图形化的光刻胶层12。
如图2、图9至图10所示，接着进行步骤S3，于所述填充窗口122的所述扩散阻挡层11上形成金属线层13，所述金属线层13呈上端小下端大的形貌，所述金属线层的下端131具有尖角凸部132。
如图10所示，如上所述，如果采用电镀工艺形成金属线层13，一般会在所述扩散阻挡层11上形成所述金属种子层14，则本步骤中所述金属线层13形成于所述填充窗口122的所述金属种子层14上。如图14所示，基于图形化的所述光刻胶12的形貌，即所述填充窗口122的形貌，金属线层的上端130线宽较小，金属线的下端131线宽较大，且在所述金属线的下端131形成尖角凸部132。
作为示例，所述金属线层13的厚度小于或等于所述图形化的光刻胶层12的厚度，这样，可以精确控制所述金属线层13的线宽。较佳地，所述图形化的光刻胶层12的厚度介于13μm～17μm之间，所述金属线层13的厚度介于8μm～12μm之间。
作为示例，所述金属线层13的材料包括铝、铝合金、铜或铜合金。本实施例采用电镀法形成所述金属线层13，所述金属线层13的材料选为Cu。
如图2、图11至图12所示，接着进行步骤S4，去除所述光刻胶层12。
在实际生产中，一般采用高于200℃的工艺温度，在氧、氟混合工艺气体进行灰化处理，以去除所述图形化的光刻胶层12。
如图2、图13至图15所示，接着进行步骤S5，采用湿法刻蚀去除未被所述金属线层13覆盖的所述扩散阻挡层11。
由于湿法刻蚀的刻蚀速率快、成本低，所以成为常用的刻蚀手段。如图15所示，如上所述，如果所述扩散阻挡层11上形成有所述金属种子层14，则在本步骤中去除所述扩散阻挡层11时，所述金属种子层14也同时被去除。由于所述扩散阻挡层11和所述金属种子层14所采用的材料不同，即刻蚀比不同，所以需要选用不同的刻蚀溶液，例如当所述扩散阻挡层11的材料选为Ti时，选用双氧水和磷酸作为刻蚀溶液，当所述金属种子层14的材料选为Cu时，选用氢氧化钾和双氧水作为刻蚀溶液。本领域的技术人员可以根据实际需要进行选择。
如图2、图16至图18所示，最后进行步骤S6，采用等离子体刻蚀刻蚀所述金属线层13，去除所述金属线层13的下端131的所述尖角凸部132，或使所述金属线层的下端131的尖角凸部132呈圆角化。以实现对所述金属线层13的形貌进行整形。
如图14及图17所示，采用本步骤的等离子体刻蚀工艺可以对图14所示的所述金属线层的下端131进行整形，去除所述金属线层的下端131的尖角凸部132，或使所述金属线层的下端131的尖角凸部132呈圆角化。通过本步骤对所述金属线层13的形貌进行整形，可有效增大相邻所述金属线层13之间的线间距，提高WLP的集成度；另外，消除了所述尖角凸部132，可避免重新布线层尖端放电及相邻金属线层桥接的风险，提高重新布线层的电学性能。
作为示例，所述金属线层13的线宽介于1.3μm～1.7μm之间，相邻所述金属线层13的线间距介于1.3μm～1.7μm。
作为示例，可以采用溅射刻蚀工艺或反应型离子刻蚀工艺刻蚀所述金属线层13。溅射刻蚀工艺刻蚀所述金属线层13采用的刻蚀气体包括Ar及N2中的至少一种，反应型离子刻蚀工艺刻蚀所述金属线层13采用的刻蚀气体包括BCl3及Cl2。
作为一较佳示例，采用溅射刻蚀工艺刻蚀所述金属线层13，刻蚀气体选择Ar，将上述结构置于刻蚀腔室中，选择0.3T的腔室压力，Ar的流量为500sccm，微波功率1500W，射频功率280W，并具体根据所述扩散阻挡层11及所述金属中层14的厚度控制刻蚀时间，通过Ar离子物理轰击刻蚀，去除所述扩散阻挡层11及所述金属中层14，以形成上述形貌的金属线层13。
作为示例，形成上述结构后，还可包括形成覆盖所述金属线层13、所述金属种子层14及所述扩散阻挡层11的介质层，然后再通过所述分离层101，将重新布线层与所述支撑层100分离。
实施例二
如图16至图18所示，本实施例提供一种重新布线层，该重新布线层的结构可采用上述实施例一的制备方法制得，但也可以采用其他方法制备得到，在此不做限制。本实施例的重新布线层所带来的有益效果可参见实施例一所述，在本实施例中不做赘述。
如图16及图17所示，所述重新布线层至少包括：
扩散阻挡层11；
金属线层13，位于所述扩散阻挡层11上，其中，所述金属线层的下端131边缘不超过所述扩散阻挡层11，且所述金属线层的下端131呈弧形。
如图17所示，作为示例，所述重新布线层还包括形成于所述扩散阻挡层11与所述金属线层13之间的金属种子层14，其中，所述金属线层的下端131边缘不超过所述金属种子层14。
作为示例，所述金属种子层14的材料包括Cu。
作为示例，所述扩散阻挡层11的材料包括Ti、TiN、Ta、TaN、TiW、Cr中的一种或多种，所述金属线层13的材料包括铝、铝合金、铜或铜合金。
作为示例，所述金属线层13的线宽介于1.3μm～1.7μm之间，相邻所述金属线层13的线间距介于1.3μm～1.7μm。
综上所述，本发明提供一种重新布线层的制备方法及其结构，通过采用等离子体刻蚀工艺对金属线层的下端进行整形，去除金属线层的下端的尖角凸部，或使金属线层的下端的尖角凸部呈圆角化。通过该形貌整形步骤，可有效增大相邻所述金属线层之间的线间距，提高WLP的集成度；另外，消除了金属线层的下端的尖角凸部，可避免重新布线层尖端放电及相邻金属线层桥接的风险，提高了重新布线层的电学性能。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (14)

1.一种重新布线层的制备方法，其特征在于，所述制备方法至少包括以下步骤：
提供支撑基底，并于所述支撑基底上形成扩散阻挡层；
于所述扩散阻挡层上涂覆光刻胶层，并通过曝光、显影工艺于所述光刻胶层形成填充窗口，所述填充窗口呈上端小下端大的形貌；
于所述填充窗口的所述扩散阻挡层上形成金属线层，所述金属线层呈上端小下端大的形貌，所述金属线层的下端具有尖角凸部；
去除所述光刻胶层；
采用湿法刻蚀去除未被所述金属线层覆盖的所述扩散阻挡层；
采用等离子体刻蚀刻蚀所述金属线层，以去除所述金属线层的下端的所述尖角凸部，或使所述金属线层的下端的尖角凸部呈圆角化。
2.根据权利要求1所述的重新布线层的制备方法，其特征在于：采用溅射法于所述支撑基底上形成所述扩散阻挡层，采用电镀法于所述填充窗口的所述扩散阻挡层上形成所述金属线层。
3.根据权利要求2所述的重新布线层的制备方法，其特征在于：于所述支撑基底上形成扩散阻挡层后，还包括于所述扩散阻挡层上形成金属种子层的步骤，所述光刻胶层形成于所述金属种子层上，所述金属线层形成于所述填充窗口的所述金属种子层上，采用湿法刻蚀去除所述扩散阻挡层，同时去除所述金属种子层。
4.根据权利要求3所述的重新布线层的制备方法，其特征在于：所述金属种子层的材料包括Cu。
5.根据权利要求1所述的重新布线层的制备方法，其特征在于：所述扩散阻挡层的材料包括Ti、TiN、Ta、TaN、TiW、Cr中的一种或多种，所述金属线层的材料包括铝、铝合金、铜或铜合金。
6.根据权利要求1所述的重新布线层的制备方法，其特征在于：所述光刻胶层的厚度介于13μm～17μm之间，所述金属线层的厚度介于8μm～12μm之间。
7.根据权利要求1所述的重新布线层的制备方法，其特征在于：采用溅射刻蚀或反应型离子刻蚀刻蚀所述金属线层。
8.根据权利要求7所述的重新布线层的制备方法，其特征在于：溅射刻蚀刻蚀所述金属线层采用的刻蚀气体包括Ar及N2中的至少一种，反应型离子刻蚀刻蚀所述金属线层采用的刻蚀气体包括BCl3及Cl2。
9.根据权利要求1所述的重新布线层的制备方法，其特征在于：所述金属线层的线宽介于1.3μm～1.7μm之间，相邻所述金属线层的线间距介于1.3μm～1.7μm。
10.一种重新布线层，其特征在于，所述重新布线层至少包括：
扩散阻挡层；
金属线层，位于所述扩散阻挡层上，其中，所述金属线层的下端边缘不超过所述扩散阻挡层，且所述金属线层的下端呈弧形。
11.根据权利要求10所述的重新布线层，其特征在于：所述重新布线层还包括形成于所述扩散阻挡层与所述金属线层之间的金属种子层，其中，所述金属线层的下端边缘不超过所述金属种子层。
12.根据权利要求11所述的重新布线层，其特征在于：所述金属种子层的材料包括Cu。
13.根据权利要求10所述的重新布线层，其特征在于：所述扩散阻挡层的材料包括Ti、TiN、Ta、TaN、TiW、Cr中的一种或多种，所述金属线层的材料包括铝、铝合金、铜或铜合金。
14.根据权利要求10所述的重新布线层，其特征在于：所述金属线层的线宽介于1.3μm～1.7μm之间，相邻所述金属线层的线间距介于1.3μm～1.7μm。
CN202010101446.9A 2020-02-19 重新布线层的制备方法及其结构 Active CN113284800B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010101446.9A CN113284800B (zh) 2020-02-19 重新布线层的制备方法及其结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010101446.9A CN113284800B (zh) 2020-02-19 重新布线层的制备方法及其结构

Publications (2)

Publication Number Publication Date
CN113284800A true CN113284800A (zh) 2021-08-20
CN113284800B CN113284800B (zh) 2025-07-22

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115500020A (zh) * 2022-10-18 2022-12-20 东莞康源电子有限公司 一种ic封装载板填孔无凹陷制作方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0273629A2 (en) * 1986-12-29 1988-07-06 Inmos Corporation Transition metal clad interconnect for integrated circuits
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
CN1638089A (zh) * 2003-08-04 2005-07-13 国际商业机器公司 用于低k介电材料的包括回蚀的镶嵌互连结构
US20070128857A1 (en) * 2005-12-06 2007-06-07 Quanta Display Inc. Method for manufacturing copper wires on substrate of flat panel display device
CN101207109A (zh) * 2006-12-22 2008-06-25 Tdk株式会社 印刷布线板的布线构造及其形成方法
US20180061700A1 (en) * 2016-08-26 2018-03-01 Tokyo Electron Limited Manufacturing methods to protect ulk materials from damage during etch processing to obtain desired features
CN212136439U (zh) * 2020-02-19 2020-12-11 中芯长电半导体（江阴）有限公司 重新布线层

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0273629A2 (en) * 1986-12-29 1988-07-06 Inmos Corporation Transition metal clad interconnect for integrated circuits
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
CN1638089A (zh) * 2003-08-04 2005-07-13 国际商业机器公司 用于低k介电材料的包括回蚀的镶嵌互连结构
US20070128857A1 (en) * 2005-12-06 2007-06-07 Quanta Display Inc. Method for manufacturing copper wires on substrate of flat panel display device
CN101207109A (zh) * 2006-12-22 2008-06-25 Tdk株式会社 印刷布线板的布线构造及其形成方法
US20180061700A1 (en) * 2016-08-26 2018-03-01 Tokyo Electron Limited Manufacturing methods to protect ulk materials from damage during etch processing to obtain desired features
CN212136439U (zh) * 2020-02-19 2020-12-11 中芯长电半导体（江阴）有限公司 重新布线层

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115500020A (zh) * 2022-10-18 2022-12-20 东莞康源电子有限公司 一种ic封装载板填孔无凹陷制作方法

Similar Documents

Publication Publication Date Title
EP3485510B1 (en) Package with passivated interconnects
JP3587019B2 (ja) 半導体装置の製造方法
TW202123785A (zh) 封裝核心組件及製造方法
US7727877B2 (en) Method of manufacturing a wafer level package that uses the same seed layer for selectively electroplating a rewiring pattern and a conductive pillar
US20160190028A1 (en) Method and structure for fan-out wafer level packaging
US7919408B2 (en) Methods for fabricating fine line/space (FLS) routing in high density interconnect (HDI) substrates
JP2012505553A (ja) 選択的な基板領域メッキを可能とする方法
JPS61182245A (ja) 複数の半導体集積回路を接続する薄膜状の相互接続信号面を形成する方法及び素子
CN210040131U (zh) 一种重新布线层
CN210467823U (zh) 一种重新布线层
CN112259466A (zh) 一种重新布线层的制备方法
CN212136439U (zh) 重新布线层
JP6217465B2 (ja) 配線構造の作製方法、配線構造、及びこれを用いた電子機器
CN113284800B (zh) 重新布线层的制备方法及其结构
CN113284800A (zh) 重新布线层的制备方法及其结构
CN209804599U (zh) 半导体结构
CN211088206U (zh) 重新布线层
JP2011258871A (ja) 回路基板及びその製造方法
CN212434616U (zh) 半导体结构
CN212209479U (zh) 重新布线层
CN210403718U (zh) 一种重新布线层
CN113284812A (zh) 重新布线层的制备方法及其结构
JP2013089831A (ja) 配線構造及びその製造方法
CN112582333A (zh) 一种重新布线层及其制备方法
US11462403B2 (en) Semiconductor structure and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant