CN113284533A - 存储器装置和调整用于存储器装置的参数的方法 - Google Patents
存储器装置和调整用于存储器装置的参数的方法 Download PDFInfo
- Publication number
- CN113284533A CN113284533A CN202010104774.4A CN202010104774A CN113284533A CN 113284533 A CN113284533 A CN 113284533A CN 202010104774 A CN202010104774 A CN 202010104774A CN 113284533 A CN113284533 A CN 113284533A
- Authority
- CN
- China
- Prior art keywords
- binary
- read error
- read
- error
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开提供一种存储器装置,包含:连接接口;存储器阵列,与参数相关联;以及存储器控制电路,配置成至少:通过连接接口接收操作以对存储器阵列进行操作,操作中的每一个是读取操作或写入操作;基于对存储器阵列进行操作来检测读取错误,读取错误是二进制0读取错误或二进制1读取错误;通过响应于读取错误是二进制1读取错误而递增错误计数器的计数器值且响应于读取错误是二进制0读取错误而递减计数器值来更新错误计数器;以及响应于计数器值已达到正预定阈值或负预定阈值而调整参数。
Description
技术领域
本公开涉及一种具有参数调整机构的存储器装置和通过存储器装置来调整参数的方法。
背景技术
在常规上,例如快闪存储器、电阻式随机存取存储器(resistive random-accessmemory;RRAM)或其它类型的新兴存储器的非易失性存储器装置制成为放置在芯片上的集成电路,所述芯片将归因于磨损和撕裂、正常操作、数据保持、加热、循环以及类似物而劣化。可能需要实时调整存储器装置的各种参数以便保持或提高其总体质量和性能。参数可包含读取参考电压、读取参考电流、读取验证参考、写入电压以及类似物。因此,只要可改进用于调整这些参数的方案,就也可实现良率提高和更大的产品可靠性。
发明内容
因此,本公开涉及一种具有参数调整机构的存储器装置和通过存储器装置来调整参数的方法。
本公开涉及存储器装置,所述存储器装置包含(不限于):连接接口;存储器阵列,包含与参数相关联的多个存储单元;以及存储器控制电路,耦合到错误计数器、连接接口以及存储器阵列,且存储器控制电路配置成至少:通过连接接口接收操作以对存储器阵列进行操作,操作中的每一个是读取操作或写入操作;基于对存储器阵列进行操作来检测读取错误,读取错误是二进制0读取错误或二进制1读取错误;通过响应于读取错误是二进制1读取错误而递增错误计数器的计数器值且响应于读取错误是二进制0读取错误而递减计数器值来更新错误计数器;以及响应于计数器值已达到正预定阈值或负预定阈值而调整参数。
本公开涉及一种调整用于存储器装置的参数的方法。所述方法包含(不限于):通过连接接口接收操作以对存储器阵列进行操作,操作中的每一个是读取操作或写入操作;基于对存储器阵列进行操作来检测读取错误,读取错误是二进制0读取错误或二进制1读取错误;通过响应于读取错误是二进制1读取错误而递增错误计数器的计数器值且响应于读取错误是二进制0读取错误而递减计数器值来更新存储器阵列的错误计数器;以及响应于计数器值已达到正预定阈值或负预定阈值而调整参数。
为了使得本公开的前述特征和优点便于理解,下文详述带有附图的示范性实施例。应理解,前文总体描述和以下详细描述都是示范性的,且希望提供对如所要求的本公开的进一步阐释。
然而,应理解,这一概述可能不含有本公开的所有方面和实施例,且因此并不意欲以任何方式为限制性或限定性的。此外,本公开将包含对本领域的技术人员显而易见的改进和修改。
附图说明
图1示出根据本公开的示范性实施例的感测放大器电压参考和电流参考;
图2示出根据本公开的示范性实施例的存储器装置的硬件方块图;
图3示出根据本公开的示范性实施例的通过存储器阵列和存储器控制电路来进行的功能的方块图;
图4示出根据本公开的示范性实施例的错误计数器的电路图;
图5示出根据本公开的示范性实施例的调整感测参考的概念;
图6示出根据本公开的示范性实施例的调整存储器装置的参数的方法;
图7示出根据本公开的示范性实施例的调整感测参考的方法;
图8示出根据本公开的示范性实施例的调整感测参考的方法;
图9示出根据本公开的示范性实施例的调整写入电压的方法。
附图标记说明
100、311:感测放大器
101:单元
200:存储器装置
210:连接接口
220:存储器控制电路
230:存储器阵列
231:错误计数器
240:熔丝烧断控制器
312:感测放大器输出
313:错误校正码电路
314:经解码感测放大器输出
315:错误位置位
316:并串转换器
317:第一错误
318:第二错误
400:向上/向下错误计数器
401:输入端
501:第一波形
502:第二波形
503:第一感测参考电平
504:第二感测参考电平
Iref:参考电流
Q0~Q3:输出
S601~S604、S701~S710、S801~S808、S901~S911:步骤
Vref:参考电压
具体实施方式
现将详细参考本公开的当前示范性实施例,附图中示出所述示范性实施例的实例。只要可能,相同附图标号在附图和描述中用以指代相同或相似部件。
在本公开中,在存储器地址中进行读取操作以确定二进制0读取错误的总数量与二进制1读取错误的总数量之间的差。可在一或多个操作期间使用硬件错误计数器或软件/固件错误计数器来记录这种差以便实时读取一或多个所选存储块。如果计数值高于正预定阈值,那么可在出厂设定中调整或在用户设定中自动调整存储器装置的一或多个参数以提高二进制1读取的准确性。相反,如果计数值小于负预定阈值,那么也可调整一或多个参数以提高二进制0读取的准确性。
二进制0读取错误是指某1位输出应读取为二进制1,但结果该1位输出的值在读取时却为二进制0。相反,二进制1读取错误是指某1位输出应读取为二进制0,但结果该1位输出的值在读取时却为二进制1。
参考图1的感测放大器电路作为实例。感测放大器100可连接到多个存储单元,其中每一存储单元能够存储二进制值。对于图1的放大器电路的感测,单元101可输出将要与参考电压Vref或参考电流Iref比较的电压或电流。放大器电路100可接着放大单元101的电压输出或电流输出与参考电压Vref或参考电流Iref之间的差以确定单元的数据是二进制0还是二进制1。
接下来,检测二进制0读取错误或二进制1读取错误,且对二进制1读取错误量和二进制0读取错误量进行计数。一旦二进制1读取错误量与二进制0读取错误量之间的差已达到预定阈值,就可手动或自动地调整参考电压Vref或参考电流Iref。可基于应用自动错误检测技术以及熔丝技术来完成自动调整以调整参考电压Vref或参考电流Iref。
存储器装置可以是例如电阻式随机存取存储器(RRAM),对于所述电阻式随机存取存储器,大多数读取错误很可能是二进制1读取错误。因此,如果计数器值已达到正预定数,那么可调整写入电压或写入时序以便提高所述电阻式随机存取存储器的循环耐久性。
另一实例中,可在一或多个所选存储块的写入操作期间使用一或多个错误计数器来实时记录二进制1读取错误量和/或二进制0读取错误量。如果已确定计数器值高于正预定数,则可手动或自动地调整写入电压和/或时序以提高写入操作的准确性。
图2示出存储器装置200的硬件方块图。存储器装置200可包含电连接到连接接口210、存储器阵列230、错误计数器231以及熔丝烧断控制器240的存储器控制电路220。连接接口210配置接收命令和/或数据或将所述命令和/或数据发射到外部装置。
存储器阵列230含有多个存储体(memory bank),因为存储体中的每一个可含有用于存储二进制信息的多个存储单元。可在写入操作期间使用错误计数器231来记录二进制1读取错误量与二进制0读取错误量之间的差。在一实施例中,错误计数器231仅可在写入操作或读取操作期间记录二进制0读取错误量或二进制1读取错误量。错误计数器231只可记录存储块或存储体的一部分而不是整个存储块或存储体。每一存储块或存储体可对应于专用错误计数器。或者,错误计数器可由多个存储块或存储体共用。
熔丝烧断控制器240配置成烧断一或多个熔丝以便启动替代性电路,以便取代或调整现有功能。具体来说,对于本公开的存储器装置200,熔丝烧断控制器240可存储与将要调整的存储器装置200的一或多个参数相关的设定。举例来说,熔丝烧断控制器240可存储对应于参数的具体设定的二进制值,所述参数可以是例如参考电压或参考电流的感测参考。参数还可以是写入电压、编程电压、设定电压、重置电压、形成电压或时序。此外,通过将存储器控制电路220配置成自动调整存储在熔丝烧断控制器240内的二进制值,存储器装置200将能够自动调整感测参考。
存储器控制电路200可电连接到错误计数器231、连接接口210以及存储器阵列230。值得注意的是,尽管将错误计数器231示出为存储器阵列230的一部分,但错误计数器可替代性地为存储器控制电路220的一部分。存储器控制电路220可配置成通过连接接口210接收一或多个操作,其中所述操作中的每一个是命令、读取操作或写入操作。存储器控制电路220可进一步配置成响应于对存储器阵列230进行一或多个读取操作或写入操作而检测读取错误,所述读取错误是二进制0读取错误或二进制1读取错误。
存储器控制电路220可进一步配置成通过响应于检测到二进制1读取错误而递增计数器值且通过响应于检测到二进制0读取错误而使计数器值递减1来更新错误计数器231。随后,存储器控制电路220可响应于计数器值已达到正预定阈值或负预定阈值而调整参数。根据示范性实施例,存储器控制电路220可响应于错误计数器231的计数器值已达到预定阈值的绝对值而调整感测参考。
基本上,错误计数器231通过响应于检测到二进制1读取错误而进行一个单位递增且通过响应于检测到二进制0读取错误而进行一个单位递减来记录二进制1读取错误量与二进制0读取错误量之间的差。
在一实施例中,当存储器控制电路220正对存储器阵列进行读取操作时,可使用内置裕度来进行读取操作以便允许传送位具有良好裕度。
存储器控制电路220可配置成通过以下操作来调整感测参考:将计数器值重置到零;对多个存储单元进行读取操作;累积二进制1读取错误量和二进制0读取错误量;以及基于更高的那个读取错误量来调整感测参考以便递减二进制1读取错误量或二进制0读取错误量。存储器控制电路220可进一步配置成反复调整感测参考直到计数器值低于正预定阈值或高于负预定阈值为止。
存储器控制电路220可配置成通过在存储器控制电路配置成调整参考电压或参考电流之前应用预定数据模式和与所述预定数据模式相反的二进制来更新错误计数器。由于感测参考可随温度而变化,所以存储器控制电路200可配置成在感测参考根据不同温度来变化时在不同温度下调整所述感测参考。
可在存储器装置200仍在出厂状态下正进行测试时进行以上所描述的参数的调整。或者,可在存储器装置200正进行接通电源操作、正进行断电操作时或响应于接收到命令而进行参数的调整。还可在写入操作期间进行参数的调整。在已调整参数之后,可将错误计数器231的计数器值重置到零。
图3示出通过存储器阵列230和存储器控制电路220来进行以便产生二进制0读取错误和二进制1读取错误的功能的方块图。如图3中所示出,存储器阵列的感测放大器(sense amplifier;SA)311可产生由错误校正码(error correction code;ECC)电路313接收的50位感测放大器输出(sense amplifier output;SAOUT)312,所述错误校正码电路例如实施例如博斯-乔赫里-霍克文黑姆(Bose-Chaudhuri-Hocquenghem)译码的特定译码方案。ECC电路313可实施为存储器控制电路220的一部分。ECC电路313接着将产生32位经解码感测放大器输出314和错误位置位315,所述错误位置位描述其中可能已出现读取错误的每一位置。将经解码感测放大器输出314和错误位置位315发送到并串转换器316,所述并串转换器将数据从并行格式转换成串行格式以便以串行格式输出经解码感测放大器输出314和错误位置位315。在这一实例中,假设已出现两个错误317和错误318。第一错误317是其中读取到二进制值0但实际值应该是1的二进制0读取错误,且第二错误318是其中读取到二进制值1但实际值应该是0的二进制1读取错误。随后将呈串行形式的错误位置位315传输到错误计数器(例如错误计数器231)。
错误计数器(例如错误计数器231)可以是例如图4的4位向上/向下错误计数器400。向上/向下错误计数器400能够从0到15(也就是从0000到1111)进行计数。向上/向下错误计数器400的输入端401将接收呈串行形式的错误位置位315,且向上/向下错误计数器400将响应于接收到二进制1读取错误而进行一个单位递增(也就是使计数值递增1)且将响应于接收到二进制0读取错误而进行一个单位递减(也就是使计数值递减1)。将对照阈值使用向上/向下错误计数器400的4位输出Q0到输出Q3以确定是否调整参数,所述参数例如存储器装置(例如存储器装置200)的感测参考(例如参考电压Vref或参考电流Iref)。
图5中示出调整感测参考(例如参考电压Vref或参考电流Iref)的概念。在图5中,具有第一感测参考电平503的第一波形501是在高温数据保持(high temperature dataretention;HTDR)损失之前的对感测参考的应用的表征。在已确定二进制1读取错误量与二进制0读取错误量之间的差已达到正预定阈值(这意味着与二进制0的读数相比更多的二进制1的读数是错误)之后,就将朝着二进制1调整感测参考以产生更多二进制0的读数。因此,在HTDR损失之后,具有第二感测参考电平504的第二波形502变成对感测参考的应用的新的表征。
对于前述存储器装置(例如存储器装置200),本公开还提供一种如图6的流程图中所示出的调整存储器装置的参数的方法。参考图6,在步骤S601中,存储器装置将通过连接接口接收一或多个操作以对存储器阵列进行所述操作,其中所述操作中的每一个是读取操作或写入操作。在步骤S602中,存储器装置将基于对存储器阵列进行操作来检测读取错误,所述读取错误是二进制0读取错误或二进制1读取错误。在步骤S603中,存储器装置将通过响应于二进制1读取错误而递增错误计数器的计数器值且响应于二进制0读取错误而递减所述计数器值来更新存储器阵列的错误计数器。在步骤S604中,存储器装置将响应于计数器值已达到正预定阈值或负预定阈值而调整参数。
所提供的调整存储器装置的参数的方法将基本上基于反映二进制0读取错误量或二进制1读取错误量的计数器值或二进制0读取错误量与二进制1读取错误量之间的差来调整一或多个关键参数。根据示范性实施例,在错误计数器已收集二进制0读取错误与二进制1读取错误之间的位错误的差之后,存储器装置将能够确定后续调整的方向。如果二进制0读取错误量达到二进制1读取错误量的第一预定阈值,那么可朝着二进制1自动调整感测参考直到二进制0读取错误量与二进制1读取错误量之间的差小于第二预定阈值为止。相反,如果二进制1读取错误量达到二进制0读取错误量的第三预定阈值,那么可朝着二进制0自动调整感测参考直到二进制0读取错误量与二进制1读取错误量之间的差大于第四预定阈值为止。
可使用错误计数器来跟踪来自全芯片单元阵列读取或来自部分单元阵列读取的错误位。可在接通电源操作期间、在读取命令之后、在断电操作之前、在从切断电源操作恢复之后或通过独立命令发生对感测参考的调整。可通过使用ECC或在不使用ECC的情况下完成对感测参考的调整。可通过例如调整存储在熔丝烧断控制器(例如熔丝烧断控制器240)中的熔丝位以调整对应感测参考的设定来完成对感测参考的调整。在一实施例中,存储器装置可自动调整大于一个感测参考。
在出厂状态下的测试程序期间,可根据预设定模式来测试整个存储块。预设定模式可以是例如全一、全零、棋盘(checkboard)模式或棋盘模式的二进制反转。接下来,可通过从存储在存储块中的预设定模式读取来收集二进制0读取错误和二进制1读取错误(如果存在的话)。当存储器装置已出售给客户时,调整存储器装置的参数的方法可在存储器装置正进行通电程序、正进行断电程序时进行,或响应于接收到命令而进行。
可使用错误计数器来收集读取错误且随后可调整感测参考提高二进制0读取错误与二进制1读取错误之间的再平衡。可通过应用裕度来进行读取程序,使得传送位具有良好裕度。读取程序可多次进行,直到感测参考稳定为止。
错误计数器通常将初始化到零且响应于接收到二进制0读取错误和二进制1读取错误而持续向上计数或向下计数。一旦错误计数器的计数值达到正预定阈值或负预定阈值,就将进行对参数的调整,且接着将错误计数器重置回到零。
举例来说,如果已通过连接接口接收到写入操作,那么可响应于错误计数器的计数值达到正阈值或负阈值而调整感测参考,且接着在已调整感测参考之后将计数值重置回到零。可通过由熔丝烧断控制器控制的熔丝来调整感测参考。熔断烧断控制器可存储对应于感测参考的设定的值以便通过烧断某些熔丝来改变感测参考。在一实施例中,写入电压和写入时序也可以是将要基于本公开的上述计数技术来调整的参数。
为进一步阐明如在图6和其对应描述中所公开的概念,图7到图9公开调整存储器装置的参数的方法的各种示范性实施例。图7示出根据本公开的一个实施例的通过测试程序来调整感测参考的方法。在步骤S701中,存储器装置将使对错误计数器的计数器值d进行计数初始化为零。在步骤S702中,存储器装置将对存储体的地址进行读取操作以确定是否已出现读取错误。在步骤S703中,如果存在二进制“0”读取错误,那么错误计数器将进行一个单位递减(d=d-1)。在步骤S704中,如果存在二进制1读取错误,那么错误计数器将进行一个单位递增(d=d+1)。
如果不存在读取错误,那么存储器装置将确定所述地址是否是用于进行读取操作的最后一个地址(步骤S705)。如果是,那么过程将继续进行到步骤S707;否则,将在步骤S706中对下一地址进行读取操作,且过程将环回到步骤S702。在步骤S707中,存储器装置将确定计数器值d是否已达到预定阈值N或-N。如果d≤-N,那么存储器装置将朝着二进制1值调整感测参考(步骤S708)。如果d≥N,那么存储器装置将朝着二进制0值调整感测参考(步骤S709)。如果-N≤d≤N,那么存储器装置将使感测参考保持在当前电平下(步骤S710)。
图8示出根据本公开的另一实施例的作为用户操作的调整感测参考的方法。在步骤S801中,存储器装置将使对错误计数器的计数器值d进行计数初始化为零。在步骤S802中,存储器装置将对存储体的地址进行读取操作以确定是否已出现读取错误。在步骤S803中,如果存在二进制0读取错误,那么错误计数器将进行一个单位递减(d=d-1)。在步骤S804中,如果存在二进制1读取错误,那么错误计数器将进行一个单位递增(d=d+1)。
如果不存在读取错误,那么存储器装置将确定计数器值d的绝对值是否已达到预定阈值N(步骤S805)。如果是,那么过程将继续进行到步骤S807;否则,将在步骤S806中进行下一读取操作,且过程将环回到步骤S802。在步骤S807中,如果d≥N,那么存储器装置将朝着二进制0值调整感测参考。如果d≤-N,那么存储器装置将朝着二进制1值调整感测参考。在步骤S808中,错误计数器的计数器值d将重置为零且过程从步骤S806进行。
上述调整存储器装置的参数的方法将也可应用于调整写入电压和/或写入时序以减少读取错误,且在图9中示出这种方法的实施例。在步骤S901中,存储器装置将接收在存储器位置中进行写入操作的指令。在步骤S902中,存储器装置将使对错误计数器的计数器值d进行计数初始化为零。在步骤S903中,存储器装置将对存储器位置进行读取操作以确定是否已出现读取错误。在一个实施例中,在进行读取操作时将应用裕度。在步骤S904中,如果存在二进制0读取错误,那么计数器将进行一个单位递减(d=d-1)。在步骤S905中,如果存在二进制1读取错误,那么计数器将进行一个单位递增(d=d+1)。
如果不存在读取错误,那么存储器装置将确定计数器值d的绝对值是否已达到预定阈值N(步骤S906)。如果是,那么过程将从步骤S909进行;否则,错误计数器的计数器值d将重置到零(步骤S907),接着将进行下一读取操作(步骤S908)且过程将环回到步骤S903。在步骤S909中,存储器装置将确定感测参考是否已达到最大值或最小值。如果感测参考尚未达到最大值或最小值,那么存储器装置将朝着二进制0值调整感测参考(如果d≥N)且朝着二进制1值调整感测参考(如果d≤-N)(步骤S910)。如果感测参考已达到最大值或最小值,那么过程将从步骤S911进行。在步骤S911中,如果d>N,那么将调整二进制1写入电压和时序条件,且如果d<-N,那么将调整二进制0写入电压和时序条件。应注意,在这一实施例中,虽然无法进一步调整感测参考(也就是感测参考已达到最大值或最小值),但调整写入电压和时序条件(步骤S911)可有助于减少出现读取错误的倾向。
鉴于前述描述,本公开适合于用于例如闪存、RRAM或其它类型的存储器的存储器装置中,且可能够通过调整感测参考的电平以提高良率且通过调整例如写入电压、形成电压、设定电压或重置电压的参数以便优化写入条件来在制造期间降低测试成本且提高良率。本公开还可通过使用熔丝技术以自动调整感测参考的电平以在客户使用期间减少错误且调整例如写入电压、形成电压、设定电压或重置电压的参数以便优化存储器装置的耐久性来提高客户操作期间的可靠性。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视前附的权利要求范围所界定者为准。
Claims (20)
1.一种存储器装置,包括:
连接接口;
存储器阵列,包括错误计数器和多个存储单元,所述存储器阵列与参数相关联;以及
存储器控制电路,耦合到所述错误计数器、所述连接接口以及所述存储器阵列,且所述存储器控制电路配置成至少:
通过所述连接接口接收操作以对所述存储器阵列进行所述操作,所述操作中的每一个是读取操作或写入操作;
基于对所述存储器阵列进行所述操作来检测读取错误,所述读取错误是二进制0读取错误或二进制1读取错误;
通过响应于所述读取错误是所述二进制1读取错误而递增所述错误计数器的计数器值且响应于所述读取错误是所述二进制0读取错误而递减所述计数器值来更新所述错误计数器;以及
响应于所述计数器值已达到正预定阈值或负预定阈值而调整所述参数。
2.根据权利要求1所述的存储器装置,其中所述计数器值记录来自对所述存储器阵列进行所述操作的二进制1读取错误量与二进制0读取错误量之间的差。
3.根据权利要求2所述的存储器装置,其中所述存储器控制电路配置成对所述存储器阵列进行所述操作包括:
通过应用裕度来对所述存储器阵列进行包含所述读取操作的所述操作。
4.根据权利要求2所述的存储器装置,其中所述存储器控制电路配置成调整所述参数包括:
调整与所述多个存储单元相关联的感测参考,所述感测参考是感测放大器的参考电压或参考电流。
5.根据权利要求4所述的存储器装置,其中所述存储器控制电路配置成响应于所述计数器值已达到所述正预定阈值或所述负预定阈值而调整所述参数包括:
响应于所述计数器值已达到预定阈值的绝对值而调整所述感测参考。
6.根据权利要求4所述的存储器装置,其中所述存储器控制电路配置成调整与所述多个存储单元相关联的所述感测参考包括:
将所述计数器值重置到零;
对所述多个存储单元进行读取操作;
累积所述二进制1读取错误量和所述二进制0读取错误量;以及
基于所述二进制1读取错误量和所述二进制0读取错误量中较高的读取错误量来调整所述感测参考以便递减所述二进制1读取错误量或所述二进制0读取错误量。
7.根据权利要求6所述的存储器装置,其中所述存储器控制电路进一步配置成反复调整所述感测参考直到所述计数器值低于所述正预定阈值或高于所述负预定阈值为止。
8.根据权利要求6所述的存储器装置,其中所述存储器控制电路配置成更新所述错误计数器包括:
通过在所述存储器控制电路配置成调整所述参考电压或所述参考电流之前应用预定数据模式和与所述预定数据模式相反的二进制来更新所述错误计数器。
9.根据权利要求4所述的存储器装置,其中所述存储器控制电路进一步配置成在所述感测参考根据不同温度来变化时在不同温度下调整所述感测参考。
10.根据权利要求1所述的存储器装置,其中所述参数是感测参考、写入电压、编程电压、设定电压、重置电压、形成电压或时序。
11.一种调整用于存储器装置的参数的方法,所述方法包括:
通过连接接口接收操作以对存储器阵列进行所述操作,所述操作中的每一个是读取操作或写入操作;
基于对所述存储器阵列进行所述操作来检测读取错误,所述读取错误是二进制0读取错误或二进制1读取错误;
通过响应于所述读取错误是所述二进制1读取错误而递增错误计数器的计数器值且响应于所述读取错误是所述二进制0读取错误而递减所述计数器值来更新所述存储器阵列的所述错误计数器;以及
响应于所述计数器值已达到正预定阈值或负预定阈值而调整所述参数。
12.根据权利要求11所述的方法,其中更新所述错误计数器进一步包括,记录来自对所述存储器阵列进行所述操作的二进制1读取错误量与二进制0读取错误量之间的差。
13.根据权利要求12所述的方法,其中对所述存储器阵列进行所述操作包括:
通过应用裕度来对所述存储器阵列进行包含所述读取操作的所述操作。
14.根据权利要求12所述的方法,其中调整所述参数包括:
调整与所述存储器阵列中多个存储单元相关联的感测参考,所述感测参考是感测放大器的参考电压或参考电流。
15.根据权利要求14所述的方法,其中响应于所述计数器值已达到所述正预定阈值或所述负预定阈值而调整所述参数包括:
响应于所述计数器值已达到预定阈值的绝对值而调整所述感测参考。
16.根据权利要求14所述的方法,其中调整与所述多个存储单元相关联的所述感测参考包括:
将所述计数器值重置到零;
对所述多个存储单元进行读取操作;
累积所述二进制1读取错误量和所述二进制0读取错误量;以及
基于所述二进制1读取错误量和所述二进制0读取错误量中较高的读取错误量来调整所述感测参考以便递减所述二进制1读取错误量或所述二进制0读取错误量。
17.根据权利要求16所述的方法,进一步包括:
调整所述感测参考直到所述计数器值低于所述正预定阈值或高于所述负预定阈值为止。
18.根据权利要求16所述的方法,其中更新所述错误计数器包括:
通过在存储器控制电路配置成调整所述参考电压或所述参考电流之前应用预定数据模式和与所述预定数据模式相反的二进制来更新所述错误计数器。
19.根据权利要求14所述的方法,进一步包括:
在所述感测参考根据不同温度来变化时在不同温度下调整所述感测参考。
20.根据权利要求11所述的方法,其中所述参数是感测参考、写入电压、编程电压、设定电压、重置电压、形成电压或时序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010104774.4A CN113284533B (zh) | 2020-02-20 | 2020-02-20 | 存储器装置和调整用于存储器装置的参数的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010104774.4A CN113284533B (zh) | 2020-02-20 | 2020-02-20 | 存储器装置和调整用于存储器装置的参数的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113284533A true CN113284533A (zh) | 2021-08-20 |
CN113284533B CN113284533B (zh) | 2023-10-13 |
Family
ID=77275138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010104774.4A Active CN113284533B (zh) | 2020-02-20 | 2020-02-20 | 存储器装置和调整用于存储器装置的参数的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113284533B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20140157065A1 (en) * | 2012-02-11 | 2014-06-05 | Adrian E. Ong | Method and system for providing a smart memory architecture |
CN103988263A (zh) * | 2011-12-15 | 2014-08-13 | 美光科技公司 | 用以减少相变存储器的读取错误的读取偏置管理 |
US20140226398A1 (en) * | 2013-02-14 | 2014-08-14 | Sandisk Technologies Inc. | Systems and methods to update reference voltages of non-volatile memory |
TW201642276A (zh) * | 2015-05-29 | 2016-12-01 | 華邦電子股份有限公司 | 記憶體系統以及其錯誤校正方法 |
CN107077430A (zh) * | 2014-10-24 | 2017-08-18 | 索尼公司 | 存储器控制器、存储器系统以及存储器控制器控制方法 |
CN109155146A (zh) * | 2016-05-28 | 2019-01-04 | 超威半导体公司 | 一体式封装后修复装置 |
CN110120243A (zh) * | 2018-02-05 | 2019-08-13 | 三星电子株式会社 | 半导体存储器装置、操作其的方法以及存储器系统 |
CN110322920A (zh) * | 2018-03-28 | 2019-10-11 | 爱思开海力士有限公司 | 控制器及控制器的操作方法 |
-
2020
- 2020-02-20 CN CN202010104774.4A patent/CN113284533B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103988263A (zh) * | 2011-12-15 | 2014-08-13 | 美光科技公司 | 用以减少相变存储器的读取错误的读取偏置管理 |
US20140157065A1 (en) * | 2012-02-11 | 2014-06-05 | Adrian E. Ong | Method and system for providing a smart memory architecture |
US20140226398A1 (en) * | 2013-02-14 | 2014-08-14 | Sandisk Technologies Inc. | Systems and methods to update reference voltages of non-volatile memory |
CN107077430A (zh) * | 2014-10-24 | 2017-08-18 | 索尼公司 | 存储器控制器、存储器系统以及存储器控制器控制方法 |
TW201642276A (zh) * | 2015-05-29 | 2016-12-01 | 華邦電子股份有限公司 | 記憶體系統以及其錯誤校正方法 |
CN109155146A (zh) * | 2016-05-28 | 2019-01-04 | 超威半导体公司 | 一体式封装后修复装置 |
CN110120243A (zh) * | 2018-02-05 | 2019-08-13 | 三星电子株式会社 | 半导体存储器装置、操作其的方法以及存储器系统 |
CN110322920A (zh) * | 2018-03-28 | 2019-10-11 | 爱思开海力士有限公司 | 控制器及控制器的操作方法 |
Non-Patent Citations (2)
Title |
---|
王轩;常亮;李杰;: "基于FPGA的NAND Flash ECC校验系统设计与实现", 电子设计工程, no. 18 * |
陈康;何明华;: "基于FPGA的同步动态随机存储器测试仪的实现", 贵州大学学报(自然科学版), no. 06 * |
Also Published As
Publication number | Publication date |
---|---|
CN113284533B (zh) | 2023-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111381999B (zh) | 行锤击缓解和目标行刷新中的差错校正 | |
US9223656B2 (en) | Operating method for memory system including nonvolatile RAM and NAND flash memory | |
US11587624B2 (en) | Coarse calibration based on signal and noise characteristics of memory cells collected in prior calibration operations | |
JP4129170B2 (ja) | 半導体記憶装置及びメモリセルの記憶データ補正方法 | |
CN102227776B (zh) | 用于读出放大器的可数字控制延迟 | |
US10971199B2 (en) | Microcontroller for non-volatile memory with combinational logic | |
US10395754B2 (en) | Method for decoding bits in a solid state drive, and related solid state drive | |
CN109599143B (zh) | 具有读阈值机制的存储系统及其操作方法 | |
CN102132354B (zh) | 闪存中的数据的快速低功率读取 | |
CN101763904A (zh) | 非易失性存储装置及其操作方法 | |
US20210065824A1 (en) | Adjustment of read and write voltages using a space between threshold voltage distributions | |
KR102389259B1 (ko) | 메모리 장치 및 메모리 장치의 동작 방법 | |
TW200917266A (en) | Charge loss compensation methods and apparatus | |
US11107518B2 (en) | Extending operating temperature of storage device | |
CN108877864A (zh) | 半导体存储装置及其操作方法 | |
US10832784B2 (en) | Pre-program read to counter wordline failures | |
CN103426478B (zh) | 一种快闪存储器的读电路 | |
KR20210023413A (ko) | 데이터 저장 장치, 이를 위한 내부전압 트리밍 회로 및 트리밍 방법 | |
CN109872763B (zh) | 用于提高存储器可靠性的存储系统及其存储器管理方法 | |
CN109716439A (zh) | 用于以电流积分感测产生概率信息的设备及方法 | |
JP6439896B1 (ja) | メモリ書き込み制御装置及び不揮発性メモリの不良判定方法 | |
CN109783297A (zh) | 一种固态硬盘使用温宽提升方法与固态硬盘 | |
US11335407B1 (en) | One-ladder read of memory cells coarsely programmed via interleaved two-pass data programming techniques | |
US10783973B1 (en) | Memory device having parameter adjusting mechanism and method of adjusting parameter by memory device | |
CN113284533B (zh) | 存储器装置和调整用于存储器装置的参数的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |