CN113261118A - 发光元件封装件以及包括该发光元件封装件的显示装置 - Google Patents

发光元件封装件以及包括该发光元件封装件的显示装置 Download PDF

Info

Publication number
CN113261118A
CN113261118A CN201980087393.5A CN201980087393A CN113261118A CN 113261118 A CN113261118 A CN 113261118A CN 201980087393 A CN201980087393 A CN 201980087393A CN 113261118 A CN113261118 A CN 113261118A
Authority
CN
China
Prior art keywords
light emitting
emitting element
light
fan
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980087393.5A
Other languages
English (en)
Other versions
CN113261118B (zh
Inventor
张锺敏
金彰渊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN113261118A publication Critical patent/CN113261118A/zh
Application granted granted Critical
Publication of CN113261118B publication Critical patent/CN113261118B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

根据本发明的一实施例的发光元件封装件包括：基板；发光结构体，包括多个外延堆叠体，所述多个外延堆叠体在所述基板上依次层叠而射出彼此不同的波段的光，并且光射出区域彼此重叠；凸块电极，设置于所述发光结构体上并且至少一部分与光射出区域重叠；成型层，覆盖所述发光结构体的侧面和上面；扇出布线，设置于所述成型层上，并且通过所述凸块电极连接于所述发光结构体；以及绝缘膜，设置于所述扇出布线上，并且暴露所述扇出布线的一部分，其中，所述扇出布线的暴露的区域不重叠于所述光射出区域。

Description

发光元件封装件以及包括该发光元件封装件的显示装置
技术领域
本发明涉及一种实现颜色的发光元件封装件以及包括该发光元件封装件的显示装置。
背景技术
最近正在开发使用发光二极管(LED：Light Emitting Diode)的显示装置。通过在最终基板上形成单独生长的红色(R：Red)、绿色(G：Green)以及蓝色(B：Blue)发光二极管LED的结构而获得使用发光二极管的显示装置。
然而，除了对于高清晰度的全色彩显示装置的需求之外，还对于根据此的具有较高水准的色纯度以及颜色再现性并且制造方法较为简单的显示装置的需求也正在持续增长。
发明内容
技术问题
根据本发明的一实施例，目的是设置一种具有简单的结构且制造方法简单的发光元件封装件以及包括该发光元件封装件的显示装置。
技术方案
根据本发明的一实施例的发光元件封装件包括：基板；发光结构体，包括多个外延堆叠体，所述多个外延堆叠体在所述基板上依次层叠而射出彼此不同的波段的光，并且光射出区域彼此重叠；凸块电极，设置于所述发光结构体上并且至少一部分与光射出区域重叠；成型层，覆盖所述发光结构体的侧面和上面；扇出布线，设置于所述成型层上，并且通过所述凸块电极连接于所述发光结构体；以及绝缘膜，设置于所述扇出布线上，并且暴露所述扇出布线的一部分，其中，所述扇出布线的暴露的区域不重叠于所述光射出区域。
本发明的一实施例中，所述扇出布线和所述光射出区域的重叠面积可以比所述凸块电极和所述光射出区域的重叠面积小。
本发明的一实施例中，所述多个外延堆叠体可以包括：第一外延堆叠体，射出第一光；第二外延堆叠体，设置于所述第一外延堆叠体上，并且射出与所述第一光不同的波段的第二光；以及第三外延堆叠体，设置于所述第二外延堆叠体上，并且射出与所述第一光以及第二光不同的波段的第三光。
本发明的一实施例中，所述第一外延堆叠体至第三外延堆叠体分别可以包括：p型半导体层；活性层，设置于所述p型半导体层上；以及n型半导体层，设置于所述活性层上。
本发明的一实施例中，所述凸块电极可以包括：第一凸块电极，连接于所述第一外延堆叠体的n型半导体层；第二凸块电极，连接于所述第二外延堆叠体的n型半导体层；第三凸块电极，连接于所述第三外延堆叠体的n型半导体层；以及第四凸块电极，连接于所述第一外延堆叠体至第三外延堆叠体的p型半导体层。
本发明的一实施例中，所述扇出布线可以包括分别连接于第一凸块电极至第四凸块电极的第一扇出布线至第四扇出布线。
本发明的一实施例中，所述发光元件封装件还可以包括连接电极，设置于所述扇出布线和所述凸块电极之间而分别连接所述扇出布线和所述凸块电极。
本发明的一实施例中，彼此相邻的两个连接电极之间的距离可以大于彼此相邻的两个凸块电极之间的距离，并且小于彼此相邻的两个扇出布线之间的距离。
本发明的一实施例中，所述第一凸块电极至第四凸块电极可以搭靠所述第一外延堆叠体至第三外延堆叠体的边缘而设置。
本发明的一实施例中，对于所述第一凸块电极至第四凸块电极和所述第一扇出布线至第四扇出布线而沿，彼此相邻的扇出布线之间的间距大于彼此相邻的两个凸块电极之间的间距。
本发明的一实施例中，彼此相邻的暴露的扇出布线之间的间距可以大于所述彼此相邻的两个凸块电极之间的间距。
本发明的一实施例中，所述发光元件封装件还可以包括设置于所述凸块电极和所述第一外延堆叠体至第三外延堆叠体之间的垫，其中，所述凸块电极可以包括：第一垫，连接所述第一外延堆叠体的n型半导体层和所述第一凸块电极；第二垫，连接所述第二外延堆叠体的n型半导体层和所述第二凸块电极；第三垫，连接所述第三外延堆叠体的n型半导体层和所述第三凸块电极；以及第四垫，连接所述第一外延堆叠体至第三外延堆叠体的p型半导体层和所述第四凸块电极。
本发明的一实施例中，所述发光元件封装件还可以包括：绝缘膜，设置于所述第一外延堆叠体至第三外延堆叠体与所述第一垫至第四垫之间，并且具有多个接触孔，其中，所述第一外延堆叠体至第三外延堆叠体与所述第一垫至第四垫分别通过设置于所述绝缘膜的多个接触孔而彼此连接。
本发明的一实施例中，所述多个接触孔可以包括：第一接触孔，暴露所述第一外延堆叠体的n型半导体层的一部分；第二接触孔，暴露所述第二外延堆叠体的n型半导体层的一部分；第三接触孔，暴露所述第三外延堆叠体的n型半导体层的一部分；以及第四接触孔，暴露所述第一外延堆叠体至第三外延堆叠体的p型半导体层的一部分。
本发明的一实施例中，所述第四接触孔可以设置为多个，并且可以设置为暴露所述第一外延堆叠体的p型半导体层的一部分的第一子接触孔以及暴露所述第二外延堆叠体和第三外延堆叠体的p型半导体层的一部分的第二子接触孔。
本发明的一实施例中，所述发光元件封装件还可以包括重布线，设置于所述绝缘膜上，并且连接于所述扇出布线中的每一个。
本发明的一实施例中，彼此相邻的重布线之间的间距可以与彼此相邻的所述扇出布线之间的间距不同。
根据本发明的一实施例的发光元件封装件可以采用于射出光的需要光源的多种装置(例如，车辆照明或显示装置等)。在发光元件封装件采用于显示装置的情况下，根据本发明的一实施例的显示装置可以包括多个像素，并且所述像素包括：基板；发光结构体，包括多个外延堆叠体，所述多个外延堆叠体在所述基板上依次层叠而射出彼此不同的波段的光，并且光射出区域彼此重叠；成型层，覆盖所述发光结构体的侧面和上面；凸块电极，设置于所述发光结构体上，并且至少一部分与光射出区域重叠；以及扇出布线，设置于所述成型层上，并且通过所述凸块电极连接于所述发光结构体，其中，所述扇出布线和所述光射出区域的重叠面积小于所述凸块电极和所述光射出区域的重叠面积。
本发明的一实施例中，所述发光元件封装件贴装于如印刷电路板的外部装置，从而可以构成为发光元件封装件模块。根据本发明的一实施例的发光元件封装件模块可以包括：印刷电路板，在其上面形成有电极；发光元件封装件，设置于所述印刷电路板上；以及焊料，设置于所述印刷电路板和所述发光元件封装件之间，其中，所述发光元件封装件包括：基板，发光结构体，包括多个外延堆叠体，所述多个外延堆叠体在所述基板上依次层叠而射出彼此不同的波段的光，并且光射出区域彼此重叠；凸块电极，设置于所述发光结构体上，并且至少一部分与光射出区域重叠；成型层，覆盖所述发光结构体的侧面和上面；扇出布线，设置于所述成型层上，并且通过所述凸块电极连接于所述发光结构体；以及绝缘膜，设置于所述扇出布线上，并且暴露所述扇出布线的一部分，其中，所述扇出布线的暴露的区域与所述光射出区域相隔。
本发明的一实施例中，所述焊料可以具有暴露于所述发光元件封装件的外侧的部分。
技术效果
根据本发明的一实施例，设置了一种具有结构简单并且制造方法简单的发光元件封装件。并且，根据本发明的一实施例，设置了一种利用所述发光元件的显示装置。
附图说明
图1是图示根据本发明的一实施例的发光元件的剖面图。
图2是图示根据本发明的一实施例的发光元件的剖面图，同时图示了能够使每个外延堆叠体独立驱动的布线部。
图3是根据本发明的一实施例的显示装置的平面图。
图4是图示图3的P1部分的放大平面图。
图5是示出根据本发明的一实施例的显示装置的结构图。
图6是作为示出一个像素的电路图，是图示构成无源型显示装置的像素的一例的电路图。
图7是作为示出一个像素的电路图，是图示构成有源型显示装置的像素的一例的电路图。
图8a是图示根据本发明的一实施例的像素的平面图，图8b至图8d分别是沿图8a的A-A’线、B-B’线以及C-C’线截取的剖面图。
图9a至图18a是用于说明制造根据本发明的一实施例的发光元件的方法的平面图，图9b至图18b是沿A-A’线切割图9a至图18a的发光元件的剖面图，图9c至图18c是沿B-B’线切割图9a至图18a的发光元件的剖面图。
图19a是图示将扇出布线FL应用于根据本发明的一实施例的发光元件而实现为封装件形态的平面图，图19b以及19c分别是沿图19a的D-D’线截取的剖面图。
图20a以及图20b是当将相应于图19a的PA的区域沿对角线切割时的根据一实施例的两个剖面图，图20c以及图20d是当将相应于图19a的PA的区域沿对角线切割时的根据本发明的另一实施例的两个剖面图。
图21a至图21i是依次图示根据本发明的一实施例的发光元件封装件的制造方法的剖面图。
图22a以及图22b是图示将根据本发明的一实施例的发光元件封装件作为模块使用的例子的剖面图。
图23a以及图23b是图示在上述的发光元件封装件中追加地形成重布线的剖面图。
图24a以及图24b分别是在图23a以及图23b所示的发光元件封装件中对应于一个发光元件封装件部分的详细的剖面图。
图25是作为上述的发光元件封装件中的形成追加的重布线时的实施例，是图示还形成有虚设电极的情形的剖面图。
图26是图示根据本发明的一实施例的发光元件封装件贴装于形成有电极的印刷电路板的例子的剖面图。
图27是图示当在印刷电路板上贴装一个发光元件封装件时的截面的图。
发明的优选的实施方式
对本发明可以进行多样地变更，并且可以具有多种形态，且将特定的实施例在附图中图示并在本文中进行详细的说明。然而，这并不是将本发明限定于特定的公开的形态，而是应当理解为包括本发明的思想以及技术范围所包含的全部的变更、等同物以及替代物。
以下，参照附图对本发明的优选的实施例进行更加详细的说明。
本发明涉及一种发光元件，详细地讲涉及一种射出光的发光元件。本发明的发光元件作为光源而可以采用于多种装置。
图1是图示根据本发明的一实施例的发光元件的剖面图。
参照图1，根据本发明的一实施例的发光元件包括利用依次层叠的多个外延堆叠体构成的发光结构体。多个外延堆叠体设置于基板上11。
基板11设置为具有前面和背面的板状。
多个外延堆叠体设置为2个以上，分别可以射出彼此不同波段的光。即，外延堆叠体设置为多个的同时，分别具有彼此相同或者彼此不同的能带。本实施例中图示了在基板11上外延堆叠体设置为依次层叠的3个层的情形，多个外延堆叠体从基板11的前面以第三外延堆叠体40、第二外延堆叠体30以及第一外延堆叠体20的顺序层叠。
基板11可以利用光透过性绝缘材料形成。在此，基板11具有“光透过性”的含义不仅包括使光全部透过的透明的情形，而且包括仅使预定波长的光透过或者仅使预定波长的光的一部分透过等半透明或者部分透明的情形。
每个外延堆叠体朝所述基板11的背面所朝向的方向射出光。此时，从一个外延堆叠体射出的光透过位于光路径的其他外延堆叠体，从而朝基板11的背面所朝向的方向传播。
作为基板11的材料可以提供为能够使设置于基板11的正上方的外延堆叠体(即，第三外延堆叠体40)生长的生长基板中的一个。在此情况下，基板11可以是蓝宝石基板，并且可以与第三外延堆叠体40形成为一体。然而，基板11的种类并不局限于此，只要是以在其上面设置外延堆叠体的形态并具有光透过性和绝缘性，除了陶瓷基板以外还可以利用多种透明绝缘性材料构成。例如，基板11的材料可以包括玻璃、石英、有机高分子、有机无机复合材料等。
本发明的一实施例中，在基板11并未使用为生长基板而是使用为单独的基板的情况下，在基板11可以追加布置为每个外延堆叠体能够提供发光信号以及共同电压的布线部。为此，基板11可以设置为印刷电路板，或者也可以设置为在玻璃、硅、石英、有机高分子、有机无机复合材料上形成布线部和/或驱动元件的复合基板。
本发明的一实施例中，如上所述，以在基板11上设置有外延堆叠体，并且基板11可以与第三外延堆叠体40形成为一体，或者可以形成为额外的构成要素的情形进行了说明，然而与此不同，基板11也可以从外延堆叠体去除。尤其，在基板11使用为生长基板的情况下，可以在基板11上形成外延堆叠体之后，利用激光剥离等的方法去除基板11。本实施例是生长基板被去除的形态，每个外延堆叠体朝所述基板11的上面所朝向的方向射出光。
本实施例中，第一外延堆叠体20可以射出第一光L1，第二外延堆叠体30可以射出第二光L2，第三外延堆叠体40可以射出第三光L3。在此，第一光至第三光L1、L2、L3可以是彼此相同的光，或者可以是彼此不同的光。本发明的一实施例中，第一光至第三光L1、L2、L3可以是可见光线波段的彩色光。
本发明的一实施例中，第一光至第三光L1、L2、L3可以是具有依次变短的波长的彼此不同的波段的光。即，第一光至第三光L1、L2、L3可以具有彼此不同，并且可以是随着从第一光L1至第三光L3逐渐具有高能量的短波段的光。本实施例中，第一光L1可以是红光，第二光L2可以是绿光以及第三光L3可以是蓝光。
然而，第一光至第三光L1、L2、L3可以是具有依次变长的波长的彼此不同的波段的光，或者，也可以是与波长无关并且布置为不规则的彼此不同波段的光。作为一实施例，第一光L1可以是红光，第二光L2可以是蓝光，并且第三光L3可以是绿光。
并且，第一光至第三光L1、L2、L3并不需要全部具有彼此不同的波段，其中至少两种光可以具有彼此相同的波段。
在外延堆叠体的侧面，即，在第一外延堆叠体至第三堆叠体20、30、40的侧面设置有绝缘膜80。绝缘膜80将外延堆叠体的侧面以及外延堆叠体中的位于最上部的外延堆叠体的上面全部覆盖。即，所述绝缘膜80在从平面上观察时与所述外延堆叠体重叠。据此，从每个外延堆叠体射出的光中的朝向上部方向的光被绝缘膜80反射或吸收，尤其，在被绝缘膜80反射的情况下，反射光朝基板11的背面所朝向的方向进行，从而提升朝基板11的背面所朝向的方向的发光效率。绝缘膜80只要能够反射或者吸收光而阻断光的透射，则并不会特别地限定。
本发明的一实施例中，每个外延堆叠体的侧面可以具有相对于基板11的一面倾斜的形状。根据本发明的一实施例，从剖面上观察时，第一外延堆叠体至第三堆叠体20、30、40的侧面和基板11的一面所构成的角度可以比0度大并且比90度小。根据本发明的一实施例，在第一外延堆叠体至第三堆叠体20、30、40的侧面具有预定倾斜角的情况下，易于绝缘膜80的形成。并且，本发明的一实施例中，每个外延堆叠体具有以预定角度倾斜的形状，从而可以最大化借由绝缘膜80的光反射效果。
具有所述结构的根据本发明的一实施例的发光结构体中，每个外延堆叠体单独连接有分别施加发光信号的信号布线，据此，每个外延堆叠体可以被独立地驱动。因此，随着决定从每个外延堆叠体射出光，从而可以实现多种颜色。并且，由于发出彼此不同波长的光的外延堆叠体沿上下重叠而形成，从而能够实现形成在较小的面积。
图2是图示根据本发明的一实施例的发光结构图的剖面图，其同时图示了能够使每个外延堆叠体独立驱动的布线部。为了便于说明，图示为省略绝缘膜的状态。
参照图2，根据本发明的一实施例的发光结构体中，在基板11上可以设置有第三外延堆叠体40，在第三外延堆叠体40上可以隔着第二粘合层63而设置第二外延堆叠体30，在第二外延堆叠体30上可以隔着第一粘合层61而设置第一外延堆叠体20。
第一粘合层61和第二粘合层63可以利用非导电性材料构成，并且包括具有光透过性材料。例如，第一粘合层61和第二粘合层63可以使用光学上透明的粘合剂(OpticallyClear Adhesive)。作为构成第一粘合层61和第二粘合层63的材料只要是光学上透明并且能够稳定地粘附每个外延堆叠体，则其种类不受限定。
第三外延堆叠体40包括从下部朝上部方向依次布置的n型半导体层41、活性层43以及p型半导体层45。第三外延堆叠体40的n型半导体层41、活性层43以及p型半导体层45可以包括射出蓝光的半导体材料。在第三外延堆叠体40的p型半导体层45的上部设置有第三p型接触电极45p。
n型半导体层41、活性层43以及p型半导体层45可以包括射出蓝光的半导体材料。作为射出蓝光的材料可以包括氮化镓(GaN)、氮化铟镓(InGaN)以及硒化锌(ZnSe)等。然而，射出蓝光的半导体材料并不局限于此，而且可以使用多种其他材料。
第二外延堆叠体30包括从下部朝上部方向依次布置的p型半导体层35、活性层33以及n型半导体层31。第二外延堆叠体30的p型半导体层35、活性层33以及n型半导体层31可以包括射出绿光的半导体材料。在第二外延堆叠体30的p型半导体层35的下部设置有第二p型接触电极35p。
p型半导体层35、活性层33以及n型半导体层31可以包括射出绿光的半导体材料。作为射出绿光的材料可以包括氮化铟镓(InGaN)、氮化镓(GaN)、磷化镓(GaP)、磷化铝镓铟(AlGaInP)、磷化铝镓(AlGaP)等。然而，射出绿光的半导体材料并不局限于此，而且可以使用多种其他材料。
第一外延堆叠体20包括从下部朝上部方向依次布置的p型半导体层25、活性层23以及n型半导体层21。第一外延堆叠体20的p型半导体层25、活性层23以及n型半导体层21可以包括射出红光的半导体材料。作为射出红光的半导体材料可以包括砷化铝镓(AlGaAs)、磷化镓砷(GaASP)、磷化铝镓铟(AlGaInP)、磷化镓(GaP)等。然而，射出红光的半导体材料并不局限于此，而且可以使用多种其他材料。
在第一外延堆叠体20的p型半导体层25的下部可以设置有第一p型接触电极25p。
在第一外延堆叠体20的n型半导体层21的上部可以设置有第一n型接触电极。本发明的一实施例中，第一n型接触电极可以利用Au/Te合金或者Au/Ge合金构成。然而，并不局限于此，第一n型接触电极可以以单一层或者多重层金属构成。例如，第一n型接触电极可以使用包括Al、Au、Ag、Ti、Sn、Ni、Cr、W、Cu等的金属或者这些金属的合金的多种材料。
本发明的一实施例中，第一n型接触电极21n可以包括反射率较高的金属，由于第一n型接触电极21n由为反射率较高的金属被提供，从而可以提升从第一外延堆叠体20射出的光的朝下部方向的射出效率。
本实施例中，虽然图示为第一外延堆叠体至第三外延堆叠体20、30、40的n型半导体层21、31、41以及p型半导体层25、35、45分别是单一层，然而这些层可以是多重层，并且可以包括超晶格层。并且，第一外延堆叠体至第三外延堆叠体20、30、40的活性层可以包括单量子阱结构或者多量子阱结构。
本实施例中，第一p型接触电极至第三p型接触电极25p、35p、45p可以利用透明导电性材料构成，从而能够使光透过。例如，第一p型接触电极至第三p型接触电极25p、35p、45p分别可以利用透明导电性氧化物(TCO：transparent conductive oxide)构成。透明导电性氧化物可以包括氧化锡(SnO)、氧化铟(InO2)、氧化锌(ZnO)、氧化铟锡(ITO)、氧化铟锡锌(ITZO)等。
本实施例中，第三p型接触电极45p、第二p型接触电极35p以及第一p型接触电极25p可以连接有共同布线。在此，共同布线是施加有共同电压的布线。并且，第一外延堆叠体至第三外延堆叠体20、30、40的n型半导体层21、31、41可以分别连接有发光信号布线。在此，发光信号布线通过第一n型接触电极21n连接于第一外延堆叠体20的n型半导体层21。本实施例中，共同电压SC通过共同布线施加于第一p型接触电极至第三p型接触电极25p、35p、45p，发光信号通过发光信号布线施加于第一外延堆叠体至第三外延堆叠体20、30、40的n型半导体层21、31、41，从而控制第一外延堆叠体至第三外延堆叠体20、30、40的发光。在此，发光信号包括分别对应于第一外延堆叠体至第三外延堆叠体20、30、40的第一发光信号至第三发光信号SR、SG、SB。本发明的一实施例中，第一发光信号SR可以是与红光的发出对应的信号，第二发光信号SG可以是与绿光的发出对应的信号，第三发光信号SB可以是与蓝光的发出对应的信号。
根据上述实施例，第一外延堆叠体至第三外延堆叠体20、30、40根据施加于每个外延堆叠体的发光信号而被驱动。即，第一外延堆叠体20根据第一发光信号SR而被驱动，第二外延堆叠体30根据第二发光信号SG而被驱动，第三外延堆叠体40根据第三发光信号SB而被驱动。或者，第一外延堆叠体20可以根据第一发光信号SR而被驱动，第二外延堆叠体30根据第二发光信号SB而被驱动，第三外延堆叠体40根据第三发光信号SG而被驱动在此，第一发光信号SR、第二发光信号SG以及第三发光信号SB彼此独立地施加于第一外延堆叠体至第三外延堆叠体20、30、40，其结果，第一外延堆叠体至第三外延堆叠体20、30、40分别被独立地驱动。发光层叠体可借由从第一外延堆叠体至第三外延堆叠体20、30、40朝上部方向射出的第一光至第三光的组合而最终设置多种颜色以及多种光量的光。
虽然，上述的实施例中以共同电压设置于第一外延堆叠体至第三外延堆叠体20、30、40的p型半导体层25、35、45，并且发光信号施加于第一外延堆叠体至第三外延堆叠体20、30、40的n型半导体层21、31、41的情形进行了说明，然而本发明的实施例并不局限于此。本发明的另一实施例中，共同电压可以设置于第一外延堆叠体至第三外延堆叠体20、30、40的n型半导体层21、31、41，并且发光信号可以设置于第一外延堆叠体至第三外延堆叠体20、30、40的p型半导体层25、35、45。
在具有上述结构的根据本发明的一实施例的发光层叠体在实现颜色时，并不是彼此不同的光实现在彼此隔开的不同平面上，而是在重叠的区域提供彼此不同的光的一部分，从而能够实现发光元件的小型化以及集成化。根据现有技术，通常为了实现全颜色，将实现彼此不同的颜色(例如，红色、绿色以及蓝色)的光的发光元件以在平面上彼此隔开的方式布置。因此，在现有技术中，由于每个发光元件布置于平面上，因此所占的面积并不小。相比于此，根据本发明，使实现彼此不同的光的发光元件的一部分在一个区域重叠而提供为层叠体，从而相比于现有的技术，能够在显著较小的面积实现全彩的呈现。据此，在较小的面积也能够实现高清晰度装置的制造。
并且，对于具有上述结构的发光层叠体而言，在射出彼此相同的波段的光的外延堆叠体层叠，而不是射出具有彼此不同的波段的光的外延堆叠体的情况下，能够实现光的强度得到多样控制的发光装置的制造。
除此之外，在现有的发光装置的情况下，即使制造为层叠形状，诸如分别形成单独的完成的元件之后利用导线连接等的以在每个发光元件形成单独的接触部的方式来进行制造，从而结构复杂并且制造也并不容易。然而，根据本发明的一实施例的发光层叠体中，在一个基板11上依次层叠多层的外延堆叠体之后，在多层的外延堆叠体通过最少的工序形成接触部并连接布线部。并且，相比于单独制造每个颜色的发光元件并单独贴装的现有的显示装置的制造方法，由于本发明中仅贴装一个发光层叠体即可，而不是多个发光元件，从而使制造方法变得显著简单。
根据本发明的一实施例的发光元件为了设置高纯度以及高效率的光，可以附加地采用多种构成要素。例如，根据本发明的一实施例的发光元件可以包括如下的波长通过过滤器，用于阻断相对的短波长的光朝射出长波长的光的外延堆叠体侧传播。
根据发明的一实施例的发光元件为了设置高效率且均匀的光，可以附加采用多种构成要素。例如，虽然未图示，根据本发明的一实施例的发光元件在光射出面可以具有多种凹凸部。例如，根据本发明的一实施例的发光元件可以具有在第一外延堆叠体至第三外延堆叠体20、30、40中的至少一个n型半导体层上面形成的凹凸部。
本发明的一实施例中，每个外延堆叠体的凹凸部可以选择性地形成。例如，在第一外延堆叠体20上可以设置有凹凸部，或者在第一外延堆叠体20以及第三外延堆叠体40上可以设置有凹凸部，或者第一外延堆叠体至第三外延堆叠体20、30、40上可以设置有凹凸部。每个外延堆叠体的凹凸部可以设置于相当于每个外延堆叠体的发光面的n型半导体层上。
凹凸部作为用于提高光射出效率的构成，可以设置为多角椎体、半球体、随机布置的同时具有粗糙度的面等的多种形态。凹凸部可以通过多种蚀刻工序而纹理化，或者可以利用图案化的蓝宝石基板而形成。
本发明的一实施例中，从第一外延堆叠体至第三外延堆叠体20、30、40的第一光至第三光可能在光的强度上存在差异，这样的差异可能会导致可见度的差异。本实施例中，在第一外延堆叠体至第三外延堆叠体20、30、40的光射出面选择性地形成凹凸部，从而可以提高发光效率，其结果，可以减小第一光至第三光的可见度的差异。在相应于红色和/或蓝色的光的情况，可见度相比于绿色可能较小，因此可以通过第一外延堆叠体20和/或第三外延堆叠体40的纹理化而减少可见度差异。尤其，在红光的情况下，由于设置于最上部而使光的强度可能较小，从而可以在其上面形成凹凸部而增加光效率。
具有上述结构的发光元件是能够实现多种颜色呈现的发光元件，从而可以在显示装置采用为像素。在以下的实施例中，以具有上述结构的发光元件作为显示装置的构成要素而使用的情形进行说明。
图3是根据本发明的一实施例的显示装置的平面图，图4是放大图3的P1部分的放大平面图。
参照图3以及图4，根据本发明的一实施例的现实装置显示任意的视觉信息(例如，文本、视频、照片、二维或者三维图像等)。
显示装置100可以设置为多种形状，可以设置为如矩形的包括直线边的封闭形态的多边形，包括以曲线构成的边的圆、椭圆等，包括以曲线构成的边的半圆、半椭圆等多种形状。本发明的一实施例中，图示了所述显示装置设置为矩形形状。
显示装置100具有显示图像的多个像素110。像素110分别是显示图像的最小单位。每个像素110包括上述结构的发光元件，可以发出白光和/或彩色光。
本发明的一实施例中，每个像素包括射出红光的第一像素110R、射出绿光的第二像素110G以及射出蓝光的第三像素110B。第一像素至第三像素110R、110G、110B可以分别对应于第一外延堆叠体至第三外延堆叠体20、30、40。
第一像素至第三像素110R、110G、110B射出的光并不局限于此，至少两个像素可以射出彼此相同颜色的光，或者分别可以射出彼此不同的光、或者可以射出黄色、品红色、青色等与上述的颜色不同的颜色的光。
像素110以矩阵形状布置。在此，像素110以矩阵形状排列的含义并不仅仅意味着像素110沿行或列准确地排列为一列的情形，还可以包括虽然整体上沿行或列排列，然而具体的位置可以变化为之字形形状排列等。
图5是示出根据本发明的一实施例的显示装置的结构图。
参照图5，根据本发明的一实施例的显示装置100包括时序控制部350、扫描驱动部310、数据驱动部330、布线部以及像素。在此，在像素包括多个像素的情况下，每个像素单独地通过布线部连接于扫描驱动部310、数据驱动部330等。
时序控制部350从外部(作为一例，传送图像数据的系统)接收驱动显示装置所需的各种控制信号以及图像数据。这样的时序控制部350重新排序所接收的图像数据而传送至数据驱动部330。并且，时序控制部350生成驱动扫描驱动部310以及数据驱动部330所需的扫描控制信号以及数据控制信号，将生成的扫描控制信号以及数据控制信号分别传送至扫描驱动部310以及数据驱动部330。
扫描驱动部310从时序控制部350接收扫描控制信号，并与此对应地生成扫描信号。
数据驱动部330从时序控制部350接收数据控制信号以及图像数据，并与此对应地生成数据信号。
布线部可以包括多个信号布线，具体地，布线部包括连接扫描驱动部310和像素的扫描布线130和连接数据驱动部330和像素的数据布线120。扫描布线130可以连接于每个像素，对此，对应于每个像素的扫描布线表示为第一扫描布线至第三扫描布线130R、130G、130B(以下以130表示)。
此外，布线部还包括连接时序控制部350和扫描驱动部310、连接时序控制部350和数据驱动部330或者连接其以外构成要素之间并传送相应信号的布线。
扫描布线130将在扫描驱动部310生成的扫描信号设置至像素。在数据驱动部330生成的数据信号输出至数据布线120。
像素连接于扫描布线130以及数据布线120。像素当接收来自扫描布线130的扫描信号时，对应于从数据布线120输入的数据信号而选择性地发光。作为一例，在每个帧期间每个像素以相应于接收到的数据信号的亮度而发光。接收到与黑色亮度相应的数据信号的像素在该帧期间内不发光而显示黑色。
本发明的一实施例中，像素可以以被无源或者有源型驱动。在显示装置以有源型驱动的情况下，除了扫描信号以及数据信号以外，显示装置还可以接收第一像素电源以及第二像素电源而被驱动。
图6是示出一个像素的电路图，其图示了构成无源型显示装置的像素的一例的电路图。在此，像素可以是多个像素中的一个，例如，可以是红色像素、绿色像素、蓝色像素中的一个，且在本实施例中表示第一像素110R。因第二像素以及第三像素也可以与第一像素实质上相同的方式被驱动，从而省略对于第二像素以及第三像素的电路图的说明。
参照图6，第一像素110R包括连接于扫描布线130和数据布线120之间的发光元件150。发光元件150对应于第一外延堆叠体20。当对p型半导体层和n型半导体层之间施加阈值电压以上的电压时，第一外延堆叠体20以与施加的电压的大小相应的亮度而发光。即，可以提高调整施加于第一扫描布线130R的扫描信号和/或施加于数据布线120的数据信号的电压而控制第一像素110R的发光。
图7是示出第一像素的电路图，其图示了构成有源型显示装置的像素的一例的电路图。
在显示装置是有源型的情况下，除了扫描信号以及数据信号之外，第一像素110R还可以接收第一像素电源ELVDD以及第二像素电源ELVSS而驱动。
参照图7，第一像素110R包括发光元件150和连接于该发光元件150的晶体管部。
发光元件150对应于第一外延堆叠体20，发光元件150的p型半导体层可经晶体管部而连接于第一像素电源ELVDD，n型半导体层可以连接于第二像素电源ELVSS。第一像素电源ELVDD以及第二像素电源ELVSS可以具有彼此不同的电位。作为一例，第二像素电源ELVSS可以具有比第一像素电源ELVDD的电位小发光元件的阈值电压以上的电位。这样的每个发光元件按照与被晶体管部控制的驱动电流相应的亮度而发光。
根据本发明的一实施例，晶体管部包括第一晶体管M1以及第二晶体管M2和存储电容器Cst。然而，晶体管部的结构并不局限于图7所示的实施例。
第一晶体管M1(开关晶体管)的源电极连接于数据布线120，漏电极连接于第一节点N1。而且，第一晶体管M1的栅电极连接于第一扫描布线130R。这样的第一晶体管M1当从第一扫描布线130R接收能够使第一晶体管M1导通的电压的扫描信号时被导通，从而电连接数据布线120和第一节点N1。此时，相关帧的数据信号提供于数据布线120，据此，数据信号传送至第一节点N1。传送至第一节点N1数据信号充电于存储电容器Cst。
第二晶体管M2(驱动晶体管)的源电极连接于第一像素电源ELVDD，漏电极连接于发光元件的n型半导体层。而且，第二晶体管M2的栅电极连接于第一节点N1。这样的第二晶体管M2对应于第一节点N1的电压而控制设置至发光元件的驱动电流的量。
存储电容器Cst的一电极连接于第一像素电源ELVDD，另一电极连接于第一节点N1。这样的存储电容器Cst以与设置至第一节点N1的数据信号对应的电压被充电，并直到下一个帧的数据信号提供为止维持所充电的电压。
为了方便，图7中图示了包含两个晶体管的晶体管部TFT。然而，本发明并不局限于此，晶体管部的结构可以多样地变更而实施。例如，晶体管部可以包括更多的晶体管或电容器等。并且，本实施例中未图示第一晶体管以及第二晶体管、存储电容器以及布线的具体结构，然而，第一晶体管以及第二晶体管、存储电容器以及布线在实现根据本发明的实施例的电路图的范围内可提供为多种形态。
发明的具体实施方式
上述的像素在未超出本发明的概念的范围内可以实现为多种结构，具体地，可以实现为如下的结构。本发明的一实施例中以无源矩阵类型的像素作为一例而进行说明。
图8a是图示根据本发明的一实施例的像素的平面图，图8b至图8d分别是沿8a的AA’线、BB’线以及CC’线的剖面图。
参照图8a、8b以及8c，根据本发明的一实施例的像素从平面上观察时具有多个外延堆叠体(epitaxial stack)层叠的光射出区域。在本发明的一实施例中，层叠结构可以根据将第一外延堆叠体至第三外延堆叠体20、30、40中的哪一个极性的半导体层施加共同电压而变得不同。以下，以共同电压施加于p型半导体层的实施例为一例进行说明。
多个外延堆叠体包括在基板上层叠的第三外延堆叠体40、第二外延堆叠体30以及第一外延堆叠体20。
第一外延堆叠体至第三外延堆叠体20、30、40分别包括p型半导体层、设置于所述p型半导体层上的活性层以及设置于所述活性层上的n型半导体层。即，第一外延堆叠体20包括第一p型半导体层25、设置于第一p型半导体层25上的第一活性层23以及设置于第一活性层23上的第一n型半导体层21。第二外延堆叠体30包括第二p型半导体层35、设置于第二p型半导体层35上的第二活性层33以及设置于第二活性层33上的第二n型半导体层31。第三外延堆叠体40包括第三n型半导体层41、设置于第三n型半导体层41上的第三活性层43以及设置于第三活性层43上的第三p型半导体层45。
第三外延堆叠体40的第三p型半导体层45上依次设置有与第三p型半导体层45直接接触的第三p型接触电极45p、第二粘合层63以及第二p型接触电极35p。第二p型接触电极35p与第二外延堆叠体30的第二p型半导体层35直接接触。
在第二外延堆叠体30的第二n型半导体层31上依次设置有第一粘合层61和第一p型接触电极25p。第一p型接触电极25p与第一外延堆叠体20的第一p型半导体层25直接接触。
第一外延堆叠体20的第一n型半导体层21上设置有第一n型接触电极21n。第一n型半导体层21具有上面的一部分凹陷的结构，并且第一n型接触电极21n可以设置于该凹陷的部分。
在层叠有第一外延堆叠体至第三外延堆叠体20、30、40的基板11上设置有单层或者多层的绝缘膜。本发明的一实施例中，在第一外延堆叠体至第三外延堆叠体20、30、40的侧面以及上面的一部分设置有覆盖第一外延堆叠体至第三外延堆叠体20、30、40的层叠体的第一绝缘膜81以及第二绝缘膜83。第一绝缘膜和/或第二绝缘膜81、83可以利用多种有机/无机绝缘性材料构成，并且其材料或形态不受限定。例如，第一绝缘膜和/或第二绝缘膜81、83可以被提供为分布式布拉格反射器(DBR：distributed Bragg reflector)。并且，第一绝缘膜和/或第二绝缘膜81、83也可以是黑色的有机高分子膜。本发明的一实施例中，虽然未图示，但是第一绝缘膜和/或第二绝缘膜81、83上还可以设置有浮动的金属反射膜。本发明的一实施例中，绝缘膜可以通过沉积曲折率彼此不同的两层以上的绝缘膜而形成。
像素中设置有用于将布线部连接于第一外延堆叠体至第三外延堆叠体20、30、40的接触部。接触部包括：第一接触部20C，用于将发光信号设置于第一外延堆叠体20；第二接触部30C，用于将发光信号设置于第二外延堆叠体30；第三接触部40C，用于将发光信号设置于第三外延堆叠体40；以及第四接触部50C，用于将共同电压施加于第一外延堆叠体至第三外延堆叠体20、30、40。
本发明的一实施例中，第一接触部至第四接触部20C、30C、40C、50C在从平面上观察时可以设置于多种位置。例如，本发明的一实施例中，在发光元件具有四边形形状的情况下，第一接触部至第四接触部20C、30C、40C、50C可以布置于与四边形的各边角对应的区域。此时，接触部的至少一部分可以与光射出区域重叠。然而，第一接触部至第四接触部20C、30C、40C、50C的位置并不局限于此，可以根据发光元件的形状而多样地变更。
第一接触部至第四接触部20C、30C、40C、50C分别包括第一垫至第四垫20pd、30pd、40pd、50pd和第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp。
第一垫至第四垫20pd、30pd、40pd、50pd分别彼此隔开而绝缘。
第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp分别彼此隔开而绝缘，同时可以设置于与第一外延堆叠体至第三外延堆叠体20、30、40重叠的区域(即，光射出区域)。第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp分别可以搭靠第一外延堆叠体至第三外延堆叠体20、30、40的边缘而形成，据此，可以覆盖第一外延堆叠体至第三外延堆叠体20、30、40的活性层23、33、43的侧面。由于第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp覆盖第一外延堆叠体至第三外延堆叠体的侧面，从而使从第一外延堆叠体至第三外延堆叠体20、30、40产生的热量通过第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp较为容易地排出。与此同时，借由第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp的散热效果，可以减少第一外延堆叠体至第三外延堆叠体20、30、40劣化。
第一接触部20C包括彼此电连接的第一垫20pd以及第一凸块电极20bp。第一垫20pd设置于第一外延堆叠体20的第一n型接触电极21n上，并通过设置于第一绝缘膜81的第一接触孔20CH连接于第一n型接触电极21n。第一凸块电极20bp的至少一部分与第一垫20pd重叠。第一凸块电极20bp在与第一垫20pd重叠的区域将第二绝缘膜83置于第一凸块电极20bp与第一垫20pd之间而通过第一通孔20ct连接于第一垫20pd。在此，第一垫20pd和第一凸块电极20bp可以设置为彼此相同的形状而完全重叠。然而，第一垫20pd和第一凸块电极20bp的形状并不局限于此，可以具有彼此不同的形状以及尺寸。
第二接触部30C包括彼此电连接的第二垫30pd以及第二凸块电极30bp。第二垫30pd设置于第二外延堆叠体30的第二n型半导体层31上，并通过形成于第一绝缘膜81的第二接触孔30CH连接于第二n型半导体层31。第二凸块电极30bp的至少一部分与第二垫30pd重叠。第二凸块电极30bp在与第二垫30pd重叠的区域将第二绝缘膜83置于第二凸块电极30bp与第二垫30pd之间而通过第二通孔30ct连接于第二垫30pd。
第三接触部40C包括彼此电连接的第三垫40pd以及第三凸块电极40bp。第三垫40pd设置于第三外延堆叠体40的第三n型半导体层41上，并通过形成于第一绝缘膜81的第三接触孔40CH连接于第三n型半导体层41。第三凸块电极40bp的至少一部分与第三垫40pd重叠。第三凸块电极40bp在与第三垫40pd重叠的区域将第二绝缘膜83置于第三凸块电极40bp与第三垫40pd之间而通过第三通孔0ct连接于第三垫40pd。
第四接触部50C包括彼此电连接的第四垫50pd以及第四凸块电极50bp。第四垫50pd通过设置于第一外延堆叠体至第三外延堆叠体20、30、40的第一p型接触电极至第三p型接触电极21p、31p、41p上的第一子接触孔50CHa以及第二子接触孔50CHb分别连接于第一外延堆叠体至第三外延堆叠体20、30、40的第一p型半导体层至第三p型半导体层25、35、45。详细地，第四垫50pd通过设置于第一p型接触电极25p上的第一子接触孔50CHa连接于第一p型接触电极25p，并通过设置于第二p型接触电极35p以及第三p型接触电极45p上的第二子接触孔50CHb同时连接于第二p型接触电极35p以及第三p型接触电极45p。在此，由于可以通过一个第二子接触孔50CHb同时连接于第二p型接触电极35p以及第三p型接触电极45p，而不是进行在第二p型接触电极35p以及第三p型接触电极45p分别单独形成接触孔的工序，从而不仅可以简化发光元件的制造工序，而且可以减少接触孔在元件内所占的面积。第四凸块电极50bp的至少一部分与第四垫50pd重叠。第四凸块电极50bp在与第四垫50pd重叠的区域将第二绝缘膜83置于第四凸块电极50bp与第四垫50pd之间而通过第四通孔50ct连接于第四垫50pd。
本实施例中，在从平面上观察时，第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp设置为相同的形状和面积，然而其形状以及面积并不绝限于此，可以具有多种形状和面积。
本发明的一实施例中，虽然未图示，但是基板11还可以设置有以与第一接触部至第四接触部20C、30C、40C、50C对应的方式设置且与第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp分别电连接的布线部(参照图5)和/或与布线部连接的薄膜晶体管等的驱动元件。
例如，第一外延堆叠体至第三外延堆叠体20、30、40连接有：第一发光信号布线至第三发光信号布线，向第一外延堆叠体至第三外延堆叠体20、30、40分别提供发光信号、以及共同布线，向第一外延堆叠体至第三外延堆叠体20、30、40分别提供共同电压。本实施例中，第一发光信号布线至第三发光信号布线分别可以与第一扫描布线至第三扫描布线对应，并且共同布线可以对应于数据布线。
具有上述结构的像素可以以在基板上依次层叠第三外延堆叠体、第二外延堆叠体以及第一外延堆叠体并图案化的形态制造，对此参照附图进行详细的说明。
图9a至图18a是用于说明制造根据本发明的一实施例的发光元件的方法的平面图，图9b至图18b是沿A-A’线切割图9a至图18a的发光元件的剖面图，图9c至图18c是沿B-B’线切割图9a至图18a的发光元件的剖面图。
参照图9a、9b以及图9c，在基板11上依次形成第三外延堆叠体40、第二外延堆叠体30以及第一外延堆叠体20，并将第一外延堆叠体20图案化。
更加详细的进行说明，在基板11上首先形成第三外延堆叠体40以及第三p型接触电极45p。
基板11可以是蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或者硅基板11。第三n型半导体层41、第三活性层43以及第三p型半导体层45通过金属有机化学气相沉积法(MOCVD：Metal OrganicChemical Vapor Deposition)或者分子束沉积法(MBE：Molecular Beam Epitaxy)在基板11上依次生长。在第三p型半导体层45上可以利用化学气相沉积法形成第三p型接触电极45p。第三p型接触电极45p可以包括氧化铟锡(ITO：Indium Tin Oxide)、氧化铟锌(IZO：Indium Zinc Oxide)、氧化铟锌锡(IZTO：Indium Zinc Tin Oxide)以及氧化锌(ZnO)中的至少一个。本发明的一实施例中，在第三外延堆叠体40发出蓝光的情况下，基板11可以包括蓝宝石，第三p型接触电极45p可以包括氧化锌(ZnO)。
第二外延堆叠体30可以在临时基板(未图示)上使第二n型半导体层31、第二活性层33以及第二p型半导体层35通过MOCVD或者MBE等的工序依次生长而形成。在第二p型半导体层35上可以以化学气相沉积法形成第二p型接触电极35p。第二p型接触电极35p可以包括ITO、IZO、IZTO以及ZnO中的至少一个。本发明的一实施例中，在第二外延堆叠体30发出绿光的情况下，临时基板(未图示)可以包括蓝宝石或者GaN中的一个，第二p型接触电极35p可以包括ZnO。
第一外延堆叠体20可以在临时基板(未图示)上使第一n型半导体层21、第一活性层23以及第一p型半导体层25通过MOCVD或者MBE等的工序依次生长而形成。随后，在第一p型半导体层25上可以以化学气相沉积法形成第一p型接触电极25p。第一p型接触电极25p可以包括ITO、IZO、IZTO以及ZnO中的至少一个。本发明的一实施例中，在第一外延堆叠体20发出红光的情况下，临时基板(未图示)可以包括GaAsN，第一p型接触电极25p可以包括ITO。
其后，可以将第三p型接触电极45p和临时基板上的第二p型接触电极35p布置为彼此面对，并将第二粘合层63置于中间而粘合第三外延堆叠体40以及第二外延堆叠体30。随后，与第二外延堆叠体30一同设置的临时基板可以通过激光剥离(laser lift-off)工序等被去除。
随后，将第二n型半导体层31和临时基板上的第一p型接触电极25p布置为彼此面对，并且可以将第一粘合层61置于中间而粘合第二外延堆叠体30和第一外延堆叠体20。其后，与第一外延堆叠体20一同设置的临时基板可以通过激光剥离工序等被去除。
随后，可以在第一外延堆叠体20上形成第一掩模图案(未图示)，并且将第一掩模图案作为蚀刻掩模而使用，从而蚀刻第一n型半导体层21、第一活性层23以及第一p型半导体层25。
考虑到发光结构体的整体布线连接结构等，可以使第一外延堆叠体20以多种形状图案化。例如，考虑前述的接触孔、通孔以及垫的位置，可以构成为在从平面上观察时具有多边形形态。为此，第一外延堆叠体20可以具有边角被切割的四边形结构，例如，可以具有朝第一外延堆叠体20的内侧凹陷的‘V’字形侧壁。
根据一实施例，在进行蚀刻工序后，第一n型半导体层21、第一活性层23以及第一p型半导体层25分别具有倾斜的侧壁，蚀刻的第一n型半导体层21的侧壁、第一活性层23的侧壁以及第一p型半导体层25的侧壁实际上可以是同一平面。根据另一实施例，第一n型半导体层21、第一活性层23以及第一p型半导体层25分别可以具有垂直的侧壁，蚀刻的第一n型半导体层21的侧壁、第一活性层23的侧壁以及第一p型半导体层25的侧壁实际上可以是同一平面。
根据一实施例，第一p型接触电极25p可以起到蚀刻防止膜的功能。即，蚀刻工序可以进行蚀刻到暴露第一p型接触电极25p为止。然而，选择性地，还可以蚀刻通过第一n型半导体层21、第一活性层23以及第一p型半导体层25而暴露的第一p型接触电极25p的上部面的一部分。
根据一实施例，第一n型半导体层21、第一活性层23以及第一p型半导体层25可以具有使后序完成的第一外延堆叠体20能够起到发光二极管的功能的程度的最小尺寸。
参照图10a、图10b以及图10c，在第一p型接触电极25p上可以形成覆盖第一n型半导体层21、第一活性层23、第一p型半导体层25以及第一p型接触电极25p的一部分的第二掩模图案(未图示)，并且可以将第二掩模图案作为蚀刻掩模而使用而蚀刻第一接触电极25p、第一粘合层61。
考虑到发光结构体的整体的布线连接结构等，可以使第一p型接触电极25p和第一粘合层61以多种形状图案化。从平面观点上，第一p型接触电极25p和第一粘合层61可以具有四边形结构，例如，可以具有朝第二外延堆叠体30的内侧凹陷的‘V’字形侧壁。
根据一实施例，第一p型接触电极25p、第一粘合层61可以具有倾斜的侧壁，第一p型接触电极25p的侧壁以及第一粘合层61的侧壁实际上可以是同一平面。根据另一实施例，第一p型接触电极25p以及第一粘合层61可以具有垂直的侧壁。在此情况下，第一p型接触电极25p的侧壁以及第二粘合层63的侧壁实际上可以是同一平面。
蚀刻工序可以调整蚀刻气体注入时间等的工艺配方(recipe)，以使蚀刻工序在暴露第二n型半导体层31的地点停止。根据一实施例，第二n型半导体层31的上部的一部分可以被蚀刻。
参照图11a、11b以及11c，在第二n型半导体层31上可以形成覆盖第一外延堆叠体20以及第二粘合层63的第三掩模图案(未图示)，并且可以将第三掩模图案作为蚀刻掩模使用而蚀刻第二n型半导体层31、第二活性层33、第二p型半导体层35。
考虑到发光结构体的整体布线连接结构，可以使第二外延堆叠体30以多种形状图案化。例如，考虑前述的第一接触部至第四接触部的以及随后的接触孔、通孔和垫的位置，可以构成为从平面上观察时具有多边形的形态。为此，第二外延堆叠体30可以具有边角被切割的四边形结构，例如，可以具有朝第二外延堆叠体30的内侧凹陷的‘V’字形侧壁。
根据一实施例，第二n型半导体层31、第二活性层33以及第二p型半导体层35分别具有倾斜的侧壁，第二n型半导体层31的侧壁、第二活性层33的侧壁以及第二p型半导体层35的侧壁实际上可以是同一平面。根据另一实施例，第二n型半导体层31、第二活性层33以及第二p型半导体层35分别可以具有垂直的侧壁。在此情况下，第二n型半导体层31的侧壁、第二活性层33的侧壁以及第二p型半导体层35的侧壁实际上可以是同一平面。
根据一实施例，第二p型接触电极35p可以起到蚀刻防止膜的功能。即，蚀刻工序可以进行蚀刻到暴露第一p型接触电极25p为止。然而，选择性地，还可以蚀刻通过第二n型半导体层31、第二活性层33以及第二p型半导体层35而暴露的第二p型接触电极35p的上部面的一部分。
参照图12a、图12b以及图12c，在第二p型接触电极35p上可以形成覆盖第一外延堆叠体20、第一粘合层61、第二n型半导体层31、第二活性层33以及第二p型半导体层35的第四掩模图案(未图示)，并且可以将第四掩模图案作为蚀刻掩模使用而蚀刻第二p型半导体层35p、第二粘合层63。
考虑到发光结构体的整体布线连接结构等，可以使第二p型接触电极35p以及第二粘合层63以多种形状图案化。
本实施例中，第二p型接触电极35p以及第二粘合层63分别可以具有倾斜的侧壁，第二p型接触电极35p的侧壁以及第二粘合层63的侧壁实际上可以是同一平面。根据另一实施例，第二p型接触电极35p以及第二粘合层63分别可以具有垂直的侧壁。在此情况下，第二p型接触电极35p的侧壁以及第二粘合层63的侧壁实际上可以是同一平面。
根据一实施例，第三p型接触电极45p可以起到蚀刻防止膜的功能。即，蚀刻工序可以执行到第三p型接触电极45p暴露为止。然而，选择性地，借由第二p型接触电极35p以及第一粘合层61暴露的第三p型接触电极45p的上部面的一部分可以被蚀刻。
参照图13a、图13b以及图13c，在第三p型接触电极45p上可以形成覆盖第三外延堆叠体40、第二外延堆叠体30以及第二粘合层63的第五掩模图案(未图示)，并且可以将第五掩模图案作为蚀刻掩模使用，从而可以蚀刻第三p型接触电极45p、第三p型半导体层45以及第三活性层43
考虑到发光结构体的整体布线连接结构等，可以使第三外延堆叠体40以多种形状图案化。例如，第三外延堆叠体40可以具有四边形结构的同时，可以具有在一部分区域去除边角的四边形结构。
根据一实施例，第三p型半导体层45、第三活性层43以及第三n型半导体层41分别可以具有倾斜的侧壁，并且第三p型半导体层45的侧壁、第三活性层43的侧壁以及第三n型半导体层41的侧壁实际上可以是同一平面。根据另一实施例，第三p型半导体层45、第三活性层43以及第三n型半导体层41分别可以具有垂直的侧壁。在此情况下，第三p型半导体层45的侧壁、第三活性层43的侧壁以及第三n型半导体层41的侧壁实际上可以是同一平面。在蚀刻工序中，可以调整蚀刻气体注入时间等的工艺配方，以使蚀刻工序在暴露第三n型半导体层41的地点停止。根据一实施例，第三n型半导体层41的上部的一部分可以被蚀刻。或者，可以进行通过追加掩模工序而划分各个外延层叠结构的隔离蚀刻工序。通过该蚀刻工序可以在外延层叠结构之间暴露基板11。
参照图14a、图14b以及图14c，第一n型半导体层21上形成有第一n型接触电极21n。第一n型接触电极21n可以通过如下方式形成：蚀刻第一n型半导体层21的上面，从而形成从第一n型半导体层21的上面凹陷的凹陷部，并且在所述凹陷部形成如金属等导电体。第一n型接触电极21n包含多种金属(例如，可以利用Au/Te合金或者Au/Ge合金形成)而能够实现。
参照图15a、图15b以及15c，第一绝缘膜81可以在垂直层叠的发光结构体上共形地(conformally)形成。第一绝缘膜81可以包括氧化物(例如，硅氧化物)和/或硅氮化物。
本发明的一实施例中，发光结构体设置为台面结构而具有台阶式侧壁，从而第一绝缘膜81可以在台面结构物上以恒定的厚度共形地沉积。根据一实施例，台面结构具有台阶式侧壁并且具有倾斜的侧壁，从而使第一绝缘膜81在台面结构的上部或者下部，或者在台面结构之间也可以以恒定的厚度共形地沉积。
第一绝缘膜81被图案化而被去除一部分，据此形成第一接触孔至第四接触孔20CH、30CH、40CH、50CH。在图15a、图15b以及图15c中，为了便于说明，将接触孔部分图示为利用灰色填充的图形。
第一接触孔20CH布置于第一n型接触电极21n上而暴露第一n型接触电极21n的一部分。第二基础孔30CH布置于第二n型半导体层31上而暴露第二n型半导体层31的一部分。第三接触孔40CH布置于第三n型半导体层41上而暴露第三n型半导体层41的一部分。第四接触孔50CH布置于第一p型接触电极至第三p型接触电极21p、31p、41p上，并且暴露第一p型接触电极至第三p型接触电极21p、31p、41p的一部分。在此，第四接触孔50CH可以设置为单一接触孔，还可以设置为多个。例如，如图所示，可以利用布置于第一p型接触电极25p上而暴露第一p型接触电极25p的一部分的第一子接触孔50CHa和布置于第二p型接触电极35p以及第三p型接触电极45p上而同时暴露第二p型接触电极35p以及第三p型接触电极45p的第二子接触孔50CHb构成。
参照图16a、图16b以及图16c，在形成有第一接触孔至第四接触孔20CH、30CH、40CH、50CH的第一绝缘膜81上形成第一垫至第四垫20pd、30pd、40pd、50pd。第一垫至第四垫20pd、30pd、40pd、50pd可以在基板11的前面利用如金属等导电体形成导电膜之后通过光蚀刻工序而形成。
第一垫20pd形成为与形成有第一接触孔20CH的部分重叠，据此，通过第一接触孔20CH连接于第一n型接触电极21n。第二垫30pd形成为与形成有第二接触孔30CH的部分重叠，据此，通过第二接触孔30CH连接于第二n型半导体层31。第三垫40pd形成为与形成有第三接触孔40CH的部分重叠，据此，通过第三接触孔40CH连接于第三n型半导体层41。第四垫50pd形成为与形成有第四接触孔50CH的部分重叠，即，与形成有第一子接触孔50CHa以及第二子接触孔50CHb的部分同事重叠，据此，通过第一子接触孔50CHa以及第二子接触孔50CHb连接于第一p型接触电极至第三p型接触电极25p、35p、45p。
参照图17a、图17b以及图17c，在第一绝缘膜81上可以共形地形成有第二绝缘膜83。第二绝缘膜83可以包括氧化物(例如，氧化硅)和/或氮化硅。
第二绝缘膜83被图案化而被去除一部分，据此形成第一通孔至第四通孔20ct、30ct、40ct、50ct。
第一通孔20ct布置于第一垫20pd上而暴露第一垫20pd的一部分。第二通孔30ct布置于第二垫30pd上而暴露第二垫30pd的一部分。第三通孔40ct布置于第三垫40pd上而暴露第三垫40pd的一部分。第四通孔50ct布置于第四垫50pd上，从而暴露第四垫50pd的一部分。本发明的一实施例中，第一通孔至第四通孔20ct、30ct、40ct、50ct分别可以形成于形成有第一垫至第四垫20pd、30pd、40pd、50pd的区域。
参照图18a、图18b以及图18c，在形成有第一通孔至第四通孔20ct、30ct、40ct、50ct的第二绝缘膜83上形成第一凸块电极至第四凸块电极20pd、30pd、40pd、50pd。
第一凸块电极20bp形成为与形成有第一通孔20ct的部分重叠，据此，通过第一通孔20ct连接于第一垫20pd。第二凸块电极30bp形成为与形成有第二通孔30ct的部分重叠，据此，通过第二通孔30ct连接于第二垫30pd。第三凸块电极40bp形成为与形成有第三通孔40ct的部分重叠，据此，通过第三通孔40ct连接于第三垫40pd。第四凸块电极50bp形成为与形成有第四通孔50ct的部分重叠，据此，通过第四通孔50ct连接于第四垫50pd。
第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp可以具有比相应的第一垫至第四垫20pd、30pd、40pd、50pd更大的面积。并且，当从平面上观察时，第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp可以与第一外延堆叠体至第三外延堆叠体20、30、40射出光的光射出区域的至少一部分重叠。
第一垫至第四垫20pd、30pd、40pd、50pd以及第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp可以在基板11上形成导电膜而共形地形成。如上所述，形成有第一绝缘膜81以及第二绝缘膜83的台面结构具有阶梯式的侧壁，从而导电膜可以在形成有绝缘膜的台面结构上以恒定的厚度共形地沉积。用于形成第一垫至第四垫20pd、30pd、40pd、50pd和/或第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp的导电膜材质可以选自以Ni、Ag、Au、Pt、Ti、Al以及Cr构成的群中的至少一个。
本发明的一实施例中，具有如上结构的发光元件实现为封装件，以贴装于其他装置(例如，印刷电路板)上，从而可以起到一个像素的功能。据此，可以追加地设置有构成为易于贴装于其他装置的结构的扇出布线。
图19a是图示将扇出布线应用于根据本发明的一实施例的发光元件而实现为封装件形态的平面图，图19b是沿图19a的D-D’线截取的剖面图。图19a以及图19b中，为了便于说明，第一外延堆叠体至第三外延堆叠体简化为发光结构体10而图示，并且，第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp也被简化为形成于发光结构体10上而图示。尤其，虽然发光结构体10图示为上面为平整的，然而实际上是上面存在断差和/或倾斜面的结构，而根据发光结构体10的上面的形状的连接电极以及扇出布线的具体的连接结构在图20a以及图20b中所图示。图20a以及图20b是当将相应于图19a的PA的区域沿对角线切割时的两个剖面图。
参照图19a、图19b、图20a以及图20b，发光元件封装件包括：基板11；发光结构体10，设置于基板11上；成型层90，覆盖发光结构体10；第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp，设置于发光结构体10上；以及第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL，设置于成型层90上。
成型层90可以设置为板状，基板11以及发光结构体10可以嵌入于板状的成型层90内。据此，对于基板11以及发光结构体10层叠的结构而言，成型层90可以覆盖除了基板以外的背面以外的基板11以及发光结构体10的全部侧面和上面，整体上起到支撑发光结构体10以及基板11的作用。
本发明的一实施例并不局限于上述结构，根据基板11的形态也可以具有其他结构。图19c、图20c以及图20d分别对应于图19b、图20a以及图20b，图示了去除基板的情形。
本发明的一实施例中，基板11使用为生长基板之后可以利用激光剥离等方法被去除。图19c、图20c以及图20d中，去除使用为生长基板的基板，从而可以使下部的第三外延堆叠体朝外部暴露。在此情况下，成型层90仅可以覆盖外延层的侧面。
本发明的一实施例中，发光结构体的至少一部分以及基板的端部可以彼此一致。例如，当从平面上观察时，第一外延堆叠体的第一n型半导体层的端部和基板的端部彼此可以一致，从剖面上观察时，第一外延堆叠体的第一n型半导体层的侧面和基板的侧面可以是同一平面。
成型层90可以利用绝缘性物质(例如，有机高分子)构成，其材料并不受限定。成型层90可以利用光阻断材料构成，以使从发光结构体射出的光不会与从相邻的发光结构体射出的光混合。例如，成型层90可以利用具有黑色的有机高分子构成。并且，对于成型层90而言，通过调整制成黑色的碳含量，从而可以使黑色以及不透明度被局部地调整。本发明的一实施例中，在使用调整所述成型层90的碳含量而不透明度较低的成型层的情况下，当进行形成后述的扇出布线的追加工序时，可以易于进行掩模图案的配对。
因为成型层90覆盖发光结构体10的侧面以及上面，所以会防止从发光结构体10射出的光朝发光结构体10的侧面以及上面方向进行，并且所述光可以朝发光结构体10的背面所朝向的方向进行。从发光结构体10射出的光朝基板进行，然而基板10可以作用为从发光结构体10射出的光所经过的光引导部件。在此，成型层90还覆盖着基板11的侧面，从而将基板11使用为光引导部件而防止光朝侧面方向射出。最终，由于并未设置于基板11的背面，从而只有朝发光结构体10的背面所朝向的方向射出的光不会受成型层90的影响而进行。
第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL作为设置于所述成型层90上的布线，是用于与外部装置连接的布线。第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL设置为具有比发光结构体10的第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp更大的面积，据此，能够易于与外部装置电连接和/或物理连接。
第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL可以与第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp一对一地连接。
第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL和第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp之间可以设置有用于将第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL与第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp分别一对一地连接的第一连接电极至第四连接电极20ce、30ce、40ce、50ce。例如，第一扇出布线20FL和第一凸块电极20bp之间可以设置有第一连接电极20ce，第二扇出布线30FL和第二凸块电极30bp之间可以设置有第二连接电极30ce，第三扇出布线40FL和第三凸块电极40bp之间可以设置有第三连接电极40ce，第四扇出布线50FL和第四凸块电极50bp之间可以设置有第四连接电极50ce。成型层90可以设置为将第一连接电极至第四连接电极20ce、30ce、40ce、50ce全部包覆的形态。
本发明的一实施例中，第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL设置于成型层90上而设置为接合的状态，从而可以获得在发光元件封装件的整体的结构的刚性增加的效果。例如，成型层90具有易碎性，然而由于设置有发光结构体10以及基板11的部分和并不设置有发光结构体10以及基板11的部分之间存在厚度差异，从而其刚性可以按封装件内结构中的各个区域而不同。在这样的成型层90的上部设置有第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL，从而可以使成型层90的整体的刚性增加。
并且，本发明的一实施例中，第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL不仅可以覆盖与发光结构体10重叠的区域，而且还可以覆盖与发光结构体10不重叠的区域。例如，如图所示，第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL可以设置为从与发光结构体10重叠的区域朝外侧方向延伸的形态。第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL可以设置为易于散热的导电体，从而可以提升借由第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL的散热效果。
本发明的一实施例中，在形成有第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL的成型层90上设置有第三绝缘膜85。第三绝缘膜85具有暴露第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL的上面的一部分的开口。由于第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL的上面暴露一部分，从而之后可以通过该上面电连接其他装置和第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL。第三绝缘膜85设置于彼此相邻的扇出布线之间的同时，朝扇出布线的上面延伸以覆盖扇出布线的上面的一部分。据此，彼此相邻的扇出布线的暴露的部分之间的间距形成为比彼此相邻的两个凸块电极之间的间距大，并且当此后与外部装置连接时最小化断路的可能性。
本发明的一实施例中，若将由于设置有发光结构体10而射出光的区域称为光射出区域EA，则如在上所述的实施例中可以确认到，第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp与光射出区域EA重叠而设置。虽然发光结构体10的光射出区域EA可以根据发光结构体的整体尺寸而改变，但是由于发光结构体10自身的尺寸通常较小，因此光射出区域EA自身也以非常小的面积形成，并且第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp由于结构的特性只能与光射出区域EA重叠。第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp和第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL在第一凸块电极至第四凸块电极20bp、30bp、40bp、50bp和第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL的重叠部分借由第一连接电极至第四连接电极20ce、30ce、40ce、50ce连接，因此第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL可以设置于光射出区域EA的外侧，以尽可能地并不与光射出区域EA重叠。尤其，扇出布线20FL、30FL、40FL、50FL的不被第三绝缘膜85覆盖而暴露的部分可以不重叠于光射出区域EA。即，所述扇出布线的暴露的区域可以与所述光射出区域相隔。
例如，图19a中，若将沿水平方向彼此相邻的两个连接电极之间的宽度称为第一宽度W1，并将彼此相邻的两个扇出布线之间的宽度称为第二宽度W2，则第二宽度W2可以比第一宽度W1大。并且，对于彼此相邻的两个扇出布线而言，若将不被第三绝缘膜85覆盖而暴露的部分的宽度称为第三宽度W3，则第三宽度W3可以设置为比第一宽度W1以及第二宽度W2大。在此，由于在第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL的一部分中，没有第三绝缘膜85而暴露的部分之间的距离较大地形成，从而在此之后当每个扇出布线的暴露的部分和其他构成要素电连接时，能够最小化断路的危险。
除此之外，在图19b中，若将相邻的两个凸块电极之间的距离称为第一距离D1，将彼此相邻的两个扇出布线之间的距离称为第二距离D2，并将彼此相邻的两个连接电极之间的距离称为第三距离D3，则第二距离D2可以比第一距离D1大。并且，第三距离D3可以具有第一距离D1和第二距离D2之间的值。
对于彼此相邻的两个扇出布线而言，若将没有第三绝缘膜85而暴露的部分的距离称为第四距离D4，则第四距离D4可以设置为比第一距离至第三距离D1、D2、D3大。
据此，扇出布线和光射出区域的重叠的面积可以形成为比凸块电极和光射出区域的重叠面积小。这是为了减少扇出布线的断路。在扇出布线与光射出区域重叠而形成的情况下，由于彼此相邻的扇出布线之间的间距较小，从而存在断路的风险，据此，本发明的一实施例中，可以以与发光结构体的光射出区域不重叠的方式形成彼此相邻的扇出布线，以使彼此相邻的扇出布线之间尽可能宽地形成。
具有上述的扇出结构的发光元件可以以封装件的形态容易地贴装于外部装置(例如，印刷电路板等)的表面，针对具有这样的扇出结构的发光元件封装件的制造方法将在下文中进行说明。
图21a至图21i是依次图示根据本发明的一实施例的发光元件封装件的制造方法的剖面图。在以下附图中，为了便于说明将一部分构成要素省略，并且将基板以及发光结构体简化为一个发光单元10UT而进行说明。
参照图21a，以上述方法在基板11上形成有多个发光单元10UT，在每个发光单元10UT上利用涂覆等形成有连接电极ce。在此之后，每个发光单元10UT和基板11沿第一切割线CT1被切割，从而形成多个发光单元10UT。在多个发光单元10UT上设置有第三粘合层65，并且多个发光单元10UT被第三粘合层65所支撑。在此，第三粘合层65并非用于永久的粘合，而是可以使用为能够根据条件而分离的粘合层。
参照图21b，在临时基板11c上形成第四粘合层67，将粘附于所述第三粘合层65的发光单元10UT布置于第四粘合层67的上部之后，从第三粘合层65的上部朝下部方向利用如销PN等工具对发光单元10UT加压。第四粘合层67可以利用比第三粘合层65的粘合力更大的物质构成，第四粘合层67也可以作为粘合层而使用。
在此，可以使用如销等工具仅将特定的发光单元10UT移动至临时基板11c上。除此之外，可以多样地调整彼此相邻的发光单元10UT之间的间距，从而能够实现同时将大量发光单元10UT以预定间距布置。本发明的一实施例中，充分地维持彼此相邻的发光单元10UT之间的间距，从而可以确保随后形成扇出布线FL的区域。
本实施例中，当发光单元10UT移动至其他构成要素(例如，临时基板11c)时，发光单元10UT除了上述方法以外可以以多种方法移动。例如，利用拾取(Pick and Place)装置，或者可以以选择性地利用激光剥离方法等的多种方法移动发光单元10UT。
如图21c所示，从上部朝下部方向被加压的发光单元10UT可以借由第四粘合层67而移动至临时基板11c上。
参照图21d，在设置于临时基板11c上的发光单元10UT上可以形成成型层90。成型层90可以利用光阻断性有机高分子构成，并且可以在发光单元10UT上涂覆或者印刷之后硬化。
参照图21e，形成于发光单元10UT上的成型层90的上面可以被化学研磨和/或物理研磨，以与连接电极ce的上面平行。其结构，设置于发光单元10UT上的连接电极ce的上面暴露于外部。
参照图21f，在成型层90上形成扇出布线FL。扇出布线FL具有与连接电极ce彼此重叠的区域，以分别连接于连接电极ce。
参照图21g，在形成有扇出布线FL的成型层90上形成第三绝缘膜85。第三绝缘膜85形成于彼此相邻的两个扇出布线FL之间，并且朝扇出布线FL的上面延伸一部分。据此，彼此相邻的两个扇出布线FL的暴露的部分之间的间距比实际两个扇出布线FL之间的间距大。
以使形成有扇出布线FL的发光单元10UT以适中的尺寸包含在封装件内的方式沿第二切割线CT2切割成型层90而形成发光元件封装件。此时，发光单元单元10UT可以被切割为单独地分离而包含，或者可以切割成较大的面积而包含多个发光单元10UT。切割时的发光单元10UT的数量以及其面积等可以根据此后贴装发光单元10UT的装置而设定为不同。
本实施例中，在进行切割成型层90等的步骤时，同时图示了临时基板11c，然而可以切割除了临时基板11c以外的区域。临时基板11c如图21h所示地被去除。临时基板11c可以通过激光剥离工序等被去除。
参照图21i，在发光单元10UT的上面设置有第五粘合层69，从而使发光元件封装件粘合于第五粘合层69。在此，第五粘合层69可以作为粘合层而使用，并且形成于发光元件封装件的下部的第四粘合层67被去除，从而使发光单元10UT的下部暴露于外部。包含发光单元10UT的发光元件封装件可以以粘附于第五粘合层69的状态被移送至其他装置之后，布置于其他装置的表面。
根据本发明的一实施例的发光元件的扇出结构通过上述的方法较容易地形成。
如上所述，根据本一实施例的发光元件封装件可以设置为多种尺寸的模块。换而言之，多种数量的发光元件封装件可以包含在一个模块内。
图22a以及图22b是图示将根据本发明的一实施例的发光元件封装件作为模块而使用的例子的剖面图。
参照图22a，在一个模块内共有四个发光元件封装件，并且可以设置为2×2行列的形态。发光元件封装件的数量或者排列形态可以根据所要应用的用途而多样地变更。在每个发光元件封装件可以设置有4个发光结构体。若将4个发光元件封装件称为第一发光元件封装件至第四发光元件封装件PK1、PK2、PK3、PK4，则第一发光元件封装件至第四发光元件封装件PK1、PK2、PK3、PK4可以使用发出彼此相同的光的发光元件封装件，或者可以使用发出彼此不同的光的发光元件封装件。或者，即使使用发出相同的光的发光元件封装件，每个发光结构体以及连接于此的扇出电极的位置也可以不同地形成。
本发明的一实施例中，设置于一个模块内的多个发光元件封装件可以当制造时在单一步骤中同时制造。
尤其，参照图22b，在施加相同电压的布线的情况下，能够以并不分离的一个布线形成，从而在形成当发光元件封装件使用为显示装置的像素时需要施加相同的共同电压的第四扇出布线40FL的情况下，可以在将对应于第一发光元件封装件至第四发光元件封装件PK1、PK2、PK3、PK4的第四扇出布线40FL布置在彼此相邻的位置之后形成为一个并未分离的一体。如上所述，在将第四扇出布线40FL形成为一个并未分离的一体的情况下，由于一个第四扇出布线40FL的面积增加，从而此后显然易于与外部装置连接，而且还可以借由较大的面积而改善散热效果。并且，还具有在后述的重布线追加于发光元件封装件时能够易于布置重布线的优点。
根据本发明的一实施例的发光元件封装件中，扇出结构并不局限于此，追加的重布线可以形成于发光元件封装件，以增加扇出布线以及据此的电极的形成位置的自由度。
图23a以及图23b是图示在上述的发光元件封装件中追加地形成重布线的剖面图，图24a以及图24b是作为在图23a以及图23b所示的根据本发明的一实施例的发光元件封装件中对应于一个发光元件封装件部分的详细的剖面图，图24a是针对使用基板11的情况的发光元件封装件的实施例，图24b是针对基板使用为生长基板之后利用激光剥离等的方法被去除的情况的发光元件封装件的实施例。
首先，参照图23a、图23b以及图24a，在形成有扇出布线FL的临时基板11c上通过涂覆等的工序还可以形成有重布线RL。重布线RL可以对应于每个扇出布线FL而设置。在此之后，在形成有重布线RL的临时基板11c上还形成追加成型层90’，并且可以经过掩模等使重布线RL的上面暴露。所述追加成型层90’可以是黑色或者不透明度较低的物质，而且颜色可以不同于成型层90的颜色。
当追加重布线RL时，彼此相邻的重布线RL之间的间距可以形成为与所述第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL之间的间距不同。尤其，彼此相邻的重布线RL之间的间距可以形成为比彼此相邻的所述第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL之间的间距大，据此，更加减少了彼此相邻的重布线RL之间断路的可能性。
随后，参照图23a、图23b以及图24b，根据本实施例的发光元件封装件基板使用为生长基板之后，利用激光剥离等方法被去除，从而在下部并不会设置有额外的基板，并且下部的外延堆叠体(即，第三外延堆叠体40)可以朝外部暴露。
第一扇出布线至第三扇出布线可以如同上述实施例地被提供，然而可还以根据重布线RL的位置而被省略。本实施例中，以第一扇出布线至第三扇出布线被省略的情形进行图示，图示了第一连接电极至第四连接电极20ce、30ce、40ce、50ce直接连接于重布线RL的情形。如图所示，重布线RL可以直接接触于第一连接电极至第四连接电极20ce、30ce、40ce、50ce，此时，在平面上可以彼此重叠。在此情况下，彼此相邻的重布线RL之间的间距可以形成为比在形成有扇出布线时的间距更窄。
图25是作为上述的发光元件封装件中的形成追加的重布线时的实施例，是图示还形成有虚设电极DM的情形的剖面图。参照图25，当形成重布线时，还可以形成有并不与第一扇出布线至第四扇出布线20FL、30FL、40FL、50FL连接而绝缘的虚设电极DM。虚设电极DM可以设置于彼此相邻的两个重布线之间，并且可以利用热传导性较高的物质形成。虚设电极DM可以设置于每个发光结构体的正上部，或者可以设置于与此相邻的区域，从而能够最大限度地有效地分散来自每个发光结构体的热。由于利用热传导性较高的物质构成，从而分散周边的热而提高散热效果。然而，虚设电极DM的位置并不局限于此，根据需要当然还可以形成于用于提高散热效果的其他位置。
图23a、图23b、图24以及图25中以重布线形成于扇出布线上的情形作为一例而图示，然而这是为了便于说明的情形，重布线的形状可以与此不同。并且，本实施例中仅图示了重布线为单一层结构的情形，然而重布线还可以具有多层结构。重布线的形状可以根据此后应用发光元件封装件的装置而变更为多种形态，据此，可以显著地增加发光元件封装件的贴装容易度。
于此同时，在将重布线结构追加于发光元件封装件的情况下，可以增加借由追加成型层的发光元件封装件的刚性。这是由于虽然成型层可能具有较大的易碎性，然而借由追加的成型层可以减少易碎性。
本发明的一实施例中，发光元件封装件可以贴装于多种装置(例如，如形成有布线和绝缘层的金属基板或者印刷电路板等其他装置)。
图26是图示根据本发明的一实施例的发光元件封装件贴装于形成有电极的印刷电路板的例子的剖面图。
参照图26，发光元件封装件可以设置为单个或者多个，并且可以反转并将焊料SD置于中间的方式电连接于形成有电极EL的印刷电路板ST上。换而言之，在反转每个发光元件封装件而使发光结构体10UT的背面方向朝向上部之后，布置在印刷电路板ST上。焊料SD设置于暴露的扇出布线FL和印刷电路板ST上的电极EL之间，并且借由焊料SD而使扇出布线FL和印刷电路板ST上的电极EL分别电连接。
本实施例中，在印刷电路板ST上还可以设置有支撑发光元件封装件的成型部MD。成型部MD设置于发光元件印刷电路板ST上，并将发光元件封装件的侧面和借由焊料SD而连接的部分全部覆盖，从而提升印刷电路板ST和发光元件封装件的贴装稳定性。在此，成型部MD填充于发光元件封装件之间的区域以及印刷电路板ST和每个发光元件封装件之间的区域中间，尤其，设置为完全围绕印刷电路板ST和每个发光元件封装件之间的焊料的形态。成型部MD可以通过将构成成型部的材料提供至贴装有发光元件封装件的印刷电路板ST并将所述材料硬化的方法制造。例如，为了制造成型部MD，可以利用压铸模(transfer mold)方法或者真空压合(vacuum lamination)方法。然而，形成成型部MD的方法并不局限于此，只要可以填充至发光元件封装件之间的区域以及印刷电路板ST和每个发光元件封装件之间的区域，则可以使用除此之外的多种方法。根据本发明的一实施例，在发光元件封装件之间的区域以及印刷电路板ST和每个发光元件封装件之间的区域形成有成型部，从而提升了发光元件封装件和印刷电路板ST之间的粘合力，并且增加了整体结构的刚性。
并且，成型部MD可以利用光阻隔材料构成，在此情况下，可以防止彼此相邻的两个发光元件封装件之间的光的混色。由于成型部MD利用光阻隔材料构成，从而从每个发光元件封装件射出的光只朝发光元件封装件的发光单元10UT的背面所朝向的方向(现有附图中是上部方向)射出，并且防止了光朝向除了该方向以外的方向(例如，侧面所朝向的方向或者发光单元10UT的前面所朝向的方向)的行进。
在本发明的一实施例中，当发光元件封装件布置于印刷电路板ST上时，可以布置为易于维修的结构。图27是图示当在印刷电路板ST上贴装一个发光元件封装件时的截面的图。本发明的一实施例中，印刷电路板ST上可以布置有多个发光元件封装件，尤其，在发光元件封装件使用为显示装置的像素的情况下，应注意多个发光元件封装件可以排列于印刷电路板ST上。在发光元件封装件使用为显示装置的像素的情况下，多个发光元件封装件可以以行列形态排列于作为形成有电极以及布线的基板的印刷电路板、玻璃基板、有机高分子基板等。图27中为了便于说明仅图示了一个发光元件封装件。
参照图27，印刷电路板ST上的电极EL可以设置为比发光元件封装件所对应的的扇出布线FL更大的面积。在印刷电路板ST上的电极EL和扇出布线FL之间，焊料SD沿着印刷电路板ST上的电极EL的较宽的面积而被提供。据此，焊料SD可以具有暴露于发光元件封装件的外侧的部分。
对具有这种结构的装置而言，在发光元件封装件存在缺陷的情况下，可以容易地将存在缺陷的发光元件封装件从印刷电路板ST分离而去除。当从印刷电路板分离发光元件封装件时，可经过将激光照射至焊料SD部分而使其熔融的过程，本实施例中由于焊料SD暴露于发光元件封装件的外侧，从而可以易于将激光照射至暴露的焊料SD部分。据此，根据本实施例具有如下优点：在发光元件封装件存在缺陷的情况下，也能够易于对贴装有发光元件封装件的装置进行维修。
以上，虽然参照附图对本发明的实施例进行了说明，但是在本发明所属技术领域中具有普通知识水平的人员可以理解，在不超出权利要求所记载的本发明的思想以及技术领域的范围内能够将本发明多样地修改以及变更。
因此，本发明的技术范围并不局限于说明书中的详细的说明所记载的内容，而是应当由权利要求书而决定。

Claims (20)

1.一种发光元件封装件，其特征在于，包括：
基板；
发光结构体，包括多个外延堆叠体，所述多个外延堆叠体在所述基板上依次层叠而射出彼此不同的波段的光，并且光射出区域彼此重叠；
凸块电极，设置于所述发光结构体上并且至少一部分与光射出区域重叠；
成型层，覆盖所述发光结构体的侧面和上面；
扇出布线，设置于所述成型层上，并且通过所述凸块电极连接于所述发光结构体；以及
绝缘膜，设置于所述扇出布线上，并且暴露所述扇出布线的一部分，
其中，所述扇出布线的暴露的区域不重叠于所述光射出区域。
2.如权利要求1所述的发光元件封装件，其特征在于，
所述扇出布线和所述光射出区域的重叠面积比所述凸块电极和所述光射出区域的重叠面积小。
3.如权利要求1所述的发光元件封装件，其特征在于，
所述多个外延堆叠体包括：
第一外延堆叠体，射出第一光；
第二外延堆叠体，设置于所述第一外延堆叠体上，并且射出与所述第一光不同的波段的第二光；以及
第三外延堆叠体，设置于所述第二外延堆叠体上，并且射出与所述第一光以及第二光不同的波段的第三光。
4.如权利要求3所述的发光元件封装件，其特征在于，
所述第一外延堆叠体至第三外延堆叠体分别包括：
p型半导体层；
活性层，设置于所述p型半导体层上；以及
n型半导体层，设置于所述活性层上。
5.如权利要求4所述的发光元件封装件，其特征在于，
所述凸块电极包括：
第一凸块电极，连接于所述第一外延堆叠体的n型半导体层；
第二凸块电极，连接于所述第二外延堆叠体的n型半导体层；
第三凸块电极，连接于所述第三外延堆叠体的n型半导体层；以及
第四凸块电极，连接于所述第一外延堆叠体至第三外延堆叠体的p型半导体层。
6.如权利要求5所述的发光元件封装件，其特征在于，
所述扇出布线包括分别连接于第一凸块电极至第四凸块电极的第一扇出布线至第四扇出布线。
7.如权利要求6所述的发光元件封装件，其特征在于，还包括：
连接电极，设置于所述扇出布线和所述凸块电极之间而分别连接所述扇出布线和所述凸块电极。
8.如权利要求7所述的发光元件封装件，其特征在于，
彼此相邻的两个连接电极之间的距离大于彼此相邻的两个凸块电极之间的距离，并且小于彼此相邻的两个扇出布线之间的距离。
9.如权利要求6所述的发光元件封装件，其特征在于，
所述第一凸块电极至第四凸块电极搭靠所述第一外延堆叠体至第三外延堆叠体的边缘而设置。
10.如权利要求6所述的发光元件封装件，其特征在于，
对于所述第一凸块电极至第四凸块电极和所述第一扇出布线至第四扇出布线而沿，彼此相邻的扇出布线之间的间距大于彼此相邻的两个凸块电极之间的间距。
11.如权利要求10所述的发光元件封装件，其特征在于，
彼此相邻的暴露的扇出布线之间的间距大于所述彼此相邻的两个凸块电极之间的间距。
12.如权利要求5所述的发光元件封装件，其特征在于，还包括设置于所述凸块电极和所述第一外延堆叠体至第三外延堆叠体之间的垫，
其中，所述垫包括：
第一垫，连接所述第一外延堆叠体的n型半导体层和所述第一凸块电极；
第二垫，连接所述第二外延堆叠体的n型半导体层和所述第二凸块电极；
第三垫，连接所述第三外延堆叠体的n型半导体层和所述第三凸块电极；以及
第四垫，连接所述第一外延堆叠体至第三外延堆叠体的p型半导体层和所述第四凸块电极。
13.如权利要求12所述的发光元件封装件，其特征在于，还包括：
绝缘膜，设置于所述第一外延堆叠体至第三外延堆叠体与所述第一垫至第四垫之间，并且具有多个接触孔，
其中，所述第一外延堆叠体至第三外延堆叠体与所述第一垫至第四垫分别通过设置于所述绝缘膜的多个接触孔而彼此连接。
14.如权利要求13所述的发光元件封装件，其特征在于，
所述多个接触孔包括：
第一接触孔，暴露所述第一外延堆叠体的n型半导体层的一部分；
第二接触孔，暴露所述第二外延堆叠体的n型半导体层的一部分；
第三接触孔，暴露所述第三外延堆叠体的n型半导体层的一部分；以及
第四接触孔，暴露所述第一外延堆叠体至第三外延堆叠体的p型半导体层的一部分。
15.如权利要求14所述的发光元件封装件，其特征在于，
所述第四接触孔设置为多个，并且设置为暴露所述第一外延堆叠体的p型半导体层的一部分的第一子接触孔以及暴露所述第二外延堆叠体和第三外延堆叠体的p型半导体层的一部分的第二子接触孔。
16.如权利要求1所述的发光元件封装件，其特征在于，还包括：
重布线，设置于所述绝缘膜上，并且连接于所述扇出布线中的每一个。
17.如权利要求16所述的发光元件封装件，其特征在于，
彼此相邻的重布线之间的间距与彼此相邻的所述扇出布线之间的间距不同。
18.一种显示装置，其特征在于，包括多个像素，
所述像素包括：
基板；
发光结构体，包括多个外延堆叠体，所述多个外延堆叠体在所述基板上依次层叠而射出彼此不同的波段的光，并且光射出区域彼此重叠；
成型层，覆盖所述发光结构体的侧面和上面；
凸块电极，设置于所述发光结构体上，并且至少一部分与光射出区域重叠；以及
扇出布线，设置于所述成型层上，并且通过所述凸块电极连接于所述发光结构体，
其中，所述扇出布线和所述光射出区域的重叠面积小于所述凸块电极和所述光射出区域的重叠面积。
19.一种发光元件封装件模块，其特征在于，包括：
印刷电路板，形成有电极；
发光元件封装件，设置于所述印刷电路板上；以及
焊料，设置于所述印刷电路板和所述发光元件封装件之间，
其中，所述发光元件封装件包括：
基板，
发光结构体，包括多个外延堆叠体，所述多个外延堆叠体在所述基板上依次层叠而射出彼此不同的波段的光，并且光射出区域彼此重叠；
凸块电极，设置于所述发光结构体上，并且至少一部分与光射出区域重叠；
成型层，覆盖所述发光结构体的侧面和上面；
扇出布线，设置于所述成型层上，并且通过所述凸块电极连接于所述发光结构体；以及
绝缘膜，设置于所述扇出布线上，并且暴露所述扇出布线的一部分，
其中，所述扇出布线的暴露的区域与所述光射出区域相隔。
20.如权利要求19所述的发光元件封装件模块，其特征在于，
所述焊料具有暴露于所述发光元件封装件的外侧的部分。
CN201980087393.5A 2018-12-31 2019-12-31 发光元件封装件、显示装置以及发光元件封装件模块 Active CN113261118B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862786631P 2018-12-31 2018-12-31
US62/786,631 2018-12-31
US16/728,360 2019-12-27
US16/728,360 US11508876B2 (en) 2018-12-31 2019-12-27 Light emitting device package and display device having the same
PCT/KR2019/018771 WO2020141845A1 (ko) 2018-12-31 2019-12-31 발광 소자 패키지 및 이를 포함한 표시 장치

Publications (2)

Publication Number Publication Date
CN113261118A true CN113261118A (zh) 2021-08-13
CN113261118B CN113261118B (zh) 2024-03-08

Family

ID=71124453

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980087393.5A Active CN113261118B (zh) 2018-12-31 2019-12-31 发光元件封装件、显示装置以及发光元件封装件模块
CN201922489118.6U Active CN212209533U (zh) 2018-12-31 2019-12-31 发光元件封装件、发光元件封装件模块以及显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201922489118.6U Active CN212209533U (zh) 2018-12-31 2019-12-31 发光元件封装件、发光元件封装件模块以及显示装置

Country Status (7)

Country Link
US (3) US11508876B2 (zh)
EP (1) EP3907768A4 (zh)
JP (1) JP7560462B2 (zh)
KR (1) KR20210099063A (zh)
CN (2) CN113261118B (zh)
BR (1) BR112021012954A2 (zh)
WO (1) WO2020141845A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
US12100696B2 (en) 2017-11-27 2024-09-24 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) * 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11322646B2 (en) * 2019-01-18 2022-05-03 Innolux Corporation Light-emitting diode package and electronic device
US10971650B2 (en) * 2019-07-29 2021-04-06 Lextar Electronics Corporation Light emitting device
US11038088B2 (en) 2019-10-14 2021-06-15 Lextar Electronics Corporation Light emitting diode package
US11658275B2 (en) * 2019-10-28 2023-05-23 Seoul Viosys Co., Ltd. Light emitting device for display and LED display apparatus having the same
CN212934617U (zh) * 2019-10-28 2021-04-09 首尔伟傲世有限公司 发光元件及显示装置
US11489002B2 (en) * 2019-10-29 2022-11-01 Seoul Viosys Co., Ltd. LED display apparatus
KR102469704B1 (ko) * 2020-04-23 2022-11-22 주식회사 썬다이오드코리아 경사진 측면을 가지는 마이크로 디스플레이의 화소
US11646300B2 (en) * 2020-09-01 2023-05-09 Jade Bird Display (shanghai) Limited Double color micro LED display panel
US11490519B2 (en) * 2021-01-11 2022-11-01 X-Celeprint Limited Printed stacked micro-devices
KR20230057739A (ko) * 2021-10-22 2023-05-02 삼성전자주식회사 발광 소자 및 이를 포함하는 디스플레이 장치

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11503879A (ja) * 1995-12-21 1999-03-30 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 多色光放出ダイオード、その製造方法及びこのｌｅｄが組み込まれた多色表示装置
US6100103A (en) * 1998-05-21 2000-08-08 Electronics And Telecommunications Research Institute Highly integrated multicolor light emitting device and a method for manufacturing the same
US20070069220A1 (en) * 2005-09-27 2007-03-29 Oki Data Corporation Composite semiconductor light-emitting device
JP2009246310A (ja) * 2008-03-31 2009-10-22 Kyocera Corp 発光サイリスタ、発光素子アレイ、画像形成装置、ならびに同一基板上に発光サイリスタおよび半導体抵抗素子を形成する方法
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR20150035113A (ko) * 2013-09-27 2015-04-06 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
US20150333230A1 (en) * 2014-05-15 2015-11-19 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
KR20160011723A (ko) * 2014-07-22 2016-02-02 주식회사 루멘스 발광 소자 패키지, 발광 소자 패키지 모듈, 백라이트 유닛, 조명 장치 및 발광 소자 패키지 모듈의 제조 방법
US20160079491A1 (en) * 2014-09-16 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
KR20160081473A (ko) * 2014-12-31 2016-07-08 서울바이오시스 주식회사 고신뢰성의 발광 다이오드
CN107211504A (zh) * 2016-01-11 2017-09-26 Lg电子株式会社 使用半导体发光器件的显示装置及制造方法
KR20180000177A (ko) * 2016-06-22 2018-01-02 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 표시장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259931B2 (ja) * 1992-04-17 2002-02-25 シャープ株式会社 半導体発光素子および半導体表示装置
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP4214704B2 (ja) 2002-03-20 2009-01-28 日亜化学工業株式会社 半導体素子
TWI244228B (en) * 2005-02-03 2005-11-21 United Epitaxy Co Ltd Light emitting device and manufacture method thereof
US8183579B2 (en) * 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. LED flip-chip package structure with dummy bumps
US10304998B2 (en) 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
JP6604786B2 (ja) 2015-09-11 2019-11-13 三星電子株式会社 半導体発光装置およびその製造方法
US11282981B2 (en) * 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10886327B2 (en) * 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US20190189850A1 (en) * 2017-12-19 2019-06-20 Epistar Corporation Light-emitting device
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
KR102530068B1 (ko) * 2018-06-26 2023-05-08 삼성전자주식회사 발광 소자 패키지, 이를 포함하는 디스플레이 장치, 및 그 제조 방법
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
JP2020141101A (ja) * 2019-03-01 2020-09-03 東芝ホクト電子株式会社 発光装置及び発光装置の製造方法
US11450648B2 (en) * 2019-03-19 2022-09-20 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
US11437551B2 (en) * 2019-03-19 2022-09-06 Seoul Viosys Co., Ltd. Light emitting device package and application thereof
US11901397B2 (en) * 2019-05-14 2024-02-13 Seoul Viosys Co., Ltd. LED chip having fan-out structure and manufacturing method of the same
US11756980B2 (en) * 2019-05-14 2023-09-12 Seoul Viosys Co., Ltd. LED chip package and manufacturing method of the same
US11855121B2 (en) * 2019-05-14 2023-12-26 Seoul Viosys Co., Ltd. LED chip and manufacturing method of the same
US11398462B2 (en) * 2019-09-18 2022-07-26 Seoul Viosys Co., Ltd. Light emitting device for display and light emitting package having the same

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11503879A (ja) * 1995-12-21 1999-03-30 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 多色光放出ダイオード、その製造方法及びこのｌｅｄが組み込まれた多色表示装置
US6100103A (en) * 1998-05-21 2000-08-08 Electronics And Telecommunications Research Institute Highly integrated multicolor light emitting device and a method for manufacturing the same
US20070069220A1 (en) * 2005-09-27 2007-03-29 Oki Data Corporation Composite semiconductor light-emitting device
JP2009246310A (ja) * 2008-03-31 2009-10-22 Kyocera Corp 発光サイリスタ、発光素子アレイ、画像形成装置、ならびに同一基板上に発光サイリスタおよび半導体抵抗素子を形成する方法
US20120074441A1 (en) * 2010-09-24 2012-03-29 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR20150035113A (ko) * 2013-09-27 2015-04-06 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
US20150333230A1 (en) * 2014-05-15 2015-11-19 Lg Innotek Co., Ltd. Light emitting device and light emitting device package including the same
KR20160011723A (ko) * 2014-07-22 2016-02-02 주식회사 루멘스 발광 소자 패키지, 발광 소자 패키지 모듈, 백라이트 유닛, 조명 장치 및 발광 소자 패키지 모듈의 제조 방법
US20160079491A1 (en) * 2014-09-16 2016-03-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of semiconductor device
KR20160081473A (ko) * 2014-12-31 2016-07-08 서울바이오시스 주식회사 고신뢰성의 발광 다이오드
CN107211504A (zh) * 2016-01-11 2017-09-26 Lg电子株式会社 使用半导体发光器件的显示装置及制造方法
KR20180000177A (ko) * 2016-06-22 2018-01-02 엘지이노텍 주식회사 발광소자 패키지 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
EP3907768A4 (en) 2022-10-12
US11508876B2 (en) 2022-11-22
US20200212262A1 (en) 2020-07-02
KR20210099063A (ko) 2021-08-11
EP3907768A1 (en) 2021-11-10
US11978829B2 (en) 2024-05-07
JP7560462B2 (ja) 2024-10-02
JP2022516131A (ja) 2022-02-24
WO2020141845A1 (ko) 2020-07-09
CN212209533U (zh) 2020-12-22
CN113261118B (zh) 2024-03-08
US20240322081A1 (en) 2024-09-26
US20230057649A1 (en) 2023-02-23
BR112021012954A2 (pt) 2021-09-08

Similar Documents

Publication Publication Date Title
CN212209533U (zh) 发光元件封装件、发光元件封装件模块以及显示装置
US20220393063A1 (en) Passivation covered light emitting unit stack
US11804476B2 (en) Light emitting device package and application thereof
JP7555933B2 (ja) 発光素子パッケージ及びこれを含む表示装置
US20210202806A1 (en) Light emitting device and led display apparatus having the same
US11398462B2 (en) Light emitting device for display and light emitting package having the same
US11810944B2 (en) LED display apparatus
US11482566B2 (en) Light emitting device for display and display apparatus having the same
US20230037604A1 (en) Light emitting device for display and display apparatus having the same
KR20220088675A (ko) Led 디스플레이 장치
US20220328719A1 (en) Light emitting device and light emitting module having the same
US20210351229A1 (en) Light emitting device for display and display apparatus having the same
US12046587B2 (en) Light emitting device for display and display apparatus having the same
US11437353B2 (en) Light emitting device for display and display apparatus having the same
US12027654B2 (en) Unit pixel having light emitting device and displaying apparatus
US20230352619A1 (en) Light emitting device and light emitting module having the same
KR20220093085A (ko) 디스플레이용 발광 소자 및 그것을 갖는 led 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant