CN113257860A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN113257860A
CN113257860A CN202110035024.0A CN202110035024A CN113257860A CN 113257860 A CN113257860 A CN 113257860A CN 202110035024 A CN202110035024 A CN 202110035024A CN 113257860 A CN113257860 A CN 113257860A
Authority
CN
China
Prior art keywords
display
sealing member
substrate
disposed
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110035024.0A
Other languages
English (en)
Inventor
李贤娥
高京禄
权容熏
金柄勋
金廷泫
金台吾
朴峻亨
李炫智
郑昭美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113257860A publication Critical patent/CN113257860A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H10K71/421—Thermal treatment, e.g. annealing in the presence of a solvent vapour using coherent electromagnetic radiation, e.g. laser annealing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1715—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/17154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种显示装置及其制造方法。显示装置包括：显示面板，包括：显示区域，包括像素；以及非显示区域，围绕所述显示区域；封装基板，与所述显示面板相对，并配置于所述显示面板的一面上；密封部件，配置于所述非显示区域，并配置于所述显示面板与所述封装基板之间而使所述显示面板和所述封装基板结合，所述显示面板包括：基底基板；以及第一导电层，配置于所述基底基板的一面上，所述基底基板在所述非显示区域的至少一部分区域形成有向厚度方向贯通所述基底基板的通孔，所述第一导电层配置于所述非显示区域的至少一部分区域，并包括填充所述通孔的信号线，所述密封部件与所述第一导电层以及所述通孔在厚度方向上不重叠。

Description

显示装置及其制造方法
技术领域
本发明涉及一种显示装置及其制造方法。
背景技术
显示装置随着多媒体的发展其重要性增大。顺应于此，使用有机发光显示装置(Organic Light Emitting Display，OLED)、液晶显示装置(Liquid Crystal Display，LCD)等之类的多个种类的显示装置。
作为显示装置的显示图像的装置，包括有机发光显示面板或液晶显示面板之类的显示面板。其中，作为发光显示面板，可以包括发光元件，例如在发光二极管(LightEmitting Diode，LED)的情况下，有利用有机物作为荧光物质的有机发光二极管(OLED)、利用无机物作为荧光物质的无机发光二极管等。
发明内容
本发明要解决的技术问题是提供一种相互接合显示面板和封装基板的密封部件的接合力提升的显示装置及其制造方法。
本发明要解决的另一技术问题是提供一种防止在包括显示区域和非显示区域的显示面板的非显示区域形成的导电层损坏的显示装置及其制造方法。
本发明的技术问题不限于以上提及的技术问题，本领域技术人员可以从下面的记载明确地理解没有提及的另外的技术问题。
用于解决所述技术问题的根据一实施例的显示装置包括：显示面板，包括：显示区域，包括像素；以及非显示区域，围绕所述显示区域；封装基板，与所述显示面板相对，并配置于所述显示面板的一面上；密封部件，配置于所述非显示区域，并配置于所述显示面板与所述封装基板之间而使所述显示面板和所述封装基板结合，所述显示面板包括：基底基板；以及第一导电层，配置于所述基底基板的一面上，所述基底基板在所述非显示区域的至少一部分区域形成有向厚度方向贯通所述基底基板的通孔，所述第一导电层配置于所述非显示区域的至少一部分区域，并包括填充所述通孔的信号线，所述密封部件与所述第一导电层以及所述通孔在厚度方向上不重叠。
可以是，在所述非显示区域形成有在所述基底基板、所述封装基板以及所述密封部件之间不存在物理边界的熔接区域，所述熔接区域遍及所述基底基板、所述密封部件以及所述封装基板来形成。
可以是，所述基底基板与所述密封部件之间的紧贴面部分地存在物理边界，所述封装基板与所述密封部件之间的紧贴面部分地存在物理边界。
可以是，所述熔接区域与所述信号线不重叠。
可以是，所述熔接区域的高度大于所述密封部件的厚度。
可以是，在所述熔接区域内形成有具有长轴和短轴的等离子结构体，所述等离子结构体遍及所述基底基板、所述密封部件以及所述封装基板来形成。
可以是，所述等离子结构体与所述信号线不重叠。
可以是，在所述基底基板的另一面上还包括与所述密封部件重叠配置的显示驱动电路，所述基底基板的另一面是所述基底基板的一面的相反面。
可以是，所述显示面板还包括：第二导电层，配置于所述基底基板与所述显示驱动电路之间且与所述密封部件不重叠，所述第二导电层包括：显示焊盘，与所述通孔在厚度方向上重叠配置。
可以是，所述显示驱动电路通过所述通孔以及所述显示焊盘与所述信号线电连接。
可以是，所述显示装置还包括：显示电路板，配置于所述非显示区域，并且配置于所述基底基板的一面上。
可以是，所述信号线包括：第一信号线，将所述显示驱动电路和所述显示面板的像素电连接；以及第二信号线，将所述显示驱动电路和所述显示电路板电连接。
可以是，所述密封部件的宽度小于所述显示驱动电路的宽度。
用于解决所述技术问题的根据另一实施例的显示装置可以包括：第一基板，包括多个发光元件，并包括：基底基板，包括配置有所述多个发光元件的显示区域以及围绕所述显示区域的非显示区域；第一导电层，配置于所述基底基板的非显示区域的一面上；以及第二导电层，配置于所述基底基板的非显示区域的另一面上，所述基底基板的非显示区域的另一面是所述基底基板的非显示区域的一面的相反面；第二基板，配置于所述第一基板的一面上；密封部件，配置于所述第一基板与所述第二基板之间，并且配置为在所述非显示区域中围绕所述显示区域并以闭环形状与所述第一导电层以及所述第二导电层不重叠；以及显示驱动电路，配置于所述第一基板的另一面上，并覆盖所述第二导电层以及所述密封部件，所述第一基板的另一面是所述第一基板的一面的相反面，在所述基底基板的所述非显示区域形成有：第一通孔，形成为在由所述密封部件划分的区域内侧向厚度方向贯通所述基底基板；以及第二通孔，形成为在由所述密封部件划分的区域外侧向厚度方向贯通所述基底基板，所述第二导电层包括：第一显示焊盘，与所述第一通孔重叠；以及第二显示焊盘，与所述第二通孔重叠，所述第一导电层包括：第一信号线，通过所述第一通孔与所述第一显示焊盘电连接；以及第二信号线，通过所述第二通孔与所述第二显示焊盘电连接。
可以是，所述显示驱动电路通过所述第一显示焊盘与所述第一信号线电连接，并通过所述第二显示焊盘与所述第二信号线电连接。
可以是，所述显示驱动电路的宽度大于所述密封部件的宽度，所述第一显示焊盘与所述第二显示焊盘之间的隔开的距离大于所述密封部件的宽度。
可以是，在所述非显示区域形成有在所述第一基板、所述第二基板以及所述密封部件之间不存在物理边界的熔接区域，所述熔接区域遍及所述第一基板、所述密封部件以及所述第二基板来形成。
可以是，所述熔接区域与所述第一信号线、所述第二信号线、所述第一显示焊盘以及所述第二显示焊盘不重叠。
用于解决所述另一技术问题的根据一实施例的显示装置的制造方法包括：准备第一基板的步骤，所述第一基板包括显示区域以及围绕所述显示区域的非显示区域，在所述非显示区域的至少一部分区域包括导电层以及通孔；在所述第一基板上以使所述第一基板与第二基板相对且密封部件介于所述第一基板与所述第二基板之间的方式配置所述第二基板以及所述密封部件的步骤；以及将激光照射于所述密封部件而接合所述第一基板、所述密封部件以及所述第二基板的步骤，所述密封部件与所述导电层以及所述通孔不重叠。
可以是，照射所述激光而接合所述第一基板、所述密封部件以及所述第二基板的步骤包括：在所述密封部件的内部设定焦点的步骤；以及将所述激光照射于所述焦点而形成所述第一基板、所述密封部件以及所述第二基板之间的物理边界不存在的熔接区域的步骤，所述熔接区域与所述导电层以及所述通孔不重叠。
另一实施例的具体事项包括于详细的说明以及附图中。
(发明的效果)
根据一实施例的显示装置及其制造方法可以是包括在包括显示区域和非显示区域的显示面板与封装基板之间配置的密封部件，显示面板、密封部件以及封装基板之间作为受到通过激光照射产生的热能的影响而热扩散的区域，形成不存在物理边界的熔接区域。可以是，显示面板包括形成于显示面板的非显示区域的导电层，密封部件配置为与形成于显示面板的非显示区域的导电层不重叠。因此，熔接区域可以形成为与所述导电层不重叠。因此，即使将照射激光的焦点形成于密封部件内部，由于熔接区域形成为与显示面板的导电层不重叠，因此也能够防止显示面板的导电层被热能(或者被熔接区域)损坏。
另外，根据一实施例的显示装置随着包括密封部件和封装基板、或者在与显示面板的边界处构成它们的材料熔接而形成的熔接区域，能够提升针对外部冲击的耐久性。密封部件能够在与显示面板以及封装基板直接接触并使它们相互接合的同时，形成熔接区域而进一步提升与封装基板的接合力。
另外，根据一实施例的显示装置通过将显示驱动电路配置于显示面板的下面上以使显示驱动电路与密封部件重叠，能够减少显示装置的无效空间。
本发明的技术问题不限于以上提及的技术问题，本领域技术人员可以从下面的记载明确地理解没有提及的另外的技术问题。
根据实施例的效果不限于以上例示的内容，更多种效果包括于本说明书内。
附图说明
图1是根据一实施例的显示装置的分解立体图。
图2是根据一实施例的显示装置的俯视图。
图3是根据一实施例的显示装置的简要侧视图。
图4是根据一实施例的显示面板的简要俯视图。
图5是示出根据一实施例的另一显示面板和显示驱动电路的配置的仰视图。
图6是示出根据一实施例的显示装置的显示面板和密封部件的相对位置关系的配置图。
图7是放大图6的A区域的显示面板的俯视图。
图8是放大图6的A区域的显示面板的仰视图。
图9是根据一实施例的显示装置的截面图。
图10是示出放大图9的B区域的一例的放大图。
图11是示出放大图9的B区域的另一例的放大图。
图12是示出根据另一实施例的显示装置的显示面板和密封部件的相对位置关系的配置图。
图13是示出图12的显示装置的非显示区域的一例的放大截面图。
图14是示出显示面板的孔的另一例的截面图。
图15是示出显示面板的孔的又一例的截面图。
图16是示出显示面板的孔的又一例的截面图。
图17是示出根据一实施例的显示装置的制造方法的顺序图。
图18至图21是示出根据一实施例的显示装置的制造工艺的截面图。
(附图标记说明)
1：显示装置
10：显示面板
20：封装基板
30：密封部件
OP1、OP2：通孔
143：第一信号线
144：第二信号线
DPD1：第一显示焊盘
DPD2：第二显示焊盘
MA：熔接区域
PLA：等离子结构体
具体实施方式
若参照与所附的附图一起详细后述的实施例，则本发明的优点及特征以及实现它们的方法将变得明确。但是，本发明不限于以下公开的实施例，将以彼此不同的各种形式实现，本实施例仅使得本发明的公开完整，为了向在本发明所属的技术领域中具有通常知识的人完整地告知发明的范畴而提供，本发明仅通过权利要求书的范畴来界定。
指称元件(elements)或层在其它元件或层的“上(on)”的情况将直接在其它元件上或在中间介有其它层或其它元件的情况全部包括。贯通说明书全文，相同的附图标记指称相同的构成要件。
尽管第一、第二等为了叙述各种构成要件而使用，但是当然这些构成要件不受这些用语限制。这些用语只是为了将一个构成要件与其它构成要件区分而使用。因此，当然以下提及的第一构成要件在本发明的技术构思内也可以是第二构成要件。
以下，参考所附的附图，针对实施例进行说明。
图1是根据一实施例的显示装置的分解立体图。图2是根据一实施例的显示装置的俯视图。图3是根据一实施例的显示装置的简要侧视图。
参照图1至图3，根据一实施例的显示装置1可以包括显示面板10、封装基板20、密封部件30、显示驱动电路40以及显示电路板60。显示装置1可以还包括面板下部件50。
在附图中，定义有第一方向DR1、第二方向DR2以及第三方向DR3。第一方向DR1和第二方向DR2可以是在一个平面内彼此垂直的方向。第三方向DR3可以是与第一方向DR1和第二方向DR2所在的平面垂直的方向。第三方向DR3可以相对于第一方向DR1和第二方向DR2各自构成垂直。在实施例中，第三方向DR3表示显示装置1的厚度方向。
在本说明书中，除非有其它单独的提及，否则“上方”或“顶”以显示面板10为基准指上方方向(或者以显示面板10为基准配置封装基板20的方向)，即第三方向DR3，同样地“上面”指朝向第三方向DR3的表面。另外，“下方“、“底”以显示面板10为基准指下方方向(或者以显示面板10为基准配置面板下部件50的方向)，即第三方向DR3的相反方向，同样地“下面”指朝向第三方向DR3的相反方向的表面。另外，“左”、“右”、“上”、“下”指当在平面上观察显示装置1时的方向。例如，“左侧”指第一方向DR1的相反方向，“右侧”指第一方向DR1，“上侧”指第二方向DR2，“下侧”指第二方向DR2的相反方向。
显示装置1可以指称提供显示画面的所有电子装置。例如，提供显示画面的平板PC、智能电话、汽车导航单元、相机、提供于汽车的中央信息显示器(center informationdisplay，CID)、手表型电子设备、个人数字助理(PDA，Personal Digital Assistant))、便携式多媒体播放器(PMP，Portable Multimedia Player)、游戏机之类的中小型电子装备、电视、户外广告板、显示器、个人电脑、笔记本电脑之类的中大型电子装备等各种电子装置可以包括于显示装置1。但是，这些作为例示性的实施例被提出，显而易见的是在不脱离本发明的概念的范围内可以还采用于其它电子设备。
显示装置1可以在俯视图上具有矩形形状，该矩形形状具有第一方向DR1的短边和与第一方向DR1交叉的第二方向DR2的长边。第一方向DR1的短边和第二方向DR2的长边相交的角(corner)可以圆圆地形成或者形成为直角。显示装置1的平面形状不限于四边形，可以形成为其它多边形、圆形或椭圆形。
显示装置1可以包括显示区域DA和非显示区域NDA。显示区域DA是可以显示画面的区域，非显示区域NDA是不显示画面的区域。也可以是，显示区域DA指称为活性区域，非显示区域NDA指称为非活性区域。显示区域DA可以在俯视图上具有矩形形状，以与显示装置1的整体形状相似。显示区域DA可以大体上占据显示装置1的中央。
显示区域DA可以包括多个像素PX。多个像素PX可以呈矩阵排列。各像素PX的形状可以在平面上是矩形或正方形，但是不限于此，也可以是各边相对于显示装置1的一边方向倾斜的菱形形状。各像素PX可以交替排列为条纹类型或五格(pentile)类型。另外，像素PX各自可以包括至少一个发出特定波段的光的发光元件而显示特定颜色。
非显示区域NDA可以配置于显示区域DA的周边。非显示区域NDA可以全部或部分地围绕显示区域DA。可以是，显示区域DA是矩形形状，非显示区域NDA配置为相邻于显示区域DA的各边。非显示区域NDA可以构成显示装置1的边框。在非显示区域NDA可以配置有驱动显示区域DA的驱动电路、驱动元件或布线。
显示面板10(或第一基板)可以包括：显示区域DA以及非显示区域NDA，配置于显示装置1的显示区域DA以及非显示区域NDA，并对应于显示装置1的显示区域DA以及非显示区域NDA。
显示面板10的平面形状相应于应用的显示装置1的平面形状。例如，在显示装置1在俯视图上具有实质性矩形形状的情况下，显示面板10也具有实质性矩形形状。但是不限于此，显示面板10的平面形状也可以与显示装置1的平面形状不同地形成。显示面板10可以平坦地形成，但是不限于此。例如，显示面板10可以在左右侧末端包括具有恒定的曲率或具有变化的曲率的曲面部。
显示面板10可以是包括发光元件(light emitting element)的发光显示面板。显示面板10可以包括发光元件而提供显示画面所需的光。例如，显示面板10可以是利用包括有机发光层的有机发光二极管(organic light emitting diode)的有机发光显示面板、利用超小型发光二极管(micro LED)的超小型发光二极管显示面板、利用包括量子点发光层的量子点发光元件(Quantum dot Light Emitting Diode)的量子点发光显示面板或者利用包括无机半导体的无机发光元件的无机发光显示面板。以下，主要说明显示面板10为有机发光显示面板的情况。
封装基板20(或第二基板)配置于显示面板10的上方。封装基板20可以配置为与显示面板10在第三方向DR3上隔开相对。
封装基板20可以配置于显示面板10的显示区域DA以及非显示区域NDA的至少一部分。封装基板20可以完全覆盖显示面板10的显示区域DA，向非显示区域NDA侧延伸配置。封装基板20可以配置为向第三方向DR3暴露显示面板10的非显示区域NDA下侧边缘的至少一部分。封装基板20的平面上面积可以形成为小于显示面板10的平面上面积。但是，不限于此，封装基板20也可以形成为与显示面板10的面积相同。
封装基板20配置于显示面板10的上方，可以与后述的密封部件30一起封装显示面板10的发光元件而起到保护显示面板10的发光元件免受外部的水分或杂质等渗透的影响的作用。
封装基板20可以是透明板或透明膜。例如，封装基板20可以包括玻璃材料、石英材料等。
封装基板20的平面形状可以与显示面板10的平面形状相似。例如，在显示面板10在俯视图上具有实质性矩形形状的情况下，封装基板20也具有实质性矩形形状。封装基板20的平面上面积可以形成为小于或等于显示面板10的平面上面积以至少覆盖显示面板10的显示区域DA。
密封部件30配置于显示面板10与封装基板20之间。密封部件30可以与显示面板10的上面以及封装基板20的下面相抵接配置。密封部件30可以起到使显示面板10和封装基板20相互结合的作用。
密封部件30可以配置于非显示区域NDA以围绕显示区域DA。在例示性的实施例中，密封部件30可以形成为平面上围绕显示区域DA的闭环形状。因此，密封部件30可以配置为围绕显示区域DA，从而如上所述那样与封装基板20一起完全封装配置于显示区域DA的显示面板10的发光元件。因此，密封部件30可以起到保护显示面板10的发光元件免受外部的水分或杂质等渗透的影响的作用。
显示驱动电路40配置于显示面板10的下方。显示驱动电路40可以配置于显示面板10的一侧边缘的非显示区域NDA的下面上。在例示性的实施例中，显示驱动电路40可以配置于显示面板10的下侧边缘的非显示区域NDA的下面上。可以是，在显示面板10的下侧边缘的非显示区域NDA的下面上准备有后述的显示焊盘部(或者第二焊盘部PDA2以及第三焊盘部PDA3)(参照图8)，在所述显示焊盘部PDA2、PDA3的显示焊盘DPD1、DPD2(参照图8)的下面上附着有显示驱动电路40。显示焊盘DPD1、DPD2可以包括第一显示焊盘DPD1以及第二显示焊盘DPD2。
显示驱动电路40通过后述的显示电路板60接收控制信号和电源电压，生成并输出用于驱动显示面板10的信号和电压。显示驱动电路40可以将数据电压供应于显示面板10的数据布线，将驱动电压供应于驱动电压布线，将扫描控制信号供应于扫描驱动部。显示驱动电路40可以由集成电路(integrated circuit，IC)形成而以COG(chip on glass)方式、COP(chip on plastic)方式或者超声波接合方式附着于显示面板10的下面上。但是，不限于此，显示驱动电路40也可以附着于后述的显示电路板60上。以下，主要说明以显示驱动电路40附着于显示面板10的下面上的情况。
显示电路板60可以配置于显示面板10的一侧边缘的非显示区域NDA上。在例示性的实施例中，显示电路板60可以配置于显示面板10的下侧边缘的非显示区域NDA的上面上。显示电路板60的一侧可以从显示面板10的下侧附着于准备于显示面板10的上面的电路焊盘部(或者第一焊盘部PDA1)(参照图4)的电路焊盘PD(参照图4)上。显示电路板60可以利用各向异性导电膜(anisotropic conductive film，ACF)附着于显示面板10的上面上。由此，显示电路板60可以电连接于显示面板10的电路焊盘PD。
显示电路板60可以向显示面板10的下方弯曲。可以是，如上所述，显示电路板60的一侧配置于显示面板10的上面上，显示电路板60向显示面板10的下方弯曲而显示电路板60的另一侧与显示面板10的下面相对。显示电路板60可以是可弯曲的柔性印刷电路板(flexible printed circuit board)。但是，不限于此，显示电路板60可以是坚硬而不弯曲的刚性印刷电路板(rigid printed circuit board)，或者将刚性印刷电路板和柔性印刷电路板全部包括的复合印刷电路板。在显示电路板60是刚性印刷电路板(rigid printedcircuit board)或复合印刷电路板的情况下，可以利用柔性膜而连接显示面板10和显示电路板60。柔性膜可以是可弯曲的柔性膜(flexible film)。
面板下部件50配置于显示面板10的下方。面板下部件50可以配置于未配置有显示驱动电路40的显示面板10的下面上。面板下部件50可以配置为覆盖未配置有显示驱动电路40的显示面板10的下面。面板下部件50可以形成有贯通面板下部件50的开口部50HA。所述开口部50HA可以形成为与配置于显示面板10的下面上的显示驱动电路40对应，从而形成为暴露显示驱动电路40。
面板下部件50的厚度可以形成为与显示驱动电路40的厚度相同或者大于显示驱动电路40的厚度。面板下部件50可以弥补由于附着于显示面板10的下面上的显示驱动电路40而在显示装置1的下面产生的台阶，起到保护显示驱动电路40的作用。
面板下部件50可以包括用于吸收从外部入射的光的光吸收部件、用于吸收来自外部的冲击的缓冲部件、用于有效地排放在显示面板10中产生的热的散热部件中的至少一个。
光吸收部件可以配置于显示面板10的下方。光吸收部件阻止光透射而防止从显示面板10的上方看到配置于光吸收部件的下方的结构，例如显示驱动电路40等。光吸收部件可以包括黑色颜料或染料等之类的光吸收物质。
缓冲部件可以配置于光吸收部件的下方。缓冲部件吸收外部冲击而防止显示面板10被损坏。缓冲部件可以由单层或多层构成。例如，缓冲部件可以由聚氨酯(polyurethane)、聚碳酸酯(polycarbonate)、聚丙烯(polypropylene)、聚乙烯(polyethylene)等之类的聚合物树脂形成，或者包括将橡胶、氨基甲酸乙酯类物质或丙烯酸类物质发泡成形的海绵等具有弹性的物质而构成。缓冲部件可以是软垫层。
散热部件可以配置于缓冲部件的下方。散热部件可以包括：第一散热层，包括石墨或碳纳米管等；以及第二散热层，由能够屏蔽电磁波且热传导性优异的铜、镍、铁氧体、银之类的金属薄膜形成。
图4是根据一实施例的显示面板的简要俯视图。图5是示出根据一实施例的另一显示面板和显示驱动电路的配置的仰视图。
在图4中，为了便于说明，仅示出显示面板10的像素PX、扫描线SL、数据线DL、扫描控制线SCL、信号线FL1、FL2、扫描驱动部SDR、电路焊盘PD以及多个通孔OP1、OP2。
在图5中，为了便于说明，仅示出配置于显示面板10的下面上的显示驱动电路40、多个通孔OP1、OP2。应该注意，图5是从显示面板10的下方观察显示面板10的下面的仰视图。
参照图4以及图5，显示面板10可以包括形成有像素PX而显示图像的显示区域DA和作为显示区域DA的周边区域的非显示区域NDA。非显示区域NDA可以是从显示区域DA的外边到显示面板10的边缘的区域。
显示面板10的非显示区域NDA可以包括焊盘部PDA1、PDA2、PDA3。焊盘部PDA1、PDA2、PDA3可以准备于显示面板10的非显示区域NDA的下侧。在焊盘部PDA1、PDA2、PDA3可以形成有多个焊盘PD、DPD1、DPD2。
焊盘部PDA1、PDA2、PDA3可以包括形成于显示面板10的上面上的第一焊盘部PDA1和形成于显示面板10的下面上的第二焊盘部PDA2以及第三焊盘部PDA3。
第一焊盘部PDA1可以配置于显示区域DA的下侧边缘的非显示区域NDA。第二焊盘部PDA2可以配置于显示区域DA的下侧边缘的非显示区域NDA，并且配置于第一焊盘部PDA1与显示区域DA之间。第三焊盘部PDA3可以配置于显示区域DA的下侧边缘的非显示区域NDA，并且配置于第二焊盘部PDA2与显示区域DA之间。第一焊盘部PDA1、第二焊盘部PDA2以及第三焊盘部PDA3可以在平面上在第二方向DR2上彼此隔开配置。即，第一焊盘部PDA1、第二焊盘部PDA2以及第三焊盘部PDA3可以在第三方向DR3上不重叠。
扫描线SL、数据线DL以及像素PX可以配置于显示区域DA。扫描线SL可以向第一方向DR1并排形成，并在第二方向DR2上彼此隔开配置。数据线DL可以向与第一方向DR1交叉的第二方向DR2并排形成，并在第一方向DR1彼此隔开配置。
像素PX各自可以接通于扫描线SL中的至少一个和数据线DL中的至少一个。像素PX各自可以包括：薄膜晶体管，包括驱动晶体管和至少一个开关晶体管；发光元件(或有机发光二极管)；以及电容器。像素PX各自可以在从扫描线SL施加扫描信号的情况下接收数据线DL的数据电压，并根据施加于驱动晶体管的栅极电极的数据电压将驱动电流供应于发光元件，从而发光。
扫描驱动部SDR可以配置于非显示区域NDA。在例示性的实施例中，扫描驱动部SDR可以配置于显示区域DA的左侧边缘的非显示区域NDA，但是不限于此。例如，扫描驱动部SDR也可以分别配置于显示区域DA的左侧边缘的非显示区域NDA以及右侧边缘的非显示区域NDA。
扫描驱动部SDR通过多个扫描控制线SCL连接于显示驱动电路40。扫描驱动部SDR可以通过扫描控制线SCL接收显示驱动电路40的扫描控制信号。扫描驱动部SDR根据扫描控制信号生成扫描信号而供应于扫描线SL。
上述的与显示电路板60连接的多个电路焊盘PD可以配置于第一焊盘部PDA1。多个电路焊盘PD可以在第一方向DR1上彼此隔开配置。
后述的贯通显示面板10的基底基板110(参照图9)的多个第一通孔OP1可以形成于第二焊盘部PDA2。多个第一通孔OP1可以在第一方向DR1上彼此隔开形成。
后述的贯通显示面板10的基底基板110(参照图9)的多个第二通孔OP2可以形成于第三焊盘部PDA3。多个第二通孔OP2可以在第一方向DR1上彼此隔开形成。第二通孔OP2可以与第一通孔OP1在第二方向DR2上彼此隔开。
扫描控制线SCL以及信号线FL1、FL2可以配置于非显示区域NDA。在例示性的实施例中，扫描控制线SCL以及信号线FL1、FL2可以配置于显示区域DA的下侧边缘的非显示区域NDA。扫描控制线SCL以及信号线FL1、FL2可以配置为与第一焊盘部PDA1、第二焊盘部PDA2以及第三焊盘部PDA3至少一部分重叠。
信号线FL1、FL2可以包括第一信号线FL1以及第二信号线FL2。
第一信号线FL1可以配置于非显示区域NDA，并且延伸配置至第三焊盘部PDA3的至少一部分区域。第一信号线FL1可以从数据线DL延伸而配置至配置于第三焊盘部PDA3的第二通孔OP2。可以配置为，各第一信号线FL1的一端部与数据线DL连接，相反的另一端部与第二通孔OP2在第三方向DR3上重叠。第一信号线FL1和第二通孔OP2可以彼此一对一对应。
第二信号线FL2可以配置于非显示区域NDA，并且配置于第二焊盘部PDA2和第一焊盘部PDA1。可以配置为，第二信号线FL2的一端部与配置于第二焊盘部DPA2的第一通孔OP1在第三方向DR3上重叠，相反的另一端部与配置于第一焊盘部PDA1的电路焊盘PD连接。第二信号线FL2和第一通孔OP1可以彼此一对一对应。
显示驱动电路40可以配置于显示面板10的下面上。显示驱动电路40可以与第二焊盘部PDA2以及第三焊盘部PDA3重叠，并且与第一焊盘部PDA1不重叠。可以是，第三焊盘部PDA3与显示驱动电路40的上侧重叠，第二焊盘部PDA2与显示驱动电路40的下侧重叠。
图6是示出根据一实施例的显示装置的显示面板和密封部件的相对位置关系的配置图。图7是放大图6的A区域的显示面板的俯视图。图8是放大图6的A区域的显示面板的仰视图。
参照图6，密封部件30可以配置于显示面板10的上面上。密封部件30可以配置于显示面板10的非显示区域NDA。密封部件30可以形成为平面上围绕显示区域DA的闭环形状。
密封部件30可以配置为与配置于非显示区域NDA的显示面板10的第一信号线FL1、第二信号线FL2、第一通孔OP1以及第二通孔OP2不重叠。
密封部件30的至少一部分区域可以配置于平面上在第二方向DR2上彼此隔开配置的第一信号线FL1与第二信号线FL2之间的区域。可以是，第一信号线FL1配置于平面上由密封部件30划分的区域的内侧，第二信号线FL2配置于平面上由密封部件30划分的区域的外侧。
同样地，密封部件30可以配置于在第二方向DR2上彼此隔开配置的第一通孔OP1与第二通孔OP2之间的区域。可以是，第二通孔OP2配置于平面上由密封部件30划分的区域的内侧，第一通孔OP1配置于平面上由密封部件30划分的区域的外侧。
配置于显示面板10的下方的显示驱动电路40可以配置为覆盖平面上在第二方向DR2上彼此隔开配置的第一通孔OP1、第二通孔OP2以及密封部件30的至少一部分区域。
显示面板10可以包括基底基板110。针对基底基板110的详细说明将参照图9来后述。
参照图6至图8，第一信号线FL1、第二信号线FL2、电路焊盘PD以及密封部件30可以配置于基底基板110的上面上。另外，显示焊盘DPD1、DPD2可以配置于基底基板110的下面上。另外，在基底基板110可以形成有向第三方向DR3贯通基底基板110的第一通孔OP1以及第二通孔OP2。
第一信号线FL1和第二信号线FL2可以将密封部件30置于之间，相互隔开配置。
第一信号线FL1的一端部可以配置为在第三方向DR3上覆盖相邻于密封部件30的上侧而配置的多个第二通孔OP2。第二信号线FL2的一端部可以配置为在第三方向DR3上覆盖相邻于密封部件30的下侧而配置的多个第二通孔OP2。第二信号线FL2的另一端部可以与电路焊盘PD重叠。电路焊盘PD可以配置于第二信号线FL2的另一端部上。
显示焊盘DPD1、DPD2可以包括第一显示焊盘DPD1以及第二显示焊盘DPD2。第一显示焊盘DPD1以及第二显示焊盘DPD2可以分别配置于基底基板110的第二焊盘部PDA2以及第三焊盘部PDA3的下面上。
多个第一显示焊盘DPD1可以配置于第二焊盘部PDA2。各第一显示焊盘DPD1可以在第一方向DR1上彼此隔开配置。第一显示焊盘DPD1可以与配置于第二焊盘部PDA2的第一通孔OP1重叠。第一显示焊盘DPD1可以配置为完全覆盖第一通孔OP1。
多个第二显示焊盘DPD2可以配置于第三焊盘部PDA3。各第二显示焊盘DPD2可以在第一方向DR1上彼此隔开配置。第二显示焊盘DPD2可以与配置于第三焊盘部PDA3的第二通孔OP2重叠。第二显示焊盘DPD2可以配置为完全覆盖第二通孔OP2。
第一显示焊盘DPD1以及第二显示焊盘DPD2可以相互隔开配置。第一显示焊盘DPD1以及第二显示焊盘DPD2可以与密封部件30不重叠。密封部件30可以配置于第一显示焊盘DPD1与第二显示焊盘DPD2之间。
多个扫描控制线SCL以及信号线FL1、FL2可以通过多个通孔OP1、OP2、显示焊盘DPD1、DPD2以及电路焊盘PD与显示驱动电路40以及显示电路板60电连接。对此的详细说明将后述。
图9是根据一实施例的显示装置的截面图。
在图9中，示出显示区域DA的截面的一部分以及相邻于显示区域DA的下侧而配置的非显示区域NDA的截面。在图9中，为了便于说明，仅示出配置于显示区域DA的多个晶体管中的配置有驱动晶体管DTR的区域，但是可以在显示区域DA还配置有开关晶体管以及电容器。以下，将驱动晶体管DTR指称为晶体管DTR。
参照图9，显示面板10包括基底基板110、配置于基底基板110上的半导体层120、多个导电层、多个绝缘层以及发光元件层EML。多个导电层可以包括：第一导电层130(或栅极导电层)以及第二导电层140(或数据导电层)，配置于基底基板110的上面上；和第三导电层170(或焊盘电极层)，配置于基底基板110的下面上。多个绝缘层可以包括栅极绝缘膜162、层间绝缘膜163、钝化层164以及过孔层165。显示面板10的各层可以在基底基板110的上面上以缓冲层161、半导体层120、栅极绝缘膜162、第一导电层130、层间绝缘膜163、第二导电层140、钝化层164、过孔层165、发光元件层EML的顺序配置。如上所述，第三导电层170可以配置于基底基板110的下面上。上述的各层可以由单一膜构成，但是也可以由包括多个膜的叠层膜构成。在各层之间也可以还配置有其它层。
以下，参照图6至图9针对显示装置1的多个层进行说明。
基底基板110可以配置于显示区域DA以及非显示区域NDA。
基底基板110可以是透明的刚性(rigid)基板。基底基板110可以由玻璃、石英、聚合物树脂等绝缘物质构成。作为聚合物物质的示例，可以是聚醚砜(polyethersulphone：PES)、聚丙烯酸酯(polyacrylate：PA)、聚芳酯(polyarylate：PAR)、聚醚酰亚胺(polyetherimide：PEI)、聚萘二甲酸乙二醇酯(polyethylenenapthalate：PEN)、聚对苯二甲酸乙二醇酯(polyethyleneterepthalate：PET)、聚苯硫醚(polyphenylenesulfide：PPS)、聚烯丙酯(polyallylate)、聚酰亚胺(polyimide：PI)、聚碳酸酯(polycarbonate：PC)、三醋酸纤维素(cellulosetriacetate：CAT)、醋酸丙酸纤维素(cellulose acetatepropionate：CAP)或他们的组合。基底基板110也可以包括金属材质的物质。
基底基板110可以在非显示区域NDA形成有贯通基底基板110的多个通孔OP1、OP2。
缓冲层161配置于基底基板110上。缓冲层161可以配置于基底基板110的上面上以覆盖基底基板110的整面。缓冲层161可以配置于显示区域DA以及非显示区域NDA。
缓冲层161可以起到保护配置于基底基板110上的薄膜晶体管和发光元件免受通过易于透湿的基底基板110渗透的水分的影响的作用。
缓冲层161可以由交替叠层的至少一个无机膜构成。缓冲层161可以由包括氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiON)等的一个以上无机膜交替层叠的多层膜形成。可以省略缓冲层161。
在配置于显示区域DA的缓冲层161上形成有晶体管DTR。晶体管DTR可以包括半导体层120、栅极电极GE、源极电极141以及漏极电极142。在图9中，例示晶体管DTR以栅极电极GE位于半导体层120的上方的上栅极(顶栅极，top gate)方式形成，但是应该注意不限于此。晶体管DTR也可以以栅极电极GE位于半导体层120的下方的下栅极(底栅极，bottomgate)方式或者栅极电极GE位于半导体层120的上方和下方两者的双栅极(double gate)方式形成。
半导体层120配置于缓冲层161上。半导体层120可以配置于配置有晶体管DTR的晶体管区域。半导体层120构成晶体管DTR的沟道。半导体层120可以由硅类半导体物质或氧化物类半导体物质形成。尽管未示出，但是在缓冲层161与半导体层120之间也可以还配置有用于阻断入射至半导体层120的外部光的遮光层。
栅极绝缘膜162配置于半导体层120上。栅极绝缘膜162可以配置于缓冲层161上，以覆盖配置于显示区域DA以及非显示区域NDA的缓冲层161的整面。但是，不限于此，栅极绝缘膜162可以以与后述的栅极电极GE相同的图案形成。在此情况下，栅极绝缘膜162的侧壁可以大体上对齐于栅极电极GE的侧壁。
栅极绝缘膜162可以由无机膜形成。栅极绝缘膜162可以包括硅化合物、金属氧化物等。例如，栅极绝缘膜162可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛等。
贯通基底基板110、缓冲层161以及栅极绝缘膜162的多个通孔OP1、OP2可以形成于配置于非显示区域NDA的密封部件30的相邻区域。多个通孔OP1、OP2可以包括：第一通孔OP1，在非显示区域NDA中相比于密封部件30配置于外侧；以及第二通孔OP2，在非显示区域NDA中相比于密封部件30配置于内侧。第一通孔OP1以及第二通孔OP2可以形成为圆筒形。但是，不限于此，第一通孔OP1和第二通孔OP2的平面形状也可以形成为多边形、椭圆等。
第一导电层130配置于栅极绝缘膜162上。第一导电层130可以是栅极导电层。第一导电层130可以配置于显示区域DA的晶体管区域。晶体管DTR的栅极电极GE可以由第一导电层130形成。此外，上述的扫描线SL、栅极线等可以由第一导电层130构成，但是不限于此。
第一导电层130可以由以钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任一个或它们的合金构成的单层或多层形成，但是不限于此。
层间绝缘膜163配置于第一导电层130上。层间绝缘膜163可以配置于显示区域DA以及非显示区域NDA的一部分区域。层间绝缘膜163可以不配置于非显示区域NDA的边缘。
层间绝缘膜163可以包括氧化硅、氮化硅、氧氮化硅、氧化铪、氧化铝、氧化钛、氧化钽、氧化锌等的无机绝缘物质。在一实施例中，层间绝缘膜163可以包括SiON而构成。
第二导电层140配置于层间绝缘膜163上。晶体管DTR的源极电极141以及漏极电极142和第一信号线143以及第二信号线144可以由第二导电层140形成。此外，上述的配置于显示区域DA的数据线DL、配置于非显示区域NDA的扫描控制线SCL可以由第二导电层140形成。第二导电层140可以与配置于非显示区域NDA的密封部件30不重叠。即，第二导电层140可以不配置于非显示区域NDA的至少一部分。对此的详细说明将后述。
第二导电层140可以由以钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任一个或它们的合金构成的单层或多层形成，但是不限于此。
源极电极141和漏极电极142可以配置于显示区域DA。源极电极141和漏极电极142可以配置于配置有晶体管DTR的晶体管区域。源极电极141和漏极电极142各自可以通过贯通层间绝缘膜163以及栅极绝缘膜162的接触孔与半导体层120连接。
第一信号线143以及第二信号线144可以配置于非显示区域NDA。第一信号线143和第二信号线144可以在缓冲层161或栅极绝缘膜162上在第二方向DR2上彼此隔开配置。
第一信号线143可以配置于非显示区域NDA的缓冲层161上，向与非显示区域NDA相邻的显示区域DA侧延伸而配置于显示区域DA的层间绝缘膜163的上面以及侧面上。
具体地，第一信号线143可以配置于显示区域DA与在非显示区域NDA配置的密封部件30之间。可以是，第一信号线143的第一端部配置于显示区域DA的层间绝缘膜163的上面上，作为第一端部的相反端部的第二端部与配置于非显示区域NDA的密封部件30相邻配置。第一信号线143的至少一部分可以填充于贯通基底基板110、缓冲层161以及栅极绝缘膜162的第二通孔OP2。因此，第一信号线143可以通过所述第二通孔OP2与后述的配置于基底基板110的下面的第三导电层170的第二显示焊盘DPD2电连接。第二通孔OP2可以形成为与第一信号线143的第二端部相邻，但是不限于此。
第二信号线144可以配置于非显示区域NDA的缓冲层161上。
具体地，第二信号线144可以在非显示区域NDA中配置于密封部件30外侧。可以是，第二信号线144的第一端部配置于缓冲层161的外侧边缘，作为第一端部的相反端部的第二端部与配置于非显示区域NDA的密封部件30相邻配置。第二信号线144的第一端部可以配置为与配置于显示面板10的外侧边缘的电路焊盘PD重叠，并与电路焊盘PD电连接。第二信号线144的至少一部分可以填充于贯通基底基板110、缓冲层161以及栅极绝缘膜162的第一通孔OP1。因此，第二信号线144可以通过所述第一通孔OP1与后述的配置于基底基板110的下面的第三导电层170的第一显示焊盘DPD1电连接。第一通孔OP1可以形成为与第二信号线144的第二端部相邻，但是不限于此。
钝化层164配置于第二导电层140上。钝化层164可以配置于显示区域DA以及非显示区域NDA，并且在非显示区域NDA中至少部分地未形成。钝化层164可以不形成于在非显示区域NDA中配置有密封部件30的区域以及形成有电路焊盘PD的第一焊盘部PDA1的第二导电层140上而与其不重叠。因此，钝化层164可以配置为暴露第二信号线144的第二端部的至少一部分。但是，不限于此，钝化层164也可以配置于基底基板110的整面上以仅暴露第二信号线144的第二端部的至少一部分。
钝化层164起到覆盖并保护第二导电层140的作用。钝化层164可以包括氧化硅、氮化硅、氧氮化硅、氧化铪、氧化铝、氧化钛、氧化钽、氧化锌等的无机绝缘物质。
电路焊盘PD(或第一焊盘)可以配置于第二信号线144的第二端部上。电路焊盘PD可以配置于钝化层164暴露的第二信号线144的第二端部上。电路焊盘PD可以配置于非显示区域NDA的外侧边缘。第二信号线144的第二端部与电路焊盘PD可以电连接。
显示电路板60的一侧可以附着于电路焊盘PD上。因此，可以是，第二信号线144和显示电路板60通过电路焊盘PD电连接，从显示电路板60提供的信号通过第二信号线144传送于显示驱动电路40。
电路焊盘PD可以由以钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任一个或它们的合金构成的单层或多层形成，但是不限于此。
过孔层165配置于钝化层164上。过孔层165可以覆盖钝化层164的上面，并配置为与相邻于非显示区域NDA的层间绝缘膜163重叠。
过孔层165可以起到使由晶体管DTR引起的台阶平坦的作用。过孔层165可以包括聚丙烯酸酯树脂(polyacrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolicresin)、聚酰胺树脂(polyamides resin)、聚酰亚胺树脂(polyimides rein)、不饱和聚酯树脂(unsaturated polyesters resin)、聚苯醚树脂(poly phenylenethers resin)、聚苯硫醚树脂(polyphenylenesulfides resin)或苯并环丁烯(polyphenylenesulfidesresin，BCB)等的有机绝缘物质。过孔层165可以还包括感光性物质，但是不限于此。在一实施例中，过孔层165可以包括聚酰亚胺而构成。
发光元件层EML配置于过孔层165上。发光元件层EML可以配置于显示区域DA。发光元件层EML可以包括第一电极151、发光层152以及第二电极153。
第一电极151配置于过孔层165上。第一电极151可以通过贯通过孔层165以及钝化层164的接触孔连接于晶体管DTR的源极电极141。像素的阳极电极可以由第一电极151构成。因此，阳极电极可以通过贯通过孔层165以及钝化层164的接触孔与晶体管DTR的源极电极141电连接。
在以发光层152为基准向第二电极153方向发光的顶部发光(top emission)结构中，第一电极151可以由铝和钛的叠层结构(Ti/Al/Ti)、铝和ITO的叠层结构(ITO/Al/ITO)、APC合金以及APC合金和ITO的叠层结构(ITO/APC/ITO)之类的反射率高的金属物质形成。APC合金是银(Ag)、钯(Pd)以及铜(Cu)的合金。
在以发光层152为基准向第一电极151方向发光的底部发光(bottom emission)结构中，第一电极151可以由能够透射光的ITO、IZO之类的透明的金属物质(TCO，TransparentConductive Material)或者镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金之类的半透射金属物质(Semi-transmissive Conductive Material)形成。在此情况下，在第一电极151由半透射金属物质形成的情况下，可以通过微腔(micro cavity)提高出光效率。
像素界定膜PDL可以为了起到界定像素的作用而形成为在过孔层165上划分第一电极151。即，像素界定膜PDL可以包括暴露第一电极151的开口部。所述开口部可以界定各像素的发光区域。像素界定膜PDL可以形成为覆盖第一电极151的边缘。
像素界定膜PDL可以包括氧化硅、氮化硅、氧氮化硅、氧化铪、氧化铝、氧化钛、氧化钽、氧化锌等的无机绝缘物质，或者聚丙烯酸酯树脂(polyacrylates resin)、环氧树脂(epoxy resin)、酚醛树脂(phenolic resin)、聚酰胺树脂(polyamides resin)、聚酰亚胺树脂(polyimides rein)、不饱和聚酯树脂(unsaturated polyesters resin)、聚苯醚树脂(poly phenylenethers resin)、聚苯硫醚树脂(polyphenylenesulfides resin)或苯并环丁烯(polyphenylenesulfides resin，BCB)等的有机绝缘物质。像素界定膜PDL可以是单一膜或由彼此不同物质的叠层膜构成的多层膜。
像素各自表示第一电极151、发光层152以及第二电极153依次叠层而来自第一电极151的空穴和来自第二电极153的电子在发光层152中彼此结合来发光的区域。
发光层152配置于由像素界定膜PDL划分的第一电极151上。即，发光层152配置于像素界定膜PDL的开口部内。发光层152可以是包括有机物质来发出预定颜色的光的有机发光层。发光层152在作为发出白色光的白色发光层的情况下可以是共同形成于子像素的公共层。在此情况下，发光层152可以由2叠层(stack)以上的叠层结构形成。各个叠层可以包括空穴输送层(hole transporting layer)、至少一个发光层(light emitting layer)以及电子输送层(electron transporting layer)。
第二电极153配置于发光层152和像素界定膜PDL上。阴极电极可以由第二电极153构成。阴极电极可以遍及显示区域DA整体而配置。第二电极153的侧面可以配置于非显示区域NDA。
在顶部发光结构中，第二电极153可以由能够透射光的ITO、IZO之类的透明的金属物质(TCO，Transparent Conductive Material)或者镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金之类的半透射金属物质(Semi-transmissive Conductive Material)形成。在第二电极153由半透射金属物质形成的情况下，可以通过微腔(micro cavity)提高出光效率。
在底部发光结构中，第二电极153可以由铝和钛的叠层结构(Ti/Al/Ti)、铝和ITO的叠层结构(ITO/Al/ITO)、APC合金以及APC合金和ITO的叠层结构(ITO/APC/ITO)之类的反射率高的金属物质形成。APC合金是银(Ag)、钯(Pd)以及铜(Cu)的合金。
参照图8以及图9，第三导电层170可以配置于基底基板110的下面。第三导电层170可以配置于非显示区域NDA的第二焊盘部PDA2以及第三焊盘部PDA3。配置于第二焊盘部PDA2的第一显示焊盘DPD1以及配置于第三焊盘部PDA3的第二显示焊盘DPD2可以由第三导电层170形成。
第三导电层170可以由以钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)以及铜(Cu)中的任一个或它们的合金构成的单层或多层形成，但是不限于此。
第一显示焊盘DPD1可以重叠配置于第一通孔OP1。即，第一显示焊盘DPD1可以对应于第一通孔OP1而配置于基底基板110的下面上。如上所述，第一显示焊盘DPD1可以与填充于第一通孔OP1的第二信号线144电连接。
第二显示焊盘DPD2可以重叠配置于第二通孔OP2。即，第二显示焊盘DPD2可以对应于第二通孔OP2而配置于基底基板110的下面上。第二显示焊盘DPD2可以与填充于第二通孔OP2的第一信号线143电连接。
显示驱动电路40可以配置于第一显示焊盘DPD1以及第二显示焊盘DPD2的下方。显示驱动电路40可以配置于第一显示焊盘DPD1以及第二显示焊盘DPD2的下方，以完全覆盖第一显示焊盘DPD1以及第二显示焊盘DPD2。显示驱动电路40的上面可以附着于第一显示焊盘DPD1以及第二显示焊盘DPD2。因此，显示驱动电路40可以通过第一显示焊盘DPD1以及第二显示焊盘DPD2与第一信号线143以及第二信号线144分别电连接。
显示驱动电路40接通于第一显示焊盘DPD1而通过第二信号线144从显示电路板60接收数字视频数据和时序信号。显示电路板60可以通过电路焊盘PD连接于第二信号线144。显示驱动电路40可以将数字视频数据转换为模拟正极性/负极性数据电压。显示驱动电路40接通于第二显示焊盘DPD2而通过第一信号线143将所述转换的数据电压供应于数据线DL。另外，显示驱动电路40接通于第二显示焊盘DPD2而通过扫描控制线SCL生成并供应用于控制扫描驱动部SDR的扫描控制信号。
封装基板20可以与基底基板110相对而配置于基底基板110的上方。封装基板20可以配置于显示面板10的发光元件层EML上方。在一些实施例中，在显示区域DA中，封装基板20和发光元件层EML的第二电极153可以在第三方向DR3上彼此隔开配置。氮气等惰性气体可以填充于显示面板10与封装基板20之间的隔开空间。但是本发明不限于此，也可以填充剂等填充于封装基板20与显示面板10之间的隔开空间。
封装基板20可以包括透明的材料。例如，封装基板20可以由玻璃材料或聚对苯二甲酸乙二醇酯(polyethyleneterepthalate：PET)、聚萘二甲酸乙二醇酯(polyethylenenapthalate：PEN)、聚酰亚胺(polyimide)等之类的塑料材料等各种材料形成。显示面板10的基底基板110和封装基板20可以包括相同的材料。但是，不限于此。
密封部件30可以配置于基底基板110与封装基板20之间。具体地，密封部件30可以在非显示区域NDA中配置于第一信号线143和第二信号线144暴露的栅极绝缘膜162上。密封部件30可以与配置于基底基板110上的栅极绝缘膜162或缓冲层161直接接触。
密封部件30可以在非显示区域NDA中与配置于栅极绝缘膜162上的第二导电层140以及第三导电层170在第三方向DR3上不重叠。具体地，密封部件30可以与第一信号线143、第二信号线144、第一显示焊盘DPD1以及第二显示焊盘DPD2在第三方向DR3上不重叠。密封部件30可以与显示驱动电路40在第三方向DR3上重叠。
密封部件30可以包括具有透明性且使显示面板10的基底基板110和封装基板20相互结合的物质。密封部件30可以是硬化的玻璃料(Frit)。在本说明书中，“玻璃料(Frit)”可以意指选择性地添加有添加剂的粉末形式的玻璃熔融硬化而形成的具有玻璃特性的结构体。例如，添加剂可以是激光吸收剂、有机粘合剂、用于使热膨胀系数减小的填料等。以下，例示说明密封部件30为硬化的玻璃料的情况。
显示面板10的基底基板110和封装基板20可以通过密封部件30相互结合。可以是，基底基板110和封装基板20在第三方向DR3上彼此隔开配置，密封部件30配置于基底基板110和封装基板20的隔开空间而与基底基板110和封装基板20接触。具体地，可以是，密封部件30的上面与封装基板20的下面接触，密封部件30的下面与基底基板110的上面接触。所述密封部件30可以包括玻璃料而通过与基底基板110以及封装基板20物理接合来使它们相互结合。
在例示性的实施例中，密封部件30和基底基板110(或显示面板10)，及/或密封部件30和封装基板20可以彼此部分地接合而一体化。可以是，在密封部件30与基底基板110之间及/或密封部件30与封装基板20之间不存在额外的贴合层或粘合层，彼此直接抵接而一体化结合。
在密封部件30与基底基板110或封装基板20之间可能包括物理边界。但是，根据另一实施例的显示装置1可以包括：熔接区域MA(参照图12)，密封部件30与封装基板20或显示面板10的基底基板110熔接而在它们之间不存在物理边界。对此的详细说明将利用其它附图后述。
在根据一实施例的显示装置1中，配置于非显示区域NDA的多个导电层，即第二导电层140以及第三导电层170配置为与密封部件30不重叠。具体地，配置于基底基板110的上面上的第二导电层140，即信号线143、144(或FL1、FL2)可以与密封部件30不重叠。另外，配置于基底基板110的下面上的第三导电层170，即显示焊盘DPD1、DPD2可以与密封部件30不重叠。
配置于基底基板110的上面上的信号线143、144(或FL1、FL2)和配置于基底基板110的下面上的显示焊盘DPD1、DPD2可以通过贯通基底基板110的通孔OP1、OP2彼此电接通。因此，密封部件30和多个导电层140、170不重叠地配置，从而在为了相互接合基底基板110和封装基板20而将激光照射于密封部件30的情况下，通过后述的可以形成于基底基板110与密封部件30之间的熔接区域，能够防止配置于基底基板110上的导电层被损坏。另外，在将焦点形成于密封部件30内并照射激光的情况下，聚集性能量可能传递于密封部件30的焦点附近，所述能量可能转换为热能等。密封部件30和多个导电层140、170不重叠地配置，从而能够防止密封部件30和配置于非显示区域NDA的导电层被所述热能损坏。
另外，通过将密封部件30和显示驱动电路40在第三方向DR3上彼此重叠地配置，能够减小非显示区域NDA的面积。因此，显示装置1的无效空间能够减小。
图10是示出放大图9的B区域的一例的放大图。
参照图9以及图10，显示焊盘DPD1、DPD2和多个凸块BM1、BM2可以配置于显示驱动电路40与基底基板110之间。多个凸块BM1、BM2可以配置于与多个显示焊盘DPD1、DPD2重叠的显示驱动电路40的上面上。
多个凸块BM1、BM2可以起到将显示驱动电路40与显示焊盘DPD1、DPD2电连接的作用。在一实施例中，显示驱动电路40可以利用多个凸块BM1、BM2以COP(chip on glass)方式安装于基底基板110的下面上，以与配置于基底基板110的下面上的显示焊盘DPD1、DPD2电连接。
多个凸块BM1、BM2可以包括第一凸块BM1以及第二凸块BM2。
可以是，第一凸块BM1与第一显示焊盘DPD1电连接，第二凸块BM2与第二显示焊盘DPD2电连接。在例示性的实施例中，可以是，第一凸块BM1是将从显示电路板60接收的外部的信号施加于显示驱动电路40的输入(Input)凸块，第二凸块BM2是将在显示驱动电路40中转换的数据电压或扫描控制信号供应于显示面板10的输出(output)凸块。但是，不限于此，也可以根据与各凸块BM1、BM2连接的各显示焊盘DPD1、DPD2，第一凸块BM1是输出凸块，第二凸块BM2是输入凸块。
参照图6、图8至图10，多个第一凸块BM1可以与配置于第二焊盘部PDA2的多个第一显示焊盘DPD1重叠配置。各第一凸块BM1可以形成为与配置于基底基板110的下面上的各第一显示焊盘DPD1一对一对应。多个第一凸块BM1可以彼此隔开配置。
第一凸块BM1的上面可以与第一显示焊盘DPD1的下面直接接触。第一凸块BM1可以与第一显示焊盘DPD1直接接触而电连接。
多个第二凸块BM2可以与配置于第三焊盘部PDA3的多个第二显示焊盘DPD2重叠配置。各第二凸块BM2可以形成为与配置于基底基板110的下面上的各第二显示焊盘DPD2一对一对应。多个第二凸块BM2可以彼此隔开配置。
第二凸块BM2的上面可以与第二显示焊盘DPD2的下面直接接触。第二凸块BM2可以与第二显示焊盘DPD2直接接触而电连接。
第一凸块BM1和第二凸块BM2可以在显示驱动电路40的上面上在第二方向DR2上彼此隔开配置。所述第一凸块BM1与第二凸块BM2之间的在第二方向DR2上彼此隔开的区域与密封部件30可以彼此重叠。即，第一凸块BM1以及第二凸块BM2可以配置为各自与密封部件30不重叠。
以下，参照图10，对密封部件30、显示焊盘DPD1、DPD2以及显示驱动电路40之间的在第三方向DR3上的位置关系，以及密封部件30的宽度W1、第一显示焊盘DPD1与第二显示焊盘DPD2之间的宽度W2以及显示驱动电路40的宽度W3之间的关系进行说明。以下，第一显示焊盘DPD1与第二显示焊盘DPD2之间的宽度W2定义为在第二方向DR2上相互相对的第一显示焊盘DPD1以及第二显示焊盘DPD2的各一侧面之间的距离。
显示驱动电路40可以与第一显示焊盘DPD1、第二显示焊盘DPD2以及密封部件30重叠。显示驱动电路40可以配置为在第一显示焊盘DPD1、第二显示焊盘DPD2以及密封部件30的下方完全覆盖第一显示焊盘DPD1、第二显示焊盘DPD2以及密封部件30。
第一显示焊盘DPD1以及第二显示焊盘DPD2可以各自与密封部件30在第三方向DR3上不重叠。第一显示焊盘DPD1和第二显示焊盘DPD2可以在第二方向DR2上彼此隔开配置。第一显示焊盘DPD1和第二显示焊盘DPD2可以将与密封部件30重叠的区域置于之间而彼此隔开配置。因此，第一显示焊盘DPD1与第二显示焊盘DPD2之间的宽度W2可以大于或等于密封部件30的宽度W1。显示驱动电路40的宽度W3可以大于第一显示焊盘DPD1与第二显示焊盘DPD2之间的宽度W2。另外，显示驱动电路40的宽度W3可以大于密封部件30的宽度W1。尽管不限于此，但是在例示性的实施例中，可以是，显示驱动电路40的宽度W3为约2.5mm以上且约3.5mm以下的范围，密封部件30的宽度W1为约1.7mm以上且约2.8mm以下的范围。
以下，对另一实施例进行说明。在以下的实施例中，针对与之前已经说明的结构相同的结构，省略或简化重复说明，以区别点为主进行说明。
图11是示出放大图9的B区域的另一例的放大图。
图11与图10的实施例的区别点是配置于非显示区域NDA的缓冲层以及栅极绝缘膜与密封部件不重叠。
参照图11，在非显示区域NDA中配置于基底基板110的上面上的缓冲层161_1以及栅极绝缘膜162_1可以与密封部件30_1不重叠。缓冲层161_1以及栅极绝缘膜162_1可以使配置于与密封部件30_1重叠的区域的基底基板110的上面向第三方向DR3暴露。
配置于非显示区域NDA的缓冲层161_1以及栅极绝缘膜162_1可以配置至密封部件30_1的相邻区域。在所述密封部件30_1的相邻区域中，缓冲层161_1以及栅极绝缘膜162_1的侧面可以配置为与密封部件30_1的侧面相对。尽管在附图中示出缓冲层161_1以及栅极绝缘膜162_1的侧面与密封部件30_1的侧面彼此隔开配置，但是也可以配置为彼此抵接。
在本实施例中，可以是，密封部件30_1的上面配置为与封装基板20的下面直接抵接，密封部件30_1的下面配置为与基底基板110的上面直接抵接。在后述的通过激光器将激光照射于密封部件30_1的内部的情况下，封装基板20和密封部件30_1粘合成抵接，基底基板110和密封部件30_1粘合成抵接，从而能够强化粘合力。
图12是示出根据另一实施例的显示装置的显示面板和密封部件的相对位置关系的配置图。图13是示出图12的显示装置的非显示区域的一例的放大截面图。图13是示出配置于图12的显示装置1的非显示区域NDA边缘的下侧的区域的截面图。图13示出与上述的图10所示的放大截面图对应的区域。
参照图12以及图13，与图1至图11的实施例的区别点是在根据本实施例的显示装置1的密封部件30形成有熔接区域MA。
参照图12以及图13，根据本实施例的显示装置1可以还包括：熔接区域MA，在显示面板10的基底基板110、密封部件30_2以及封装基板20之间实质上不存在物理边界。密封部件30_2可以与基底基板110以及封装基板20在熔接区域MA内彼此部分地熔接而结合。根据本实施例的密封部件30_2可以包括：在基底基板110与密封部件30_2之间及/或封装基板20与密封部件30_2之间存在物理界面的区域；以及在基底基板110与密封部件30_2之间及/或封装基板20与密封部件30_2之间不存在物理界面的区域。在本说明书中，两结构间的物理边界不存在或实质上不存在的含义意指可以物理地划分两结构的物理界面不存在。
如在后述的显示装置1的制造方法中所说明那样，熔接区域MA可以与受到通过激光照射产生的热能的影响而热扩散的区域大致一致。熔接区域MA可以是基底基板110、封装基板20以及密封部件30_2通过热部分地熔融后凝固而形成的区域。
熔接区域MA可以由基底基板110、封装基板20以及密封部件30_2通过热部分地熔融后凝固而形成，从而由构成密封部件30_2的材料和构成基底基板110或封装基板20的材料混合而形成。熔接区域MA可以是构成密封部件30_2的材料中的一部分流入至基底基板110及/或封装基板20的内部而材料相互混合。在形成有熔接区域MA的部分中，密封部件30_2的上面和封装基板20的下面的物理边界可以不存在，构成它们的材料混合而形成熔接区域MA，从而能够提升密封部件30_2与封装基板20之间的接合力。同样地，在形成有熔接区域MA的部分中，密封部件30_2的下面和基底基板110的上面的物理边界可以不存在，构成它们的材料混合而形成熔接区域MA，从而能够提升密封部件30_2与基底基板110之间的接合力。
熔接区域MA可以在平面上沿着密封部件30_2形成。各熔接区域MA可以沿着密封部件30_2彼此隔开排列。在例示性的实施例中，多个熔接区域MA可以彼此隔开形成图案。尽管在图12中示出通过具有图13的形状并彼此隔开配置来形成图案，但是不限于此。熔接区域MA也可以在平面上具有其它形状，也可以是多个熔接区域MA彼此连接而具有预定的长度而不是隔开的图案，或者沿着密封部件30_2形成为闭环形状。另外，熔接区域MA可以沿着密封部件30_2的宽度方向形成多个，它们也可以形成为彼此隔开。
熔接区域MA可以贯通密封部件30_2而遍及基底基板110、密封部件30_2以及封装基板20来形成。在本说明书中，遍及某些结构来形成，或者遍及某些结构存在的含义意指经过所述结构所提供的空间而相连。即，熔接区域MA可以在中间不间断并从基底基板110经过密封部件30_2到封装基板20一体化形成。
熔接区域MA可以形成为具有第三方向DR3的长轴和第二方向DR2的短轴的椭圆形状。熔接区域MA根据密封部件30_2的宽度W1以及高度，其宽度以及高度可以进行各种变形。根据一实施例，熔接区域MA的高度可以大于密封部件30_2的厚度。
在一些实施例中，密封部件30_2的宽度W1可以具有约1.8mm以上且约2.8mm以下的范围，密封部件30_2的高度可以具有约5μm以上且约7μm以下的范围。熔接区域MA的宽度(或短轴方向上的长度)可以具有约50μm以上且约200μm以下的范围，熔接区域MA的高度(或长轴方向上的长度)可以具有约100μm以上且约300μm以下的范围。但是，不限于此，熔接区域MA的宽度以及高度可以根据显示装置1的制造工艺中照射的激光的强度而改变。
熔接区域MA的光透射率、折射率及/或密度可以与基底基板110、密封部件30_2以及封装基板20的光透射率、折射率及/或密度不同。另外，构成熔接区域MA的部分的组成可以与基底基板110、密封部件30_2以及封装基板20的材料组成不同。即，发生光透射率和折射率等光学特性及/或密度和组成等特性变化的变性部位，换句话说熔接区域MA可以形成为贯通密封部件30_2。
具体地，在基底基板110与密封部件30_2之间包括形成存在物理边界的紧贴面的部分以及实质上不存在物理边界的部分。所述实质上不存在物理边界的部分可以构成熔接区域MA的一部分。例如，可以是，在熔接区域MA的下端部区域中，基底基板110的材料和密封部件30_2的材料至少部分地混合，从而基底基板110与密封部件30_2之间的界面消失。尽管不限于此，但可以是，基底基板110的材料中的至少一部分渗透至密封部件30_2侧而与密封部件30_2的材料熔融混合，或者密封部件30_2的材料中的至少一部分渗透至基底基板110侧而与基底基板110的材料熔融混合。
同样地，在封装基板20与密封部件30_2之间包括形成存在物理边界的紧贴面的部分以及实质上不存在物理边界的部分。所述实质上不存在物理边界的部分可以构成熔接区域MA的一部分。例如，可以是，在熔接区域MA的上端部区域中，封装基板20的材料和密封部件30_2的材料至少部分地混合，从而封装基板20与密封部件30_2之间的界面消失。尽管不限于此，但可以是，封装基板20的材料中的至少一部分渗透至密封部件30_2侧而与密封部件30_2的材料熔融混合，或者密封部件30_2的材料中的至少一部分渗透至封装基板20侧而与封装基板20的材料熔融混合。
在一些实施例中，在熔接区域MA内可以形成有具有长轴和短轴的等离子结构体PLA。等离子结构体PLA可以在接合基底基板110、封装基板20以及密封部件30_2的工艺中形成，但是不限于此。等离子结构体PLA可以形成为具有第三方向DR3的长轴和第二方向DR2的短轴的椭圆形状。等离子结构体PLA可以经过基底基板110、密封部件30_2以及封装基板20而形成。
在一些实施例中，等离子结构体PLA的尺寸可以小于熔接区域MA的尺寸。在例示性的实施例中，在熔接区域MA的宽度可以具有约50μm以上且约200μm以下的范围，熔接区域MA的高度可以具有约100μm以上且约300μm以下的范围的情况下，等离子结构体PLA的宽度(或短轴方向上的长度)可以具有约10μm以上且约20μm以下的范围，等离子结构体PLA的高度(或长轴方向上的长度)可以具有约50μm以上且约200μm以下的范围。但是，不限于此，在其他实施例中，熔接区域MA内等离子结构体PLA的尺寸可以改变。在又一实施例中，也可以是，等离子结构体PLA不存在，或者即使存在用肉眼也识别不到。
图14是示出显示面板的孔的另一例的截面图。图15是示出显示面板的孔的又一例的截面图。图16是示出显示面板的孔的又一例的截面图。
在图14至图16中，形成于显示面板10的多个通孔的截面形状与图10不同。
参照图14，贯通基底基板110而形成的第一通孔OP1_1以及第二通孔OP2_1的截面形状可以是倒梯形。具体地，各通孔OP1_1、OP2_1可以是上面的宽度大于下面的宽度的圆锥台。各通孔OP1_1、OP2_1的侧壁可以相对于基底基板110的下面具有预定的角度并倾斜。所述各通孔OP1_1、OP2_1的侧壁相对于基底基板110的下面倾斜的角度可以是锐角。在为了在基底基板110的上方形成贯通基底基板110的各通孔OP1_1、OP2_1而照射激光的情况下，如图14所示，可以形成上面的宽度大于下面的宽度的圆锥台形状的通孔。
参照图15，贯通基底基板110而形成的第一通孔OP1_2以及第二通孔OP2_2的截面形状可以是梯形。具体地，各通孔OP1_2、OP2_2可以是上面的宽度小于下面的宽度的圆锥台。各通孔OP1_2、OP2_2的侧壁可以相对于基底基板110的下面具有预定的角度并倾斜。所述各通孔OP1_2、OP2_2的侧壁相对于基底基板110的下面倾斜的角度可以是钝角。在为了在基底基板110的下方形成贯通基底基板110的各通孔OP1_2、OP2_2而照射激光的情况下，如图15所示，可以形成上面的宽度小于下面的宽度的圆锥台形状的通孔。
参照图16，贯通基底基板110而形成的第一通孔OP1_3以及第二通孔OP2_3可以是宽度从基底基板110的内部的任意基准线向基底基板110的上面以及下面侧增加的形状。在为了在基底基板110的上方以及下方各自形成贯通基底基板110的各通孔OP1_3、OP2_3而照射激光的情况下，可以形成如图16所示那样的通孔OP1_3、OP2_3
图17是示出根据一实施例的显示装置的制造方法的顺序图。
参照图17以及参照图18，根据一实施例的显示装置1的制造方法包括：准备在非显示区域包括多个导电层以及多个通孔的显示面板的步骤(S100)；将封装基板和密封部件接合的步骤(S200)；将在封装基板上结合有密封部件的结构物粘着于显示面板上的步骤(S300)；以及向密封部件的内部照射激光而接合显示面板和封装基板的步骤(S400)。
图18至图21是示出根据一实施例的显示装置的制造工艺的截面图。
以下，参照图17至图21，针对根据一实施例的显示装置1的制造方法进行详细说明。在以下的图18至图21中，为了便于说明，仅示出显示装置1的非显示区域NDA。
首先，准备在非显示区域包括多个导电层以及多个通孔的显示面板。
(图17的S100)
参照图9、图17以及图18，显示面板10可以在非显示区域NDA包括基底基板110、缓冲层161、栅极绝缘膜162以及多个导电层143、144、DPD1、DPD2。可以是，缓冲层161配置于基底基板110的上面上，栅极绝缘膜162配置于缓冲层161的上面上。多个导电层143、144、DPD1、DPD2可以包括：配置于基底基板110的上面上的第一信号线143以及第二信号线144；和配置于基底基板110的下面上的第一显示焊盘DPD1以及第二显示焊盘DPD2。所述第一信号线143以及第二信号线144可以通过贯通基底基板110、缓冲层161以及栅极绝缘膜162的通孔分别与第二显示焊盘DPD2以及第一显示焊盘DPD1接通。所述贯通基底基板110、缓冲层161以及栅极绝缘膜162的通孔可以通过激光等形成。
接下来，准备将密封部件配置于封装基板上而封装基板和密封部件被结合的结构物。(图17的S200)
参照图17以及图19，可以将密封部件30形成于封装基板20上。具体地，可以在封装基板20的非显示区域NDA，即显示区域DA的外围准备玻璃料晶体。接下来，可以执行印刷、干燥以及烧制工艺而形成密封部件30配置于封装基板20上的结构体。在所述工艺中，封装基板20和密封部件30可以在至少一部分区域中物理结合。在一些实施例中，玻璃料晶体可以是选择性地添加有添加剂的粉末形式的玻璃。如上所述，密封部件30可以包括玻璃料，玻璃料晶体可以熔融硬化而形成具有玻璃特性的结构体，从而形成封装基板20和密封部件30被结合的结构物。
接下来，将在封装基板上结合有密封部件的结构物粘着于显示面板上(图17的S300)。
参照图17以及图20，可以将封装基板20和密封部件30被结合的结构物配置于显示面板10上，以使密封部件30配置于显示面板10的基底基板110与封装基板20之间。所述密封部件30可以配置于显示面板10的非显示区域NDA，并且配置为与导电层143、144、DPD1、DPD2不重叠。如上所述，密封部件30可以配置为在第三方向DR3上和第一信号线143与第二信号线144之间的隔开区域重叠。同样地，密封部件30可以配置为在第三方向DR3上和第一显示焊盘DPD1与第二显示焊盘DPD2之间的隔开区域重叠。
封装基板20和密封部件30被结合的结构物可以在显示面板10上紧贴。具体地，可以配置为密封部件30的下面在基底基板110上紧贴。可以将压力施加于封装基板20而使得紧贴。但是，使所述结构物紧贴的方法不限于此。
接下来，向密封部件的内部照射激光而将显示面板和封装基板接合(图17的S400)。
参照图13、图17以及图21，将激光器L配置于封装基板20上并形成焦点AFP。激光器L的焦点AFP可以形成在密封部件30的内部。
但是不限于此，激光器L可以配置于显示面板10的下方，并在显示面板10的下方向在密封部件30的内部形成的焦点AFP照射。在激光器L配置于显示面板10的下方的情况下，为了从所述激光器L照射的光不到达配置于显示面板10的非显示区域NDA的多个导电层143、144、DPD1、DPD2，激光器L可以在与密封部件30在第三方向DR3上重叠的区域中向在密封部件30的内部形成的焦点AFP以使光沿第三方向DR3行进的方式照射。
在例示性的实施例中，激光器L可以是脉冲激光器(pulsed laser)。脉冲激光器可以与连续波激光器相比，能量的时间集束性大。脉冲激光器，例如具有短脉冲宽度的激光器由于高功率而能够在透明介质内引起非线性吸收现象。通过此，能够使能量传递局限化而使透明介质的物理/化学性质变化最小化。例如，激光器L可以是具有10飞秒(femtosecond)以上且50飞秒以下的脉冲宽度的超高频激光器。
接下来，可以照射激光器L以从封装基板20的上方依次透射封装基板20、密封部件30。所述激光器L可以照射至在密封部件30内部形成的焦点AFP。可以是，封装基板20包括透明材料，激光器L通过封装基板20而照射于密封部件30的内部。
如前面所说明那样，激光器L可以是能够诱导非线性吸收现象的超高频激光器。若在密封部件30内形成焦点AFP并照射激光器L，则聚集性能量传递于所述焦点AFP附近，从而可以转换为例如热能。相反地，即使激光器L透射封装基板20、密封部件30以及基底基板110，由于非线性吸收现象，光透射率、折射率、密度及/或材料组成等物理/化学性质变化可以在意图的熔接区域MA(参照图13)之外的封装基板20、密封部件30以及基底基板110的其它部分不实质性发生。
通过激光器L产生的热能可以使基底基板110、密封部件30以及封装基板20部分地熔融，并在它们之间形成实质上不具有物理边界的熔接区域MA(参照图13)。例如，通过热能的扩散，基底基板110、密封部件30以及封装基板20的叠层体的温度局部地上升，基底基板110、密封部件30以及封装基板20可以彼此熔接而结合。熔接区域MA与和基底基板110、密封部件30以及封装基板20相邻的部分不存在物理界面，但是起因于与基底基板110、密封部件30以及封装基板20的材料组成差异等，可能产生用肉眼可识别程度的痕迹。熔接区域MA可以遍及基底基板110、密封部件30以及封装基板20而形成。
另外，可以通过激光器L照射，在熔接区域MA内形成等离子结构体PLA(参照图13)。等离子结构体PLA可以是具有长轴和短轴的形状。等离子结构体PLA可以从前述的激光器L的焦点AFP位置向基底基板110以及封装基板20方向生长而形成。
在本实施例中，在将配置于基底基板110的非显示区域NDA的导电层配置为与密封部件30不重叠的情况下，在密封部件30内部可以形成激光器L照射的焦点AFP。在将激光照射于在所述密封部件30内部形成的焦点AFP的情况下，热能可以从配置于密封部件30内部的焦点AFP传递于形成有熔接区域MA的基底基板110。通过将配置于基底基板110的非显示区域NDA的导电层配置为与密封部件30不重叠，即使在热能传递至与密封部件30重叠的基底基板110的一部分区域的情况下，也能够防止配置于基底基板110上的多个导电层被所述热能损坏。
尽管以上参照所附的附图说明了本发明的实施例，但是在本发明所属的技术领域中具有通常知识的人可以理解在不变更本发明的其技术构思或必要特征的情况下可以以其它具体形式实施。因此，应该理解为以上叙述的实施例在所有方面是例示性的而不是限定性的。

Claims (20)

1.一种显示装置，其中，包括：
显示面板，包括：显示区域，包括像素；以及非显示区域，围绕所述显示区域；
封装基板，与所述显示面板相对，并配置于所述显示面板的一面上；
密封部件，配置于所述非显示区域，并配置于所述显示面板与所述封装基板之间而使所述显示面板和所述封装基板结合，
所述显示面板包括：基底基板；以及第一导电层，配置于所述基底基板的一面上，
所述基底基板在所述非显示区域的至少一部分区域形成有向厚度方向贯通所述基底基板的通孔，
所述第一导电层配置于所述非显示区域的至少一部分区域，并包括填充所述通孔的信号线，
所述密封部件与所述第一导电层以及所述通孔在厚度方向上不重叠。
2.根据权利要求1所述的显示装置，其中，
在所述非显示区域形成有在所述基底基板、所述封装基板以及所述密封部件之间不存在物理边界的熔接区域，
所述熔接区域遍及所述基底基板、所述密封部件以及所述封装基板来形成。
3.根据权利要求2所述的显示装置，其中，
所述基底基板与所述密封部件之间的紧贴面部分地存在物理边界，
所述封装基板与所述密封部件之间的紧贴面部分地存在物理边界。
4.根据权利要求2所述的显示装置，其中，
所述熔接区域与所述信号线不重叠。
5.根据权利要求2所述的显示装置，其中，
所述熔接区域的高度大于所述密封部件的厚度。
6.根据权利要求2所述的显示装置，其中，
在所述熔接区域内形成有具有长轴和短轴的等离子结构体，
所述等离子结构体遍及所述基底基板、所述密封部件以及所述封装基板来形成。
7.根据权利要求6所述的显示装置，其中，
所述等离子结构体与所述信号线不重叠。
8.根据权利要求1所述的显示装置，其中，
在所述基底基板的另一面上还包括与所述密封部件重叠配置的显示驱动电路，所述基底基板的另一面是所述基底基板的一面的相反面。
9.根据权利要求8所述的显示装置，其中，
所述显示面板还包括：第二导电层，配置于所述基底基板与所述显示驱动电路之间且与所述密封部件不重叠，
所述第二导电层包括：显示焊盘，与所述通孔在厚度方向上重叠配置。
10.根据权利要求9所述的显示装置，其中，
所述显示驱动电路通过所述通孔以及所述显示焊盘与所述信号线电连接。
11.根据权利要求8所述的显示装置，其中，
所述显示装置还包括：显示电路板，配置于所述非显示区域，并且配置于所述基底基板的一面上。
12.根据权利要求11所述的显示装置，其中，
所述信号线包括：
第一信号线，将所述显示驱动电路和所述显示面板的像素电连接；以及
第二信号线，将所述显示驱动电路和所述显示电路板电连接。
13.根据权利要求8所述的显示装置，其中，
所述密封部件的宽度小于所述显示驱动电路的宽度。
14.一种显示装置，其中，包括：
第一基板，包括多个发光元件，并包括：基底基板，包括配置有所述多个发光元件的显示区域以及围绕所述显示区域的非显示区域；第一导电层，配置于所述基底基板的非显示区域的一面上；以及第二导电层，配置于所述基底基板的非显示区域的另一面上，所述基底基板的非显示区域的另一面是所述基底基板的非显示区域的一面的相反面；
第二基板，配置于所述第一基板的一面上；
密封部件，配置于所述第一基板与所述第二基板之间，并且配置为在所述非显示区域中围绕所述显示区域并以闭环形状与所述第一导电层以及所述第二导电层不重叠；以及
显示驱动电路，配置于所述第一基板的另一面上，并覆盖所述第二导电层以及所述密封部件，所述第一基板的另一面是所述第一基板的一面的相反面，
在所述基底基板的所述非显示区域形成有：第一通孔，形成为在由所述密封部件划分的区域内侧向厚度方向贯通所述基底基板；以及第二通孔，形成为在由所述密封部件划分的区域外侧向厚度方向贯通所述基底基板，
所述第二导电层包括：第一显示焊盘，与所述第一通孔重叠；以及第二显示焊盘，与所述第二通孔重叠，
所述第一导电层包括：第一信号线，通过所述第一通孔与所述第一显示焊盘电连接；以及第二信号线，通过所述第二通孔与所述第二显示焊盘电连接。
15.根据权利要求14所述的显示装置，其中，
所述显示驱动电路通过所述第一显示焊盘与所述第一信号线电连接，并通过所述第二显示焊盘与所述第二信号线电连接。
16.根据权利要求15所述的显示装置，其中，
所述显示驱动电路的宽度大于所述密封部件的宽度，
所述第一显示焊盘与所述第二显示焊盘之间的隔开的距离大于所述密封部件的宽度。
17.根据权利要求14所述的显示装置，其中，
在所述非显示区域形成有在所述第一基板、所述第二基板以及所述密封部件之间不存在物理边界的熔接区域，
所述熔接区域遍及所述第一基板、所述密封部件以及所述第二基板来形成。
18.根据权利要求17所述的显示装置，其中，
所述熔接区域与所述第一信号线、所述第二信号线、所述第一显示焊盘以及所述第二显示焊盘不重叠。
19.一种显示装置的制造方法，其中，包括：
准备第一基板的步骤，所述第一基板包括显示区域以及围绕所述显示区域的非显示区域，在所述非显示区域的至少一部分区域包括导电层以及通孔；
在所述第一基板上以使所述第一基板与第二基板相对且密封部件介于所述第一基板与所述第二基板之间的方式配置所述第二基板以及所述密封部件的步骤；以及
将激光照射于所述密封部件而接合所述第一基板、所述密封部件以及所述第二基板的步骤，
所述密封部件与所述导电层以及所述通孔不重叠。
20.根据权利要求19所述的显示装置的制造方法，其中，
照射所述激光而接合所述第一基板、所述密封部件以及所述第二基板的步骤包括：
在所述密封部件的内部设定焦点的步骤；以及
将所述激光照射于所述焦点而形成所述第一基板、所述密封部件以及所述第二基板之间的物理边界不存在的熔接区域的步骤，
所述熔接区域与所述导电层以及所述通孔不重叠。
CN202110035024.0A 2020-02-10 2021-01-12 显示装置及其制造方法 Pending CN113257860A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0015461 2020-02-10
KR1020200015461A KR20210102510A (ko) 2020-02-10 2020-02-10 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN113257860A true CN113257860A (zh) 2021-08-13

Family

ID=77176888

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110035024.0A Pending CN113257860A (zh) 2020-02-10 2021-01-12 显示装置及其制造方法

Country Status (3)

Country Link
US (1) US11678502B2 (zh)
KR (1) KR20210102510A (zh)
CN (1) CN113257860A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871435A (zh) * 2021-09-18 2021-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114156324A (zh) * 2021-11-30 2022-03-08 深圳市华星光电半导体显示技术有限公司 有机发光显示器及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115793303A (zh) * 2021-09-09 2023-03-14 深超光电（深圳）有限公司 显示装置和薄膜晶体管阵列基板
CN113963628B (zh) * 2021-11-05 2023-05-09 武汉天马微电子有限公司 一种柔性显示面板及显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489321A (en) * 1994-07-14 1996-02-06 Midwest Research Institute Welding/sealing glass-enclosed space in a vacuum
JP2850906B1 (ja) * 1997-10-24 1999-01-27 日本電気株式会社 有機ｅｌ素子およびその製造方法
KR100445820B1 (ko) * 1999-07-22 2004-08-30 세이코 엡슨 가부시키가이샤 전기 광학 장치와 그 제조 방법 및 전자기기
TWM268600U (en) * 2004-12-10 2005-06-21 Innolux Display Corp Structure of chip on glass and liquid crystal display device using the structure
KR101957998B1 (ko) 2012-06-20 2019-07-03 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102033625B1 (ko) 2013-04-10 2019-10-17 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR102069810B1 (ko) 2013-04-16 2020-01-28 삼성디스플레이 주식회사 씰링부를 가지는 디스플레이 장치와, 이의 제조 방법
CN104851892A (zh) * 2015-05-12 2015-08-19 深圳市华星光电技术有限公司 窄边框柔性显示装置及其制作方法
KR102432349B1 (ko) 2015-12-15 2022-08-16 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
KR102391994B1 (ko) * 2017-08-14 2022-04-28 삼성디스플레이 주식회사 멀티 스택 접합체, 멀티 스택 접합체의 제조 방법 및 멀티 스택 접합체를 포함하는 표시 장치
KR102587002B1 (ko) 2017-11-15 2023-10-10 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871435A (zh) * 2021-09-18 2021-12-31 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN114156324A (zh) * 2021-11-30 2022-03-08 深圳市华星光电半导体显示技术有限公司 有机发光显示器及其制备方法

Also Published As

Publication number Publication date
US20210249627A1 (en) 2021-08-12
KR20210102510A (ko) 2021-08-20
US11678502B2 (en) 2023-06-13

Similar Documents

Publication Publication Date Title
CN113257860A (zh) 显示装置及其制造方法
US11164925B2 (en) Display device and manufacturing method thereof
JP5277862B2 (ja) 電気泳動表示装置
US11251224B2 (en) Display device and method of fabricating the same
CN106918961B (zh) 显示装置
US20210296609A1 (en) Display device
US20210036263A1 (en) Display device and method of manufacturing the display device
US20240040822A1 (en) Display device and method of fabricating the same
US11751420B2 (en) Display device capable of facilitating substrate bonding with alignment key and method of fabricating the same
JP2019174807A (ja) 電子装置
US11723229B2 (en) Display device having fusion pattern in sealing member inserted into trench of display panel
US11450833B2 (en) Display panel having sealing member including arrangement of melting patterns and fusing patterns
CN113488498A (zh) 显示面板及其制备方法、显示装置
US20200152920A1 (en) Organic light emitting diode display
US20220028957A1 (en) Transparent display device
US20230187582A1 (en) Display device
JP2019120941A (ja) 表示装置
KR102459916B1 (ko) 유기발광 표시장치
TW202032785A (zh) 顯示裝置及其製造方法
JP2023179115A (ja) 表示装置
KR20230001045A (ko) 표시 장치 및 이를 포함하는 타일형 표시 장치
KR20230142008A (ko) 표시 장치
JP2007025188A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination