CN113254081B - 一种交换芯片内控制通路镜像读写系统及方法 - Google Patents

一种交换芯片内控制通路镜像读写系统及方法 Download PDF

Info

Publication number
CN113254081B
CN113254081B CN202110666564.9A CN202110666564A CN113254081B CN 113254081 B CN113254081 B CN 113254081B CN 202110666564 A CN202110666564 A CN 202110666564A CN 113254081 B CN113254081 B CN 113254081B
Authority
CN
China
Prior art keywords
write
read
module
control path
mirror image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110666564.9A
Other languages
English (en)
Other versions
CN113254081A (zh
Inventor
杨惠
熊智挺
李韬
刘汝霖
李存禄
全巍
吕高锋
毛席龙
赵国鸿
孙志刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202110666564.9A priority Critical patent/CN113254081B/zh
Publication of CN113254081A publication Critical patent/CN113254081A/zh
Application granted granted Critical
Publication of CN113254081B publication Critical patent/CN113254081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1446—Point-in-time backing up or restoration of persistent data
    • G06F11/1458—Management of the backup or restore process
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7885—Runtime interface, e.g. data exchange, runtime control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Image Processing (AREA)

Abstract

本申请公开了一种交换芯片内控制通路镜像读写系统，在包含并行的多条复制分组处理流水线架构的交换芯片中，通过读镜像和写镜像驱动多条流水线的表项同时配置，控制通路接收所有流水线的读响应和目标地址流水线的写响应，保证了多条并行分组处理的流水线无差异的配置下发表项，从而提高包含多条分组处理流水线的交换芯片的分组交换能力。相对于现有技术，能够有效的实现并行分组处理流水线之间配置的同步下发，使得分组数据无感知的并行运行在多条流水线上，实现多流水线间无差异的配置和管理，保证控制通路的高效性和数据通路的稳定性。本发明提供的一种交换芯片内控制通路镜像读写方法也解决了相应的技术问题。

Description

一种交换芯片内控制通路镜像读写系统及方法
技术领域
本申请涉及交换芯片设计技术领域，特别是涉及一种交换芯片内控制通路镜像读写系统及方法。
背景技术
随着交换芯片的分组交换能力需求提升，交换芯片集成了更多的高速接口，分组数据从高速接口进入并汇聚，然后进入芯片内部的多条并行分组处理的流水线中实现L2-L4层分组处理，再经由高速接口转发出去。随着高速接口数量和接口带宽的增加，接口汇聚能力和流水线的处理能力均制约着交换芯片的分组交换能力，通过复制芯片内的分组处理流水线，实现多条流水线并行运行，能够大大提升交换芯片的分组交换能力。
然而，现有技术中多条并行分组处理的流水线的控制通路读写策略一般为，读过程中，控制通路下发读地址，各个接受模块接收到读请求，并检测地址是否匹配，若不匹配，则读请求继续到下一模块检测，因此对两个不同模块的读请求存在时间差。写过程中，控制通路同时对片内两个模块写入配置，当都写入成功后，控制通路才会认为写请求被正确响应，当其中一个写入配置失败，控制通路会再次发起写请求，直到数据成功写入两个需要进行配置的模块；还可以采用顺序写过程，先写其中一个模块，再写另一个模块，这又会造成两个不同模块的写请求存在时间差。从而导致不同流水线之间表项下发配置的不同步，制约着交换芯片的分组交换能力。
因此，如何实现多条并行分组处理的流水线之间无差异的配置下发表项，从而提高包含多条分组处理流水线的交换芯片的分组交换能力，是本领域技术人员亟待解决的技术问题。
发明内容
为解决上述技术问题，本发明的目的为提供一种交换芯片内控制通路镜像读写系统及方法，用以在多条并行分组处理的流水线中无差异的配置下发表项，从而提高包含多条分组处理流水线的交换芯片的分组交换能力；
本发明提供的技术方案如下：
一种交换芯片内控制通路镜像读写系统，包括：
多条并行分组处理的流水线；
控制通路，用于当下发写请求至目的查表模块对应条的流水线时，通过写镜像同时向其他条流水线分别对应各自的查表模块发出写请求，驱动写操作，并接收目的查表模块写响应。
优选地，控制通路，还用于当下发读请求至目的执行模块对应条的流水线时，通过读镜像同时向其他条流水线分别对应各自的执行模块发出读请求，驱动读操作，并接收所有执行模块读响应。
优选地，执行模块和查表模块都包含若干个表项，
查表模块，用于查询表项；
执行模块，用于处理转发数据；
表项，用于数据查询，控制通路可对其进行写操作和读操作。
优选地，还包括：高速接口汇聚模块和高速接口分发模块，
高速接口汇聚模块，用于将数据通路传输进来的数据汇聚并发送到分组处理流水线中；
高速接口分发模块，用于将经分组处理流水线处理后的数据发送出去。
一种交换芯片内控制通路镜像读写方法，应用于如上任一的交换芯片内控制通路镜像读写系统中，包括：多条并行分组处理的流水线；
当控制通路下发写请求至目的查表模块对应条的流水线时，控制通路通过写镜像同时向其他条流水线分别对应各自的查表模块发出写请求，驱动写操作；
控制通路接收目的查表模块写响应。
优选地，交换芯片内控制通路镜像读写方法还包括：
当控制通路下发读请求至目的执行模块对应条的流水线时，控制通路通过读镜像同时向其他条流水线分别对应各自的执行模块发出读请求，驱动读操作；
控制通路接收所有执行模块读响应。
以上可见，本发明提供的一种交换芯片内控制通路镜像读写系统，在包含多条并行分组处理的流水线架构的交换芯片中，由于写操作会同时驱动多条流水线的表项同时配置，实现了多个不同地址的写镜像，有效避免了写表项之间的时间差异，控制通路仅接收目的流水线的写响应，有效提升了写效率，从而实现多条流水线表项的同时下发，支撑数据流的无感知运行；而读操作同样采用了读镜像，控制通路收集来自所有流水线的读响应，因此可以获取所有流水线中的表项信息。相对于现有技术，能够有效的实现并行分组处理的流水线之间配置的同步下发，使得分组数据无感知的并行运行在多条流水线上，实现多条流水线间无差异的配置和管理，保证控制通路的高效性和数据通路的稳定性。本发明提供的一种交换芯片内控制通路镜像读写方法也解决了相应的技术问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1 为本发明实施例提供的一种交换芯片内控制通路镜像读写系统的结构示意图；
图2 为本发明实施例提供的一种交换芯片内控制通路镜像读写方法的一个实施例的流程示意图；
图3 为本发明实施例提供的一种交换芯片内控制通路镜像读写方法的另一个实施例的流程示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件上，它可以直接在另一个元件上或者间接设置在另一个元件上；当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”、“若干个”的含义是两个或两个以上，除非另有明确具体的限定。
须知，本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
本申请实施例采用递进的方式撰写。
本发明主要应用于包含多条并行分组处理的流水线架构的交换芯片中，具体应用时，还可以应用在其他的场景，不作具体说明。本发明的实施例中均以包含多条并行分组处理的流水线架构的交换芯片中为例进行说明。
请参阅图1，图1为本发明实施例提供的一种交换芯片内控制通路镜像读写系统的结构示意图，其中以交换芯片中以包含两条并行的分组处理流水线1和分组处理流水线2为例进行说明。
本发明实施例提供一种交换芯片内控制通路镜像读写系统，包括：
多条并行分组处理的流水线；
控制通路，用于当下发写请求至目的查表模块对应条的流水线时，通过写镜像同时向其他条流水线分别对应各自的查表模块发出写请求，驱动写操作，并接收目的查表模块写响应。
本发明实施例中，在包含并行的多条复制分组处理流水线架构的交换芯片中，还可以设置分组处理流水线1为目的查表模块1对应的流水线，当控制通路给目的查表模块1下发写表1时，通过写镜像同时向其他的分组处理流水线2的对应查表模块2发出写表2，驱动多个不同地址的写操作，控制通路仅仅接收来自目标查表模块1对应的分组处理流水线1的写响应信息，其他的分组处理流水线2不返回写响应。由于写操作会同时驱动多条流水线的表项同时配置，实现了多个不同地址的镜像写，能够有效的实现并行分组处理流水线之间配置的同步下发，使得分组数据无感知的并行运行在多条流水线上，实现多流水线间无差异的配置和管理，保证控制通路的高效性和数据通路的稳定性。
本发明实施例提供的一种交换芯片内控制通路镜像读写系统中，控制通路，还用于当下发读请求至目的执行模块对应条的流水线时，通过读镜像同时向其他条流水线分别对应各自的执行模块发出读请求，驱动读操作，并接收所有执行模块读响应。
本发明实施例中，在包含并行的多条复制分组处理流水线架构的交换芯片中，分组处理流水线1设置为目的执行模块1对应条流水线，当控制通路给目的执行模块1下发读表3时，通过读镜像同时向其他的分组处理流水线2的对应执行模块2发出读表4，驱动多个读操作，并接收来所有读操作的读响应信息。由于镜像读请求驱动读操作会同时驱动分组处理流水线1的表3和分组处理流水线的表4的表项同时读取，可以在写操作完成后再对目的地址进行读取，检查所有写操作是否成功，控制通路会收集来自所有流水线的读响应，因此可以获取当前所有流水线中的表项信息。
本发明实施例提供的一种交换芯片内控制通路镜像读写系统中，执行模块和查表模块都包含若干个表项，查表模块，用于查询表项；执行模块，用于处理转发数据；表项，用于数据查询，控制通路可对其进行写操作和读操作。
本发明实施例中，在包含并行的多条复制分组处理流水线架构的交换芯片中，执行模块和查表模块都包含若干个表项，具体的，查表模块根据控制通路下发的写请求和写地址，对查表模块中的表项下发配置；同理，执行模块根据控制通路下发的写请求和写表项地址，对执行模块中的表项下发配置；这些表项由交换芯片内的控制通路通过写操作和读操作实施配置和校验。
本发明实施例提供的一种交换芯片内控制通路镜像读写系统中，还包括：高速接口汇聚模块和高速接口分发模块，高速接口汇聚模块，用于将数据通路传输进来数据汇聚并发送到分组处理流水线中；高速接口分发模块，用于将经分组处理流水线处理后的数据发送出去。
本发明实施例中，以交换芯片中仅包含两条并行的分组处理流水线1和分组处理流水线2为例，每个方框代表分组转发流水线中的一个相应功能的模块。因此本发明实施例中，交换芯片中包含两个高速接口汇聚模块，高速接口汇聚模块1和高速接口汇聚模块2。数据流经由数据通路，从高速接口汇聚模块1和高速接口汇聚模块2进入交换芯片内部，分别进入分组处理流水线1和分组处理流水线2，数据流在分组处理流水线1和分组处理流水线2中，经过查表模块查表和执行模块处理转发，再通过高速接口分发模块1和高速接口分发模块2发送出去。具体的，本发明中当控制通路写表1时，通过写镜像，形成同时写表1和写表2两个写操作，控制通路不接受除表1以外的写响应。对表3和表4的写操作同理执行。本发明中当控制通路读表3时，通过读镜像，形成同时读表3和读表4，由于读操作不影响数据通路中对表项的查询，因此所有的读响应均由控制通路接收。对表1和表2的读操作同理执行。实现了两条来自于不同接口汇聚模块的数据无感知的在分组处理流水线中查表转发，控制通路完成了不同流水线中对应表项的镜像写读。当然，高速接口汇聚模块和高速接口分发模块的数量不仅限于两个，取决于交换芯片的实际需求。
本发明还提供一种交换芯片内控制通路镜像读写方法，其具有本发明实施例提供的一种交换芯片内控制通路镜像读写系统具有的对应效果。请参阅图2，图2为本发明实施例提供的一种交换芯片内控制通路镜像读写方法的流程示意图。
本发明实施例提供的一种交换芯片内控制通路镜像读写方法，应用于如上任一的交换芯片内控制通路镜像读写系统中，包括：多条并行分组处理的流水线，
201、当控制通路下发写请求至目的查表模块对应条的流水线时，控制通路通过写镜像同时向其他条流水线分别对应各自的查表模块发出写请求，驱动写操作；
202、控制通路接收目的查表模块写响应。
本发明实施例中，在包含并行多条复制分组处理流水线的架构中，在当控制通路向多条并行分组处理流水线的相同模块下发写请求时，控制通路的目的写地址设置为第一条流水线中所需配置的表项地址，其余流水线中的对应表项地址映射到第一条流水线中对应的表项地址上，并同时驱动多个写操作，写入成功响应信息仅由第一条流水线返回，其余流水线不返回写入成功响应；通过写镜像同时驱动写操作消除不同模块之间的时间差，实现了多个不同地址的镜像写，能够有效的控制并行分组处理流水线之间配置的同步下发，使得分组数据无感知的并行运行在多条流水线上，实现多流水线间无差异的配置和管理，保证控制通路的高效性和数据通路的稳定性。目的写地址不仅限于第一条流水线中，可根据需求设置目的写地址。
如图3所示，图3位本发明实施例提供的交换芯片内控制通路镜像读写方法的另一个实施例的流程示意图，包括：多条并行分组处理的流水线，
301、当控制通路下发写请求至目的查表模块对应条的流水线时，控制通路通过写镜像同时向其他条流水线分别对应各自的查表模块发出写请求，驱动写操作；
302、控制通路接收目的查表模块写响应；
303、当控制通路下发读请求至目的执行模块对应条的流水线时，控制通路通过读镜像同时向其他条流水线分别对应各自的执行模块发出读请求，驱动读操作；
304、控制通路接收所有执行模块读响应；
本发明实施例中，在包含并行多条复制分组处理流水线的架构中，在当控制通路向多条并行分组处理流水线的相同模块下发写请求时，控制通路的目的写地址设置为第一条流水线中所需配置的表项地址，其余流水线中的对应表项地址映射到第一条流水线中对应的表项地址上，并同时驱动多个写操作，写入成功响应信息仅由第一条流水线返回，其余流水线不返回写入成功响应；在写入成功后，还可以通过控制通路向多条并行分组处理流水线的相同模块发送读请求，读取地址信息查看所有写操作是否成功，具体的，控制通路的目的读地址设置为第一条流水线中所需读的表项地址，其余流水线中的对应表项地址映射到第一条流水线中对应的表项地址上，并同时驱动多个读操作，多条流水线分别进行读响应。因此，不仅可以实现不同流水线之间的同步写入，消除了写入存在时间差的问题，还可以获取当前所有流水线中的表项信息。控制不需要多条走线，节约控制资源。目的写地址和目的读地址不仅限于第一条流水线中，可根据需求设置目的写地址和目的读地址。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种交换芯片内控制通路镜像读写系统，其特征在于，包括：
多条并行分组处理的流水线；
控制通路，用于当下发写请求至目的查表模块对应条的流水线时，通过写镜像同时向其他条流水线分别对应各自的查表模块发出写请求，驱动写操作，并接收所述目的查表模块写响应；
所述控制通路，还用于当下发读请求至目的执行模块对应条的流水线时，通过读镜像同时向其他条流水线分别对应各自的执行模块发出读请求，驱动读操作，并接收所有所述执行模块读响应。
2.根据权利要求1所述的交换芯片内控制通路镜像读写系统，其特征在于，所述执行模块和所述查表模块都包含若干个表项，
所述查表模块，用于查询表项；
所述执行模块，用于处理转发数据；
所述表项，用于数据查询，控制通路可对其进行写操作和读操作。
3.根据权利要求2所述的交换芯片内控制通路镜像读写系统，其特征在于，还包括：高速接口汇聚模块和高速接口分发模块，
所述高速接口汇聚模块，用于将数据通路传输进来的数据汇聚并发送到分组处理流水线中；
所述高速接口分发模块，用于将经所述分组处理流水线处理后的数据发送出去。
4.一种交换芯片内控制通路镜像读写方法，其特征在于，应用于如权利要求1-3任一项所述的交换芯片内控制通路镜像读写系统中，包括：多条并行分组处理的流水线；
当所述控制通路下发写请求至目的查表模块对应条的流水线时，所述控制通路通过写镜像同时向其他条流水线分别对应各自的查表模块发出写请求，驱动写操作；
所述控制通路接收所述目的查表模块写响应；
当所述控制通路下发读请求至目的执行模块对应条的流水线时，所述控制通路通过读镜像同时向其他条流水线分别对应各自的执行模块发出读请求，驱动读操作；
所述控制通路接收所有所述执行模块读响应。
CN202110666564.9A 2021-06-16 2021-06-16 一种交换芯片内控制通路镜像读写系统及方法 Active CN113254081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110666564.9A CN113254081B (zh) 2021-06-16 2021-06-16 一种交换芯片内控制通路镜像读写系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110666564.9A CN113254081B (zh) 2021-06-16 2021-06-16 一种交换芯片内控制通路镜像读写系统及方法

Publications (2)

Publication Number Publication Date
CN113254081A CN113254081A (zh) 2021-08-13
CN113254081B true CN113254081B (zh) 2021-10-08

Family

ID=77188238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110666564.9A Active CN113254081B (zh) 2021-06-16 2021-06-16 一种交换芯片内控制通路镜像读写系统及方法

Country Status (1)

Country Link
CN (1) CN113254081B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114827053A (zh) * 2022-06-21 2022-07-29 中国人民解放军国防科技大学 一种芯粒化网络处理器架构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101247340A (zh) * 2008-03-12 2008-08-20 中兴通讯股份有限公司 一种端口镜像的实现方法
US9912774B2 (en) * 2015-12-22 2018-03-06 Intel Corporation Accelerated network packet processing
US10795853B2 (en) * 2016-10-10 2020-10-06 Intel Corporation Multiple dies hardware processors and methods
CN107888521B (zh) * 2017-10-20 2021-01-01 深圳市楠菲微电子有限公司 多协议共享表项资源池的方法和装置
CN108958886B (zh) * 2018-07-02 2022-03-04 哈尔滨工业大学 一种基于网络流的虚拟机快速部署系统及方法
CN111651377B (zh) * 2020-06-28 2022-05-20 中国人民解放军国防科技大学 一种用于片内报文处理的弹性共享缓存器
CN112328526A (zh) * 2020-11-25 2021-02-05 盛科网络（苏州）有限公司 Io操作方法和装置

Also Published As

Publication number Publication date
CN113254081A (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
CN100581172C (zh) 一种对目的磁盘进行访问的方法和扩展磁盘容量的系统
US8832367B2 (en) Methods and apparatus for cut-through cache management for a mirrored virtual volume of a virtualized storage system
US10372340B2 (en) Data distribution method in storage system, distribution apparatus, and storage system
US5581709A (en) Multiple computer system using I/O port adaptor to selectively route transaction packets to host or shared I/O device
US7164676B1 (en) Method and apparatus for a combined bulk and transactional database synchronous scheme
US20100199038A1 (en) Remote copy method and remote copy system
US6850998B2 (en) Disk array system and a method for controlling the disk array system
US20040093454A1 (en) USB endpoint controller flexible memory management
CN112783667B (zh) 基于虚拟环境的内存共享系统及方法
CN113254081B (zh) 一种交换芯片内控制通路镜像读写系统及方法
CN103577125A (zh) 一种应用于高端磁盘阵列的跨控制器组写镜像方法和装置
US7043603B2 (en) Storage device control unit and method of controlling the same
CN101038571A (zh) 一种块传输的多端口存储控制器
KR100473814B1 (ko) 직병렬 버스정합을 이용한 이중화시스템 및 방법
JP4208506B2 (ja) 高性能記憶装置アクセス環境
US20130086320A1 (en) Multicast write commands
JP3578075B2 (ja) ディスクアレイ制御装置及びディスクアレイ制御方法
JP3534302B2 (ja) ストレージデバイスのマルチパスシステム
CN112491672B (zh) 一种pcie通信系统、通信配置参数备份方法及pcie交换机
WO2018039855A1 (zh) 内存装置、内存控制器、数据缓存装置及计算机系统
CN100549928C (zh) 一种虚拟先入先出内存的实现方法和控制装置
CN109285580B (zh) 数据预处理装置、方法及异步双端随机存取存储器系统
KR0154489B1 (ko) 비동기 전송모드방식의 스위칭시스템에 있어서 프로세서간 통신 메세지 송수신처리장치 및 방법
US11269797B2 (en) Method and system for controlling data response with aid of attribute of transaction identifier
CN117348932B (zh) 支持axi深度乱序传输的从机装置及工作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant