CN117348932B - 支持axi深度乱序传输的从机装置及工作方法 - Google Patents

支持axi深度乱序传输的从机装置及工作方法 Download PDF

Info

Publication number
CN117348932B
CN117348932B CN202311640245.6A CN202311640245A CN117348932B CN 117348932 B CN117348932 B CN 117348932B CN 202311640245 A CN202311640245 A CN 202311640245A CN 117348932 B CN117348932 B CN 117348932B
Authority
CN
China
Prior art keywords
instruction
read
module
write
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311640245.6A
Other languages
English (en)
Other versions
CN117348932A (zh
Inventor
孙晓宁
魏育成
蔡刚
徐成华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ehiway Microelectronic Science And Technology Suzhou Co ltd
Original Assignee
Ehiway Microelectronic Science And Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ehiway Microelectronic Science And Technology Suzhou Co ltd filed Critical Ehiway Microelectronic Science And Technology Suzhou Co ltd
Priority to CN202311640245.6A priority Critical patent/CN117348932B/zh
Publication of CN117348932A publication Critical patent/CN117348932A/zh
Application granted granted Critical
Publication of CN117348932B publication Critical patent/CN117348932B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开支持AXI深度乱序传输的从机装置及工作方法，从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；运行记录模块存储从机装置每次读/写操作的地址及数据；乱序执行模块根据指令内容对目标地址进行读写操作；指令回复模块将响应信号发送至写响应通道；从而根据不同优先级的判断依据对多个指令进行仲裁，因此具有更高的灵活性，可以充分利用AXI总线带宽，提高数据传输效率，进而提升系统整体性能。

Description

支持AXI深度乱序传输的从机装置及工作方法
技术领域
本发明涉及通信网络的技术领域，尤其涉及一种支持AXI深度乱序传输的从机装置，还涉及一种支持AXI深度乱序传输的从机装置的工作方法。
背景技术
AXI（Advanced eXtensible Interface)是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）协议中最重要的部分，是一种高性能、高带宽、低延迟的总线接口，广泛应用于系统级集成电路中。它的地址/控制、数据和响应是分离的，通道的独立使乱序传输成为可能。乱序传输是一种传输模式，它允许传输的顺序不按照发起请求的顺序进行，从而提高数据传输的效率。但并不是所有的AXI从机都支持乱序传输，乱序传输是AXI协议的高级特性，需要特定的逻辑和硬件电路支持才能实现。
发明内容
为克服现有技术的缺陷，本发明要解决的技术问题是提供了一种支持AXI深度乱序传输的从机装置，其具有更高的灵活性，可以充分利用AXI总线带宽，提高数据传输效率，进而提升系统整体性能。
本发明的技术方案是：这种支持AXI深度乱序传输的从机装置，其包括：指令/数据寄存模块，乱序控制模块，乱序执行模块，指令回复模块，运行记录模块；
从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；对于写请求，指令/数据寄存模块将写地址通道AW中的指令以及写数据通道WD中的数据存储到写序列queue中，存储完成后，该笔指令及数据对应状态切换为有效valid，代表写指令可被执行；对于读请求，指令/数据寄存模块将读地址通道AR中的指令存储到读序列queue中，同时该笔指令对应状态切换为有效valid，代表读指令可被执行；
乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；乱序控制模块的判断依据包括：最高优先级的判断依据为指令的QOS信号值，QOS信号值越大，该指令越先被响应；第二优先级的判断依据为用户的自定义信息，该信号值和优先级规则由用户在系统中事先定义；第三优先级的判断依据为运行记录模块中的存储内容，当两笔及两笔以上指令的优先级均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令；
运行记录模块存储从机装置每次读/写操作的地址及数据，是一个高速缓冲存储器cache，其内容由乱序执行模块进行维护；
乱序执行模块根据指令内容对目标地址进行读写操作，同时更新运行记录模块内容，乱序执行模块和指令回复模块均支持读写并行操作；
指令回复模块在读操作结束后，将所读数据及响应信号发送至读数据通道；指令回复模块在写操作结束后，将响应信号发送至写响应通道。
本发明的从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；运行记录模块存储从机装置每次读/写操作的地址及数据；乱序执行模块根据指令内容对目标地址进行读写操作，同时更新运行记录模块内容；指令回复模块在读操作结束后，将所读数据及响应信号发送至读数据通道；指令回复模块在写操作结束后，将响应信号发送至写响应通道；从而根据不同优先级的判断依据对多个指令进行仲裁，决定指令的响应顺序，高优先级的指令先响应，低优先级的指令后响应，相同优先级的指令按顺序响应，因此具有更高的灵活性，可以充分利用AXI总线带宽，提高数据传输效率，进而提升系统整体性能。
还提供了一种支持AXI深度乱序传输的从机装置的工作方法，该方法包括以下步骤：
（1）从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；对于写请求，指令/数据寄存模块将写地址通道AW中的指令以及写数据通道WD中的数据存储到写序列queue中，存储完成后，该笔指令及数据对应状态切换为有效valid，代表写指令可被执行；对于读请求，指令/数据寄存模块将读地址通道AR中的指令存储到读序列queue中，同时该笔指令对应状态切换为有效valid，代表读指令可被执行；
（2）乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；乱序控制模块的判断依据包括：最高优先级的判断依据为指令的QOS信号值，QOS信号值越大，该指令越先被响应；第二优先级的判断依据为用户的自定义信息，该信号值和优先级规则由用户在系统中事先定义；第三优先级的判断依据为运行记录模块中的存储内容，当两笔及两笔以上指令的优先级均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令；
（3）运行记录模块存储从机装置每次读/写操作的地址及数据，是一个高速缓冲存储器cache，其内容由乱序执行模块进行维护；
（4）乱序执行模块根据指令内容对目标地址进行读写操作，同时更新运行记录模块内容，乱序执行模块和指令回复模块均支持读写并行操作；
（5）指令回复模块在读操作结束后，将所读数据及响应信号发送至读数据通道；指令回复模块在写操作结束后，将响应信号发送至写响应通道。
附图说明
图1是根据本发明的支持AXI深度乱序传输的从机装置的原理框图。
图2是根据本发明的支持AXI深度乱序传输的从机装置的指令/数据寄存模块结构框图。
图3是根据本发明的支持AXI深度乱序传输的从机装置的运行记录模块结构框图。
图4是根据本发明的支持AXI深度乱序传输的从机装置的工作方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
为了使本揭示内容的叙述更加详尽与完备，下文针对本发明的实施方式与具体实施例提出了说明性的描述；但这并非实施或运用本发明具体实施例的唯一形式。实施方式中涵盖了多个具体实施例的特征以及用以建构与操作这些具体实施例的方法步骤与其顺序。然而，亦可利用其它具体实施例来达成相同或均等的功能与步骤顺序。
AXI协议的地址/控制和数据是分离的通道，同时在突发传输中，只需要首地址，传输长度最高可达4KB。AXI协议支持分离的读写数据通道、支持Outstanding传输访问和乱序传输。乱序传输允许传输请求按照不同的优先级在总线上传输，其基本思想是总线上的传输请求可以在不同时刻被接收和响应，而不必等待前一个传输请求的完成，这样可以最大限度地利用总线带宽和系统资源，从而提高系统效率和数据吞吐率。为了在AXI通信过程中实现乱序传输这一特性，需要AXI从机具有特定的逻辑和硬件电路，本发明提出一种支持AXI深度乱序传输的从机装置，装置从AXI总线上接收到多个指令后，根据不同优先级的判断依据对多个指令进行仲裁，决定指令的响应顺序。高优先级的指令先响应，低优先级的指令后响应，相同优先级的指令按顺序响应。不同优先级的判断依据包括但不限于QOS信号值，USER信号值，运行记录模块内容。
如图1所示，这种支持AXI深度乱序传输的从机装置，其包括：指令/数据寄存模块，乱序控制模块，乱序执行模块，指令回复模块，运行记录模块；
从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；对于写请求，指令/数据寄存模块将写地址通道AW中的指令以及写数据通道WD中的数据存储到写序列queue中，存储完成后，该笔指令及数据对应状态切换为有效valid，代表写指令可被执行；对于读请求，指令/数据寄存模块将读地址通道AR中的指令存储到读序列queue中，同时该笔指令对应状态切换为有效valid，代表读指令可被执行（如图2所示）；
乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；乱序控制模块的判断依据包括：最高优先级的判断依据为指令的QOS信号值，QOS信号值越大，该指令越先被响应；第二优先级的判断依据为用户的自定义信息，该信号值和优先级规则由用户在系统中事先定义；第三优先级的判断依据为运行记录模块中的存储内容，当两笔及两笔以上指令的优先级均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令；
运行记录模块存储从机装置每次读/写操作的地址及数据，是一个高速缓冲存储器cache，其内容由乱序执行模块进行维护（如图3所示）；
乱序执行模块根据指令内容对目标地址进行读写操作，同时更新运行记录模块内容，乱序执行模块和指令回复模块均支持读写并行操作；
指令回复模块在读操作结束后，将所读数据及响应信号发送至读数据通道R；指令回复模块在写操作结束后，将响应信号发送至写响应通道B。
本发明的从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；运行记录模块存储从机装置每次读/写操作的地址及数据；乱序执行模块根据指令内容对目标地址进行读写操作，同时更新运行记录模块内容；指令回复模块在读操作结束后，将所读数据及响应信号发送至读数据通道；指令回复模块在写操作结束后，将响应信号发送至写响应通道；从而根据不同优先级的判断依据对多个指令进行仲裁，决定指令的响应顺序，高优先级的指令先响应，低优先级的指令后响应，相同优先级的指令按顺序响应，因此具有更高的灵活性，可以充分利用AXI总线带宽，提高数据传输效率，进而提升系统整体性能。
优选地，所述指令/数据寄存模块内部有指令控制单元，指令控制单元对读写指令独立管控，把所有可执行的读指令、写指令和相关指令信息发送给乱序控制模块，并从乱序控制模块接收指令选择信息，消除序列内对应的指令，释放出队列空间供后续使用。
优选地，所述乱序控制模块同时将选中的读指令和写指令回馈给指令/数据寄存模块，供指令控制单元使用。
优选地，所述用户的自定义信息，包括指令内的USER和REGION信号值；自定义USER的值越大，指令会优先响应。
优选地，所述第三优先级的判断时，当两笔及两笔以上指令的QOS值及USER信号值均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令。
如图4所示，还提供了一种支持AXI深度乱序传输的从机装置的工作方法，该方法包括以下步骤：
（1）从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；对于写请求，指令/数据寄存模块将写地址通道AW中的指令以及写数据通道WD中的数据存储到写序列queue中，存储完成后，该笔指令及数据对应状态切换为有效valid，代表写指令可被执行；对于读请求，指令/数据寄存模块将读地址通道AR中的指令存储到读序列queue中，同时该笔指令对应状态切换为有效valid，代表读指令可被执行；
（2）乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；乱序控制模块的判断依据包括：最高优先级的判断依据为指令的QOS信号值，QOS信号值越大，该指令越先被响应；第二优先级的判断依据为用户的自定义信息，该信号值和优先级规则由用户在系统中事先定义；第三优先级的判断依据为运行记录模块中的存储内容，当两笔及两笔以上指令的优先级均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令；
（3）运行记录模块存储从机装置每次读/写操作的地址及数据，是一个高速缓冲存储器cache，其内容由乱序执行模块进行维护；
（4）乱序执行模块根据指令内容对目标地址进行读写操作，同时更新运行记录模块内容，乱序执行模块和指令回复模块均支持读写并行操作；
（5）指令回复模块在读操作结束后，将所读数据及响应信号发送至读数据通道；指令回复模块在写操作结束后，将响应信号发送至写响应通道。
优选地，所述步骤（1）中设置指令控制单元，指令控制单元对读写指令独立管控，把所有可执行的读指令、写指令和相关指令信息发送给乱序控制模块，并从乱序控制模块接收指令选择信息，消除序列内对应的指令，释放出队列空间供后续使用。
优选地，所述步骤（2）中同时将选中的读指令和写指令回馈给指令/数据寄存模块，供指令控制单元使用。
优选地，所述步骤（2）中所述用户的自定义信息，包括指令内的USER和REGION信号值；自定义USER的值越大，指令会优先响应。
优选地，所述步骤（2）中，所述第三优先级的判断时，当两笔及两笔以上指令的QOS值及USER信号值均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令。
本发明的有益效果如下：
1、支持QOS功能；
2、具备自定义的优先级判断机制；
3、装置具备cache功能，可优先响应cache内部数据的读操作。
以上所述，仅是本发明的较佳实施例，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属本发明技术方案的保护范围。

Claims (10)

1.支持AXI深度乱序传输的从机装置，其特征在于：其包括：指令/数据寄存模块，乱序控制模块，乱序执行模块，指令回复模块，运行记录模块；
从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；对于写请求，指令/数据寄存模块将写地址通道AW中的指令以及写数据通道WD中的数据存储到写序列queue中，存储完成后，该笔指令及数据对应状态切换为有效valid，代表写指令可被执行；对于读请求，指令/数据寄存模块将读地址通道AR中的指令存储到读序列queue中，同时该笔指令对应状态切换为有效valid，代表读指令可被执行；
乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；乱序控制模块的判断依据包括：最高优先级的判断依据为指令的QOS信号值，QOS信号值越大，该指令越先被响应；第二优先级的判断依据为用户的自定义信息，该信号值和优先级规则由用户在系统中事先定义；第三优先级的判断依据为运行记录模块中的存储内容，当两笔及两笔以上指令的优先级均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令；
运行记录模块存储从机装置每次读/写操作的地址及数据，是一个高速缓冲存储器cache，其内容由乱序执行模块进行维护；
乱序执行模块根据指令内容对目标地址进行读写操作，同时更新运行记录模块内容，乱序执行模块和指令回复模块均支持读写并行操作；
指令回复模块在读操作结束后，将所读数据及响应信号发送至读数据通道；指令回复模块在写操作结束后，将响应信号发送至写响应通道。
2.根据权利要求1所述的支持AXI深度乱序传输的从机装置，其特征在于：所述指令/数据寄存模块内部有指令控制单元，指令控制单元对读写指令独立管控，把所有可执行的读指令、写指令和相关指令信息发送给乱序控制模块，并从乱序控制模块接收指令选择信息，消除序列内对应的指令，释放出队列空间供后续使用。
3.根据权利要求2所述的支持AXI深度乱序传输的从机装置，其特征在于：所述乱序控制模块同时将选中的读指令和写指令回馈给指令/数据寄存模块，供指令控制单元使用。
4.根据权利要求3所述的支持AXI深度乱序传输的从机装置，其特征在于：所述用户的自定义信息，包括指令内的USER和REGION信号值；自定义USER的值越大，指令会优先响应。
5.根据权利要求4所述的支持AXI深度乱序传输的从机装置，其特征在于：所述第三优先级的判断时，当两笔及两笔以上指令的QOS值及USER信号值均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令。
6.根据权利要求1所述的支持AXI深度乱序传输的从机装置的工作方法，其特征在于：该方法包括以下步骤：
（1）从机装置将若干指令与数据存储到指令/数据寄存模块，该模块根据读写请求，对指令与数据分类存储；对于写请求，指令/数据寄存模块将写地址通道AW中的指令以及写数据通道WD中的数据存储到写序列queue中，存储完成后，该笔指令及数据对应状态切换为有效valid，代表写指令可被执行；对于读请求，指令/数据寄存模块将读地址通道AR中的指令存储到读序列queue中，同时该笔指令对应状态切换为有效valid，代表读指令可被执行；
（2）乱序控制模块接收到可被执行的指令后，根据三个不同优先级的判断依据，对指令的响应顺序进行排序，选出优先级最高的读指令和写指令发送给乱序执行模块，执行具体的读操作和写操作；乱序控制模块的判断依据包括：最高优先级的判断依据为指令的QOS信号值，QOS信号值越大，该指令越先被响应；第二优先级的判断依据为用户的自定义信息，该信号值和优先级规则由用户在系统中事先定义；第三优先级的判断依据为运行记录模块中的存储内容，当两笔及两笔以上指令的优先级均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令；
（3）运行记录模块存储从机装置每次读/写操作的地址及数据，是一个高速缓冲存储器cache，其内容由乱序执行模块进行维护；
（4）乱序执行模块根据指令内容对目标地址进行读写操作，同时更新运行记录模块内容，乱序执行模块和指令回复模块均支持读写并行操作；
（5）指令回复模块在读操作结束后，将所读数据及响应信号发送至读数据通道；指令回复模块在写操作结束后，将响应信号发送至写响应通道。
7.根据权利要求6所述的支持AXI深度乱序传输的从机装置的工作方法，其特征在于：所述步骤（1）中设置指令控制单元，指令控制单元对读写指令独立管控，把所有可执行的读指令、写指令和相关指令信息发送给乱序控制模块，并从乱序控制模块接收指令选择信息，消除序列内对应的指令，释放出队列空间供后续使用。
8.根据权利要求7所述的支持AXI深度乱序传输的从机装置的工作方法，其特征在于：所述步骤（2）中同时将选中的读指令和写指令回馈给指令/数据寄存模块，供指令控制单元使用。
9.根据权利要求8所述的支持AXI深度乱序传输的从机装置的工作方法，其特征在于：所述步骤（2）中所述用户的自定义信息，包括指令内的USER和REGION信号值；自定义USER的值越大，指令会优先响应。
10.根据权利要求9所述的支持AXI深度乱序传输的从机装置的工作方法，其特征在于：所述步骤（2）中，所述第三优先级的判断时，当两笔及两笔以上指令的QOS值及USER信号值均相同时，读指令中的目标地址与运行记录模块中的存储地址一致，优先响应该指令。
CN202311640245.6A 2023-12-04 2023-12-04 支持axi深度乱序传输的从机装置及工作方法 Active CN117348932B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311640245.6A CN117348932B (zh) 2023-12-04 2023-12-04 支持axi深度乱序传输的从机装置及工作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311640245.6A CN117348932B (zh) 2023-12-04 2023-12-04 支持axi深度乱序传输的从机装置及工作方法

Publications (2)

Publication Number Publication Date
CN117348932A CN117348932A (zh) 2024-01-05
CN117348932B true CN117348932B (zh) 2024-03-15

Family

ID=89365242

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311640245.6A Active CN117348932B (zh) 2023-12-04 2023-12-04 支持axi深度乱序传输的从机装置及工作方法

Country Status (1)

Country Link
CN (1) CN117348932B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112887843A (zh) * 2017-06-08 2021-06-01 华为技术有限公司 发送虚拟现实（vr）内容的方法和系统
CN113099406A (zh) * 2021-04-09 2021-07-09 重庆邮电大学 一种室内VLC-WiFi异构网络服务质量感知的跨层资源分配机制

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009107462A1 (ja) * 2008-02-26 2009-09-03 日本電気株式会社 低コストに複数命令流を実行するプロセッサ、その方法及びそのプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112887843A (zh) * 2017-06-08 2021-06-01 华为技术有限公司 发送虚拟现实（vr）内容的方法和系统
CN113099406A (zh) * 2021-04-09 2021-07-09 重庆邮电大学 一种室内VLC-WiFi异构网络服务质量感知的跨层资源分配机制

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于QoS安全机制的ToS域内信息隐藏方法;张汗灵;李军锋;;计算机工程与设计(第13期);全文 *

Also Published As

Publication number Publication date
CN117348932A (zh) 2024-01-05

Similar Documents

Publication Publication Date Title
CN109478168B (zh) 内存访问技术及计算机系统
JP4586031B2 (ja) パケットメモリを有するアービトレーションシステムとハブに基づくメモリシステムにおけるメモリ応答の方法
CN108228492B (zh) 一种多通道ddr交织控制方法及装置
CN109656851B (zh) 一种时间确定的包括多路高速总线通道及共享接口的系统
CN111221759B (zh) 一种基于dma的数据处理系统及方法
JP2007514221A (ja) メモリコントローラ
EP1769361A2 (en) Method and system for terminating write commands in a hub-based memory system
US20030046460A1 (en) Disk array system and a method for controlling the disk array system
CN114185823B (zh) 仲裁器、仲裁方法、控制器和芯片
US7970959B2 (en) DMA transfer system using virtual channels
CN114265872B (zh) 一种用于总线的互联装置
US20040059840A1 (en) Method and apparatus for the dynamic scheduling of device commands
CN113641603A (zh) 一种基于axi协议的ddr仲裁与调度方法及系统
KR20020009823A (ko) 버스 시스템 및 그 버스 중재방법
CN115905086A (zh) 基于axi同步读写单口sram的控制方法及控制器
CN117348932B (zh) 支持axi深度乱序传输的从机装置及工作方法
CN116893991B (zh) 一种axi协议下的存储模块转换接口及其转换方法
CN113791892A (zh) 数据通路仲裁方法、数据通路仲裁装置及芯片
CN117093157A (zh) 一种用于单向光传输的ddr高速读写方法及系统
CN115955441A (zh) 一种基于tsn队列的管理调度方法、装置
US7730247B2 (en) Information processing apparatus
US10572439B1 (en) I3C read from long latency devices
CN111831227A (zh) 一种nvme协议命令加速处理系统
WO2024001332A1 (zh) 多端口存储器、多端口存储器的读写方法及装置
EP0923032B1 (en) Method for transferring data in a multiprocessor computer system with crossbar interconnecting unit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant