CN113252950A - 一种半导体测试系统的开关切换电路及方法 - Google Patents

Abstract

本发明涉及了一种半导体测试系统的开关切换电路及方法，包括源表模块、控制模块、开关模块，所述源表模块用于设置电流档位与输出状态，所述控制模块根据电流档位与输出状态产生相应电平的使能信号En和控制信号Con；根据使能信号En和控制信号Con产生相应电平的控制信号一Rc1和控制信号二Rc2；开关模块用于根据控制信号一Rc1、控制信号二Rc2的电平高低，执行开关操作，使得源板卡能够无任何电压电流输出、允许1A以下的电流输出或者允许1A以上的电流输出。本发明不仅规避了单一类型开关的缺点，而且提升了系统测试精度、测试稳定性与开关电路的适用寿命，同时降低了使用成本。

Description

一种半导体测试系统的开关切换电路及方法

技术领域

本发明涉及一种半导体测试技术领域，具体涉及一种半导体测试系统的开关切换电路。

背景技术

在半导体行业集成电路测试过程中需要采用开关切换电路，来切换不同大小量程的电流档位，完成特定电气参数的规格测试。

传统的开关切换电路通常使用机械继电器、磁簧继电器等电磁开关以及固态继电器、光电继电器等电子开关来实现，电磁开关是由机械触点通断，需要驱动电磁线圈来控制，具有低电容(低于5pF)，低漏电流(为nA级别)的优点，但由于其存在开关速度慢（通常需要1-2mS），机械触点寿命短及功率做不大等问题，不适合用在大功率应用电路中，相比较而言磁簧继电器的寿命更长一些，可以达到千万次级别；电子开关通常由可控硅或场效应管通断，通过电子电路来控制，其驱动电流小控制速度较快(动作时间在0.5mS以内)。这两类继电器开关功率较大，但存在较大的漏电流（通常在uA级别）与寄生电容（几十到几百pF）等问题不适合用在小电流应用电路中。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种提高小电流测试精度与稳定性、提升开关电路使用寿命的半导体测试系统的开关切换电路，本发明不仅提高小电流测试精度，而且提升了电路寿命。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种半导体测试系统的开关切换电路，包括源表模块、控制模块、开关模块，其中：

所述源表模块用于设置电流档位与输出状态，并将设置的电流档位与输出状态发送给控制模块。

所述控制模块根据电流档位与输出状态产生相应电平的使能信号En，根据电流档位与输出状态产生相应电平的控制信号Con。然后根据使能信号En与控制信号Con产生相应电平的控制信号一Rc1，根据使能信号En与控制信号Con产生相应电平的控制信号二Rc2。

所述开关模块用于根据控制信号一Rc1、控制信号二Rc2的电平高低，执行开关操作，使得源板卡能够无任何电压电流输出、允许1A以下的电流输出或者允许1A以上的电流输出。

通过以上对不同电流档位与输出状态的控制，使得输出切换电路在不同的电流量程范围选择最合适的开关类型来工作。

优选的：所述控制模块用于对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则FPGA芯片输出5V高电平的使能信号En和5V高电平控制信号Con。将5V高电平的使能信号En和5V高电平控制信号Con进行锁存。锁存维持此输出状态直到下一个档位数据到来才改变。其后，将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门计算组合产生5V高电平控制信号一Rc1。另一路5V高电平控制信号Con通过反相操作转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En通过与门计算组合产生0V低电平控制信号二Rc2。

用于对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则输出5V高电平的使能信号En和5V高电平控制信号Con。5V高电平的使能信号En和5V高电平控制信号Con进行锁存。锁存维持此输出状态直到下一个档位数据到来才改变。其后，将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门计算组合产生5V高电平控制信号一Rc1。另一路5V高电平控制信号Con通过反相操作转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En在与门电路二组合产生0V低电平控制信号二Rc2。

对电流档位和输出状态进行判断，如果设置的电流档位大于等于1A，输出状态为闭合状态时，则输出5V高电平使能信号En和0V低电平控制信号Con。5V高电平使能信号En和0V低电平控制信号Con进行锁存。锁存维持此输出状态直到下一个档位数据到来才改变。其后，将信号分成两路：其中一路5V高电平使能信号En和0V低电平控制信号Con通过与门计算组合产生0V低电平控制信号一Rc1。另一路0V低电平控制信号Con通过反相操作转换为5V高电平控制信号Con，5V高电平控制信号Con和5V高电平使能信号En在与门计算组合产生5V高电平控制信号二Rc2。

优选的：所述控制模块包括FPGA芯片、锁存器、反相器、与门电路一、与门电路二，其中：

所述FPGA芯片的控制信号端口与锁存器的控制信号进口连接，所述FPGA芯片的使能信号端口与锁存器的使能信号进口连接。所述锁存器的控制信号出口、锁存器的使能信号出口分别和与门电路一连接。所述锁存器的控制信号出口通过反相器和与门电路二连接。所述锁存器的使能信号出口和与门电路二连接。

所述与门电路一与Rc1接口一连接，所述与门电路二与Rc2接口二连接。

优选的：所述开关模块包括电磁开关电路与电子开关电路，分别通过电磁开关电路中的电磁线圈与电子开关电路中的电子启动电路实现开关的开启与闭合。

优选的：所述开关模块包括缓冲器一、缓冲器二、三极管一、三极管二、磁簧开关、MOS管七、MOS管八、电子开关驱动芯片，其中：

所述Rc1接口一与三极管一的基极连接。所述三极管一的集电极与电源正极连接。所述三极管一的发射极接地。

所述磁簧开关设置有四个接口，分别为磁簧开关接口一、磁簧开关接口二、磁簧开关接口三、磁簧开关接口四，所述磁簧开关接口一与三极管一的集电极连接，所述磁簧开关接口二与电源正极连接，所述磁簧开关接口三与MOS管七的源极连接，所述磁簧开关接口四与MOS管八的源极连接。

所述Rc2接口二与三极管二的基极连接。所述三极管二的集电极与电源正极连接，且所述三极管二的集电极与电子开关驱动芯片连接，所述三极管二的发射极接地。

所述电子开关驱动芯片分别与MOS管七的栅极、MOS管八的栅极连接，所述电子开关驱动芯片通过寄生二极管一与MOS管七的源极连接，所述电子开关驱动芯片通过寄生二极管二与MOS管八的源极连接。所述MOS管七的漏极与MOS管八的漏极连接。所述MOS管七的源极接Rin端口，MOS管八的源极接输出端Rout。所述电子开关驱动芯片与电源正极连接。

优选的：包括缓冲器一，所述Rc1接口一通过缓冲器一与三极管一的基极连接。

优选的：包括缓冲器二，所述Rc2接口二通过缓冲器二与三极管二的基极连接。

优选的：包括上位机，所述上位机分别与源表模块、FPGA芯片连接。

优选的：所述电子开关驱动芯片为光电场效应晶体管驱动器。

一种半导体测试系统的开关切换电路的切换方法，包括以下步骤：

步骤1，将半导体测试系统的开关切换电路安装在源板与测试卡之间。

步骤2，通过上位机设置指定的源板的电流档位与输出状态，将设置的电流档位与输出状态传输到FPGA芯片，FPGA芯片对电流档位和输出状态进行判断，如果设置的输出状态为关断，FPGA芯片输出0V低电平使能信号En，不管控制信号Con为何种电平，将0V低电平使能信号En和控制信号Con发送给锁存器。锁存器维持此输出状态直到下一个档位数据到来才改变。其后，锁存器将信号分成两路：其中一路0V低电平使能信号En和控制信号Con通过与门电路一组合产生0V低电平控制信号一Rc1。另一路控制信号Con通过反相器转换为反相的控制信号Con，反相的控制信号Con和0V低电平使能信号En在与门电路二组合产生0V低电平控制信号二Rc2。

步骤3，FPGA芯片对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则FPGA芯片输出5V高电平的使能信号En和5V高电平控制信号Con。5V高电平的使能信号En和5V高电平控制信号Con发送给锁存器。锁存器维持此输出状态直到下一个档位数据到来才改变。其后，锁存器将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门电路一组合产生5V高电平控制信号一Rc1。另一路5V高电平控制信号Con通过反相器转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En在与门电路二组合产生0V低电平控制信号二Rc2。

步骤4，FPGA芯片对电流档位和输出状态进行判断，如果设置的电流档位大于等于1A，输出状态为闭合状态时，则FPGA芯片输出5V高电平使能信号En和0V低电平控制信号Con。5V高电平使能信号En和0V低电平控制信号Con发送给锁存器。锁存器维持此输出状态直到下一个档位数据到来才改变。其后，锁存器将信号分成两路：其中一路5V高电平使能信号En和0V低电平控制信号Con通过与门电路一组合产生0V低电平控制信号一Rc1。另一路0V低电平控制信号Con通过反相器转换为5V高电平控制信号Con，5V高电平控制信号Con和5V高电平使能信号En在与门电路二组合产生5V高电平控制信号二Rc2。

步骤5，将得到的控制信号一Rc1通过Rc1接口一输入到三极管一内，将得到的控制信号二Rc2通过Rc2接口二输入到三极管二内。

当控制信号一Rc1、控制信号二Rc2为0V低电平时，三极管一输出5V高电平截止状态一Rd1，三极管二输出5V高电平截止状态二Rd2。此时，磁簧开关由于其线圈两端的电位相等没有电流流过不工作处于断开状态，电子开关驱动芯片由于驱动二极管的两端电位相等不工作，使MOS管七、MOS管八处于截住断开状态，此时源板卡通过输出端Rout无任何电压电流输出。

当控制信号一Rc1为5V高电平，控制信号二Rc2为0V低电平时，三极管一导通，三极管一输出0V低电平截止状态一Rd1 ，磁簧开关由于其线圈两端的电位差有足够电流流过其产生的磁场吸合干簧触点开关处于闭合状态，三极管二截止，三极管二输出5V高电平截止状态二Rd2，电子开关驱动芯片由于驱动二极管两端电位相等不工作，使MOS管七、MOS管八处于截住断开状态，此时源板卡通过输出端Rout允许1A以下的电流输出。

当控制信号一Rc1为0V低电平，控制信号二Rc2为5V高电平时，三极管一截止，三极管一输出5V高电平截止状态一Rd1，磁簧开关由于其线圈两端的电位相等没有电流流过不工作处于断开状态，三极管二导通，三极管二输出0V低电平平截止状态二Rd2，电子开关驱动芯片由于驱动二极管两端电位差有电流流过开始工作，使MOS管七、MOS管八处于导通闭合状态，此时源板卡通过输出端Rout允许1A以上的电流输出。

本发明相比现有技术，具有以下有益效果：

1.在半导体行业集成电路测试应用中，通过该电路可实现从nA级小电流到A级大电流的宽范围测量，提升了测试覆盖范围，可扩展性更强，兼容性更好。

2.采用该电路代替传统的电子开关电路，可消除寄生电容引起的测试误差，提高小电流测试精度与稳定性。

3.相比传统的电磁开关，由于采用电子开关用于大电流测试，提升了开关电路的使用寿命，可降低维护成本。

附图说明

图1为本发明专利的电路结构示意图。

图2为控制模块的结构示意图。

图3为开关模块的结构示意图。

图4为开关模块的一种实施例原理图。

图5为电子开关驱动芯片的结构示意图。

图中：1为FPGA芯片，2为锁存器，3为反相器，4为与门电路一，5为与门电路二，6为缓冲器一，7为三极管一，8为磁簧开关，9为缓冲器二，10为三极管二，11为电子开关驱动芯片，12为MOS管七，13为MOS管八。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

一种半导体测试系统的开关切换电路，如图1-4所示，包括源表模块、控制模块、开关模块，其中：

所述源表模块用于通过计算机设置电流档位与输出状态，并将设置的电流档位信息与输出状态发送给控制模块。并将电流档位信息及输出状态传递给开关模块。所述源表模块位于测试系统内，通过上位机设置电流档位与输出状态，来控制源表电压电流的输出。

所述控制模块接连计算机通讯卡与上位机进行交互，根据电流档位与输出状态产生相应电平的使能信号En，根据电流档位与输出状态产生相应电平的控制信号Con。根据使能信号En与控制信号Con产生相应电平的控制信号一Rc1，根据使能信号En与控制信号Con产生相应电平的控制信号二Rc2。控制模块具有信号锁存与信号反向，能维持控制信号状态。

所述控制模块用于对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则FPGA芯片输出5V高电平的使能信号En和5V高电平控制信号Con。将5V高电平的使能信号En和5V高电平控制信号Con进行锁存。锁存维持此输出状态直到下一个档位数据到来才改变。其后，将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门计算组合产生5V高电平控制信号一Rc1。另一路5V高电平控制信号Con通过反相操作转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En通过与门计算组合产生0V低电平控制信号二Rc2。

用于对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则输出5V高电平的使能信号En和5V高电平控制信号Con。5V高电平的使能信号En和5V高电平控制信号Con进行锁存。锁存维持此输出状态直到下一个档位数据到来才改变。其后，将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门计算组合产生5V高电平控制信号一Rc1。另一路5V高电平控制信号Con通过反相操作转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En在与门电路二组合产生0V低电平控制信号二Rc2。

对电流档位和输出状态进行判断，如果设置的电流档位大于等于1A，输出状态为闭合状态时，则输出5V高电平使能信号En和0V低电平控制信号Con。5V高电平使能信号En和0V低电平控制信号Con进行锁存。锁存维持此输出状态直到下一个档位数据到来才改变。其后，将信号分成两路：其中一路5V高电平使能信号En和0V低电平控制信号Con通过与门计算组合产生0V低电平控制信号一Rc1。另一路0V低电平控制信号Con通过反相操作转换为5V高电平控制信号Con，5V高电平控制信号Con和5V高电平使能信号En在与门计算组合产生5V高电平控制信号二Rc2。

如图2所示，所述控制模块包括FPGA芯片1、锁存器2、反相器3、与门电路一4、与门电路二5，其中：

所述FPGA芯片1的控制信号端口与锁存器2的控制信号进口连接，所述FPGA芯片1的使能信号端口与锁存器2的使能信号进口连接。所述锁存器2的控制信号出口、锁存器2的使能信号出口分别和与门电路一4连接。所述锁存器2的控制信号出口通过反相器3和与门电路二5连接。所述锁存器2的使能信号出口和与门电路二5连接。

所述与门电路一4与Rc1接口一连接，所述与门电路二5与Rc2接口二连接。

所述Rc1接口一与三极管一7的基极连接。所述三极管一7的集电极与电源正极连接。所述三极管一7的发射极接地。

通过FPGA芯片1将上位机设置的源表输出状态与电流档位信息自动转换为开关的使能信号En与控制信号Con，这两个管脚将会输出高电平或低电平的信号，使能信号为高电平时输出有效。

后级锁存器2将控制信号Con和使能信号En维持在设定电平状态直至下一个控制信号到来或使能信号变化为止。控制信号一路直接连到与门电路一4，另一路通过反相器连接与门电路二 5，与使能信号En组合产生开关驱动控制信号一Rc1和控制信号二Rc2。

所述开关模块用于根据控制信号一Rc1、控制信号二Rc2的电平高低，执行开关操作，使得源板卡能够无任何电压电流输出、允许1A以下的电流输出或者允许1A以上的电流输出。

所述开关模块包括电磁开关电路与电子开关电路，分别通过电磁线圈与电子开关电路实现开关的开启与闭合。

所述开关模块连接系统电源与系统地，提供电流驱动能力。开关模块由电磁开关电路与电子开关电路组成单刀双掷的结构，小电流测量时闭合电磁开关电路，大电流测量时闭合电子开关电路。

如图3所示，开关模块用于实现开关切换操作，开关模块包括缓冲器一6、缓冲器二9、驱动器一、驱动器二、开关一、开关二，所述缓冲器一6、驱动器一、开关一依次连接，所述缓冲器二9、驱动器二、开关二依次连接，所述开关一、开关二连接；开关驱动控制信号一Rc1通过后级缓冲器一6进行缓冲，然后通过驱动器一驱动开关一，控制信号二Rc2通过缓冲器二9进行缓冲，然后驱动器二驱动开关二，开关一、开关二联合控制实现开关模块的断开或闭合。当使能信号En为低电平，无论控制信号Con为低电平或为高电平，开关一和开关二均不会闭合；当使能信号En为高电平，控制信号Con为高电平时，开关一闭合，开关二断开；当使能信号En为高电平，控制信号Con为低电平时，开关一断开，开关二闭合。

如图4、5所示，开关模块包括缓冲器一6、缓冲器二9、三极管一7、三极管二10、磁簧开关8、电子开关驱动芯片11、MOS管七12、MOS管八13，其中，所述磁簧开关8设置有四个接口，分别为磁簧开关接口一、磁簧开关接口二、磁簧开关接口三、磁簧开关接口四，所述磁簧开关接口一与三极管一7的集电极连接，所述磁簧开关接口二与电源正极连接，所述磁簧开关接口三与MOS管七12的源极连接，所述磁簧开关接口四与MOS管八13的源极连接。

所述Rc2接口二与三极管二10的基极连接。所述三极管二10的集电极与电源正极连接，且所述三极管二10的集电极与电子开关驱动芯片11连接，所述三极管二10的发射极接地。所述Rc1接口一通过缓冲器一6与三极管一7的基极连接，所述Rc2接口二通过缓冲器二9与三极管二10的基极连接。

所述电子开关驱动芯片11分别与MOS管七12的栅极、MOS管八13的栅极连接，所述电子开关驱动芯片11通过寄生二极管一与MOS管七12的源极连接，所述电子开关驱动芯片11通过寄生二极管二与MOS管八13的源极连接。所述MOS管七12的漏极与MOS管八13的漏极连接。所述MOS管七12的源极接Rin端口，MOS管八13的源极接输出端Rout。所述电子开关驱动芯片11与电源正极连接。

本实施例中，开关一采用磁簧开关8，开关二是采用两个MOS管（MOS管七12、MOS管八13）和驱动（电子开关驱动芯片11）组合的电子开关，开关一和开关二构成了一种单刀双掷的开关切换电路，实现了在使用uA与mA级小电流测量量程时自动闭合开关一，由于磁簧继电器没有寄生电容的影响，可以测量小于10nA的小电流，明显提升了小信号测试精度与测量可靠性；在使用安培级大电流测量量程时自动闭合采开关二，由于MOS管（MOSFET）电子开关没有机械触点，在大电流开关应用时不存在热切换与过冲，可以测量高达几十安培的电流，提高了开关电路的可靠性与使用寿命，电磁开关通常在使用1千万次左右就需要更换，MOSFET使用寿命高达上亿次，单价也相对低廉，明显降低了后续的维护成本。

一种半导体测试系统的开关切换电路的切换方法，包括以下步骤：

步骤1，将半导体测试系统的开关切换电路安装在源板与测试卡之间。

步骤2，通过上位机设置指定的源板的电流档位与输出状态，将设置的电流档位与输出状态传输到FPGA芯片1，FPGA芯片1对电流档位和输出状态进行判断，如果设置的输出状态为关断，FPGA芯片1输出0V低电平使能信号En，不管控制信号Con为何种电平，将0V低电平使能信号En和控制信号Con发送给锁存器2。锁存器2维持此输出状态直到下一个档位数据到来才改变。其后，锁存器2将信号分成两路：其中一路0V低电平使能信号En和控制信号Con通过与门电路一4组合产生0V低电平控制信号一Rc1。另一路控制信号Con通过反相器3转换为反相的控制信号Con，反相的控制信号Con和0V低电平使能信号En在与门电路二5组合产生0V低电平控制信号二Rc2。

步骤3，FPGA芯片1对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则FPGA芯片1输出5V高电平的使能信号En和5V高电平控制信号Con。5V高电平的使能信号En和5V高电平控制信号Con发送给锁存器2。锁存器2维持此输出状态直到下一个档位数据到来才改变。其后，锁存器2将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门电路一4组合产生5V高电平控制信号一Rc1。另一路5V高电平控制信号Con通过反相器3转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En在与门电路二5组合产生0V低电平控制信号二Rc2。

步骤4，FPGA芯片1对电流档位和输出状态进行判断，如果设置的电流档位大于等于1A，输出状态为闭合状态时，则FPGA芯片1输出5V高电平使能信号En和0V低电平控制信号Con。5V高电平使能信号En和0V低电平控制信号Con发送给锁存器2。锁存器2维持此输出状态直到下一个档位数据到来才改变。其后，锁存器2将信号分成两路：其中一路5V高电平使能信号En和0V低电平控制信号Con通过与门电路一4组合产生0V低电平控制信号一Rc1。另一路0V低电平控制信号Con通过反相器3转换为5V高电平控制信号Con，5V高电平控制信号Con和5V高电平使能信号En在与门电路二5组合产生5V高电平控制信号二Rc2。

步骤5，将得到的控制信号一Rc1通过Rc1接口一输入到三极管一7内，将得到的控制信号二Rc2通过Rc2接口二输入到三极管二10内。

当控制信号一Rc1、控制信号二Rc2为0V低电平时，三极管一7输出5V高电平截止状态一Rd1，三极管二10输出5V高电平截止状态二Rd2。此时，磁簧开关8由于其线圈两端的电位相等没有电流流过不工作处于断开状态，电子开关驱动芯片11由于驱动二极管（指电子开关驱动芯片11内部的发光二极管）的两端电位相等不工作，使MOS管七12、MOS管八13处于截住断开状态，此时源板卡通过输出端Rout无任何电压电流输出。

当控制信号一Rc1为5V高电平，控制信号二Rc2为0V低电平时，三极管一7导通，三极管一7输出0V低电平截止状态一Rd1，磁簧开关8由于其线圈两端的电位差有足够电流流过其产生的磁场吸合干簧触点开关处于闭合状态，三极管二10截止，三极管二10输出5V高电平截止状态二Rd2，电子开关驱动芯片11由于驱动二极管两端电位相等不工作，使MOS管七12、MOS管八13处于截住断开状态，此时源板卡通过输出端Rout允许1A以下的电流输出。

当控制信号一Rc1为0V低电平，控制信号二Rc2为5V高电平时，三极管一7截止，三极管一7输出5V高电平截止状态一Rd1，磁簧开关8由于其线圈两端的电位相等没有电流流过不工作处于断开状态，三极管二10导通，三极管二10输出0V低电平平截止状态二Rd2，电子开关驱动芯片11由于驱动二极管两端电位差有电流流过开始工作，使MOS管七12、MOS管八13处于导通闭合状态，此时源板卡通过输出端Rout允许1A以上的电流输出。

通过以上对不同电流档位与输出状态的控制，使得输出切换电路在不同的电流量程范围选择了最合适的开关类型来工作，规避了单一类型开关的缺点，提升了系统测试精度、测试稳定性与开关电路的适用寿命，并降低了使用成本。

控制模块中的控制电路可以根据实际需要进行调整，将控制信号设置成单刀双掷或双刀双掷等切换控制模式。

开关模块中的开关电路可由各种继电器组合实现，包括但不限于磁簧继电器，MOSFET开关，MEMS继电器及PHOTOMOS开关，实现高精度与高使用寿命的有益效果。

在半导体集成电路测试应用中，通过该电路采用组合开关切换方式进行测试，与传统的单开关切换电路比较，测量范围更宽，小电流可以测量到10nA以下，大电流可以测量到几十A以上，小电流测试精度提升至0.2%以内，大电流测试时间缩短至0.5mS，较传统的单开关切换电路，测量数据更加准确，使用寿命更长，维护成本更低，扩展能力更强，兼容性更好。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种半导体测试系统的开关切换电路，用于对源板卡向测试卡电流的输出控制，其特征在于：包括源表模块、控制模块、开关模块，其中：

所述源表模块用于设置电流档位与输出状态，并将设置的电流档位与输出状态发送给控制模块；

所述控制模块根据电流档位与输出状态产生相应电平的使能信号En，根据电流档位与输出状态产生相应电平的控制信号Con；然后根据使能信号En与控制信号Con产生相应电平的控制信号一Rc1，根据使能信号En与控制信号Con产生相应电平的控制信号二Rc2；

所述开关模块用于根据控制信号一Rc1、控制信号二Rc2的电平高低，执行开关操作，使得源板卡能够无任何电压电流输出、允许1A以下的电流输出或者允许1A以上的电流输出。

2.根据权利要求1所述一种半导体测试系统的开关切换电路，其特征在于：所述控制模块用于对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则输出5V高电平的使能信号En和5V高电平控制信号Con；将5V高电平的使能信号En和5V高电平控制信号Con进行锁存；锁存维持此输出状态直到下一个档位数据到来才改变；其后，将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门计算组合产生5V高电平控制信号一Rc1；另一路5V高电平控制信号Con通过反相操作转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En通过与门计算组合产生0V低电平控制信号二Rc2；

用于对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则输出5V高电平的使能信号En和5V高电平控制信号Con；5V高电平的使能信号En和5V高电平控制信号Con进行锁存；锁存维持此输出状态直到下一个档位数据到来才改变；其后，将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门计算组合产生5V高电平控制信号一Rc1；另一路5V高电平控制信号Con通过反相操作转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En在与门电路二组合产生0V低电平控制信号二Rc2；

对电流档位和输出状态进行判断，如果设置的电流档位大于等于1A，输出状态为闭合状态时，则输出5V高电平使能信号En和0V低电平控制信号Con；5V高电平使能信号En和0V低电平控制信号Con进行锁存；锁存维持此输出状态直到下一个档位数据到来才改变；其后，将信号分成两路：其中一路5V高电平使能信号En和0V低电平控制信号Con通过与门计算组合产生0V低电平控制信号一Rc1；另一路0V低电平控制信号Con通过反相操作转换为5V高电平控制信号Con，5V高电平控制信号Con和5V高电平使能信号En在与门计算组合产生5V高电平控制信号二Rc2。

3.根据权利要求2所述一种半导体测试系统的开关切换电路，其特征在于：所述控制模块包括FPGA芯片、锁存器、反相器、与门电路一、与门电路二，其中：

所述FPGA芯片的控制信号端口与锁存器的控制信号进口连接，所述FPGA芯片的使能信号端口与锁存器的使能信号进口连接；所述锁存器的控制信号出口、锁存器的使能信号出口分别和与门电路一连接；所述锁存器的控制信号出口通过反相器和与门电路二连接；所述锁存器的使能信号出口和与门电路二连接；

所述与门电路一与Rc1接口一连接，所述与门电路二与Rc2接口二连接。

4.根据权利要求3所述一种半导体测试系统的开关切换电路，其特征在于：所述开关模块包括电磁开关电路与电子开关电路，分别通过电磁开关电路中的电磁线圈与电子开关电路中的电子启动电路实现开关的开启与闭合。

5.根据权利要求4所述一种半导体测试系统的开关切换电路，其特征在于：所述开关模块包括缓冲器一、缓冲器二、三极管一、三极管二、磁簧开关、MOS管七、MOS管八、电子开关驱动芯片，其中：

所述Rc1接口一与三极管一的基极连接；所述三极管一的集电极与电源正极连接；所述三极管一的发射极接地；

所述磁簧开关设置有四个接口，分别为磁簧开关接口一、磁簧开关接口二、磁簧开关接口三、磁簧开关接口四，所述磁簧开关接口一与三极管一的集电极连接，所述磁簧开关接口二与电源正极连接，所述磁簧开关接口三与MOS管七的源极连接，所述磁簧开关接口四与MOS管八的源极连接；

所述Rc2接口二与三极管二的基极连接；所述三极管二的集电极与电源正极连接，且所述三极管二的集电极与电子开关驱动芯片连接，所述三极管二的发射极接地；

所述电子开关驱动芯片分别与MOS管七的栅极、MOS管八的栅极连接，所述电子开关驱动芯片通过寄生二极管一与MOS管七的源极连接，所述电子开关驱动芯片通过寄生二极管二与MOS管八的源极连接；所述MOS管七的漏极与MOS管八的漏极连接；所述MOS管七的源极接Rin端口，MOS管八的源极接输出端Rout；所述电子开关驱动芯片与电源正极连接。

6.根据权利要求5所述一种半导体测试系统的开关切换电路，其特征在于：包括缓冲器一，所述Rc1接口一通过缓冲器一与三极管一的基极连接。

7.根据权利要求6所述一种半导体测试系统的开关切换电路，其特征在于：包括缓冲器二，所述Rc2接口二通过缓冲器二与三极管二的基极连接。

8.根据权利要求7所述一种半导体测试系统的开关切换电路，其特征在于：包括上位机，所述上位机分别与源表模块、FPGA芯片连接。

9.根据权利要求8所述一种半导体测试系统的开关切换电路，其特征在于：所述电子开关驱动芯片为光电场效应晶体管驱动器。

10.一种基于权利要求5所述半导体测试系统的开关切换电路的切换方法，其特征在于，包括以下步骤：

步骤1，将半导体测试系统的开关切换电路安装在源板与测试卡之间；

步骤2，通过上位机设置指定的源板的电流档位与输出状态，将设置的电流档位与输出状态传输到FPGA芯片，FPGA芯片对电流档位和输出状态进行判断，如果设置的输出状态为关断，FPGA芯片输出0V低电平使能信号En，不管控制信号Con为何种电平，将0V低电平使能信号En和控制信号Con发送给锁存器；锁存器维持此输出状态直到下一个档位数据到来才改变；其后，锁存器将信号分成两路：其中一路0V低电平使能信号En和控制信号Con通过与门电路一组合产生0V低电平控制信号一Rc1；另一路控制信号Con通过反相器转换为反相的控制信号Con，反相的控制信号Con和0V低电平使能信号En在与门电路二组合产生0V低电平控制信号二Rc2；

步骤3，FPGA芯片对电流档位和输出状态进行判断，如果设置的电流档位小于1A，输出状态为闭合状态时，则FPGA芯片输出5V高电平的使能信号En和5V高电平控制信号Con；5V高电平的使能信号En和5V高电平控制信号Con发送给锁存器；锁存器维持此输出状态直到下一个档位数据到来才改变；其后，锁存器将信号分成两路：其中一路5V高电平的使能信号En和5V高电平控制信号Con通过与门电路一组合产生5V高电平控制信号一Rc1；另一路5V高电平控制信号Con通过反相器转换为0V低电平控制信号Con，0V低电平控制信号Con和5V高电平的使能信号En在与门电路二组合产生0V低电平控制信号二Rc2；

步骤4，FPGA芯片对电流档位和输出状态进行判断，如果设置的电流档位大于等于1A，输出状态为闭合状态时，则FPGA芯片输出5V高电平使能信号En和0V低电平控制信号Con；5V高电平使能信号En和0V低电平控制信号Con发送给锁存器；锁存器维持此输出状态直到下一个档位数据到来才改变；其后，锁存器将信号分成两路：其中一路5V高电平使能信号En和0V低电平控制信号Con通过与门电路一组合产生0V低电平控制信号一Rc1；另一路0V低电平控制信号Con通过反相器转换为5V高电平控制信号Con，5V高电平控制信号Con和5V高电平使能信号En在与门电路二组合产生5V高电平控制信号二Rc2；

步骤5，将得到的控制信号一Rc1通过Rc1接口一输入到三极管一内，将得到的控制信号二Rc2通过Rc2接口二输入到三极管二内；

当控制信号一Rc1、控制信号二Rc2为0V低电平时，三极管一输出5V高电平截止状态一Rd1，三极管二输出5V高电平截止状态二Rd2；此时，磁簧开关由于其线圈两端的电位相等没有电流流过不工作处于断开状态，电子开关驱动芯片由于驱动二极管的两端电位相等不工作，使MOS管七、MOS管八处于截住断开状态，此时源板卡通过输出端Rout无任何电压电流输出；

当控制信号一Rc1为5V高电平，控制信号二Rc2为0V低电平时，三极管一导通，三极管一输出0V低电平截止状态一Rd1 ，磁簧开关由于其线圈两端的电位差有足够电流流过其产生的磁场吸合干簧触点开关处于闭合状态，三极管二截止，三极管二输出5V高电平截止状态二Rd2，电子开关驱动芯片由于驱动二极管两端电位相等不工作，使MOS管七、MOS管八处于截住断开状态，此时源板卡通过输出端Rout允许1A以下的电流输出；

当控制信号一Rc1为0V低电平，控制信号二Rc2为5V高电平时，三极管一截止，三极管一输出5V高电平截止状态一Rd1，磁簧开关由于其线圈两端的电位相等没有电流流过不工作处于断开状态，三极管二导通，三极管二输出0V低电平平截止状态二Rd2，电子开关驱动芯片由于驱动二极管两端电位差有电流流过开始工作，使MOS管七、MOS管八处于导通闭合状态，此时源板卡通过输出端Rout允许1A以上的电流输出。

Images