CN211014530U - 晶圆并行测试装置和系统 - Google Patents
晶圆并行测试装置和系统 Download PDFInfo
- Publication number
- CN211014530U CN211014530U CN201921138311.9U CN201921138311U CN211014530U CN 211014530 U CN211014530 U CN 211014530U CN 201921138311 U CN201921138311 U CN 201921138311U CN 211014530 U CN211014530 U CN 211014530U
- Authority
- CN
- China
- Prior art keywords
- switch
- test
- electrically connected
- wafer
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型提供了一种晶圆并行测试装置和系统。所述晶圆并行测试装置包括主控系统以及与所述主控系统电连接的多个测试工位,其中,所述主控系统分别驱动所述多个测试工位进行工作测试。本实施例中,通过对所述测试工位进行分别驱动,因此在所述一个测试工位上的探针之间发生短路区域时,可不驱动该测试工作进行工作测试,从而避免其它测试工位的被测器件的负电源短路的测试工位与地短接,保证其它测试工作测试的有效性,提高晶圆并行测试的准确度。
Description
技术领域
本实用新型涉及半导体集成电路测试技术领域,特别是涉及一种晶圆并行测试装置和系统。
背景技术
运放器件作为基础的元器件,日常使用量越来越大。随着需求的增大,运放的量产测试的速度也需要相应的提升。多工位并行测试是提升测试速度的一种有效方法。但是要在运放的Wafer(晶圆)测试上实现多工位并测,则需要面对一系列问题。
以四工位测试为例。每开始一次四工位运放测试,探针台移动一次,对应的四组探针扎到Wafer上相邻的四个被测运放的管脚上,然后由测试机进行被测运放的电气参数测试。对于运放的多工位并行测试,由于不同的工位之间环路的切换方式是一致的,因此可以用相同的一个控制信号来控制四个辅助运放环路中相对应的开关,这样可以节省多工位测试中控制信号的数量。但是,多工位并测时,由于被检测的运放器件上的负电源的管脚是短路在一起的,因此只要有一个工位的探针之间发生短路,则就会导致其它工位上的测试失效。
实用新型内容
基于此,有必要针对因一个测试工位的探针之间发生短路而导致并行的其它工位测试失效的问题,提供一种晶圆并行测试装置和系统。
本实用新型提供了一种晶圆并行测试装置,包括主控系统以及与所述主控系统电连接的多个测试工位,其中,所述主控系统分别驱动所述多个测试工位进行工作测试。
在其中一个实施例中,所述主控系统包括多组输出端子,每一组输出端子与一个所述测试工位电连接,为所述测试工位提供一组开关控制信号,以控制所述测试工位的工作状态。
在其中一个实施例中,所述主控系统还包括:
微控处理芯片,与所述多组输出端子分别电连接,用于获取当前每一所述测试工位相对所述晶圆位置信息,根据当前所述测试工位相对所述晶圆位置信息以及预存的所述晶圆的T84区域的位置信息判断所述测试工位是否对应于所述晶圆的T84区域,以及在判断所述测试工位的位置与所述晶圆的T84区域不对应时,生成与所述测试工位对应的所述一组开关控制信号;和
存储器,与所述微控处理芯片电连接,用于存储所述晶圆的T84区域的位置信息。
在其中一个实施例中,所述一组输出端子包括两个输出接口,其中第一输出接口输出第一开关控制信号,第二输出接口输出第二开关控制信号。
在其中一个实施例中,所述测试工位包括:
探针组,包括两个探针,用于与所述晶圆上的被测试元件的管脚分别接触;
第一开关支路,所述第一开关支路的输入端与所述探针组中的第一探针电连接,所述第一开关支路的输出端接地,所述第一开关支路的控制端和与之对应的所述一组输出端子中的第一输出接口电连接,用于接收所述第一开关控制信号,并根据所述第一开关控制信号导通;
第二开关支路,所述第二开关支路的输入端与所述探针组中的第二探针电连接,所述第二开关支路的输出端接地,所述第二开关支路的控制端和与之对应的所述一组输出端子中的第二输出接口电连接,用于接收所述第二开关控制信号,并根据所述第二开关控制信号导通。
在其中一个实施例中,所述第一开关支路包括:
第一电阻,所述第一电阻的第一端与所述第一探针电连接;
第一开关管,所述第一开关管的输入端与所述第一电阻的第二端电连接,所述第一开关管的输出端接地,所述第一开关管的控制端和与之对应的所述一组输出端子中的第一输出接口电连接。
在其中一个实施例中,所述第二开关支路包括:
第二电阻,所述第二电阻的第一端与所述第二探针电连接;
第二开关管,所述第二开关管的输入端与所述第一电阻的第二端电连接,所述第二开关管的输出端接地,所述第一开关管的控制端和与之对应的所述一组输出端子中的第一输出接口电连接。
在其中一个实施例中,所述第一开关管和所述第二开关管相同,均为干簧继电器、模拟开关或光电继电器。
基于同一发明构思,本实用新型实施例提供了一种晶圆并行测试系统,所述晶圆并行测试系统包括如上述任一实施例所述的晶圆并行测试装置。
综上,本实用新型提供了一种晶圆并行测试装置和系统。所述晶圆并行测试装置包括主控系统以及与所述主控系统电连接的多个测试工位,其中,所述主控系统分别驱动所述多个测试工位进行工作测试。本实施例中,通过对所述测试工位进行分别驱动,因此在所述一个测试工位上的探针之间发生短路区域时,可不驱动该测试工作进行工作测试,从而避免其它测试工位的被测器件的负电源短路的测试工位与地短接,保证其它测试工作测试的有效性,提高晶圆并行测试的准确度。
附图说明
图1为本实用新型实施例提供的一种晶圆并行测试装置的电气结构示意图;
图2为被检测运放器件的测试结构示意图;
图3为示例性四工位测试原理示意图;
图4为示例性测试工位上的探针扎到T84区域的示意图;
图5为本实用新型实施例提供的另一种晶圆并行测试装置的电气结构示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图对本实用新型的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本实用新型。但是本实用新型能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本实用新型内涵的情况下做类似改进,因此本实用新型不受下面公开的具体实施的限制。
请参见图1,本实用新型实施例提供了一种晶圆并行测试装置,所述晶圆并行测试装置包括主控系统100以及与所述主控系统100电连接的多个测试工位200,其中,所述主控系统100分别驱动所述多个测试工位200进行工作测试。
请参见图2、图3和图4,在Wafer上的灰色圆形区域中,黑色小矩形区域叫做T84区域,对于运放的多工位并行测试,由于不同的工位之间环路的切换方式是一致的,因此可以用相同的一个控制信号来控制测试工位200中相对应的开关,这样可以节省多工位测试中开关控制信号的数量。同时由于Wafer测试的特殊性,当有一个测试工位200的探针扎到Wafer的T84区域时,就会导致其它测试工位200测试失效。
而本实施例中,所述主控系统100分别驱动所述多个测试工位200进行工作测试,即所述主控系统100利用多个开关控制信号分别驱动所述多个测试工位200,因此在所述一个测试工位200上的探针之间发生短路区域时,主控系统100可选择不驱动该测试工作进行工作测试,从而避免其它测试工位200的被测器件的负电源短路的测试工位200与地短接,保证其它测试工作测试的有效性,提高晶圆并行测试的准确度。
请参见图5,在其中一个实施例中,所述主控系统100包括多组输出端子110,每一组输出端子110与一个所述测试工位200电连接,为所述测试工位200提供一组开关控制信号,以控制所述测试工位200的工作状态。
可以理解,所述主控系统100要分别控制所述多个测试工位200进行测试工作,则需要为所述多个测试工位200分别提供开关控制信号,即通过每一组输出端子110输出一组开关控制信号给一个测试工位200,从而实现对每一所述测试工作进行单独驱动。
在其中一个实施例中,所述主控系统100还包括微控处理芯片120和存储器130。
所述微控处理芯片120与所述多组输出端子110分别电连接,用于获取当前每一所述测试工位200相对所述晶圆位置信息,根据当前所述测试工位200相对所述晶圆位置信息以及预存的所述晶圆的T84区域的位置信息判断所述测试工位200是否对应于所述晶圆的T84区域,以及在判断所述测试工位200的位置与所述晶圆的T84区域不对应时,生成与所述测试工位200对应的所述一组开关控制信号。
所述存储器130与所述微控处理芯片120电连接,用于存储所述晶圆的T84区域的位置信息。
具体的,所述微控处理芯片120可根据测试工位200相对所述晶圆的初始位置信息、移动次数以及每次移动产生的位移,来计算当前所述测试工位200相对所述晶圆位置信息。通过根据当前所述测试工位200相对所述晶圆位置信息以及预存的所述晶圆的T84区域的位置信息判断所述测试工位200是否对应于所述晶圆的T84区域,以及在判断所述测试工位200的位置与所述晶圆的T84区域不对应时,生成与所述测试工位200对应的所述一组开关控制信号,从而实现仅对所述晶圆的T84区域以外区域的运放器件进行测试,有效避免了因所述测试工位200接触到晶圆的T84区域而导致其它工位测试失效的问题。
在其中一个实施例中,所述一组输出端子110包括两个输出接口,其中第一输出接口111输出第一开关控制信号,第二输出接口112输出第二开关控制信号。可以理解,需要被测运放器件中的多个运放参数,通过为测试工位200输出多个开关控制信号,可实现对被测运放器件中的多个运放参数进行逐一测试。可以理解,一组输出端子110中输出接口的数量是与一个测试工位200中探针的数量对应的,本实施例中一个测试工位200包括了两个探针,因此与该测试工位200对应的一组输出端子110包括两个输出接口,因此可推知,当一个测试工位200包括了n个探针时,与该测试工位200对应的一组输出端子110包括n个输出接口。
在其中一个实施例中,所述测试工位200包括探针组210、第一开关支路220和第二开关支路230。
所述探针组210包括两个探针,用于与所述晶圆上的被测试元件的管脚分别接触。
所述第一开关支路220的输入端与所述探针组210中的第一探针211电连接,所述第一开关支路220的输出端接地,所述第一开关支路220的控制端和与之对应的所述一组输出端子110中的第一输出接口电连接,用于接收所述第一开关控制信号,并根据所述第一开关控制信号导通。
所述第二开关支路230的输入端与所述探针组210中的第二探针212电连接,所述第二开关支路230的输出端接地,所述第二开关支路230的控制端和与之对应的所述一组输出端子110中的第二输出接口112电连接,用于接收所述第二开关控制信号,并根据所述第二开关控制信号导通。
可以理解,本实施例中通过所述第一探针211和第二探针212与测试为被测试元件提供测试信号,对被测试元件的运放参数进行测试。此外,所述探针组还可以包括额外三个探针,其中两个探针分别接触被测试元件的正、负电源管脚,为所述被测试元件供电,其余一个探针与被测试元件的输出管脚接触,将被测试元件的输出信号提供给主控系统,以使主控系统根据被测试元件的输出信号计算得到被测试元件的运放参数。
在其中一个实施例中,所述第一开关支路220包括第一电阻R1和第一开关管M1。
所述第一电阻R1的第一端与所述第一探针211电连接。
所述第一开关管M1的输入端与所述第一电阻R1的第二端电连接,所述第一开关管M1的输出端接地,所述第一开关管M1的控制端和与之对应的所述一组输出端子110中的第一输出接口电连接。
在其中一个实施例中,所述第二开关支路230包括第二电阻R2和第二开关管M2。
所述第二电阻R2的第一端与所述第二探针212电连接。
所述第二开关管M2的输入端与所述第一电阻R1的第二端电连接,所述第二开关管M2的输出端接地,所述第一开关管M1的控制端和与之对应的所述一组输出端子110中的第一输出接口电连接。
在其中一个实施例中,所述第一开关管M1和所述第二开关管M2相同,均为干簧继电器、模拟开关或光电继电器。可以理解,当所述第一开关管M1和所述第二开关管M2均为相同,均为干簧继电器、模拟开关或光电继电器时,可以简化电路设计。此外,所述第一开关管M1和所述第二开关管M2还可以采用场效应管、三极管等其它开关元件,所述第一开关管M1和所述第二开关管M2可以是干簧继电器、模拟开关或光电继电器等开关元件中的任一种。
在其中一个实施例中,所述第一开关管M1和所述第二开关管M2均为N型场效应管或三级管。可以理解,由于在N型场效应管或三级管在其控制端的开关控制信号为高电平时导通,其控制端的开关控制信号为低电平时断开,因此当采用N型场效应管或三级管为所述第一开关管M1和所述第二开关管M2时,所述主控系统100仅需要在驱动测试工位200时输出所述开关控制信号,有利于降低所述晶圆并行测试装置的功耗。
基于同一发明构思,本实用新型实施例还提供了一种所述晶圆并行测试装置的测试方法,包括:
在测试过程中,主控系统100分别驱动与之电连接的多个测试工位200进行工作测试。
在其中一个实施例中,所述主控系统100分别驱动与之电连接的多个所述测试工位200进行工作测试,包括:
所述主控系统100通过其身上的多组输出端子110分别为多个所述测试工位200提供一组开关控制信号,每一组所述输出接口对应与一个所述测试工位200。
在其中一个实施例中,所述晶圆并行测试装置的测试方法还包括:
在进行测试之前,获取所述晶圆的T84区域的位置信息以及当前每一所述测试工位200相对所述晶圆位置信息;
根据当前所述测试工位200相对所述晶圆位置信息以及预存的所述晶圆的T84区域的位置信息,判断所述测试工位200是否对应于所述晶圆的T84区域;
若是,则生成与所述测试工作对应的所述一组开关控制信号。
基于同一发明构思,本实用新型实施例还提供了一种晶圆并行测试系统,所述晶圆并行测试系统包括上述任一实施例所述的晶圆并行测试装置。
综上,本实用新型提供了一种晶圆并行测试装置和系统。所述晶圆并行测试装置包括主控系统100以及与所述主控系统100电连接的多个测试工位200,其中,所述主控系统100分别驱动所述多个测试工位200进行工作测试。本实施例中,通过对所述测试工位200进行分别驱动,因此在所述一个测试工位200上的探针之间发生短路区域时,可不驱动该测试工作进行工作测试,从而避免其它测试工位200的被测器件的负电源短路的测试工位200与地短接,保证其它测试工作测试的有效性,提高晶圆并行测试的准确度。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (9)
1.一种晶圆并行测试装置,其特征在于,包括主控系统以及与所述主控系统电连接的多个测试工位,其中,所述主控系统分别驱动所述多个测试工位进行工作测试。
2.如权利要求1所述的晶圆并行测试装置,其特征在于,所述主控系统包括多组输出端子,每一组输出端子与一个所述测试工位电连接,为所述测试工位提供一组开关控制信号,以控制所述测试工位的工作状态。
3.如权利要求2所述的晶圆并行测试装置,其特征在于,所述主控系统还包括:
微控处理芯片,与所述多组输出端子分别电连接,用于为与所述晶圆的T84区域不对应的所述测试工位提供对应的所述一组开关控制信号;和
存储器,与所述微控处理芯片电连接,用于存储所述晶圆的T84区域的位置信息。
4.如权利要求2所述的晶圆并行测试装置,其特征在于,所述一组输出端子包括两个输出接口,其中第一输出接口输出第一开关控制信号,第二输出接口输出第二开关控制信号。
5.如权利要求3所述的晶圆并行测试装置,其特征在于,所述测试工位包括:
探针组,包括两个探针,用于与所述晶圆上的被测试元件的管脚分别接触;
第一开关支路,所述第一开关支路的输入端与所述探针组中的第一探针电连接,所述第一开关支路的输出端接地,所述第一开关支路的控制端和与之对应的所述一组输出端子中的第一输出接口电连接,用于接收所述第一开关控制信号,并根据所述第一开关控制信号导通;
第二开关支路,所述第二开关支路的输入端与所述探针组中的第二探针电连接,所述第二开关支路的输出端接地,所述第二开关支路的控制端和与之对应的所述一组输出端子中的第二输出接口电连接,用于接收所述第二开关控制信号,并根据所述第二开关控制信号导通。
6.如权利要求5所述的晶圆并行测试装置,其特征在于,所述第一开关支路包括:
第一电阻,所述第一电阻的第一端与所述第一探针电连接;
第一开关管,所述第一开关管的输入端与所述第一电阻的第二端电连接,所述第一开关管的输出端接地,所述第一开关管的控制端和与之对应的所述一组输出端子中的第一输出接口电连接。
7.如权利要求6所述的晶圆并行测试装置,其特征在于,所述第二开关支路包括:
第二电阻,所述第二电阻的第一端与所述第二探针电连接;
第二开关管,所述第二开关管的输入端与所述第一电阻的第二端电连接,所述第二开关管的输出端接地,所述第一开关管的控制端和与之对应的所述一组输出端子中的第一输出接口电连接。
8.如权利要求7所述的晶圆并行测试装置,其特征在于,所述第一开关管和所述第二开关管相同,均为干簧继电器、模拟开关或光电继电器。
9.一种晶圆并行测试系统,其特征在于,包括如权利要求1~8任一权项所述的晶圆并行测试装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921138311.9U CN211014530U (zh) | 2019-07-19 | 2019-07-19 | 晶圆并行测试装置和系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201921138311.9U CN211014530U (zh) | 2019-07-19 | 2019-07-19 | 晶圆并行测试装置和系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN211014530U true CN211014530U (zh) | 2020-07-14 |
Family
ID=71477634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201921138311.9U Active CN211014530U (zh) | 2019-07-19 | 2019-07-19 | 晶圆并行测试装置和系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN211014530U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110286309A (zh) * | 2019-07-19 | 2019-09-27 | 北京华峰测控技术股份有限公司 | 晶圆并行测试装置、方法和系统 |
-
2019
- 2019-07-19 CN CN201921138311.9U patent/CN211014530U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110286309A (zh) * | 2019-07-19 | 2019-09-27 | 北京华峰测控技术股份有限公司 | 晶圆并行测试装置、方法和系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101238566B (zh) | 器件识别方法、器件制造方法以及电子器件 | |
CN107367678B (zh) | 测试结构、测试探针卡、测试系统及测试方法 | |
CN101796424B (zh) | 具有减小的电流泄漏的半导体器件测试系统 | |
US9885746B2 (en) | Switching matrix and testing system for semiconductor characteristic measurement using the same | |
CN108181570B (zh) | 芯片接地引脚连通性测试方法及装置、可读存储介质 | |
CN211426704U (zh) | 芯片的gpio的自动化测试系统 | |
CN202548256U (zh) | 短路测试装置 | |
CN104204827A (zh) | Esd测试检查装置和esd测试检查方法 | |
CN211014530U (zh) | 晶圆并行测试装置和系统 | |
CN109490763A (zh) | 一种继电器单板通用测试装置及测试方法 | |
CN115856588A (zh) | 芯片测试板及测试方法 | |
CN104635142A (zh) | 提高测试准确性的测试装置及测试方法 | |
CN106908712B (zh) | 一种应用于ic测试的高低温测试方法 | |
CN110703729A (zh) | 一种微控制器测试系统及其测试方法 | |
CN110286309A (zh) | 晶圆并行测试装置、方法和系统 | |
CN204903978U (zh) | 一种测试系统与分拣机间通讯信号自适应装置 | |
CN107290641B (zh) | Igbt简易测试装置及测试方法 | |
KR101297657B1 (ko) | 반도체 테스트 스위치 회로 | |
CN212459794U (zh) | 一种具有通道测试功能的探针卡 | |
CN110596568A (zh) | 运放测试电路和系统 | |
CN211905585U (zh) | 开尔文检测电路和芯片测试系统 | |
CN216082959U (zh) | 一种治具接口短路检测系统 | |
CN113049921B (zh) | Tddb测试结构、tddb测试系统及其测试方法 | |
CN211905580U (zh) | 双管芯器件测试电路及系统 | |
CN210575025U (zh) | 一种显示面板的供电电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |