CN113241331B - 基于阵列散热的三维集成结构及其制备方法和分析方法 - Google Patents

基于阵列散热的三维集成结构及其制备方法和分析方法 Download PDF

Info

Publication number
CN113241331B
CN113241331B CN202110437642.8A CN202110437642A CN113241331B CN 113241331 B CN113241331 B CN 113241331B CN 202110437642 A CN202110437642 A CN 202110437642A CN 113241331 B CN113241331 B CN 113241331B
Authority
CN
China
Prior art keywords
chip
layer
motherboard
heat dissipation
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110437642.8A
Other languages
English (en)
Other versions
CN113241331A (zh
Inventor
张剑
卢茜
向伟玮
曾策
董乐
徐诺心
赵明
叶惠婕
董东
朱晨俊
王文博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 29 Research Institute
Original Assignee
CETC 29 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 29 Research Institute filed Critical CETC 29 Research Institute
Priority to CN202110437642.8A priority Critical patent/CN113241331B/zh
Publication of CN113241331A publication Critical patent/CN113241331A/zh
Application granted granted Critical
Publication of CN113241331B publication Critical patent/CN113241331B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N25/00—Investigating or analyzing materials by the use of thermal means
    • G01N25/20—Investigating or analyzing materials by the use of thermal means by investigating the development of heat, i.e. calorimetry, e.g. by measuring specific heat, by measuring thermal conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明公开了一种基于阵列散热的三维集成结构及其制备方法和分析方法，该三维集成结构包括从上至下依次堆叠的芯片层、转接板层、封装层和母板层。本发明构建从芯片到封装、再到系统的高效传热路径，实现该三维集成结构原位、实时热分析，从而减小整个系统的热衰减，提升电子系统的可靠性。

Description

基于阵列散热的三维集成结构及其制备方法和分析方法
技术领域
本发明属于微电子散热技术领域，尤其涉及基于阵列散热的三维集成结构及其制备方法和分析方法。
背景技术
小型化、多功能化和高性能化是电子系统发展的重要方向。基于片上系统、封装级系统和系统级封装的三维集成技术是实现电子系统小型化和多功能化的重要途径：
(1)片上系统技术强调在单芯片上水平集成多个系统功能；
(2)封装级系统技术强调使用转接板、封装基板，在三维方向实现芯片的堆叠，将多种芯片、器件和无源元件集成在一个封装体内，实现综合集成密度更高；
(3)系统级封装技术强调将封装与系统母板一体化集成，实现更强的功能和成本协同更优。
典型的电子系统包括：芯片、转接板、封装基板和系统母板，彼此之间通过金属布线层和金属微凸点实现电气信号的互联互通。
在上述三维集成结构中，功率器件的散热能力成为了电子系统应用的主要瓶颈。特别是随着以GaN为代表的第三代半导体功率器件的广泛应用，散热问题越来越突出。由于GaN功率器件的功率密度更高，自热效应更大，对三维集成系统的散热能力要求更高。
在如上所述的三维集成系统中，由于芯片衬底、转接板、封装基板和系统母板的材料通常为半导体或绝缘体，热导率通常都比较低，特别是系统母板的有机布线材料热导率通常小于1W/m·K，不能满足散热需求。需要采用高密度阵列散热结构来解决三维集成系统的散热需求。
此外，三维集成系统的材料体系复杂，涉及硅、陶瓷、有机材料和金属材料；同时，三维集成系统工艺体系复杂，涉及半导体工艺、陶瓷材料烧结工艺、有机材料层压工艺、软钎料焊接工艺等等。仅仅使用材料热导率结合仿真分析的方法，不能准确分析系统的散热能力。需要设计合理的三维集成结构热分析方法，从而根据不同的应用需求和功率器件功耗，优化传热路径。
目前，使用散热结构实现电子系统高效热传导的研究很多：美国加州大学的AyedAlqahtani等采用基于硅的芯片内热传导孔，使三维集成电路仅用6％的面积就实现了最高温度下降25％的效果；马来西亚的N.A.Ngah等人采用多层LTCC散热孔设计实现了PIN光电二极管模块，获得了极佳的散热能力。然而，现有研究主要集中在部分结构、部分基板层级的增强散热，如何构建从芯片到封装、再到系统的高效传热路径，减小整个系统的热衰减，提升电子系统的可靠性，还鲜有报道。
发明内容
本发明的目的在于，为克服现有技术缺陷，提供了一种基于阵列散热的三维集成结构及其制备方法,通过将芯片表面高导热钝化层、芯片内热传导孔、转接板内金属传热层、转接板内高密度阵列散热孔、封装基板内金属传热层、封装基板内高密度阵列散热孔、母板内金属传热层、母板内高密度阵列散热孔和母板内高导热金属芯一体化集成，构建从芯片到封装、再到系统的高效传热路径，减小整个系统的热衰减，提升电子系统的可靠性。
本发明还提供了一种基于阵列散热结构的三维集成结构分析方法，通过使用内嵌温度传感器的大功率热源芯片，实现该三维集成结构原位、实时热分析，从而根据不同的应用需求，优化传热路径。
本发明目的通过下述技术方案来实现：
本发明提出的基于阵列散热的三维集成结构，包括：从上至下依次堆叠的芯片层、转接板层、封装层和母板层；
芯片层集成有芯片表面高导热钝化层、芯片内金属传热层和芯片内热传导孔；
转接板层集成有转接板内金属传热层和转接板内高密度阵列散热孔；
封装层集成有封装基板内金属传热层和封装基板内高密度阵列散热孔；
母板层集成有母板内金属传热层、母板内高密度阵列散热孔和母板内高导热金属芯。
进一步的，芯片内热传导孔穿透芯片衬底，芯片底部设有芯片底部绝缘层，芯片内金属传热层嵌入在芯片底部绝缘层内，芯片层通过芯片与转接板间微凸点与转接板层堆叠。
进一步的，芯片内热传导孔设置于多个芯片有源区之间。
进一步的，转接板层的转接板上下表面均设有转接板表面绝缘层，转接板内金属传热层嵌入在转接板表面绝缘层内，转接板内高密度阵列散热孔穿透转接板衬底，转接板层通过转接板与封装基板间微凸点与封装层堆叠。
进一步的，封装层的封装基板采用陶瓷基板，封装基板上下表面以及内部均设有封装基板内金属传热层，任意两层相邻的封装基板内金属传热层之间通过贯穿封装基板的封装基板内高密度阵列散热孔实现连通，封装层通过封装基板与系统母板间微凸点与母板层堆叠。
进一步的，母板层的母板采用有机母板，母板内高导热金属芯上方集成密度低的一侧仅设有母板内高密度阵列散热孔，集成密度高的一侧设有母板内金属传热层和母板内高密度阵列散热孔，任意两层相邻的母板内金属传热层之间通过母板内高密度阵列散热孔实现连通，最下方的母板内高密度阵列散热孔与母板内高导热金属芯连通。
进一步的，母板内任意两层相邻的母板内高密度阵列散热孔交错分布。
进一步的，转接板内高密度阵列散热孔的孔中心距为对应孔直径的2-4倍；封装基板内高密度阵列散热孔的孔中心距为对应孔直径的2-4倍；母板内高密度阵列散热孔的孔中心距为对应孔直径的2-4倍。
另一方面，本发明提供一种基于阵列散热的三维集成结构制备方法，具体包括以下步骤：
S11:在集成有转接板内金属传热层、转接板内高密度阵列散热孔的转接板表面使用植球或电镀工艺制备转接板与封装基板间微凸点；
S12：使用倒装焊接工艺将步骤S11获得的转接板焊接在集成有封装基板内金属传热层、封装基板内高密度阵列散热孔的封装基板表面，得到集成有转接板的封装基板；
S13：在集成有芯片表面高导热钝化层、芯片内金属传热层和芯片内热传导孔的芯片表面使用植球或电镀工艺制备芯片与转接板间微凸点；
S14：使用倒装焊接工艺，将步骤S13中获得的芯片焊接在步骤S12获得的集成有转接板的封装基板中的转接板表面，得到集成有芯片和转接板的封装基板；
S15：在步骤S14获得的集成有芯片和转接板的封装基板背面使用植球工艺制备封装基板与系统母板间微凸点；
S16：使用倒装焊接工艺，将步骤S15得到的集成有封装基板与系统母板间微凸点、芯片和转接板的封装基板焊接在集成有母板内金属传热层、母板内高密度阵列散热孔和母板内高导热金属芯的系统母板表面，得到基于阵列散热的三维集成结构。
另一方面，本发明还提供一种基于阵列散热的三维集成结构分析方法，用于分析优化上述的任意一种三维集成结构，其具体步骤包括：
S21：在具有薄膜模拟热源电阻和薄膜温度传感器的大功率热源芯片表面制备芯片表面高导热钝化层，在大功率热源芯片内制备芯片内热传导孔，在大功率热源芯片内制备芯片内金属传热层，得到集成有芯片表面高导热钝化层、芯片内金属传热层和芯片内热传导孔的高导热大功率热源芯片；
S22：在三维集成结构的高导热区域集成高导热大功率热源芯片，在三维集成结构的普通导热区域集成大功率热源芯片；
S23：通过薄膜模拟热源电阻模拟真实芯片发热；
S24：通过薄膜温度传感器，利用金属的电阻温度系数，测量电阻变化，原位分析高导热大功率热源芯片和大功率热源芯片表面的温度变化；
S25：利用瞬态法测量热阻的方法，分析芯片、转接板、封装基板和系统母板每一层的热阻分布；
S26：根据步骤S25的测试结果，对基于阵列散热的三维集成结构进行优化。
本发明的有益效果在于：
(1)通过构建从芯片到封装、再到系统的基于金属布线、金属孔、金属凸点的全金属高效传热路径，实现芯片热点到系统母板的高效热传导，与普通的三维集成方法相比，消除了各层间硅、陶瓷、有机物等键合材料或绝缘材料的低热导率所产生的散热瓶颈。
(2)通过综合分析芯片、转接板、封装基板和系统母板的工艺特点，针对性提出了芯片表面高导热钝化层、芯片内热传导孔、转接板内金属传热层、转接板内高密度阵列散热孔、封装基板内金属传热层、封装基板内高密度阵列散热孔、母板内金属传热层、母板内高密度阵列散热孔和母板内高导热金属芯的一体化三维集成方法，实现了全系统路径的散热能力优化，同时兼顾了各层级工艺的可实现性。
(3)通过调整内嵌温度传感器的大功率热源芯片的分布位置，能够准确分析三维集成结构的散热能力，解决了三维集成结构散热能力分析困难的技术难题。
附图说明
图1是本发明基于阵列散热的三维集成结构示意图；
图2是本发明基于阵列散热的三维集成结构从芯片到母板的传热路径示意图；
图3是本发明基于阵列散热的三维集成结构制备方法流程示意图；
图4是本发明基于阵列散热的三维集成结构分析方法中大功率热源芯片结构剖面示意图；
图5是本发明基于阵列散热的三维集成结构分析方法中高导热大功率热源芯片结构剖面示意图；
图6是本发明基于阵列散热的三维集成结构分析方法中薄膜模拟热源电阻和薄膜温度传感器示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，为使本发明实施例的目的、技术方案和优点更加清楚，下面对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
因此，以下对本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示是本实施例提供的一种基于阵列散热的三维集成结构，该三维集成结构从上至下依次堆叠的芯片层、转接板层、封装层和母板层。
芯片层集成有芯片表面高导热钝化层、芯片内金属传热层和芯片内热传导孔，芯片内热传导孔穿透芯片衬底，芯片底部设有芯片底部绝缘层，芯片内金属传热层嵌入在芯片底部绝缘层内，芯片层通过芯片与转接板间微凸点与转接板层堆叠。芯片内热传导孔设置于多个芯片有源区之间，芯片有源区为热源，本优选实施例将芯片内热传导孔设置于多个芯片有源区之间能够提高散热效率。芯片内热传导孔为穿透芯片衬底的金属化孔，根据制备工艺水平和成本不同可选用实心金属化孔或空心金属化孔，金属化孔为金、铜等金属。芯片衬底为硅、砷化镓、氮化镓或碳化硅等，芯片表面高导热钝化层为SiNx、AlN或SiC等绝缘薄膜，芯片表面高导热钝化层的厚度为100nm到4000nm。芯片内金属传热层为金、铜、铝等金属布线层。优选地，当表面高导热钝化层选用200nm厚度的SiNx薄膜时能达到较高的散热效果。
芯片与转接板间微凸点为金凸点或铜柱凸点；芯片与转接板间微凸点的尺寸为10μm～150μm。优选地，当芯片与转接板间微凸点选用尺寸为100μm的铜柱凸点时能达到较高的散热效果。
转接板层集成有转接板内金属传热层和转接板内高密度阵列散热孔，转接板层的转接板上下表面均设有转接板表面绝缘层，转接板内金属传热层嵌入在转接板表面绝缘层内，转接板内高密度阵列散热孔穿透转接板衬底，转接板层通过转接板与封装基板间微凸点与封装层堆叠。转接板内高密度阵列散热孔根据制备工艺和成本不同可选用实心金属化孔或空心金属化孔。金属化孔为金、铜等金属；转接板为硅、玻璃或碳化硅等。转接板内高密度阵列散热孔为密集阵列孔，孔直径为5μm-50μm，孔中心距为2-4倍孔直径，孔中心距太大会导致集成密度低，散热能力差，孔中心距太小会导致不满足可制造性要求。转接板内金属传热层为金、铜、铝等金属。优选地，转接板选用硅时能达到较高的散热效果。优选地，转接板内高密度阵列散热孔选用实心金属化孔时能达到较高的散热效果。
转接板与封装基板间微凸点为铜柱凸点或钎料球凸点，转接板与封装基板间微凸点的尺寸为50μm～300μm。优选地，转接板与封装基板间微凸点选用尺寸为200μm的钎料球凸点时能达到较高的散热效果。
封装层集成有封装基板内金属传热层和封装基板内高密度阵列散热孔，封装层的封装基板采用陶瓷基板，封装基板上下表面以及内部均设有封装基板内金属传热层，任意两层相邻的封装基板内金属传热层之间通过贯穿封装基板的封装基板内高密度阵列散热孔实现连通，封装层通过封装基板与系统母板间微凸点与母板层堆叠。封装基板内层金属传热层为大面积金属网格或大面积整面金属。封装基板内高密度阵列散热孔为密集阵列孔，封装基板内高密度阵列散热孔为实心金属化孔。实心金属化孔为金、银、钨和钼等金属，封装基板为LTCC陶瓷基板或HTCC陶瓷基板。优选地，实心金属化孔选用金，封装基板选用LTCC陶瓷基板时能达到较高的散热效果。
封装基板内高密度阵列散热孔与封装基板内金属传热层彼此间隔分布，任意两层相邻的封装基板内金属传热层均通过封装基板内高密度阵列散热孔实现连通，有利于热量的高速传导；任意两层相邻的封装基板内高密度阵列散热孔彼此交错分布，有利于封装基板内热量的均匀分布。封装基板内高密度阵列散热孔为密集阵列孔，孔直径为50～200μm，孔中心距为2～4倍孔直径，孔中心距太大会导致集成密度低，散热能力差，孔中心距太小会导致不满足可制造性要求。
封装基板与系统母板间微凸点为钎料球凸点，封装基板与系统母板间微凸点的尺寸为200μm～800μm。优选地，封装基板与系统母板间微凸点的尺寸为600μm时能达到较高的散热效果。
母板层集成有母板内金属传热层、母板内高密度阵列散热孔和母板内高导热金属芯，母板层的母板采用有机母板，母板内高导热金属芯上方集成密度低的一侧仅设有母板内高密度阵列散热孔，集成密度高的一侧设有母板内金属传热层和母板内高密度阵列散热孔，任意两层相邻的母板内金属传热层之间通过母板内高密度阵列散热孔实现连通，有利于热量的高速传导。最下方的母板内高密度阵列散热孔与母板内高导热金属芯连通。母板内任意两层相邻的母板内高密度阵列散热孔交错分布，有利于母板内热量的均匀分布。母板内高密度阵列散热孔为密集阵列孔，孔直径为100μm～500μm，孔中心距为2～4倍孔直径，孔中心距太大会导致集成密度低，散热能力差，孔中心距太小会导致不满足可制造性要求。实心金属化孔或内填有机材料、外部为金属的金属化孔为铜。母板内金属传热层为大面积金属网格或大面积整面金属。母板内高导热金属芯为铜。母板内高密度阵列散热孔与母板内金属传热层构成了两种热传导路径，集成密度低的一侧散热性能优于集成密度高的一侧。
如附图2所示是本优选实施例提供的基于阵列散热的三维集成结构从芯片到母板的传热路径。在系统母板中集成密度高的一侧设有母板内金属传热层和母板内高密度阵列散热孔，任意两层相邻的母板内金属传热层之间通过母板内高密度阵列散热孔实现连通，形成一条热传导路径。在系统母板中集成密度低的一侧仅设有母板内高密度阵列散热孔，形成另一条热传导路径。两条热传导路径能满足不同散热要求下均能高效传热。
本实施例通过构建从芯片到封装、再到系统的基于金属布线、金属孔、金属凸点的全金属高效传热路径，实现芯片热点到系统母板的高效热传导，与普通的三维集成方法相比，消除了各层间硅、陶瓷、有机物等键合材料或绝缘材料的低热导率所产生的散热瓶颈。
实施例2
如图3所示是本优选实施例提供的基于阵列散热的三维集成结构的制备方法，该方法具体为：
A：提供集成有转接板内金属传热层、转接板内高密度阵列散热孔的转接板；
B：在转接板表面使用植球或电镀工艺制备转接板与封装基板间微凸点；
C：提供集成有封装基板内金属传热层、封装基板内高密度阵列散热孔的封装基板；
D：使用倒装焊接工艺，将步骤B获得的集成有微凸点的转接板焊接在封装基板表面，得到集成有转接板的封装基板；
E：提供集成有芯片表面高导热钝化层、芯片内金属传热层和芯片内热传导孔的芯片；
F：在芯片表面使用植球或电镀工艺制备芯片与转接板间微凸点；
G：使用倒装焊接工艺，将步骤F中获得的集成有微凸点的芯片焊接在步骤D中转接板的表面，得到集成有芯片和转接板的封装基板；
步骤H：在步骤G中得到的集成有芯片和转接板的封装基板背面使用植球工艺制备封装基板与系统母板间微凸点；
步骤I：提供集成有母板内金属传热层、母板内高密度阵列散热孔和母板内高导热金属芯的系统母板；
步骤J：使用倒装焊接工艺，将步骤H中得到的集成有微凸点、芯片和转接板的封装基板焊接在步骤I中系统母板的表面，得到基于阵列散热结构的三维集成结构。
本优选实施例综合考虑三维集成结构多温度梯度焊接工艺方法，得到制备基于阵列散热的三维集成结构制备方法。
实施例3
本优选实施例提供了一种基于阵列散热的三维集成结构的分析方法，使用内嵌温度传感器的大功率热源芯片，分别布置在三维集成结构的不同位置，对三维集成结构进行热分析。
如附图4所示，是本优选实施例提供的基于阵列散热的三维集成结构的分析方法所采用的大功率热源芯片结构剖面示意图，该大功率热源芯片表面集成有薄膜模拟热源电阻和薄膜温度传感器。
如附图5所示，是本优选实施例提供的基于阵列散热的三维集成结构的分析方法所采用的高导热大功率热源芯片结构剖面示意图，该高导热大功率热源芯片表面集成有薄膜模拟热源电阻、薄膜温度传感器、高导热钝化层、芯片内热传导孔和芯片内金属传热层。
如附图6所示是本优选实施例提供的基于阵列散热的三维集成结构的分析方法所采用的薄膜模拟热源电阻和薄膜温度传感器示意图。
如附图1所示是本优选实施例提供的基于阵列散热的三维集成结构的分析方法中高导热区域和普通导热区域示意图。
基于阵列散热的三维集成结构的分析方法具体包括如下步骤：
a：提供一种内嵌温度传感器的大功率热源芯片，芯片表面同时具有薄膜模拟热源电阻和薄膜温度传感器。
b：在大功率热源芯片表面制备高导热钝化层，在大功率热源芯片内制备芯片内热传导孔，在大功率热源芯片内制备芯片内金属传热层，得到集成有芯片表面高导热钝化层、芯片内金属传热层和芯片内热传导孔的高导热大功率热源芯片。
c：在三维集成结构的高导热区域集成高导热大功率热源芯片，在三维集成结构的普通导热区域集成大功率热源芯片。
d：通过薄膜模拟热源电阻模拟真实芯片发热。
e：通过薄膜温度传感器，利用金属的电阻温度系数，通过“四线法”测量电阻变化，从而原位分析高导热大功率热源芯片和大功率热源芯片表面的温度变化。
f：利用瞬态法测量热阻的方法，分析芯片、转接板、封装基板和系统母板每一层的热阻分布；
g：根据上述测试结果，优化基于阵列散热的三维集成结构。
本实施例提供的基于阵列散热的三维集成结构分析方法，利用瞬态法测量热阻的方法，可以分析整个三维集成结构的分层热阻。通过调整内嵌温度传感器的大功率热源芯片的分布位置，能够准确分析三维集成结构的散热能力，解决了三维集成结构散热能力分析困难的技术难题。
前述本发明基本例及其各进一步选择例可以自由组合以形成多个实施例，均为本发明可采用并要求保护的实施例。本发明方案中，各选择例，与其他任何基本例和选择例都可以进行任意组合。本领域技术人员可知有众多组合。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.基于阵列散热的三维集成结构制备方法，其特征在于，包括：
S11:在集成有转接板内金属传热层(4)、转接板内高密度阵列散热孔(5)的转接板表面使用植球或电镀工艺制备转接板与封装基板间微凸点(12)；
S12：使用倒装焊接工艺将步骤S11获得的转接板焊接在集成有封装基板内金属传热层(6)、封装基板内高密度阵列散热孔(7)的封装基板表面，得到集成有转接板的封装基板；
S13：在集成有芯片表面高导热钝化层(1)、芯片内金属传热层(2)和芯片内热传导孔(3)的芯片表面使用植球或电镀工艺制备芯片与转接板间微凸点(11)；
S14：使用倒装焊接工艺，将步骤S13中获得的芯片焊接在步骤S12获得的集成有转接板的封装基板中的转接板表面，得到集成有芯片和转接板的封装基板；
S15：在步骤S14获得的集成有芯片和转接板的封装基板背面使用植球工艺制备封装基板与系统母板间微凸点(13)；
S16：使用倒装焊接工艺，将步骤S15得到的集成有封装基板与系统母板间微凸点(13)、芯片和转接板的封装基板焊接在集成有母板内金属传热层(8)、母板内高密度阵列散热孔(9)和母板内高导热金属芯(10)的系统母板表面，得到基于阵列散热的三维集成结构。
2.基于阵列散热的三维集成结构，其特征在于，根据权利要求1所述的基于阵列散热的三维集成结构制备方法制备获得，包括：从上至下依次堆叠的芯片层、转接板层、封装层和母板层；
所述芯片层集成有芯片表面高导热钝化层(1)、芯片内金属传热层(2)和芯片内热传导孔(3)；
所述转接板层集成有转接板内金属传热层(4)和转接板内高密度阵列散热孔(5)；
所述封装层集成有封装基板内金属传热层(6)和封装基板内高密度阵列散热孔(7)；
所述母板层集成有母板内金属传热层(8)、母板内高密度阵列散热孔(9)和母板内高导热金属芯(10)。
3.如权利要求2所述的基于阵列散热的三维集成结构，其特征在于，所述芯片内热传导孔(3)穿透芯片衬底(15)，芯片底部设有芯片底部绝缘层(16)，芯片内金属传热层(2)嵌入在芯片底部绝缘层(16)内，芯片层通过芯片与转接板间微凸点(11)与转接板层堆叠。
4.如权利要求3所述的基于阵列散热的三维集成结构，其特征在于，所述芯片内热传导孔(3)设置于多个芯片有源区(14)之间。
5.如权利要求2所述的基于阵列散热的三维集成结构，其特征在于，所述转接板层的转接板上下表面均设有转接板表面绝缘层(17)，转接板内金属传热层(4)嵌入在转接板表面绝缘层(17)内，转接板内高密度阵列散热孔(5)穿透转接板衬底(18)，转接板层通过转接板与封装基板间微凸点(12)与封装层堆叠。
6.如权利要求2所述的基于阵列散热的三维集成结构，其特征在于，所述封装层的封装基板采用陶瓷基板(19)，封装基板上下表面以及内部均设有封装基板内金属传热层(6)，任意两层相邻的封装基板内金属传热层(6)之间通过贯穿封装基板的封装基板内高密度阵列散热孔(7)实现连通，封装层通过封装基板与系统母板间微凸点(13)与母板层堆叠。
7.如权利要求2所述的基于阵列散热的三维集成结构，其特征在于，所述母板层的母板采用有机母板(20)，母板内高导热金属芯(10)上方集成密度低的一侧仅设有母板内高密度阵列散热孔(9)，集成密度高的一侧设有母板内金属传热层(8)和母板内高密度阵列散热孔(9)，任意两层相邻的母板内金属传热层(8)之间通过母板内高密度阵列散热孔(9)实现连通，最下方的母板内高密度阵列散热孔(9)与母板内高导热金属芯(10)连通。
8.如权利要求7所述的基于阵列散热的三维集成结构，其特征在于，所述母板内任意两层相邻的母板内高密度阵列散热孔(9)交错分布。
9.如权利要求2所述的基于阵列散热的三维集成结构，其特征在于，所述转接板内高密度阵列散热孔(5)的孔中心距为对应孔直径的2-4倍；所述封装基板内高密度阵列散热孔(7)的孔中心距为对应孔直径的2-4倍；所述母板内高密度阵列散热孔(9)的孔中心距为对应孔直径的2-4倍。
10.基于阵列散热的三维集成结构分析方法，用于分析优化如权利要求2-9任一所述的三维集成结构，其特征在于，包括：
S21：在具有薄膜模拟热源电阻(21)和薄膜温度传感器(22)的大功率热源芯片表面制备芯片表面高导热钝化层(1)，在大功率热源芯片内制备芯片内热传导孔(3)，在大功率热源芯片内制备芯片内金属传热层(2)，得到集成有芯片表面高导热钝化层(1)、芯片内金属传热层(2)和芯片内热传导孔(3)的高导热大功率热源芯片；
S22：在三维集成结构的高导热区域集成高导热大功率热源芯片，在三维集成结构的普通导热区域集成大功率热源芯片；
S23：通过薄膜模拟热源电阻(21)模拟真实芯片发热；
S24：通过薄膜温度传感器(22)，利用金属的电阻温度系数，测量电阻变化，原位分析高导热大功率热源芯片和大功率热源芯片表面的温度变化；
S25：利用瞬态法测量热阻的方法，分析芯片、转接板、封装基板和系统母板每一层的热阻分布；
S26：根据步骤S25的测试结果，对基于阵列散热的三维集成结构进行优化。
CN202110437642.8A 2021-04-22 2021-04-22 基于阵列散热的三维集成结构及其制备方法和分析方法 Active CN113241331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110437642.8A CN113241331B (zh) 2021-04-22 2021-04-22 基于阵列散热的三维集成结构及其制备方法和分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110437642.8A CN113241331B (zh) 2021-04-22 2021-04-22 基于阵列散热的三维集成结构及其制备方法和分析方法

Publications (2)

Publication Number Publication Date
CN113241331A CN113241331A (zh) 2021-08-10
CN113241331B true CN113241331B (zh) 2022-11-15

Family

ID=77128913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110437642.8A Active CN113241331B (zh) 2021-04-22 2021-04-22 基于阵列散热的三维集成结构及其制备方法和分析方法

Country Status (1)

Country Link
CN (1) CN113241331B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114759015B (zh) * 2022-03-02 2023-06-02 中国电子科技集团公司第二十九研究所 一种大功率射频芯片三维堆叠集成结构及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258254A (ja) * 2009-04-27 2010-11-11 Renesas Electronics Corp 半導体装置
US8526186B2 (en) * 2011-07-11 2013-09-03 Texas Instruments Incorporated Electronic assembly including die on substrate with heat spreader having an open window on the die
US8946888B2 (en) * 2011-09-30 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package on packaging structure and methods of making same
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
CN103165479B (zh) * 2013-03-04 2015-10-14 华进半导体封装先导技术研发中心有限公司 多芯片系统级封装结构的制作方法
JP5963732B2 (ja) * 2013-10-31 2016-08-03 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ チップ支持基板の配線部裏面に放熱器設置の面領域を設定する方法およびチップ支持基板並びにチップ実装構造体
US9269694B2 (en) * 2013-12-11 2016-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with thermal management features for reduced thermal crosstalk and methods of forming same
US9368479B2 (en) * 2014-03-07 2016-06-14 Invensas Corporation Thermal vias disposed in a substrate proximate to a well thereof
CN106449569B (zh) * 2016-10-24 2018-11-23 华进半导体封装先导技术研发中心有限公司 叠层芯片微流道散热结构和制备方法
CN110660759A (zh) * 2018-06-29 2020-01-07 台湾积体电路制造股份有限公司 散热结构
WO2021009920A1 (ja) * 2019-07-18 2021-01-21 ウルトラメモリ株式会社 半導体モジュール、その製造方法、及び半導体モジュールの実装体

Also Published As

Publication number Publication date
CN113241331A (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
US11133237B2 (en) Package with embedded heat dissipation features
Mahajan et al. Embedded multi-die interconnect bridge (EMIB)--a high density, high bandwidth packaging interconnect
Knickerbocker et al. Development of next-generation system-on-package (SOP) technology based on silicon carriers with fine-pitch chip interconnection
US9997428B2 (en) Via structures for thermal dissipation
US10366924B2 (en) Chip carriers and semiconductor devices including redistribution structures with improved thermal and electrical performance
US7799613B2 (en) Integrated module for data processing system
US8946904B2 (en) Substrate vias for heat removal from semiconductor die
US8237274B1 (en) Integrated circuit package with redundant micro-bumps
EP1848035B1 (en) Semiconductor device with integrated heat spreader
JP2016139814A (ja) 温度管理強化型半導体ダイアセンブリ、それを含む半導体デバイスおよび関連方法
US20150348940A1 (en) Structure and method for integrated circuits packaging with increased density
JPH02257664A (ja) 集積回路チップ　パッケージおよびその形成方法
US10079160B1 (en) Surface mount package for semiconductor devices with embedded heat spreaders
US6657864B1 (en) High density thermal solution for direct attach modules
US20170018501A1 (en) Via structures for thermal dissipation
CN102779808A (zh) 集成电路封装和封装方法
CN113241331B (zh) 基于阵列散热的三维集成结构及其制备方法和分析方法
JP2012089642A (ja) 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
Wu et al. Thermal and mechanical design and analysis of 3D IC interposer with double-sided active chips
Rahman et al. Die stacking technology for terabit chip-to-chip communications
CN110010475B (zh) 一种射频芯片系统级封装的散热模块制作工艺
CN110739230A (zh) 一种针对射频芯片热集中点的三维堆叠散热模组制作方法
CN114725068B (zh) 一种保持元件高q值的低剖面三维集成射频模组
CN111769088B (zh) 基于背部液冷导入的堆叠封装结构及其制备方法
CN114334854A (zh) 芯片及其制造方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant