CN113228320A - 电子设备、数字端口、模拟部件和用于生成电压的方法 - Google Patents

电子设备、数字端口、模拟部件和用于生成电压的方法 Download PDF

Info

Publication number
CN113228320A
CN113228320A CN201980087001.5A CN201980087001A CN113228320A CN 113228320 A CN113228320 A CN 113228320A CN 201980087001 A CN201980087001 A CN 201980087001A CN 113228320 A CN113228320 A CN 113228320A
Authority
CN
China
Prior art keywords
layer
ferroelectric
spin
unit
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980087001.5A
Other languages
English (en)
Inventor
曼努埃尔·比布
洛朗·维拉
让-菲利普·阿塔内
保罗·诺埃尔
迪奥戈·卡斯特罗瓦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre National de la Recherche Scientifique CNRS
Thales SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Centre National de la Recherche Scientifique CNRS
Thales SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre National de la Recherche Scientifique CNRS, Thales SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Centre National de la Recherche Scientifique CNRS
Publication of CN113228320A publication Critical patent/CN113228320A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/18—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using galvano-magnetic devices, e.g. Hall-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Control Of Electrical Variables (AREA)
  • Dc-Dc Converters (AREA)

Abstract

本发明涉及一种电子设备(10)，包括输入(12)和输出(14)，在提供该设备(10)的输入时所述设备(10)产生输出电压，所述设备(10)包括：‑转换单元(16)，其将自旋电流转换为具有幅度和符号的充电电流；‑自旋电流施加单元(20)，其向所述转换单元(16)施加自旋电流；‑铁电层(22)，该铁电层(22)具有铁电极化并且被布置为使得所述铁电极化控制所述充电电流的幅度和符号中的至少一个；以及‑电场施加单元(24)，其用于向所述铁电层(22)施加电场以控制所述铁电极化。

Description

电子设备、数字端口、模拟部件和用于生成电压的方法
本发明涉及一种电子设备。本发明还涉及包括这种设备的数字端口或模拟部件以及用于生成电压的方法。
微处理器和许多电子设备一样，是由使用CMOS技术的晶体管组成的。首字母缩略词CMOS来自术语互补金属氧化物半导体，并且表示用于制造电子设备的技术。
在操作期间，基于施加在通常称为栅极的电极上的电压来调制通过晶体管的电流。更具体地，根据该电压，电荷在沟道中积累或耗尽，该沟道的电导率因此被调制。在实践中，这种操作涉及到几个能量损失的来源，这些损失是叠加在一起的：关断状态时通道中的不需要的电流，沟道和栅极之间杂散电流的建立造成的损失，或者栅极上的损失。
现在，在微电子领域，已经观察到，根据摩尔定律，集成电路中每单位表面的晶体管数量继续呈指数级增长。
这导致每单位表面的耗散功率增加，这又增加了集成电路的电消耗。
此外，在微处理器中，存储单元和计算单元在空间上分离，并且与两个单元之间的信息移动相关的能量成本远大于与计算本身相关的成本。
因此微处理器消耗大量电能。这种高电消耗限制了微处理器的性能。
需要一种能够产生具有降低的消耗的输出电压的电子设备，特别是晶体管。
为此，提出了一种包括输入和输出的电子设备，该设备在提供设备的输入时生成输出电压，该设备包括将自旋电流转换为充电电流的转换单元，充电电流具有幅度和符号。所述设备还包括：自旋电流施加单元，其将自旋电流施加到转换单元；具有铁电极化的由铁电材料制成的层，称为铁电层，所述铁电层被布置为使得所述铁电极化控制由所述转换单元转换的所述充电电流的幅度和符号中的至少一个。所述设备还包括电场施加单元，该电场施加单元向所述铁电层施加电场以控制所述铁电层的铁电极化。
这种设备通过控制铁电层的极化来操作。控制这种极化使得可以控制由所述转换单元感应的充电电流。
该操作不同于现有技术中存在的操作，在现有技术中，通过控制铁磁层的磁化(更具体地通过控制磁化强度)来控制电流。在这种情况下，可以使用铁电层来产生压电效应，从而可以作用于铁磁层的磁化。这种操作根本不使用铁电层的极化。
此外，通过施加磁场或强电流来使磁化反转会消耗非常大量的能量。因此，在相等的体积下，使铁电层极化反转所需的能量通常比使磁化反转所需的能量低1000倍；所述设备使得能够以非常低的能量消耗执行逻辑操作。换句话说，与现有技术不同，这种操作使得能够在降低设备消耗的同时产生输出电压。
根据特定实施例，所述电子设备包括单独考虑或根据任何技术上可能的组合考虑的以下特征中的一个或多个：
-所述转换单元包括铁电层和具有强自旋-轨道耦合的层，当自旋-轨道耦合大于或等于1meV时，自旋-轨道耦合强，所述铁电层和所述具有强自旋-轨道耦合的层接触。
-所述具有强自旋-轨道耦合的层是由重材料制成的层，重材料是原子序数大于或等于15的材料。
-所述具有强自旋-轨道耦合的层是由重金属制成的层，重金属是原子序数大于或等于15的金属。
-所述自旋电流施加单元包括第一端子，所述电场施加单元包括第二端子，所述第一端子和所述第二端子结合在一起。
-所述设备包括介电层，该介电层位于所述输入的一部分上，所述转换单元位于所述输出的一部分上，所述铁电层被布置成在所述介电层和所述转换单元之间建立接触。
-所述转换单元和所述铁电层的顶部是铁磁层。
-转换单元用于根据物理现象将自旋电流转换为充电电流，所述物理现象为反向拉什巴-埃德尔斯坦效应或反向自旋霍尔效应。
-所述设备是晶体管。
此外，本说明书还涉及一种数字端口，特别是属于存储单元的数字端口，该数字端口包括至少一个如先前描述的设备。
本说明书还提出了一种模拟部件，特别是属于神经网络的模拟部件，该模拟部件包括至少一个如前所述的设备。
本说明书还描述了一种用于通过电子设备(具体地晶体管)生成输出电压的方法，该设备包括输入和输出，所述设备在提供设备的输入时生成输出电压，所述设备包括：转换单元；自旋电流施加单元；具有铁电极化的由铁电材料制成的层，称为铁电层，所述铁电层被布置成使得所述铁电极化控制所述充电电流的幅度和符号中的至少一个，以及电场施加单元。所述方法包括将自旋电流施加到所述转换单元的步骤，该施加自旋电流的步骤由所述自旋电流施加单元执行。所述方法还包括：由自旋电流转换单元进行的到充电电流的转换的步骤，该充电电流具有振幅和符号；以及向铁电层施加电场的步骤，该施加电场的步骤由所述电场施加单元执行。
本发明的其他特征和优点将在阅读仅作为示例并参考附图提供的本发明的实施例的以下描述时显现，这些附图是：
图1是示例电子设备的示意性透视图；
图2是另一示例电子设备的示意性透视图；
图3是又一示例电子设备的示意性透视图；以及
图4是示例逻辑门的示意性透视图。
图1中示意性地示出了电子设备10。
设备10包括输入12和输出14。
输入12和输出14在图1中以导电轨道部分的形式示出。
当设备10在输入12处被供电时，设备10用于在输出14上生成电压。
根据所提出的示例，设备10是晶体管，即，用于以受控方式放大电信号的设备。
设备10包括转换单元16、自旋电流施加单元20、由铁电材料制成的层22(称为铁电层22)、电场施加单元24和铁磁层26。
转换单元16用于将自旋电流转换为充电电流。
因此转换的充电电流具有振幅和符号。
如稍后将解释的，图1的转换单元16用于根据反向拉什巴-埃德尔斯坦效应(inverse Rashba-Edelstein effect)将自旋电流转换为充电电流。
转换单元16包括铁电层22和具有强自旋轨道耦合的层28。
具有强自旋-轨道耦合的层在下文中称为SOC层28，缩写SOC指代术语“自旋-轨道耦合”。
当自旋-轨道耦合大于或等于1meV时，自旋-轨道耦合较强。
根据所示示例，SOC层28是由重材料制成的层。
重材料是原子序数大于或等于15的材料。
在一种变型中，SOC层28由包括重金属的合金或化合物制成。
重材料是原子序数大于或等于15的金属，例如Au、Pt、W或Ir。
铁电层22和SOC层28接触，以在堆叠方向Z上形成堆叠。
在下文中，还限定第一横向方向X和第二横向方向Y，每个横向方向垂直于堆叠方向Z并且彼此垂直。
自旋电流施加单元20用于向转换单元16施加自旋电流。
在所提出的示例中，自旋电流施加单元20包括自旋电流发生器30和两个端子32和34。
自旋电流发生器30用于在两个端子32和34之间建立自旋电流。
第一端子32是在铁磁层26中形成的触点。
第二端子34是在第三轨道部分36中形成的触点。
对于每个轨道部分，定义主延伸方向。
对应于输入的第一轨道部分12的主延伸方向与对应于输出的第二轨道部分14的主延伸方向相同。在图1的情况下，该主延伸方向是第一横向方向X。
第三轨道部分36沿着主延伸方向定向，该主延伸方向垂直于输入12和输出14的主延伸方向，也就是说，沿着第二横向方向Y定向。
第三轨道部分36与SOC层28接触。
铁电层22具有铁电极化。
例如，铁电层22由BaTiO3、PbZrO3、PbTiO3、BiFeO3、HfO2、ZrO2或聚偏氟乙烯(PVDF)制成。
铁电极化是制成铁电层22的铁电材料的序参量。
铁电层22布置成使得铁电极化控制由转换单元16转换的充电电流的幅度和符号中的至少一个。
在这种情况下，铁电层22与SOC层28叠加。
电场施加单元24用于在铁电层22上施加电场。
所施加的电场使得有可能控制铁电层22的铁电极化。
根据图1的示例，电场施加单元24包括电场发生器38和与自旋电流施加单元20的端子32和34结合的端子。
铁磁层26在转换单元16的顶部并且更具体地位于铁电层22的上方。
根据第一示例，用于铁磁层26的材料是诸如Co、Fe或Ni的金属。
在第二示例中，铁磁层26的材料是Co、Fe或Ni的合金。特别地，使用材料NiFe或CoFe。
在一个变型中，考虑其他合金来形成铁磁层26，例如CoFeB或NiMnSb。
现在参照用于由设备10生成输出电压的方法的一个示例性实施例来描述设备10的操作。
该生成方法包括以下简要描述的几个步骤。
铁磁层26的磁化沿着称为磁化方向的方向保持固定。
在施加步骤期间，自旋电流施加单元20在铁磁层26和第三轨道部分36之间施加自旋极化电流。自旋方向平行于磁化方向。
然后，自旋电流沿着堆叠方向Z朝向SOC层28传播。
在转换步骤期间，已经向SOC层28传播的自旋电流到达SOC层28和铁电层22之间的界面。
如前所述，通过反向拉什巴-埃德尔斯坦效应，自旋电流被转换成电流。
反向拉什巴-埃德尔斯坦效应是由两种同时存在的现象结合而成的，这两种现象是反向埃德尔斯坦效应(inverse Edelstein effect)和拉什巴效应(Rashba effect)。
反向埃德尔斯坦效应允许自旋电流在拓扑绝缘体表面或具有拉什巴效应的界面上转换为充电电流。
拉什巴效应出现在反转对称性被打破的材料表面上或两种材料之间的界面处，这导致出现垂直于表面或界面的电场。
在图1的设备10的情况下，具有SOC层28和铁电层22之间的界面的转换单元16构成具有拉什巴效应的系统。
在存在拉什巴效应的情况下，自旋和电子的波矢耦合；自旋简并性被提升，在最简单的情况下，表面或界面的电子结构由两个具有相反自旋手性的同心费米轮廓组成。
当将自旋电流注入到转换单元16中时，反向埃德尔斯坦效应导致发生费米轮廓的相反但非等效的偏移，这产生充电电流。
根据一个变型，自旋/充电转换也可以通过使用反向自旋霍尔效应来完成。
在转换为充电电流的这一步骤的同时，电场施加单元24向铁电层22施加电场。所施加的电场使得能够改变铁电极化。
沿着极化方向，在SOC层28和铁电层22界面处的拉什巴状态得以修改，并且由转换单元16经由反向埃德尔斯坦效应产生的充电电流在幅度和/或符号上得到调制。
因此，铁电层22的极化状态使得能够控制设备10的输出电压。
从这个意义上说，设备10使得能够存储信息，该信息通过铁电极化状态进行编码。
设备10是可重构的，因为该配置由电场施加单元24控制。
相对于其他自旋电子设备，避免了通过施加磁场或强电流来使磁化反转，这非常消耗能量，有利于通过施加电场对于铁电极化的反转进行控制来控制自旋电流向充电电流的相互转换。另外，铁电材料在与材料的界面容纳并能产生强电场。
因此，换句话说，自旋电流也可以通过电压以非易失性的方式产生、操纵和转换，而不需要使用铁磁材料的非常耗能的磁化反转。
此外，控制铁电极化比控制材料的磁化产生更好的结果，特别是在可逆性、再现性或耐久性方面(与大约10个循环相比，可多达1015个循环)。
综合而言，设备10因此是一个双极晶体管，是非易失性的并且耗能少。
在图2中示出了另一示例性设备10。
关于图2的设备与图1的设备的不同之处对根据图2的设备进行了描述。
特别地，不重复对图2的设备有效的关于图1的设备的说明。另外，为了简化图2，未示出施加单元20和24。
在图2的情况下，SOC层28的位置和铁电层22的位置颠倒。
因此，SOC层28介于铁磁层26和铁电层22之间。
由根据图2的设备10获得的操作和优点与图1的设备10的情况相同。
在图3中示出了另一示例性设备10。
关于图3的设备与图1的设备的不同之处对根据图3的设备10进行了描述。因此，在下文中不再重复对图1和图2的设备有效的说明。
根据图3的示例，设备10还包括介电层40。
介电层40位于输入12的一部分上，并且SOC层28位于输出14的一部分上。
铁电层22被布置为在介电层40和转换单元16之间建立接触。
更具体地，铁电层22位于介电层40和SOC层28上方，与层28和40两者接触。
因此，设备10包括彼此连接的两个臂42和44，第一臂42由介电层40和铁电层22形成，第二臂44由转换单元16(SOC层28和铁电层22)形成。
两个臂42和44沿着第二横向方向Y对齐，使得输入12和输出14的主延伸方向不像图1和图2的设备10中的情况那样对齐，而是沿着第二横向方向Y偏移。
铁磁层26与铁电层22接触。
如图3所示，铁磁层26接地。
因此，使用图3中的附图标记36的元件，在第二臂44中的叠层中产生自旋电流。
在操作期间，在输入12上施加电流对用作电容元件的第一臂42充电。
因此，当达到电容元件的阈值电压时，使铁电层的一部分的极化反转。
极化的反转通过畴壁位移移动到铁电层22中。
因此，极化反转使得可以控制转换单元16从施加到转换单元16的自旋电流转换的充电电流的幅度或方向。
在该设备10的情况下，由于左臂(介电层和铁电层组件)的强电阻，以非常低的能量成本进行铁电极化的反转。
图3所示的设备10还具有可连结的优点，也就是说，给定设备10的输出电压可以用作后续设备10的输入电压。
这样的设备10可用于许多应用。
例如，如图4所示，设备10是数字端口42的一部分，该数字端口又是存储单元的一部分。
在这种情况下，输入12包括两个插入端子44和46，使得数字端口42根据在两个插入端子44和46上插入的值执行逻辑运算。
根据注入到两个插入端子44和46上的输入电流作用于铁电极化的方式以及极化方向和在输出处产生的电流的符号之间的对应关系，可以进行所获得的逻辑运算。
数字端口42可重新配置，并且使得能够以低消耗执行“或”或“和”类型的逻辑运算。
根据另一示例，设备10包括模拟组件。模拟部件是神经网络的一部分。
这里，再次地，使用设备10使得可以减少电力消耗。

Claims (14)

1.一种电子设备(10)，包括输入(12)和输出(14)，在提供该电子设备(10)的输入时所述电子设备(10)生成输出电压，所述电子设备(10)包括：
-转换单元(16)，其用于将自旋电流转换为充电电流，所述充电电流具有幅度和符号；
-自旋电流施加单元(20)，其用于向所述转换单元(16)施加自旋电流；
-具有铁电极化的由铁电材料(22)制成的层，称为铁电层(22)，所述铁电层(22)被布置为使得所述铁电极化控制由所述转换单元(16)转换的所述充电电流的幅度和符号中的至少一个；以及
-电场施加单元(24)，该电场施加单元(24)用于向所述铁电层(22)施加电场以控制所述铁电层(22)的铁电极化。
2.根据权利要求1所述的设备，其中，所述转换单元(16)包括所述铁电层(22)和具有强自旋-轨道耦合的层(28)，当自旋-轨道耦合大于或等于1meV时，自旋-轨道耦合强，所述铁电层(22)和所述具有强自旋-轨道耦合的层(28)接触。
3.根据权利要求2所述的设备，其中，所述具有强自旋-轨道耦合的层(28)是由重材料制成的层，重材料是原子序数大于或等于15的材料。
4.根据权利要求1至3中任意一项所述的设备，其中，所述自旋电流施加单元(20)包括第一端子(32、34)，所述电场施加单元(24)包括第二端子(32、34)，所述第一端子(32、34)和所述第二端子(32、34)结合在一起。
5.根据权利要求1至4中任意一项所述的设备，其中，所述电子设备(10)包括介电层(40)，该介电层(40)位于所述输入(12)的一部分上，所述转换单元(16)位于所述输出(14)的一部分上，所述铁电层(22)被布置成在所述介电层(40)和所述转换单元(16)之间建立接触。
6.根据权利要求1至5中任意一项所述的设备，其中，所述转换单元(16)和所述铁电层(22)的顶部是铁磁层(26)。
7.根据权利要求1至6中任意一项所述的设备，其中，所述转换单元(12)用于根据物理现象将自旋电流转换为充电电流，所述物理现象为反向拉什巴-埃德尔斯坦效应或反向自旋霍尔效应。
8.根据权利要求1至7中任意一项所述的设备，其中，所述设备(10)是晶体管。
9.一种数字端口(42)，其包括根据权利要求1至8中任意一项所述的至少一个设备(10)。
10.根据权利要求9所述的数字端口，其中，所述数字端口(42)是存储单元的一部分。
11.一种模拟部件，其包括根据权利要求1至8中任意一项所述的至少一个设备(10)。
12.根据权利要求11所述的模拟部件，其中，所述模拟部件是神经网络的一部分。
13.一种用于通过电子设备(10)生成输出电压的方法，该电子设备(10)包括输入(12)和输出(14)，在提供所述电子设备(10)的输入时所述电子设备(10)生成输出电压，所述电子设备包括：
-转换单元(16)；
-自旋电流施加单元(20)，
-具有铁电极化的由铁电材料(22)制成的层，称为铁电层(22)，所述铁电层(22)被布置为使得所述铁电极化控制所述充电电流的幅度和符号中的至少一个；以及
-电场施加单元(24)，
所述方法包括以下步骤中的至少一个步骤：
-将自旋电流施加到所述转换单元的步骤，该施加自旋电流的步骤由所述自旋电流施加单元(20)执行，
-由自旋电流转换单元(16)进行到充电电流的转换的步骤，该充电电流具有振幅和符号；以及
-向所述铁电层(22)施加电场的步骤，该施加电场的步骤由所述电场施加单元(24)执行。
14.根据权利要求13所述的方法，其中，所述设备(10)是晶体管。
CN201980087001.5A 2018-12-28 2019-12-27 电子设备、数字端口、模拟部件和用于生成电压的方法 Pending CN113228320A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1874319A FR3091412B1 (fr) 2018-12-28 2018-12-28 Dispositif électronique, porte numérique, composant analogique et procédé de génération d’une tension
FR1874319 2018-12-28
PCT/EP2019/087111 WO2020136267A1 (fr) 2018-12-28 2019-12-27 Dispositif électronique, porte numérique, composant analogique et procédé de génération d'une tension

Publications (1)

Publication Number Publication Date
CN113228320A true CN113228320A (zh) 2021-08-06

Family

ID=67383843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980087001.5A Pending CN113228320A (zh) 2018-12-28 2019-12-27 电子设备、数字端口、模拟部件和用于生成电压的方法

Country Status (5)

Country Link
US (1) US11417453B2 (zh)
EP (1) EP3903357A1 (zh)
CN (1) CN113228320A (zh)
FR (1) FR3091412B1 (zh)
WO (1) WO2020136267A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270542B (zh) * 2021-05-13 2023-03-21 上海科技大学 一种基于iii-v族窄禁带半导体异质结构的自旋信号探测器
FR3126085B1 (fr) * 2021-08-06 2023-08-25 Commissariat Energie Atomique Dispositif électronique et système, notamment mémoire, dispositif logique ou dispositif neuromorphique, associé
FR3134205A1 (fr) * 2022-03-30 2023-10-06 Thales Dispositif logique et architecture de calcul logique

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10062731B2 (en) * 2014-12-26 2018-08-28 Intel Corporation Spin-orbit logic with charge interconnects and magnetoelectric nodes
US10608167B2 (en) * 2015-09-10 2020-03-31 Intel Corporation Spin logic with magnetic insulators switched by spin orbit coupling
WO2017214628A1 (en) * 2016-06-10 2017-12-14 Cornell University Semiconductor circuits and devices based on low-energy consumption semiconductor structures exhibiting multi-valued magnetoelectric spin hall effect
US10361292B2 (en) * 2017-02-17 2019-07-23 Intel Corporation Magneto-electric logic devices using semiconductor channel with large spin-orbit coupling
WO2018182694A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Methods and apparatus for magnetoelectric neurons in neural networks
US10276783B2 (en) * 2017-06-09 2019-04-30 Sandisk Technologies Llc Gate voltage controlled perpendicular spin orbit torque MRAM memory cell
US11502188B2 (en) * 2018-06-14 2022-11-15 Intel Corporation Apparatus and method for boosting signal in magnetoelectric spin orbit logic
US11785783B2 (en) * 2019-05-17 2023-10-10 Industry-Academic Cooperation Foundation, Yonsei University Spin logic device based on spin-charge conversion and spin logic array using the same

Also Published As

Publication number Publication date
FR3091412B1 (fr) 2022-05-20
US20220076868A1 (en) 2022-03-10
FR3091412A1 (fr) 2020-07-03
EP3903357A1 (fr) 2021-11-03
US11417453B2 (en) 2022-08-16
WO2020136267A1 (fr) 2020-07-02

Similar Documents

Publication Publication Date Title
US9484924B2 (en) Negative capacitance logic device, clock generator including the same and method of operating clock generator
US20200227630A1 (en) Magnetic tunnel junction device with spin-filter structure
US10361292B2 (en) Magneto-electric logic devices using semiconductor channel with large spin-orbit coupling
CN113228320A (zh) 电子设备、数字端口、模拟部件和用于生成电压的方法
Yao et al. Magnetic tunnel junction-based spintronic logic units operated by spin transfer torque
Bromberg et al. Novel STT-MTJ device enabling all-metallic logic circuits
KR100855105B1 (ko) 수직자화를 이용한 스핀 트랜지스터
US11996129B2 (en) Semiconductor circuits and devices based on low-energy consumption semiconductor structures exhibiting multi-valued magnetoelectric spin hall effect
JP5017135B2 (ja) 半導体装置
US9979401B2 (en) Magnetoelectric computational devices
KR102302781B1 (ko) 스핀-전하 변환 기반의 스핀 로직 소자 및 그를 이용한 스핀 로직 어레이
Lyle et al. Communication between magnetic tunnel junctions using spin-polarized current for logic applications
KR101398303B1 (ko) 논리 회로
Chen et al. Domino-style spin–orbit torque-based spin logic
KR101873695B1 (ko) 스핀필터 구조체를 포함하는 자기 터널 접합 소자
US9692413B2 (en) Configurable exclusive-OR / exclusive-NOR gate using magneto-electric tunnel junctions
Khokhriakov et al. Multifunctional spin logic gates in graphene spin circuits
Mishra et al. Acoustically assisted energy efficient field free spin orbit torque switching of out of plane nanomagnet
JPH10284765A (ja) 電圧駆動型スピンスイッチ
Inokuchi et al. Reconfigurable characteristics of spintronics-based MOSFETs for nonvolatile integrated circuits
Biswas et al. Energy-efficient hybrid spintronic–straintronic nonvolatile reconfigurable equality bit comparator
KR102649376B1 (ko) 스핀 전하 변환 기반의 스핀 로직 소자
Nikonov et al. Magneto-electric logic devices using semiconductor channel with large spin-orbit coupling
Dason et al. Realization of Magnetic RAM using Magnetic Tunneling Junction in atomic level
Ventura et al. Nanoscopic processes of current-induced switching in thin tunnel junctions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination