KR102649376B1 - 스핀 전하 변환 기반의 스핀 로직 소자 - Google Patents

스핀 전하 변환 기반의 스핀 로직 소자 Download PDF

Info

Publication number
KR102649376B1
KR102649376B1 KR1020220152325A KR20220152325A KR102649376B1 KR 102649376 B1 KR102649376 B1 KR 102649376B1 KR 1020220152325 A KR1020220152325 A KR 1020220152325A KR 20220152325 A KR20220152325 A KR 20220152325A KR 102649376 B1 KR102649376 B1 KR 102649376B1
Authority
KR
South Korea
Prior art keywords
output
spin
magnetic layer
current
conductive channel
Prior art date
Application number
KR1020220152325A
Other languages
English (en)
Inventor
홍종일
나태희
오새룬터
Original Assignee
인천대학교 산학협력단
연세대학교 산학협력단
한양대학교 에리카산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인천대학교 산학협력단, 연세대학교 산학협력단, 한양대학교 에리카산학협력단 filed Critical 인천대학교 산학협력단
Priority to KR1020220152325A priority Critical patent/KR102649376B1/ko
Application granted granted Critical
Publication of KR102649376B1 publication Critical patent/KR102649376B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices

Abstract

본 발명은 강자성체의 자화(Magnetization) 방향과 스핀 전하 변환(Spin-Charge Conversion)에 따라 발생되는 전압 특성을 고려하여, 강자성체의 자화 방향을 스위칭할 수 있는 스핀 로직 소자에 대한 것이다.

Description

스핀 전하 변환 기반의 스핀 로직 소자{SPINCHARGE CONVERSION BASED SPINLOGIC DEVICE}
본 발명은 스핀 전하 변환 기반의 스핀 로직 소자에 대한 것이다.
스핀트로닉스는 전자의 자화(Magnetization) 방향인 스핀의 방향을 이용하여 전자를 제어하는 기술을 의미한다.
이와 관련해서, 최근에는 차세대 반도체 소자로 스핀트로닉스 소자에 대한 관심이 증가하고 있다.
스핀트로닉스 소자는 기존의 소자와 대비하여 데이터가 비휘발적 특성을 가지고 있으며, 연산 속도와 저장 용량을 획기적으로 늘릴 수 있는 특성이 있다는 점에서, 많은 관심을 받고 있다.
스핀 편극 전류를 발생시키는 방법으로는, 강자성체(Ferromagnetic Material)에 전류를 흘려 스핀 편극 전류를 만드는 방법이 존재한다는 점에서, 이러한 강자성체를 활용한 스핀 로직 소자의 도입을 고려할 수 있다.
이와 관련해서, 강자성체의 자화 방향과 스핀 전하 변환(Spin-Charge Conversion)에 따라 발생되는 전압 특성을 고려하여, 강자성체의 자화 방향을 스위칭할 수 있는 스핀 로직 소자를 도입함으로써, 이러한 스핀 로직 소자가 차세대 반도체 기술 등에 활용될 수 있도록 하는 방안을 고려할 수 있다.
한국 등록특허공보 제10-0709395호(2007.04.20.) 한국 등록특허공보 제10-2164992호(2020.10.13.)
본 발명은 강자성체의 자화(Magnetization) 방향과 스핀 전하 변환(Spin-Charge Conversion)에 따라 발생되는 전압 특성을 고려하여, 강자성체의 자화 방향을 스위칭할 수 있는 스핀 로직 소자를 제시하고자 한다.
본 발명에 따른 스핀 로직 소자는 제1 스핀 변환층(24)의 상단에 제1 자성체층(13)의 일측이 연결되고, 상기 제1 자성체층(13)의 타측의 하단에 제1 유전체층(15)이 연결되며, 상기 제1 유전체층(15)의 하단에 입력 전류(Ic(input))를 인가받기 위한 제1 전도성 채널(17)이 연결되고, 상기 제1 자성체층(13)의 일측의 상단에 제1 드라이브 전압(V1)을 인가받기 위한 전도체로 구성된 제1 입력부(19)가 연결되고, 상기 제1 스핀 변환층(24)의 하단에 제1 출력 전류(I1(output))를 출력하기 위한 제2 전도성 채널(21)이 연결되고, 상기 제2 전도성 채널(21)의 하단에 그라운드를 갖는 제1 전도체(22)가 연결된 제1 스테이지부(101)를 포함하고, 상기 제2 전도성 채널(21)에는 양단 노드 사이에, 상기 제1 출력 전류(I1(output))를 스파이크(spike) 전류가 아닌 정적(static) 전류로 출력시키기 위한 저항(103)이 연결되는 것을 특징으로 한다.
본 발명은 강자성체의 자화(Magnetization) 방향과 스핀 전하 변환(Spin-Charge Conversion)에 따라 발생되는 전압 특성을 고려하여, 강자성체의 자화 방향을 스위칭할 수 있는 스핀 로직 소자를 제시할 수 있다.
도 1은 본 발명의 일실시예에 따른 스핀 로직 소자를 도시한 도면이다.
도 2 내지 도 5는 본 발명의 일실시예에 따른 스핀 로직 소자의 동작을 설명하기 위한 도면이다.
이하에서는 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명하기로 한다. 이러한 설명은 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였으며, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 본 명세서 상에서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 사람에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
본 문서에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 본 발명의 다양한 실시예들에 있어서, 각 구성요소들, 기능 블록들 또는 수단들은 하나 또는 그 이상의 하부 구성요소로 구성될 수 있고, 각 구성요소들이 수행하는 전기, 전자, 기계적 기능들은 전자회로, 집적회로, ASIC(Application Specific Integrated Circuit) 등 공지된 다양한 소자들 또는 기계적 요소들로 구현될 수 있으며, 각각 별개로 구현되거나 2 이상이 하나로 통합되어 구현될 수도 있다.
도 1은 본 발명의 일실시예에 따른 스핀 로직 소자를 도시한 도면이다.
도 1을 참조하면, 본 발명에 따른 스핀 로직 소자(110)는 제1 스테이지부(101)로 구성될 수 있다.
제1 스테이지부(101)는 제1 스핀 변환층(24)의 상단에 제1 자성체층(13)의 일측이 연결되고, 상기 제1 자성체층(13)의 타측의 하단에 제1 유전체층(15)이 연결되고, 상기 제1 유전체층(15)의 하단에 입력 전류(Ic(input))를 인가받기 위한 제1 전도성 채널(17)이 연결되고, 상기 제1 자성체층(13)의 일측의 상단에 제1 드라이브 전압(V1)을 인가받기 위한 전도체로 구성된 제1 입력부(19)가 연결되고, 상기 제1 스핀 변환층(24)의 하단에 제1 출력 전류(I1(output))를 출력하기 위한 제2 전도성 채널(21)이 연결되고, 상기 제2 전도성 채널(21)의 하단에 그라운드를 갖는 제1 전도체(22)가 연결된다.
여기서, 상기 제1 자성체층(13)은 강자성체 물질로 구성되는 층으로서, 철, 니켈, 코발트, 산화철, 산화크롬, 또는 이들의 조합으로 이루어진 합금 등과 같은 강자성 물질로 구성될 수 있다. 또한, 제1 유전체층(15)은 유전체 또는 강유전체 또는 반강유전체, 강상체(multiferroics) 등의 물질로 구성될 수 있다.
그리고, 상기 제1 스핀 변환층(24)은 스핀 전하 변환(Spin-Charge Conversion) 효과를 갖는 물질로 구성될 수 있다.
또한, 상기 제1 입력부(19), 상기 제1 전도체(22)는 소정의 저항을 갖는 전도성 물질로 구성될 수 있다.
이때, 상기 제2 전도성 채널(21)에는 양단 노드 사이에, 상기 제1 출력 전류(I1(output))를 스파이크(spike) 전류가 아닌 정적(static) 전류로 출력시키기 위한 저항(103)이 연결된다.
이때, 본 발명의 스핀 로직 소자(110)에서, 제1 스테이지부(101)의 동작을 설명하면 다음과 같다.
먼저, 상기 제1 전도성 채널(17)을 통해 상기 입력 전류(Ic(input))가 인가되는 경우, 상기 제1 유전체층(15)에서의 전압 또는 전기적 분극현상 등의 효과로 인해 상기 제1 자성체층(13)의 자기이방성 에너지가 감소되어, 상기 제1 자성체층(13)에 자화의 방향이 바뀔 수 있다. 이때, 상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 인가되면, 상기 제1 자성체층(13)의 자화에 따라 생성되는 스핀 전류가 상기 제1 스핀 변환층(24)에 인가되고, 상기 제1 스핀 변환층(24)을 통한 스핀 전하 변환이 발생함에 따라, 상기 제2 전도성 채널(21)에, 상기 제1 출력 전류(I1(output))가 유도될 수 있다.
한편, 상기 제1 전도성 채널(17)을 통해 상기 입력 전류(Ic(input))가 인가되는 경우, 상기 제1 유전체층(15)에서의 자기전기효과(magnetoelectirc effect) 등의 효과로 인해 상기 제1 자성체층(13)에 자화의 방향이 바뀔 수 있다. 이때, 상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 인가되면, 상기 제1 자성체층(13)의 자화에 따라 생성되는 스핀 전류가 상기 제1 스핀 변환층(24)에 인가되고, 상기 제1 스핀 변환층(24)을 통한 스핀 전하 변환이 발생함에 따라, 상기 제2 전도성 채널(21)에, 상기 제1 출력 전류(I1(output))가 유도될 수 있다.
이때, 본 발명의 일실시예에 따르면, 스핀 로직 소자(110)는 도 2에 도시된 그림과 같이, 제2 스테이지부(102)를 더 포함할 수 있다.
제2 스테이지부(102)는 제2 스핀 변환층(25)의 상단에 제2 자성체층(14)의 일측이 연결되고, 상기 제2 자성체층(14)의 타측의 하단에 제2 유전체층(16)이 연결되며, 상기 제2 유전체층(16)의 하단에 상기 제2 전도성 채널(21)이 연결되고, 상기 제2 자성체층(14)의 일측의 상단에 제2 드라이브 전압(V2)을 인가받기 위한 전도체로 구성된 제2 입력부(20)가 연결되고, 상기 제2 스핀 변환층(25)의 하단에 제2 출력 전류(I2(output))를 출력하기 위한 제3 전도성 채널(18)이 연결되고, 상기 제3 전도성 채널(18)의 하단에 그라운드를 갖는 제2 전도체(23)가 연결된다.
여기서, 상기 제2 자성체층(14)은 강자성체 물질로 구성되는 층으로서, 철, 니켈, 코발트, 산화철, 산화크롬, 또는 이들의 조합으로 이루어진 합금 등과 같은 강자성 물질로 구성될 수 있다. 또한, 상기 제2 유전체층(16)은 유전체 또는 강유전체 또는 반강유전체 또는 강상체 등의 물질로 구성될 수 있다.
그리고, 상기 제2 스핀 변환층(25)은 스핀 전하 변환 효과를 갖는 물질로 구성될 수 있다.
또한, 상기 제2 입력부(20), 상기 제2 전도체(23)는 소정의 저항을 갖는 전도성 물질로 구성될 수 있다.
이하에서는 제1 스테이지부(101)와 제2 스테이지부(102)를 포함하는 스핀 로직 소자(110)의 동작을 보다 상세히 설명하기로 한다.
우선, 도 3에 도시된 그림과 같이, 상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 인가되고, 상기 제2 입력부(20)를 통해 상기 제2 드라이브 전압(V2)이 인가되는 상황에서, 상기 제1 전도성 채널(17)을 통해 (+)전류가 상기 입력 전류(Ic(input))로 인가되는 경우, 상기 제1 유전체층(15)의 도움으로 상기 제1 자성체층(13)에, 도면부호 201에 도시된 화살표와 같이, 타측에서 일측 방향으로 자화가 스위칭될 수 있다. 여기서 상기 제1 유전체층(15)의 도움은 전압 또는 전기적 분극현상 또는 자기전기효과 등일 수 있다.
이렇게, 상기 제1 자성체층(13)에 자화가 스위칭되면, 상기 제1 자성체층(13)의 자화에 따라 스핀 전류가 생성되고, 상기 제1 스핀 변환층(24)을 통한 스핀 전하 변환이 발생함에 따라, 전위차가 발생하게 되고, 이로 인해, 상기 제2 전도성 채널(21)에, 상기 제2 스테이지부(102)에서 상기 제1 스테이지부(101)의 방향으로 상기 제1 출력 전류(I1(output))가 유도될 수 있다.
이렇게, 상기 제2 전도성 채널(21)에 상기 제1 출력 전류(I1(output))가 유도되면, 상기 제1 출력 전류(I1(output))에 의한 상기 제2 유전체층(16)의 도움으로 상기 제2 자성체층(14)에, 도면부호 202에 도시된 화살표와 같이, 타측에서 일측 방향으로 자화가 스위칭될 수 있다. 여기서 상기 제2 유전체층(16)의 도움은 전압 또는 전기적 분극현상 또는 자기전기효과 등일 수 있다.
그러면, 상기 제2 자성체층(14)의 자화에 따라 생성되는 스핀 전류가 상기 제2 스핀 변환층(25)에 인가되고, 상기 제2 스핀 변환층(25)을 통한 스핀 전하 변환이 발생함에 따라, 전위차가 발생하게 되며, 이로 인해, 상기 제3 전도성 채널(18)에는, 제1 방향(A)으로 상기 제2 출력 전류(I2(output))가 출력될 수 있다.
다음으로, 도 4에 도시된 그림과 같이, 상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 인가되고, 상기 제2 입력부(20)를 통해 상기 제2 드라이브 전압(V2)이 인가되는 상황에서, 상기 제1 전도성 채널(17)을 통해 (-)전류가 상기 입력 전류(Ic(input))로 인가되는 경우, 상기 제1 유전체층(15)의 도움으로 상기 제1 자성체층(13)에, 도면부호 301에 도시된 화살표와 같이, 일측에서 타측 방향으로 자화가 스위칭될 수 있다. 여기서 상기 제1 유전체층(15)의 도움은 전압 또는 전기적 분극현상 또는 자기전기효과 등일 수 있다.
이렇게, 상기 제1 자성체층(13)에 자화가 스위칭되면, 상기 제1 자성체층(13)의 자화에 따라 스핀 전류가 생성되고, 상기 제1 스핀 변환층(24)을 통한 스핀 전하 변환이 발생함에 따라, 전위차가 발생하게 되고, 이로 인해, 상기 제2 전도성 채널(21)에, 상기 제1 스테이지부(101)에서 상기 제2 스테이지부(102)의 방향으로 상기 제1 출력 전류(I1(output))가 유도될 수 있다.
이렇게, 상기 제2 전도성 채널(21)에 상기 제1 출력 전류(I1(output))가 유도되면, 상기 제1 출력 전류(I1(output))에 의한 상기 제2 유전체층(16)의 도움으로 상기 제2 자성체층(14)에, 도면부호 302에 도시된 화살표와 같이, 일측에서 타측 방향으로 자화가 스위칭될 수 있다. 여기서 상기 제2 유전체층(16)의 도움은 전압 또는 전기적 분극현상 또는 자기전기효과 등일 수 있다.
그러면, 상기 제2 자성체층(14)의 자화에 따라 생성되는 스핀 전류가 상기 제2 스핀 변환층(25)에 인가되고, 상기 제2 스핀 변환층(25)을 통한 스핀 전하 변환이 발생함에 따라, 전위차가 발생하게 되며, 이로 인해, 상기 제3 전도성 채널(18)에는, 제2 방향(B)으로 상기 제2 출력 전류(I2(output))가 유도되어 출력될 수 있다.
이렇게, 본 발명의 스핀 로직 소자(110)는 상기 제1 전도성 채널(17)을 통해 인가되는 상기 입력 전류(Ic(input))의 방향에 따라, 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향이 스위칭되는 특징을 가지고 있다. 이로 인해, 사용자는 본 발명의 스핀 로직 소자(110)에 인가되는 상기 입력 전류(Ic(input))의 방향을 (+) 또는 (-) 로 적절히 조정함으로써, 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향을 스위칭시키는 방식으로, 본 발명의 스핀 로직 소자(110)를 로직 및 메모리 등의 다양한 분야에서 활용할 수 있다.
이때, 본 발명의 스핀 로직 소자(110)는, 상기 제2 전도성 채널(21)의 양단 노드 사이에, 저항(103)이 연결되는 특징이 있는데, 만약, 상기 제2 전도성 채널(21)에 저항(103)이 존재하지 않는다면, 상기 제1 출력 전류(I1(output))는 도 5의 도면부호 510에 도시된 그림과 같이, 아주 짧은 시간 동안만 스파이크 전류로 흐르는 특징이 있다.
상기 제1 출력 전류(I1(output))는 상기 제2 자성체층(14)의 자화 스위칭에 활용되는 전류인데, 상기 제1 출력 전류(I1(output))가 스파이크 전류로 유도된다면, 상기 제2 자성체층(14)의 자화 스위칭을 정확하게 보장하기 어려운 점이 있을 수 있다.
이와 관련해서, 본 발명의 스핀 로직 소자(110)는 상기 제2 전도성 채널(21)에 저항(103)을 구비해 둠으로써, 상기 제1 출력 전류(I1(output))가 도 5의 도면부호 520에 도시된 그림과 같이, 스파이크 전류가 아닌 소정의 크기를 갖는 정적 전류로 출력되도록 할 수 있다. 이렇게, 상기 제1 출력 전류(I1(output))가 도 5의 도면부호 520에 도시된 그림과 같이, 스파이크 전류가 아닌 소정의 크기를 갖는 정적 전류로 출력되게 되면, 상기 제2 자성체층(14)의 자화 스위칭이 보장되는 특징을 가지게 된다.
지금까지 설명한 방식에 따라, 본 발명의 스핀 로직 소자(110)는, 상기 제1 입력부(19)를 통한 상기 제1 드라이브 전압(V1)의 인가와 상기 제2 입력부(20)를 통한 상기 제2 드라이브 전압(V2)의 인가 및, 상기 제1 전도성 채널(17)을 통한 상기 입력 전류(Ic(input))의 인가를 통해, 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향이 스위칭되는 특징을 갖는다.
지금부터는 본 발명의 스핀 로직 소자(110)에 포함된 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향 스위칭이 완료된 이후에, 상기 제1 자성체층(13)과 상기 제2 자성체층(14)에 지정된 자화 방향을 리드(read)하는 과정에 대해서 설명하기로 한다.
우선, 도 3에 도시된 그림과 같이, 상기 제1 입력부(19)를 통한 상기 제1 드라이브 전압(V1)의 인가와 상기 제2 입력부(20)를 통한 상기 제2 드라이브 전압(V2)의 인가 및, 상기 제1 전도성 채널(17)을 통한 (+)전류의 인가로 인해, 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향이, 도면부호 201, 202와 같이 타측에서 일측 방향으로 스위칭되었다고 가정하자.
이때, 본 발명의 스핀 로직 소자(110)는 상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 다시 인가되고, 상기 제2 입력부(20)를 통해 상기 제2 드라이브 전압(V2)이 다시 인가되는 경우, 상기 제3 전도성 채널(18)에, 상기 제1 방향(A)의 상기 제2 출력 전류(I2(output))가 유도되어 출력되는 특징을 가지게 된다.
반면, 도 4에 도시된 그림과 같이, 상기 제1 입력부(19)를 통한 상기 제1 드라이브 전압(V1)의 인가와 상기 제2 입력부(20)를 통한 상기 제2 드라이브 전압(V2)의 인가 및, 상기 제1 전도성 채널(17)을 통한 (-)전류의 인가로 인해, 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향이, 도면부호 301, 302와 같이 일측에서 타측 방향으로 스위칭되었다고 가정하자.
이때, 본 발명의 스핀 로직 소자(110)는 상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 다시 인가되고, 상기 제2 입력부(20)를 통해 상기 제2 드라이브 전압(V2)이 다시 인가되면, 상기 제3 전도성 채널(18)에, 상기 제2 방향(B)의 상기 제2 출력 전류(I2(output))가 유도되어 출력되는 특징을 가지게 된다.
이로 인해, 사용자는 본 발명의 스핀 로직 소자(110)에 지정되어 있는 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향을 리드하고자 하는 경우, 상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)을 다시 인가하고, 상기 제2 입력부(20)를 통해 상기 제2 드라이브 전압(V2)을 다시 인가한 후, 상기 제3 전도성 채널(18)에서 출력되는 상기 제2 출력 전류(I2(output))의 방향을 확인함으로써, 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향을 리드할 수 있게 된다.
만약, 스핀 로직 소자(110)가 도 1에 도시된 그림과 같이, 제1 스테이지부(101)로만 구성되어 있다고 하고, 사용자가 제1 자성체층(13)의 자화 방향을 리드하고자 하는 경우라면, 사용자는 상기 제2 전도성 채널(21)에서 출력되는 상기 제1 출력 전류(I1(output))의 방향을 확인함으로써, 상기 제1 자성체층(13)의 자화 방향을 리드할 수 있게 된다.
이상과 같이 본 발명에서는 구체적인 구성 요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
따라서, 본 발명의 사상은 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등하거나 등가적 변형이 있는 모든 것들은 본 발명 사상의 범주에 속한다고 할 것이다.

Claims (7)

  1. 제1 스핀 변환층(24)의 상단에 제1 자성체층(13)의 일측이 연결되고, 상기 제1 자성체층(13)의 타측의 하단에 제1 유전체층(15)이 연결되며, 상기 제1 유전체층(15)의 하단에 입력 전류(Ic(input))를 인가받기 위한 제1 전도성 채널(17)이 연결되고, 상기 제1 자성체층(13)의 일측의 상단에 제1 드라이브 전압(V1)을 인가받기 위한 전도체로 구성된 제1 입력부(19)가 연결되고, 상기 제1 스핀 변환층(24)의 하단에 제1 출력 전류(I1(output))를 출력하기 위한 제2 전도성 채널(21)이 연결되고, 상기 제2 전도성 채널(21)의 하단에 그라운드를 갖는 제1 전도체(22)가 연결된 제1 스테이지부(101)
    를 포함하고,
    상기 제2 전도성 채널(21)에는 양단 노드 사이에, 상기 제1 출력 전류(I1(output))를 스파이크(spike) 전류가 아닌 정적(static) 전류로 출력시키기 위한 저항(103)이 연결되는 것을 특징으로 하는 스핀 로직 소자.
  2. 제1항에 있어서,
    상기 스핀 로직 소자는
    상기 제1 전도성 채널(17)을 통해 상기 입력 전류(Ic(input))가 인가되는 경우, 상기 제1 자성체층(13)의 자화에 따라 생성되는 스핀 전류가 상기 제1 스핀 변환층(24)에 인가되고, 상기 제1 스핀 변환층(24)을 통한 스핀 전하 변환(Spin-Charge Conversion)이 발생함에 따라, 상기 제2 전도성 채널(21)에, 상기 제1 출력 전류(I1(output))가 유도되는 것을 특징으로 하는 스핀 로직 소자.
  3. 제1 스핀 변환층(24)의 상단에 제1 자성체층(13)의 일측이 연결되고, 상기 제1 자성체층(13)의 타측의 하단에 제1 유전체층(15)이 연결되며, 상기 제1 유전체층(15)의 하단에 입력 전류(Ic(input))를 인가받기 위한 제1 전도성 채널(17)이 연결되고, 상기 제1 자성체층(13)의 일측의 상단에 제1 드라이브 전압(V1)을 인가받기 위한 전도체로 구성된 제1 입력부(19)가 연결되고, 상기 제1 스핀 변환층(24)의 하단에 제1 출력 전류(I1(output))를 출력하기 위한 제2 전도성 채널(21)이 연결되고, 상기 제2 전도성 채널(21)의 하단에 그라운드를 갖는 제1 전도체(22)가 연결된 제1 스테이지부(101); 및
    제2 스핀 변환층(24)의 상단에 제2 자성체층(14)의 일측이 연결되고, 상기 제2 자성체층(14)의 타측의 하단에 제2 유전체층(16)이 연결되며, 상기 제2 유전체층(16)의 하단에 상기 제2 전도성 채널(21)이 연결되고, 상기 제2 자성체층(14)의 일측의 상단에 제2 드라이브 전압(V2)을 인가받기 위한 전도체로 구성된 제2 입력부(20)가 연결되고, 상기 제2 스핀 변환층(25)의 하단에 제2 출력 전류(I2(output))를 출력하기 위한 제3 전도성 채널(18)이 연결되고, 상기 제3 전도성 채널(18)의 하단에 그라운드를 갖는 제2 전도체(23)가 연결된 제2 스테이지부(102)
    를 포함하고,
    상기 제2 전도성 채널(21)에는 양단 노드 사이에, 상기 제1 출력 전류(I1(output))를 스파이크(spike) 전류가 아닌 정적(static) 전류로 출력시키기 위한 저항(103)이 연결되는 것을 특징으로 하는 스핀 로직 소자.
  4. 제3항에 있어서,
    상기 스핀 로직 소자는
    상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 인가되고, 상기 제2 입력부(20)를 통해 상기 제2 드라이브 전압(V2)이 인가되는 상황에서, 상기 제1 전도성 채널(17)을 통해 (+)전류가 상기 입력 전류(Ic(input))로 인가되는 경우, 상기 제1 자성체층(13)의 자화(Magnetization)가 타측에서 일측 방향으로 스위칭되고, 상기 제1 자성체층(13)의 자화에 따라 상기 제1 스핀 변환층(24)을 통한 스핀 전하 변환(Spin-Charge Conversion)이 발생하게 되어, 상기 제2 전도성 채널(21)에, 상기 제2 스테이지부(102)에서 상기 제1 스테이지부(101)의 방향으로 상기 제1 출력 전류(I1(output))가 유도되며, 상기 제2 전도성 채널(21)에 상기 제1 출력 전류(I1(output))가 유도되면, 상기 제1 출력 전류(I1(output))에 의해 상기 제2 자성체층(14)의 자화가 타측에서 일측 방향으로 스위칭되고, 상기 제2 자성체층(14)의 자화에 따라 상기 제2 스핀 변환층(25)을 통한 스핀 전하 변환이 발생하게 되어, 상기 제3 전도성 채널(18)에, 제1 방향(A)으로 상기 제2 출력 전류(I2(output))가 유도되어 출력되는 것을 특징으로 하는 스핀 로직 소자.
  5. 제3항에 있어서,
    상기 스핀 로직 소자는
    상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 인가되고, 상기 제2 입력부(20)를 통해 상기 제2 드라이브 전압(V2)이 인가되는 상황에서, 상기 제1 전도성 채널(17)을 통해 (-)전류가 상기 입력 전류(Ic(input))로 인가되는 경우, 상기 제1 자성체층(13)의 자화(Magnetization)가 일측에서 타측 방향으로 스위칭되고, 상기 제1 자성체층(13)의 자화에 따라 상기 제1 스핀 변환층(24)을 통한 스핀 전하 변환(Spin-Charge Conversion)이 발생하게 되어, 상기 제2 전도성 채널(21)에, 상기 제1 스테이지부(101)에서 상기 제2 스테이지부(102)의 방향으로 상기 제1 출력 전류(I1(output))가 유도되며, 상기 제2 전도성 채널(21)에 상기 제1 출력 전류(I1(output))가 유도되면, 상기 제1 출력 전류(I1(output))에 의해 상기 제2 자성체층(14)의 자화가 일측에서 타측 방향으로 스위칭되고, 상기 제2 자성체층(14)의 자화에 따라 상기 제2 스핀 변환층(25)을 통한 스핀 전하 변환이 발생하게 되어, 상기 제3 전도성 채널(18)에, 제2 방향(B)으로 상기 제2 출력 전류(I2(output))가 유도되어 출력되는 것을 특징으로 하는 스핀 로직 소자.
  6. 제4항에 있어서,
    상기 스핀 로직 소자는
    상기 제1 입력부(19)를 통한 상기 제1 드라이브 전압(V1)의 인가와 상기 제2 입력부(20)를 통한 상기 제2 드라이브 전압(V2)의 인가 및, 상기 제1 전도성 채널(17)을 통한 (+)전류의 인가로 인해, 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향이 타측에서 일측 방향으로 스위칭된 경우, 상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 다시 인가되고, 상기 제2 입력부(20)를 통해 상기 제2 드라이브 전압(V2)이 다시 인가되면, 상기 제3 전도성 채널(18)에, 상기 제1 방향(A)의 상기 제2 출력 전류(I2(output))가 유도되어 출력되는 것을 특징으로 하는 스핀 로직 소자.
  7. 제5항에 있어서,
    상기 스핀 로직 소자는
    상기 제1 입력부(19)를 통한 상기 제1 드라이브 전압(V1)의 인가와 상기 제2 입력부(20)를 통한 상기 제2 드라이브 전압(V2)의 인가 및, 상기 제1 전도성 채널(17)을 통한 (-)전류의 인가로 인해, 상기 제1 자성체층(13)과 상기 제2 자성체층(14)의 자화 방향이 일측에서 타측 방향으로 스위칭된 경우, 상기 제1 입력부(19)를 통해 상기 제1 드라이브 전압(V1)이 다시 인가되고, 상기 제2 입력부(20)를 통해 상기 제2 드라이브 전압(V2)이 다시 인가되면, 상기 제3 전도성 채널(18)에, 상기 제2 방향(B)의 상기 제2 출력 전류(I2(output))가 유도되어 출력되는 것을 특징으로 하는 스핀 로직 소자.
KR1020220152325A 2022-11-15 2022-11-15 스핀 전하 변환 기반의 스핀 로직 소자 KR102649376B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220152325A KR102649376B1 (ko) 2022-11-15 2022-11-15 스핀 전하 변환 기반의 스핀 로직 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220152325A KR102649376B1 (ko) 2022-11-15 2022-11-15 스핀 전하 변환 기반의 스핀 로직 소자

Publications (1)

Publication Number Publication Date
KR102649376B1 true KR102649376B1 (ko) 2024-03-18

Family

ID=90474003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220152325A KR102649376B1 (ko) 2022-11-15 2022-11-15 스핀 전하 변환 기반의 스핀 로직 소자

Country Status (1)

Country Link
KR (1) KR102649376B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709395B1 (ko) 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터
KR102164992B1 (ko) 2013-09-30 2020-10-13 인텔 코포레이션 스핀트로닉 로직 소자
KR20200132623A (ko) * 2019-05-17 2020-11-25 연세대학교 산학협력단 스핀-전하 변환 기반의 스핀 로직 소자 및 그 동작 방법
KR20200135149A (ko) * 2019-05-24 2020-12-02 한양대학교 에리카산학협력단 스핀 로직 소자 및 이의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100709395B1 (ko) 2006-06-23 2007-04-20 한국과학기술연구원 강자성체를 이용한 스핀 트랜지스터
KR102164992B1 (ko) 2013-09-30 2020-10-13 인텔 코포레이션 스핀트로닉 로직 소자
KR20200132623A (ko) * 2019-05-17 2020-11-25 연세대학교 산학협력단 스핀-전하 변환 기반의 스핀 로직 소자 및 그 동작 방법
KR20200132657A (ko) * 2019-05-17 2020-11-25 연세대학교 산학협력단 스핀-전하 변환 기반의 스핀 로직 소자 및 그를 이용한 스핀 로직 어레이
KR20200135149A (ko) * 2019-05-24 2020-12-02 한양대학교 에리카산학협력단 스핀 로직 소자 및 이의 동작 방법

Similar Documents

Publication Publication Date Title
Bromberg et al. Novel STT-MTJ device enabling all-metallic logic circuits
US9240799B1 (en) Spin-based logic device
GB2539102B (en) Voltage-controlled magnetic anisotropy switching device using an external ferromagnetic biasing film
EP1314152B1 (en) Circuit selection of magnetic memory cells and related cell structures
US7596018B2 (en) Spin memory with write pulse
US7218550B2 (en) Magnetic storage device
US7379321B2 (en) Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect
US9208845B2 (en) Low energy magnetic domain wall logic device
CN107004759B (zh) 磁电器件和互连件
US9412448B2 (en) C-element with non-volatile back-up
CN111406326B (zh) 磁性存储结构和器件
WO2009104851A1 (en) Device for xor magneto-logic circuit using stt-mtj
CN112802515A (zh) 三态自旋电子器件、存储单元、存储阵列及读写电路
US8427199B2 (en) Magnetic logic gate
US20210390997A1 (en) Memory device and method of operating a vcma mtj device
JP2006332527A (ja) 磁気記憶素子
KR102649376B1 (ko) 스핀 전하 변환 기반의 스핀 로직 소자
US8358149B2 (en) Magnetic logic gate
Sharma et al. VerilogA based compact model of a three-terminal ME-MTJ device
US11658663B2 (en) Magnetoelectric inverter
Chen et al. Domino-style spin–orbit torque-based spin logic
TWI337355B (en) Simulating circuit for simulating a toggle magnetic tunneling junction element
US8427197B2 (en) Configurable reference circuit for logic gates
Gianola Integrated magnetic circuits for synchronous sequential logic machines
US20240162905A1 (en) Spin-charge conversion based spin logic device

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant