CN113225917A - 具背钻孔的电路板的制作方法 - Google Patents

具背钻孔的电路板的制作方法 Download PDF

Info

Publication number
CN113225917A
CN113225917A CN202010070968.7A CN202010070968A CN113225917A CN 113225917 A CN113225917 A CN 113225917A CN 202010070968 A CN202010070968 A CN 202010070968A CN 113225917 A CN113225917 A CN 113225917A
Authority
CN
China
Prior art keywords
layer
conductive
hole
circuit
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010070968.7A
Other languages
English (en)
Inventor
唐攀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hong Heng Sheng Electronical Technology HuaiAn Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hong Heng Sheng Electronical Technology HuaiAn Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hong Heng Sheng Electronical Technology HuaiAn Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hong Heng Sheng Electronical Technology HuaiAn Co Ltd
Priority to CN202010070968.7A priority Critical patent/CN113225917A/zh
Publication of CN113225917A publication Critical patent/CN113225917A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种具背钻孔的电路板的制作方法，包括步骤：提供一线路基板，包括介电层、被介电层包覆的内层线路层、以及介电层两侧的第一导电层和第二导电层；沿第一导电层、内层线路层以及第二导电层的层叠方向形成贯穿线路基板的通孔，其中，内层线路层从通孔的侧壁露出；对通孔进行金属化，在通孔侧壁形成金属层，使得通孔对应导电通孔；在导电通孔内形成树脂层，其中，树脂层包括位于内层线路层与第一导电层之间的第一填充部以及位于内层线路层与第二导电层之间的第二填充部；自导电通孔背离第一导电层的一侧去除第二填充部靠近第二导电层的部分；以及进行化学蚀刻或者电化学蚀刻去除从树脂层露出的金属层。所述具背钻孔的电路板的制作方法精度更易提高。

Description

具背钻孔的电路板的制作方法
技术领域
本发明涉及电路板领域，尤其涉及一种具背钻孔的电路板的制作方法。
背景技术
5G技术的发展，对PCB的高频高速传输性能要求也越来越高。高频高速信号在PCB板内传输时，通常是通过导电孔(via hole)实现跨层传输。研究发现，导电孔中镀在通孔某一端部的孔铜无功能(即不进行信号传输)，讯号传输时会产生折回共振，造成信号传输的反射、散射、延迟等，导致信号“失真”。
业界传统的做法，是用带有深度控制功能的机械钻孔机，将导电孔端部无功能的孔铜钻除，从而减少这部分孔铜造成的反射、散射和延迟，即背钻(back drilling)。采用背钻工艺，可有效降低via stub带来的讯号“失真”。但因为该工艺为使用机械加工方式作业，其效果会受到设备精度限制。因背钻孔和导电孔之间存在位置精度差异，因此背钻孔需要用比导电孔大的钻针作业(扩孔)，否则容易因位置偏差造成导电孔的孔铜无法完全钻除。
发明内容
有鉴于此，有必要提供一种提高精度的具背钻孔的电路板的制作方法。
本申请的一种具背钻孔的电路板的制作方法，其包括以下步骤：
提供一线路基板，包括介电层，被所述介电层包覆的内层线路层、以及分别形成于所述介电层两侧的第一导电层和第二导电层；
沿所述第一导电层、所述内层线路层以及所述第二导电层的层叠方向形成贯穿所述线路基板的通孔，其中，所述内层线路层从所述通孔的侧壁露出；
对所述通孔进行金属化，在所述通孔侧壁形成金属层，使得所述通孔对应导电通孔；
在所述导电通孔形成树脂层填满所述导电通孔，其中，所述树脂层包括位于所述内层线路层与所述第一导电层之间的第一填充部以及位于所述内层线路层与所述第二导电层之间的第二填充部；
自所述导电通孔背离所述第一导电层的一侧去除所述第二填充部靠近所述第二导电层的部分；以及
进行化学蚀刻或者电化学蚀刻去除从所述树脂层露出的金属层。
作为本申请的一种方案，步骤“在所述导电通孔形成树脂层填满所述导电通孔”还包括：
研磨整平所述树脂层，以避免所述树脂层遮蔽所述第一导电层的外表面。
作为本申请的一种方案，自所述导电通孔背离所述第一导电层的一侧去除所述第二填充部靠近所述第二导电层的部分之后，余下的第二填充部的高度为6微米～30微米。
作为本申请的一种方案，所述金属层包括第一导电部及连接所述第一导电部的第二导电部，所述第一导电部连接所述内层线路层与所述第一导电层，所述第二导电部连接所述内层线路层与所述第二导电层。
作为本申请的一种方案，步骤“进行化学蚀刻或者电化学蚀刻去除从所述树脂层露出的金属层”具体为：
进行化学蚀刻或者电化学蚀刻去除所述第二导电部从所述树脂层露出的部分，其中，余下的第二导电部的高度为3微米～15微米。
作为本申请的一种方案，所述第二填充部靠近所述第二导电层的部分通过激光或者等离子电浆的方式去除。
作为本申请的一种方案，步骤“进行化学蚀刻或者电化学蚀刻去除从所述树脂层露出的金属层”还包括：
所述第一导电层和所述第二导电层分别对应形成线路层。
作为本申请的一种方案，在去除从所述树脂层露出的金属层之后，所述具背钻孔的电路板的制作方法还包括：
去除第一填充部及余下的第二填充部。
本申请的具背钻孔的电路板的制作方法，先通过树脂填塞导电孔，而后通过去除无效金属层对应的树脂层的方式暴露无效的金属层，再通过化学蚀刻或者电化学蚀刻去除从所述树脂层露出的金属层，其工艺的精度优于机械钻孔的精度，且避免了扩孔的现象。
进一步地，所述第二填充部靠近所述第二导电层的部分通过激光或者等离子电浆的方式去除，其精准度相较于机械钻孔更好，进而进一步地提高了工艺的精度。
进一步地，在去除部分树脂层时使得位于所述内层线路层与所述第二导电层之间余下的树脂层的高度为6微米～30微米，能够提高制得的电路板中内层线路层与第一导电层之间的电连接的有效性。
附图说明
图1是本发明提供的一实施方式的线路基板的截面示意图。
图2是在图1所示的线路基板上形成通孔的截面示意图。
图3是对图2所示的通孔进行金属化形成金属层以对应形成导电通孔的截面示意图。
图4是在图3所示的导电通孔内形成树脂层的截面示意图。
图5是在图4所示的树脂层掩膜整平后的截面示意图。
图6是将图5所示的树脂层去除部分后的截面示意图。
图7是将图6中的从树脂层露出的金属层去除后的截面示意图。
图8是将图7中的余下的树脂层去除后的截面示意图。
主要元件符号说明
线路基板 10
介电层 11
内层线路层 13
第一导电层 15
第二导电层 17
通孔 20
金属层 22
导电通孔 23
第一导电部 221
第二导电部 223
树脂层 30
第一填充部 31
第二填充部 33
线路层 150、170
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
请结合参阅图1至图7，本发明一实施方式的具背钻孔的电路板的制作方法，其包括以下步骤：
步骤S1，请参阅图1，提供一线路基板10，包括介电层11、被所述介电层11包覆的内层线路层13、以及分别形成于所述介电层11两侧的第一导电层15和第二导电层17。
在本实施方式中，所述线路基板10包括一内层线路层13，所述第一导电层15和所述第二导电层17均为金属箔。
在其他实施方式中，所述线路基板10可包括多层内层线路层13。所述第一导电层15和所述第二导电层17还可分别为线路层。
步骤S2，请参阅图2，在所述线路基板10上形成至少一通孔20，每一通孔20沿所述第一导电层15、所述内层线路层13以及所述第二导电层17的层叠方向贯穿所述线路基板10，且所述内层线路层13从所述通孔20的侧壁露出。
步骤S3，请参阅图3，对上述通孔20进行金属化，在所述通孔20的侧壁上形成金属层22以电连接所述内层线路层13、所述第一导电层15和所述第二导电层17，使得所述通孔20对应形成导电通孔23。
具体的，所述金属层22包括第一导电部221及连接所述第一导电部221的第二导电部223。所述第一导电部221连接所述内层线路层13与所述第一导电层15，所述第二导电部223连接所述内层线路层13与所述第二导电层17。
所述金属化可通过但不仅限于化学沉积铜、黑孔、覆盖有机导电膜、电化学沉积的方式进行。
步骤S4，请参阅图4，往所述导电通孔23内填满树脂材料并固化形成树脂层30，所述树脂层30包括位于所述内层线路层13与所述第一导电层15之间的第一填充部31以及位于所述内层线路层13与所述第二导电层17之间的第二填充部33，所述第一填充部31与所述第二填充部33连接。
步骤S5，请参阅图5，研磨整平所述树脂层30，以避免树脂层30遮蔽所述第一导电层15的外表面。
步骤S6，请参阅图6，自所述导电通孔23背离所述第一导电层15的一端去除所述第二填充部33靠近所述第二导电层17的部分。
在本实施方式中，可通过但不仅限于激光或者等离子电浆的方式去除所述第二填充部33靠近所述第二导电层17的部分。
余下的第二填充部33的高度H1可为6微米～30微米。在其他实施方式中，余下的第二填充部33的高度H1还可根据需要进行调整。
步骤S7，请参阅图7，进行化学蚀刻或者电化学蚀刻，去除从所述树脂层30露出的金属层22。
在本实施方式中，所述第一导电层15和所述第二导电层17均为金属箔，在进行化学蚀刻或者电化学蚀刻时，所述第一导电层15和所述第二导电层17分别对应形成线路层150和线路层170。
具体的，所述第二导电部223从所述树脂层30露出的部分被去除，余下的第二导电部223高度H2为3微米～15微米。在其他实施方式中，余下的第二导电部223高度H2还可根据需要进行调整。
在一些实施方式中，当通过激光去除所述第二填充部33靠近所述第二导电层17的部分时，步骤S6还进一步包括：通过等离子电浆或者化学方式去除因激光作用于第二填充部33而形成的胶渣。
在一些实施方式中，步骤S5还可省略，仅需所述树脂层30部遮蔽所述第一导电层15的外表面即可。
在一些实施方式中，在步骤S7之后，请参阅图8，所述具背钻孔的电路板的制作方法还可包括：去除第一填充部31及余下的第二填充部33。
本申请的具背钻孔的电路板的制作方法，先通过树脂填塞导电孔，而后通过去除无效金属层对应的树脂层的方式暴露无效的金属层，再通过化学蚀刻或者电化学蚀刻去除从所述树脂层露出的金属层，其工艺的精度优于机械钻孔的精度，且避免了扩孔的现象。进一步地，所述第二填充部靠近所述第二导电层的部分通过激光或者等离子电浆的方式去除，其精准度相较于机械钻孔更好，进而进一步地提高了工艺的精度。进一步地，在去除部分树脂层时使得位于所述内层线路层与所述第二导电层之间余下的树脂层的高度为6微米～30微米，能够提高制得的电路板中内层线路层与第一导电层之间的电连接的有效性。
以上所述，仅是本发明的较佳实施方式而已，并非对本发明任何形式上的限制，虽然本发明已是较佳实施方式揭露如上，并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施方式，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施方式所做的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (8)

1.一种具背钻孔的电路板的制作方法，其包括以下步骤：
提供一线路基板，包括介电层，被所述介电层包覆的内层线路层、以及分别形成于所述介电层两侧的第一导电层和第二导电层；
沿所述第一导电层、所述内层线路层以及所述第二导电层的层叠方向形成贯穿所述线路基板的通孔，其中，所述内层线路层从所述通孔的侧壁露出；
对所述通孔进行金属化，在所述通孔侧壁形成金属层，使得所述通孔对应导电通孔；
在所述导电通孔形成树脂层填满所述导电通孔，其中，所述树脂层包括位于所述内层线路层与所述第一导电层之间的第一填充部以及位于所述内层线路层与所述第二导电层之间的第二填充部；
自所述导电通孔背离所述第一导电层的一侧去除所述第二填充部靠近所述第二导电层的部分；以及
进行化学蚀刻或者电化学蚀刻去除从所述树脂层露出的金属层。
2.如权利要求1所述的具背钻孔的电路板的制作方法，其特征在于，步骤“在所述导电通孔形成树脂层填满所述导电通孔”还包括：
研磨整平所述树脂层，以避免所述树脂层遮蔽所述第一导电层的外表面。
3.如权利要求1所述的具背钻孔的电路板的制作方法，其特征在于，自所述导电通孔背离所述第一导电层的一侧去除所述第二填充部靠近所述第二导电层的部分之后，余下的第二填充部的高度为6微米～30微米。
4.如权利要求1所述的具背钻孔的电路板的制作方法，其特征在于，所述金属层包括第一导电部及连接所述第一导电部的第二导电部，所述第一导电部连接所述内层线路层与所述第一导电层，所述第二导电部连接所述内层线路层与所述第二导电层。
5.如权利要求4所述的具背钻孔的电路板的制作方法，其特征在于，步骤“进行化学蚀刻或者电化学蚀刻去除从所述树脂层露出的金属层”具体为：
进行化学蚀刻或者电化学蚀刻去除所述第二导电部从所述树脂层露出的部分，其中，余下的第二导电部的高度为3微米～15微米。
6.如权利要求1所述的具背钻孔的电路板的制作方法，其特征在于，所述第二填充部靠近所述第二导电层的部分通过激光或者等离子电浆的方式去除。
7.如权利要求1所述的具背钻孔的电路板的制作方法，其特征在于，步骤“进行化学蚀刻或者电化学蚀刻去除从所述树脂层露出的金属层”还包括：
所述第一导电层和所述第二导电层分别对应形成线路层。
8.如权利要求1所述的具背钻孔的电路板的制作方法，其特征在于，在去除从所述树脂层露出的金属层之后，所述具背钻孔的电路板的制作方法还包括：
去除第一填充部及余下的第二填充部。
CN202010070968.7A 2020-01-21 2020-01-21 具背钻孔的电路板的制作方法 Pending CN113225917A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010070968.7A CN113225917A (zh) 2020-01-21 2020-01-21 具背钻孔的电路板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010070968.7A CN113225917A (zh) 2020-01-21 2020-01-21 具背钻孔的电路板的制作方法

Publications (1)

Publication Number Publication Date
CN113225917A true CN113225917A (zh) 2021-08-06

Family

ID=77085524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010070968.7A Pending CN113225917A (zh) 2020-01-21 2020-01-21 具背钻孔的电路板的制作方法

Country Status (1)

Country Link
CN (1) CN113225917A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103429012A (zh) * 2013-08-02 2013-12-04 北大方正集团有限公司 一种pcb板上的背钻孔的制备方法以及pcb板
JP2015018900A (ja) * 2013-07-10 2015-01-29 富士通株式会社 回路基板の製造方法、回路基板及び電子装置
CN105025658A (zh) * 2015-06-30 2015-11-04 开平依利安达电子第五有限公司 一种应用在pcb板上的机械背钻孔方法
KR20170029291A (ko) * 2015-09-07 2017-03-15 주식회사 티엘비 외층 회로 형성을 통한 다층인쇄회로기판의 스터브 제거방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018900A (ja) * 2013-07-10 2015-01-29 富士通株式会社 回路基板の製造方法、回路基板及び電子装置
CN103429012A (zh) * 2013-08-02 2013-12-04 北大方正集团有限公司 一种pcb板上的背钻孔的制备方法以及pcb板
CN105025658A (zh) * 2015-06-30 2015-11-04 开平依利安达电子第五有限公司 一种应用在pcb板上的机械背钻孔方法
KR20170029291A (ko) * 2015-09-07 2017-03-15 주식회사 티엘비 외층 회로 형성을 통한 다층인쇄회로기판의 스터브 제거방법

Similar Documents

Publication Publication Date Title
EP3211977B1 (en) Printed circuit board with antenna structure and method for its production
KR102517144B1 (ko) 다층 플렉시블 프린트 배선판 및 그 제조방법
US10201085B2 (en) Methods of forming blind vias for printed circuit boards
KR100798989B1 (ko) 프린트 배선판 및 그 제조 방법
KR20140087742A (ko) 다층기판
US20100308941A1 (en) High-frequency line structure on resin substrate and method of manufacturing the same
US6802120B2 (en) Method of manufacturing a printed wiring board having a non-through mounting hole
CN109788663B (zh) 电路板的制作方法及由该方法制得的电路板
KR101055542B1 (ko) 리지드-플렉서블 인쇄회로기판 및 그 제조방법
CN116156744A (zh) 一种印刷电路板、通信设备
US20150008029A1 (en) Circuit board and method of manufacturing the same
JP5115253B2 (ja) 同軸コネクタ搭載回路基板及び同軸コネクタ搭載回路基板の製造方法
CN113225917A (zh) 具背钻孔的电路板的制作方法
US12016119B2 (en) Method for manufacturing multilayer printed circuit board
US20140090881A1 (en) Passive device embedded in substrate and substrate with passive device embedded therein
JP2019071318A (ja) 多層配線板及びその製造方法
KR100573494B1 (ko) 동축 라인이 내장된 인쇄 회로 기판 제조 방법
CN105636341A (zh) 一种具有空腔结构的pcb板及其制作方法
KR102662860B1 (ko) 인쇄회로기판
CN114762460B (zh) 电路板及其制作方法
CN118198025A (zh) 电子封装结构及其制造方法
JP2006253372A (ja) 多層プリント配線基板とその製造方法
CN118338525A (zh) 布线基板
CN118338526A (zh) 布线基板
CN118053838A (zh) 电子封装结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210806

RJ01 Rejection of invention patent application after publication