CN113225509A - 一种将ceds视频格式信号转换成hdmi接口信号的装置及方法 - Google Patents

Abstract

本发明属于信号转换技术领域，涉及一种将CEDS视频格式信号转换成HDMI接口信号的装置及方法，先将CEDS信号转DVI‑D接口信号，在数据提取过程中，增加时钟信号提取部分；同时RGB以特定协议传输，经过协议解析环节恢复出图像的RGB数据，在本地时钟信号与信息数据同步后对数据进行解析处理，转换成DVI‑D并行图像数字信号，CEDS信号转DVI‑D接口信号是由物理层、数据链路层组成，最后将DVI‑D接口信号转成HDMI接口信号，转换过程简单，便于CEDS接口的用户或者电视机生产厂家对图像数据的测试，口上显示图像信号，由于FPGA的工作是通过内部硬件实现相应的功能，所以其灵活性高、转换速度快；同时能根据实际输入的信号进行在系统编程调整，进一步增加了系统的兼容性。

Description

一种将CEDS视频格式信号转换成HDMI接口信号的装置及方法

技术领域：

本发明属于信号转换技术领域，涉及一种将CEDS视频格式信号转换成HDMI接口信号的装置及方法。

背景技术：

随着社会科技的发展，人们对视频质量和格式的要求越来越高，视频质量从标清到高清不断发展，视频格式种类也越来越多，高清晰度多媒体接口(英文:High DefinitionMultimedia Interface，HDMI)是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影像信号，最高数据传输速度为2.25GB/s，同时无需在信号传送前进行数/模或者模/数转换，是目前最常用的高清信号，因此在视频或音频播放过程中，常把其他格式的文件输出为HDMI格式。目前对低压差分信号的转换都是对具有显式时钟差分信号的转换；但是显式时钟线容易被干扰。为了减少电磁对时钟信号的干扰，CEDS视频格式不采用显式时钟线的方式，而采用时钟嵌入方式，将时钟信号嵌入到图像数据的信息中，以特定协议来传输信号，所以图像数据的提取就显得困难。例如CN201620672691.4公开一种USB TYPE C信号转HDMI信号的信号转换线，包括：用于输入TYPE C信号的TYPE C信号输入端子、通过TYPE C传输线连接所述TYPE C信号输入端子用以将TYPE C信号转换成HDMI信号的HDMI信号转换模块、连接所述HDMI信号转换模块用以输出HDMI信号的HDMI信号输出端子，所述TYPE C信号输入端子与所述HDMI信号输出端子之间形成信号通道；CN201711490425.5公开了一种MIPI转HDMI的数据转换的方法及系统，配置有MIPI的安卓智能设备向与其连接的MIPI转HDMI芯片的复位脚输出启动信号；其中，所述启动信号用于激活所述MIPI转HDMI芯片至工作状态；所述安卓智能设备以NonBurst模式向所述MIPI转HDMI芯片的HOST MIPI端输出同步事件的视频流以及连续的时钟信号；所述MIPI转HDMI芯片将所述同步事件的视频流转换成预设格式的信号；所述MIPI转HDMI芯片将所述预设格式的信号转换为HDMI信号发送到与其相连的配置有HDMI的接收设备；CN201511010137.6公开了一种单芯片实现VGA/YPbPr信号转高清数字HDMI信号的方法，具备较高的兼容性，在降低产品成本的同时，适应目前市场需求，实现步骤包括：S1：通过模拟信号采样模块，将进来的VGA信号通过三路10位模拟信号采样模块转换成24位RGB数字信号或者24位YUV数字信号，行同步信号，场同步信号；S2：将转换后的信号输入到视频处理模块进行颜色，亮度，饱和度，色度调节,并最终输入到HDMI信号发送模块编码成HDMI信号进行视频输出；S3：HDMI信号发送模块可以通过HDMI接口协议的要求，通过线材读取HDMI接收设备的型号，最佳分辨率等具体信息，并输出满足HDMI接收设备的视频格式；CN200910154992.2公开了一种SDI输入信号转HDMI输出信号的转换系统及方法，系统主要由SDI信号采集模块、SDI信号解调模块、信号分离模块、数据转换模块和HDMI发送模块组成，实现SDI输入信号的均衡、解调处理，并将数据通过音视频分离，转换成YCbCr视频格式数据和IIS音频格式数据，通过HDMI发送模块转换成HDMI输出信号在显示设备上显示，达到HDMI接口显示设备显示SDI信号接口高清摄像机图像的目的；但是鲜有将CEDS视频格式转换成HDMI格式的文献或公开使用，而且现有的这些转换都是将小型便携设备上的视频信号转换成HDMI接口信号，不适合应用到大型屏幕上显示图像信号；CN200910154992.2是将摄像机图像信号接口SDI类型的信号转HDMI输出信号，同样不适合对CEDS差分信号的转换。

发明内容：

本发明的目的在于克服现有技术存在的缺点，一种将CEDS视频格式信号转换成HDMI接口信号的装置及方法。

为了实现上述目的，本发明所述将CEDS视频格式信号转换成HDMI接口信号的装置的结构包括CEDS视频信号输入模块、CEDS信号放大模块、CEDS信号转DVI-D信号模块、DDR3暂存模块、HDMI转换模块、HDMI接口模块、DVI-D接口模块、数模转换模块、VGA接口模块、晶振模块、电源模块；CEDS视频信号输入及放大模块作用是将视频主板输出的CEDS信号传输到转接板，送到CEDS信号放大器，对信号进行放大和阻抗匹配均衡处理；放大器输出信号送到CEDS转DVI-D信号模块，将CEDS信号格式串行的差分信号转换成并行的DVI-D信号；并行的DVI-D信号送到DDR3暂存模块，去掉图像中的噪声信号；DDR3输出的DVI-D信号送到HDMI转换模块，将并行的DVI-D信号转换成串行的低压差分TMDS信号，送到HDMI接口上；HDMI接口用于将TMDS信号传输到液晶屏，显示图像信号。同时，为了增加输出信号的兼容性，从DDR3输出的DVI-D信号再引出两个支路，一路可以送到DVI-D接口上，在屏上显示DVI-D接口格式图像信号；另一路将DVI-D信号送到数模转换模块，转换成模拟的图像信号，送到VGA接口上，显示模拟的图像信号；晶振模块为系统提供工作时钟；电源模块为系统供电。

本发明将CEDS视频格式信号转换成HDMI接口信号时，先将CEDS信号转DVI-D接口信号，在数据提取过程中，增加时钟信号提取部分；同时RGB以特定协议传输，经过协议解析环节恢复出图像的RGB数据，在本地时钟信号与信息数据同步后对数据进行解析处理，转换成DVI-D并行图像数字信号，CEDS信号转DVI-D接口信号是由物理层、数据链路层组成，最后将DVI-D接口信号转成HDMI接口信号，具体过程为：

(1)物理层对信号的处理

物理层由CEDS信号输入、信号放大器、信号采样、TTL信号形成、时钟提取模块组成，在物理层中，CEDS信号输入模块将视频主板输出的CEDS差分信号传输到转接板，送到信号放大器模块，放大器对输入的CEDS差分信号进行放大，保证有足够高幅度的信号送到信号采样模块中；在提取出的时钟信号作用下，对放大器输出的CEDS差分信号进行采样，送到TTL信号形成模块，将采样后的差分信号进行判决成为TTL电平信号，送到数据链路层中对信号进行解析处理；

时钟提取模块在物理层中是关键的模块，将输入的差分CEDS信号转换成DVI-D信号依赖于时钟提取模块，时钟提取模块的输入信号是TTL信号，时钟提取模块作用是使本地压控振荡器VCO产生的时钟信号的频率和相位与输入信号的定时时钟同步，时钟信号提取模块分为时钟相位锁定和频率锁定两个电路部分，压控振荡器VCO产生的时钟信号被时钟相位锁定和频率锁定后就是正确的时钟信号；VCO输出的信号分为两个支路，一路送到频率锁定电路，另一路送到相位锁定电路；频率锁定电路包括边沿检测、边沿提取、边沿计数、频率检测、钳位脉冲形成和比较器，通过对输入信号过零点计数的方法来确定输入信号的定时信号的频率；并且与VCO的频率比较，通过比较误差的大小来调整VCO输出的频率，使之与输入信号中的定时信号的频率相同；相位锁定电路包括线性相位检测、钳位脉冲形成和比较器；VCO输出的时钟信号相位与输入信号的定时信号的相位比较，通过相位误差调整VCO输出信号的相位，使之同步于输入信号中的定时信号的相位；VCO输出的时钟信号经过频率锁定和相位锁定后，其输出的时钟信号就能对CEDS信号进行正确的采样，便于信息的正确恢复；

(2)数据链路层对信号的处理

数据链路层由协议解析、串并转换、并行RGB数据形成、行和场控制信号形成等模块组成，在数据链路层中将物理层输出TTL电平信号进行协议解析，提取出DVI-D信号；

CEDS图像数据进行传输的协议为CEDS协议，CEDS协议包括时钟训练、配置和RGB数据传输三个组成部分，在场消影的时间段Vertical Blank传输时钟训练信号ClockTraining(CT)，用于提取场的控制的信号；每一行消影的时间段Horizontal Blank传输行的时钟训练信号(CT)，用于提取行的控制信号；每一个字的开头对应的时钟训练、显示信息的配置、图像数据信号，每一个字的信号分别是Clock Training、Configuration、RGB DataTransmission、Clock Training，用于提取字的控制信号和RGB数据；这些控制信号都正常提取后，就能正确地提取视频信息中的图像信号；

在物理层送来的时钟信号控制下，对输入到数据链路层的TTL信号进行训练，提取RBG数据信号，按照CEDS协议，通过对场消影的时间段Vertical Blank的CT信号训练提取出场同步信号VS；同理，对行消影信号Horizontal Blank传输行的时钟训练信号(CT)训练提取出行同步信号HS，由行、场同步信号可以生成图像控制信号；通过对协议中字对应的时钟训练、显示信息的配置、图像数据信号，即ClockTraining、Configuration、RGB DataTransmission、Clock Training的训练提取图像的RGB数据；然后将提取的信息送到DDR3暂存模块中，提取并行的RGB及控制数据；

(3)RGB数据DDR3暂存处理

协议解析后得到的RGB数据暂存到DDR3模块中，提取并行的RGB及控制数据，采用到乒乓控制方法对DDR3内存进行分区存储，在乒乓控制中利用“burst”写入数据的思想，每次写入N个数据，写入的数据先存储到先进先出队列FIFO中，当FIFO中的数据量达到了“burst”的数据量，一次性将数据写入存储到DDR3中，从DDR3读取数据的过程，同样采用乒乓控制方法读取DDR3数据，将读取的数据暂存到FIFO中，当FIFO中的数据达到了“burst”的数据量后，输出拼接后的数据，成为DVI-D信号格式，送到DVI-D转HDMI接口信号模块中处理；

(4)DVI-D转HDMI接口信号

由DDR3输出的DVI-D数据包括RGB图像数据及行、场控制信号送到HDMI转换模块转换成HDMI接口格式的视频信号，RGB图像数据转HDMI的工作原理如图6所示，HDMI输入信号是RGB信号和图像同步的控制信号，在信号整理模块中，将RGB三路并行信号中，并入图像显示的行、场控制信号和音频信号；送到8B/10B编码模块中，将信号编码成适合在信道中传输的信号；送到并串转换模块中，将并行的10B码串行化，成为HDMI接口的串行差分信号，送到HDMI接口，显示图像信号；

(5)DVI-D及VGA接口：将DVI-D信号送到DVI-D接口上，在屏上显示DVI-D接口格式图像信号；将DVI-D信号送到数模转换模块，转换成模拟的图像信号，送到VGA接口上，显示模拟的图像信号。

本发明与现有技术相比，将CEDS视频格式信号转换成HDMI接口信号，转换过程简单，便于CEDS接口的用户或者电视机生产厂家对图像数据的测试，在转换过程中采用大规模可编程FPGA器件实现对CEDS信号进行采样和转换，将数字信号处理成并行的DVI-D接口的信号，然后通过专用芯片转换成HDMI接口的信号；同时，将DVI-D信号可以直接送到DVI-D接口上，显示图像信号；将DVI-D信号经过模数转换成为VGA信号，送到VGA接口上显示图像信号，由于FPGA的工作是通过内部硬件实现相应的功能，所以其灵活性高、转换速度快；同时，FPGA具有在系统可编程特性，能根据实际输入的信号进行在系统编程调整，进一步增加了系统的兼容性。

附图说明：

图1为本发明所述CEDS视频格式信号转换成HDMI接口信号结构框图。

图2为本发明所述CEDS信号转DVI-D信号模块方案框图。

图3为本发明所述CEDS信号转DVI-D信号模块中的时钟信号提取图。

图4为本发明所述CEDS传输信号协议示意图。

图5为本发明所述CEDS数据链路层的协议解析方案图。

图6为本发明所述HDMI接口信号原理图。

图7为本发明所述CEDS视频信号转换成HDMI接口信号硬件结构图。

图8为本发明所述CEDS信号提取的时钟信号及采样时钟图。

图9为本发明所述训练后的时钟信号与数据对应关系图。

图10为本发明所述RGB数据的DDR3暂存实施图。

具体实施方式：

下面通过实施例并结合附图对本发明做进一步说明。

实施例1：

本实施例所述将CEDS视频格式信号转换成HDMI接口信号的装置的结构框图如图1所示，其包括CEDS视频信号输入模块、CEDS信号放大模块、CEDS信号转DVI-D信号模块、DDR3暂存模块、HDMI转换模块、HDMI接口模块、DVI-D接口模块、数模转换模块、VGA接口模块、晶振模块、电源模块；CEDS视频信号输入及放大模块作用是将视频主板输出的CEDS信号传输到转接板，送到CEDS信号放大器，对信号进行放大和阻抗匹配均衡处理；放大器输出信号送到CEDS转DVI-D信号模块，将CEDS信号格式串行的差分信号转换成并行的DVI-D信号；并行的DVI-D信号送到DDR3暂存模块，去掉图像中的噪声信号；DDR3输出的DVI-D信号送到HDMI转换模块，将并行的DVI-D信号转换成串行的低压差分TMDS信号，送到HDMI接口上；HDMI接口用于将TMDS信号传输到液晶屏，显示图像信号。同时，为了增加输出信号的兼容性，从DDR3输出的DVI-D信号再引出两个支路，一路可以送到DVI-D接口上，在屏上显示DVI-D接口格式图像信号；另一路将DVI-D信号送到数模转换模块，转换成模拟的图像信号，送到VGA接口上，显示模拟的图像信号；晶振模块为系统提供工作时钟；电源模块为系统供电。

本发明将CEDS视频格式信号转换成HDMI接口信号时，先将CEDS信号转DVI-D接口信号，在数据提取过程中，增加时钟信号提取部分；同时RGB以特定协议传输，经过协议解析环节恢复出图像的RGB数据，在本地时钟信号与信息数据同步后对数据进行解析处理，转换成DVI-D并行图像数字信号，CEDS信号转DVI-D接口信号是由物理层、数据链路层组成，最后将DVI-D接口信号转成HDMI接口信号，具体过程为：

(1)物理层对信号的处理

物理层由CEDS信号输入、信号放大器、信号采样、TTL信号形成、时钟提取模块组成，在物理层中，CEDS信号输入模块将视频主板输出的CEDS差分信号传输到转接板，送到信号放大器模块，放大器对输入的CEDS差分信号进行放大，保证有足够高幅度的信号送到信号采样模块中；在提取出的时钟信号作用下，对放大器输出的CEDS差分信号进行采样，送到TTL信号形成模块，将采样后的差分信号进行判决成为TTL电平信号，送到数据链路层中对信号进行解析处理；

时钟提取模块在物理层中是关键的模块，将输入的差分CEDS信号转换成DVI-D信号依赖于时钟提取模块，时钟提取模块的输入信号是TTL信号，时钟提取模块作用是使本地压控振荡器VCO产生的时钟信号的频率和相位与输入信号的定时时钟同步，时钟信号提取模块的工作原理如图3所示，主要分为时钟相位锁定和频率锁定两个电路部分，压控振荡器VCO产生的时钟信号被时钟相位锁定和频率锁定后就是正确的时钟信号；VCO输出的信号分为两个支路，一路送到频率锁定电路，另一路送到相位锁定电路；频率锁定电路包括边沿检测、边沿提取、边沿计数、频率检测、钳位脉冲形成和比较器，通过对输入信号过零点计数的方法来确定输入信号的定时信号的频率；并且与VCO的频率比较，通过比较误差的大小来调整VCO输出的频率，使之与输入信号中的定时信号的频率相同；相位锁定电路包括线性相位检测、钳位脉冲形成和比较器；VCO输出的时钟信号相位与输入信号的定时信号的相位比较，通过相位误差调整VCO输出信号的相位，使之同步于输入信号中的定时信号的相位；VCO输出的时钟信号经过频率锁定和相位锁定后，其输出的时钟信号就能对CEDS信号进行正确的采样，便于信息的正确恢复；

(2)数据链路层对信号的处理

数据链路层由协议解析、串并转换、并行RGB数据形成、行和场控制信号形成等模块组成，在数据链路层中将物理层输出TTL电平信号进行协议解析，提取出DVI-D信号；

CEDS图像数据进行传输的协议为CEDS协议，如图4所示，CEDS协议包括时钟训练、配置和RGB数据传输三个组成部分，在场消影的时间段Vertical Blank传输时钟训练信号ClockTraining(CT)，用于提取场的控制的信号；每一行消影的时间段Horizontal Blank传输行的时钟训练信号(CT)，用于提取行的控制信号；每一个字的开头对应的时钟训练、显示信息的配置、图像数据信号，如图4下部分是对应一个字的信号，分别是ClockTraining、Configuration、RGB Data Transmission、ClockTraining，用于提取字的控制信号和RGB数据；这些控制信号都正常提取后，就能正确地提取视频信息中的图像信号；

在物理层送来的时钟信号控制下，对输入到数据链路层的TTL信号进行训练，提取RBG数据信号，如图5所示，按照上述协议，通过对场消影的时间段Vertical Blank的CT信号训练提取出场同步信号VS；同理，对行消影信号Horizontal Blank传输行的时钟训练信号(CT)训练提取出行同步信号HS，由行、场同步信号可以生成图像控制信号；通过对协议中字对应的时钟训练、显示信息的配置、图像数据信号，即Clock Training、Configuration、RGBData Transmission、Clock Training的训练提取图像的RGB数据；然后将提取的信息送到DDR3暂存模块中，提取并行的RGB及控制数据；

(3)RGB数据DDR3暂存处理

协议解析后得到的RGB数据暂存到DDR3模块中，提取并行的RGB及控制数据，采用到乒乓控制方法对DDR3内存进行分区存储，在乒乓控制中利用“burst”写入数据的思想，每次写入N个数据，写入的数据先存储到先进先出队列FIFO中，当FIFO中的数据量达到了“burst”的数据量，一次性将数据写入存储到DDR3中，从DDR3读取数据的过程，同样采用乒乓控制方法读取DDR3数据，将读取的数据暂存到FIFO中，当FIFO中的数据达到了“burst”的数据量后，输出拼接后的数据，成为DVI-D信号格式，送到DVI-D转HDMI接口信号模块中处理；

(4)DVI-D转HDMI接口信号

由DDR3输出的DVI-D数据包括RGB图像数据及行、场控制信号送到HDMI转换模块转换成HDMI接口格式的视频信号，RGB图像数据转HDMI的工作原理如图6所示，HDMI输入信号是RGB信号和图像同步的控制信号，在信号整理模块中，将RGB三路并行信号中，并入图像显示的行、场控制信号和音频信号；送到8B/10B编码模块中，将信号编码成适合在信道中传输的信号；送到并串转换模块中，将并行的10B码串行化，成为HDMI接口的串行差分信号，送到HDMI接口，显示图像信号；

(5)DVI-D及VGA接口：将DVI-D信号送到DVI-D接口上，在屏上显示DVI-D接口格式图像信号；将DVI-D信号送到数模转换模块，转换成模拟的图像信号，送到VGA接口上，显示模拟的图像信号。

实施例2：

本实施例的硬件结构如图7所示，其包括CEDS视频信号输入模块、CEDS信号放大模块、CEDS转DVI-D信号模块(FPGA芯片)、DDR3存储模块、HDMI转换芯片及接口信号；DVI-D接口信号模块；数模转换及VGA接口模块。在这个硬件系统中，其核心器件是FPGA、DDR3存储模块、HDMI转换芯片的选择，具体为：

(1)FPGA芯片选型

在这个硬件系统中，其核心模块是CEDS转DVI-D信号模块，使用超大规模可编程芯片FPGA实现CEDS转DVI-D信号模块，FPGA的工作频率要满足对输入CEDS差分视频信号的采样要求及对差分信号转TTL电平的要求。在芯片的选型上，采用XilinxA7系列芯片XC7A200T芯片，芯片中含Logic Cell数量为215360,Block RAM大小为13140Kb，运行速度有-1、-2和-3三种级别，FMax区间为464MHz～628MHz，FPGA自身的数据处理的吞吐量大于4K@60fps视频需要的每秒传输的数据量1.48GB/s，因而能满足处理速度上的要求。

(2)DDR3存储模块选择

硬件系统搭载一片高速DDR3 DRAM，型号为MT41J64M16LA-187E，容量128Mbyte(64M*16bit)，16bit总线，FPGA和DDR3 DRAM相连的是BANK3的IO,Spartan6 FPGA内部带有硬DDR3控制器MCB,通过配置可以使MCB与DDR3读写速度达到666Mb/s。DDR3的硬件设计需要严格考虑信号完整性，在电路设计和PCB设计的时候要充分考虑匹配电阻/终端电阻，走线阻抗控制，走线等长控制，保证DDR3的高速稳定的工作。

(3)HDMI转换芯片选择

硬件系统中HDMI转换芯片选择了Silion Image公司的SIL9136 HDMI编码芯片，满足目前常用的标清、高清的显示要求。对HDMI转换芯片的控制和配置的器件选择ARM系列的STM32F407ZGT6芯片，完成对HDMI输入的DVI-D信号的配置，及HDMI输出的TMDS信号的配置。

本实施例以某BOE大屏的视频处理主板为例进行实施，其屏的尺寸是高1209.6mm(高)、宽是680.4mm，分辨率是3840x 2160，场频是60Hz，像素时钟频率是74.25MHz，采用本实施例所述硬件系统将CEDS视频格式信号转换成HDMI接口信号，先将CEDS信号转DVI-D接口信号的方法，CEDS信号将同步的时钟信号嵌入到图像数据的信息中，与图像RGB数据混合，以特定协议来传输信号，所以在数据提取过程中，首先要提取同步的时钟信号；然后在提取的同步时钟信号作用下，解析协议中的RGB图像信息，只有本地时钟信号与信息数据同步后，才能对数据进行解析处理，转换成DVI-D并行图像数字信号，这个过程是在FPGA芯片内设计的CEDS转DVI-D信号模块实现，具体过程为：

(1)时钟提取模块

使用频率锁定和相位锁定法提取CEDS信号中的位同步信号，。根据输入图像信号的分辨率、场频等信息计算基准时钟信号的频率。应用硬件编程语言设计提取时钟信号的电路，在xilinx公司的设计环境VIVADO上进行modesim仿真，仿真通过后，下载到所选择的FPGA大规模可编程器件上，利用芯片内工作时序波形观察chipscope工具实时观察同步情况，根据实验测试结果，确定提取基准时钟信号，如图8所示，当系统处于同步时，由VCO输出的多相位时钟的边沿与数据的中心严格对齐，在Clok1、Clock2…ClockN的上升沿，恰好采样完一个像素字的图像信号；

(2)对CEDS图像数据传输协议的解析，提取RGB及控制信号

在提取的时钟信号作用下，按照CEDS图像数据传输协议对信号进行解析，解析是对输入到数据链路层的TTL信号处理，如图9所示是训练的一个时钟信号，图是一个字对应的一个像素的信号；一个时钟周期对应一个像素单元；一个字由0011R0 R1 R2 R3 R4 R5R6R7 G0G1 G2 G3 G4 G5 G6 G7 B0 B1 B2 B3 B4 B5 B6 B70011组成，由28bit组成，通过训练分别提取图像的RGB数据和图像的控制信号；将解析出的RGB进行串并转换处理。然后将提取的信息送到DDR3暂存模块中处理；

(3)串并转换

串转并模块采用的是FPGA内部的原语程序实现，FPGA的原语可以选择两种模式，一种是DDR(Double Data Rate)模式，一种SDR(Single Data Rate)模式，DDR模式是时钟的上升沿和下降沿别对数据进行采样，而SDR模式则是时钟的上升沿采样，在本实施例中，设置为DDR模式，因为像素时钟是74.25MHZ，如果设置DDR模式，就要设置DDR模式下的采样时钟频率为74.25*2为148.5MHZ的时钟，对串行的数据进行采样，经过14个时钟后，采样到一个像素时钟的数据信号，将其提取为并行的28bit的TTL信号；

(4)RBG数据的DDR3存储：

为了克服操声，必须将解析出的RGB数据暂存到DDR3中，主要有三个核心模块如图10所示；第一个模块是DDR3的写数据模块，在该模块中，在同步信号Frame(VS)的控制下，对输入的数据位进行拼接，得到并行数据，然后送到DDR3芯片中；第二个模块是DDR3的读数据模块，该模块则是从DDR3芯片中读取并行数据；第三个模块则是DDR3的驱动模块，该模块则是对DDR3芯片的读写时序进行约束；读写的过程都要对数据暂存到先入先出FIFO的寄存其中；

(5)DVI-D转HDMI接口信号：

并行DVI-D信号图像的像素点RGB及控制信号转换成TDMS信号，采用Silion Image公司的专用HDMI转换芯片SIL9136 HDMI编码芯片，其满足目前常用的标清、高清的显示要求，利用对ARM系列的STM32F407ZGT6芯片对HDMI转换芯片进行转换的控制和配置。

(6)DVI-D、VGA种接口

将DVI-D信号模块输出的信号再引出两个支路，一路可以送到DVI-D接口上，在屏上显示DVI-D接口格式图像信号；另一路将DVI-D信号送到数模转换模块，转换成模拟的图像信号，送到VGA接口上，显示模拟的图像信号。

提供以上发明内容和实施实例仅仅是为了描述本发明的目的，而非要限制本发明的范围。本发明的范围由所附权利要求限定，不脱离本发明的精神和原理而做出的各种同等替换和修改，均应涵盖在本发明的范围之内。

Claims (2)

1.一种将CEDS视频格式信号转换成HDMI接口信号的装置，其特征在于，包括CEDS视频信号输入模块、CEDS信号放大模块、CEDS信号转DVI-D信号模块、DDR3暂存模块、HDMI转换模块、HDMI接口模块、DVI-D接口模块、数模转换模块、VGA接口模块、晶振模块、电源模块；CEDS视频信号输入及放大模块作用是将视频主板输出的CEDS信号传输到转接板，送到CEDS信号放大器，对信号进行放大和阻抗匹配均衡处理；放大器输出信号送到CEDS转DVI-D信号模块，将CEDS信号格式串行的差分信号转换成并行的DVI-D信号；并行的DVI-D信号送到DDR3暂存模块，去掉图像中的噪声信号；DDR3输出的DVI-D信号送到HDMI转换模块，将并行的DVI-D信号转换成串行的低压差分TMDS信号，送到HDMI接口上；HDMI接口用于将TMDS信号传输到液晶屏，显示图像信号。同时，为了增加输出信号的兼容性，从DDR3输出的DVI-D信号再引出两个支路，一路可以送到DVI-D接口上，在屏上显示DVI-D接口格式图像信号；另一路将DVI-D信号送到数模转换模块，转换成模拟的图像信号，送到VGA接口上，显示模拟的图像信号；晶振模块为系统提供工作时钟；电源模块为系统供电。

2.一种采用如权利要求1所述装置将CEDS视频格式信号转换成HDMI接口信号的方法，其特征在于，先将CEDS信号转DVI-D接口信号，在数据提取过程中，增加时钟信号提取部分；同时RGB以特定协议传输，经过协议解析环节恢复出图像的RGB数据，在本地时钟信号与信息数据同步后对数据进行解析处理，转换成DVI-D并行图像数字信号，CEDS信号转DVI-D接口信号是由物理层、数据链路层组成，最后将DVI-D接口信号转成HDMI接口信号，具体过程为：

(1)物理层对信号的处理

物理层由CEDS信号输入、信号放大器、信号采样、TTL信号形成、时钟提取模块组成，在物理层中，CEDS信号输入模块将视频主板输出的CEDS差分信号传输到转接板，送到信号放大器模块，放大器对输入的CEDS差分信号进行放大，保证有足够高幅度的信号送到信号采样模块中；在提取出的时钟信号作用下，对放大器输出的CEDS差分信号进行采样，送到TTL信号形成模块，将采样后的差分信号进行判决成为TTL电平信号，送到数据链路层中对信号进行解析处理；

时钟提取模块在物理层中是关键的模块，将输入的差分CEDS信号转换成DVI-D信号依赖于时钟提取模块，时钟提取模块的输入信号是TTL信号，时钟提取模块作用是使本地压控振荡器VCO产生的时钟信号的频率和相位与输入信号的定时时钟同步，时钟信号提取模块分为时钟相位锁定和频率锁定两个电路部分，压控振荡器VCO产生的时钟信号被时钟相位锁定和频率锁定后就是正确的时钟信号；VCO输出的信号分为两个支路，一路送到频率锁定电路，另一路送到相位锁定电路；频率锁定电路包括边沿检测、边沿提取、边沿计数、频率检测、钳位脉冲形成和比较器，通过对输入信号过零点计数的方法来确定输入信号的定时信号的频率；并且与VCO的频率比较，通过比较误差的大小来调整VCO输出的频率，使之与输入信号中的定时信号的频率相同；相位锁定电路包括线性相位检测、钳位脉冲形成和比较器；VCO输出的时钟信号相位与输入信号的定时信号的相位比较，通过相位误差调整VCO输出信号的相位，使之同步于输入信号中的定时信号的相位；VCO输出的时钟信号经过频率锁定和相位锁定后，其输出的时钟信号就能对CEDS信号进行正确的采样，便于信息的正确恢复；

(2)数据链路层对信号的处理

数据链路层由协议解析、串并转换、并行RGB数据形成、行和场控制信号形成等模块组成，在数据链路层中将物理层输出TTL电平信号进行协议解析，提取出DVI-D信号；

CEDS图像数据进行传输的协议为CEDS协议，CEDS协议包括时钟训练、配置和RGB数据传输三个组成部分，在场消影的时间段Vertical Blank传输时钟训练信号Clock Training(CT)，用于提取场的控制的信号；每一行消影的时间段Horizontal Blank传输行的时钟训练信号(CT)，用于提取行的控制信号；每一个字的开头对应的时钟训练、显示信息的配置、图像数据信号，每一个字的信号分别是Clock Training、Configuration、RGB DataTransmission、Clock Training，用于提取字的控制信号和RGB数据；这些控制信号都正常提取后，就能正确地提取视频信息中的图像信号；

在物理层送来的时钟信号控制下，对输入到数据链路层的TTL信号进行训练，提取RBG数据信号，按照CEDS协议，通过对场消影的时间段Vertical Blank的CT信号训练提取出场同步信号VS；同理，对行消影信号Horizontal Blank传输行的时钟训练信号(CT)训练提取出行同步信号HS，由行、场同步信号可以生成图像控制信号；通过对协议中字对应的时钟训练、显示信息的配置、图像数据信号，即Clock Training、Configuration、RGB DataTransmission、Clock Training的训练提取图像的RGB数据；然后将提取的信息送到DDR3暂存模块中，提取并行的RGB及控制数据；

(3)RGB数据DDR3暂存处理

协议解析后得到的RGB数据暂存到DDR3模块中，提取并行的RGB及控制数据，采用到乒乓控制方法对DDR3内存进行分区存储，在乒乓控制中利用“burst”写入数据的思想，每次写入N个数据，写入的数据先存储到先进先出队列FIFO中，当FIFO中的数据量达到了“burst”的数据量，一次性将数据写入存储到DDR3中，从DDR3读取数据的过程，同样采用乒乓控制方法读取DDR3数据，将读取的数据暂存到FIFO中，当FIFO中的数据达到了“burst”的数据量后，输出拼接后的数据，成为DVI-D信号格式，送到DVI-D转HDMI接口信号模块中处理；

(4)DVI-D转HDMI接口信号

由DDR3输出的DVI-D数据包括RGB图像数据及行、场控制信号送到HDMI转换模块转换成HDMI接口格式的视频信号，RGB图像数据转HDMI的工作原理如图6所示，HDMI输入信号是RGB信号和图像同步的控制信号，在信号整理模块中，将RGB三路并行信号中，并入图像显示的行、场控制信号和音频信号；送到8B/10B编码模块中，将信号编码成适合在信道中传输的信号；送到并串转换模块中，将并行的10B码串行化，成为HDMI接口的串行差分信号，送到HDMI接口，显示图像信号；

(5)DVI-D及VGA接口：将DVI-D信号送到DVI-D接口上，在屏上显示DVI-D接口格式图像信号；将DVI-D信号送到数模转换模块，转换成模拟的图像信号，送到VGA接口上，显示模拟的图像信号。

Images