CN112055215A - 一种基于fpga光纤视频处理方法 - Google Patents

一种基于fpga光纤视频处理方法 Download PDF

Info

Publication number
CN112055215A
CN112055215A CN202010730452.0A CN202010730452A CN112055215A CN 112055215 A CN112055215 A CN 112055215A CN 202010730452 A CN202010730452 A CN 202010730452A CN 112055215 A CN112055215 A CN 112055215A
Authority
CN
China
Prior art keywords
fpga
chip
circuit
dvi
video processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010730452.0A
Other languages
English (en)
Inventor
张碧超
靳宇鹏
闵博博
李强
李骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hengyu Xintong Aviation Equipment Beijing Co ltd
Original Assignee
Hengyu Xintong Aviation Equipment Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hengyu Xintong Aviation Equipment Beijing Co ltd filed Critical Hengyu Xintong Aviation Equipment Beijing Co ltd
Priority to CN202010730452.0A priority Critical patent/CN112055215A/zh
Publication of CN112055215A publication Critical patent/CN112055215A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/20—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using video object coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/25—Arrangements specific to fibre transmission
    • H04B10/2575—Radio-over-fibre, e.g. radio frequency signal modulated onto an optical carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optical Communication System (AREA)

Abstract

本发明公开了一种基于FPGA光纤视频处理方法，工作过程如下：当ARINC818子卡上电后，电源电路实现完成+5VDC到板内各器件所需的二次电源的转换；时钟复位电路产生FPGA逻辑所需的各种时钟、复位信号的功能；视频处理电路从配置FLASH中获取配置文件，配置成功后，视频处理电路完成ARINC818视频信号的解析处理，生成RGB信号输出至DVI编码电路进行DVI编码，编码完成后经由连接器送至载板；同时对DVI解码电路输出的RGB视频信号进行解析处理，并进行ARINC818编码，并经过高速GTP接口输出，经由连接器送至载板；FPGA完成BIT信息搜集整理，BIT信息收集主要用于完成光纤状态信息、DDR状态信息、DVI状态等信息的收集。BIT信息会经过RS232接口送至载板，提供一种效果更好的型基于FPGA光纤视频处理方法。

Description

一种基于FPGA光纤视频处理方法
技术领域
本发明涉及航空领域，尤其涉及一种基于FPGA光纤视频处理方法。
背景技术
在现代航空电子技术领域，电子系统迅速升级，网络结构越来越复杂，整个系统内部交互的数字化信息量与日俱增，作为航空电子系统“神经”的总线技术成为制约其技术发展的关键因素。绝大部分信息数据在航电系统网络传输、共享都是通过总线来实现，总线技术已经成为新型飞机航空电子系统研究的重要课题之一。
传统的Mil-STD-1553、ARINC429等总线已经不再适用于当下综合化极高的航空电子系统，具有高速、实时性、大容量的数字视频信息传输使得1Mbps左右的传输速率远远不能满足。由于传统的数据总线传输介质、接口、测试仪器和机载设备种类众多，这样就使得系统维护难度增加，软硬件开发成本也会大大提高。
发明内容
本发明实施例所要解决的技术问题在于，提供一种效果更好的型基于FPGA光纤视频处理方法。
所述基于FPGA光纤视频处理方法，包括电源电路、时钟复位电路、视频处理FPGA、DVI编码、DVI解码、RS232接口、DDR存储器及FLASH存储器，工作过程如下：
（1）当ARINC818子卡上电后，电源电路实现完成+5VDC到板内各器件所需的二次电源的转换；
（2）时钟复位电路产生FPGA逻辑所需的各种时钟、复位信号的功能；
（3）视频处理电路从配置FLASH中获取配置文件，配置成功后，视频处理电路完成ARINC818视频信号的解析处理，生成RGB信号输出至DVI编码电路进行DVI编码，编码完成后经由连接器送至载板；同时对DVI解码电路输出的RGB视频信号进行解析处理，并进行ARINC818编码，并经过高速GTP接口输出，经由连接器送至载板；
（4）FPGA完成BIT信息搜集整理，BIT信息收集主要用于完成光纤状态信息、DDR状态信息、DVI状态等信息的收集。BIT信息会经过RS232接口送至载板。
所述DVI编码电路的核心为DVI编码芯片，型号采用GM7510，GM7510芯片它是一款低抖动、低噪音、拥有高速数字接口的芯片，GM7510可以实现数字视频4.95Gbps带宽，并且可以支持通用图像控制接口的功能，用此款芯片实现对FPGA的RGB信号的编码输出。
所述DVI解码电路的核心为DVI解码芯片，其型号采用GM7501， GM7501芯片是一款性价比很高的芯片，可以将模拟差分TMDS输入信号转换为数字信号输出，这款芯片使用简单，易于操作，且拥有低噪音、低抖动等优势，所以采用GM7501实现对FPGA的RGB信号进行编码输入。
所述Flash电路的核心为Flash芯片，用于存储FPGA的配置文件，此型号的芯片拥有128Mbit的存储大小，闪存IC是非易失性RAM，必须按块写入或擦除，它有限定的写入周期的次数，适用于不经常更改的程序存储。
所述DDR电路的核心为DDR3芯片，其广泛应用于电子设备中，DDR3型号采用国产芯片紫光国芯的SCB15H2G160AF-13KI，用于缓存视频信号，一般情况下，DDR的数据线都是一驱一的拓扑结构，DDR3内部有ODT做匹配，所以不需要拉到VTT做匹配即可得到较好的信号质量，这款芯片的存储容量可达2GB，速度可达1600-111111，工作温度在-40℃~95℃， 抗干扰能力强且可靠性高，易于操作，故采用此型号的芯片用于缓存视频信号。
所述时钟复位电路使用看门狗芯片实现上电200ms的复位延迟，保证FPGA工作处于稳定的状态；使用晶体振荡器实现DDR3工作所需的200MHz差分时钟和ARINC818输出所需的212.5MHz的时钟。即时钟复位电路产生FPGA逻辑所需的各种时钟、复位信号的功能。
所述RS232电路核心芯片为SM3232，实现FPGA和主控模块的通信，将FPGA的BIT信息上报给主控模块，SM3232是RS232信号收发器，其内部集成了一个双路电荷利用双电荷泵、两个发送器和两个接收器，并且提供1uA关断模式，有效的降低了功效，延迟了便携式产品的电池使用寿命，其在应用时只需外接上四个0.1uF电荷泵电容，最大传输速率可达120Kpbs，即使工作在高数据速率下，SM3232仍能保持RS232标准要求的正负5.0V最小发送器输出电压。
所述电源通过唯一的连接器输入供电，输入电压5VDC，输入纹波不超过250mVp-p，电压范围4.75～5.25V，DC/DC电源模块选用微封装结构电源模块，型号为SM4628MPY，高速收发器SERDES模块对电源质量有比较严格的要求，对于该模块的供电，采用LDO电源供电，型号为SM74401RGW，当ARINC818子卡上电后，电源电路实现完成+5VDC到板内各器件所需的二次电源的转换。
实施本发明实施例，具有如下有益效果：
本发明实施例一种基于FPGA光纤视频处理方法，由于传统数据总线显现出来的愈来愈多的问题以及航空航电系统技术的严格要求，基于ARINC818总线协议的视频转换系统应用而生，它具有抗电磁干扰能力强、低延迟、高带宽和对距离不敏感等优势，完美的解决了传统的数据总线带来的困扰，使得航空电子系统模块化、集成化程度提高。
ARINC 818 相比于 CameraLink、DVI、Firewire 和 GigE 等视频数据总线在一些关键技术参数上均具有很明显的优势， 这也是航空电子委员会选择 ARINC 818 作为最终的航空电子视频统一标准的原因。 ARINC818 的主要特点体现在高带宽、 高可靠性、低延迟、非压缩视频传输、抵抗电磁干扰、减轻线缆重量、灵活性高，兼容扩展性强， 已经成为新一代航空电子数字视频总线的统一标准， 在一些商业和军事项目中得到广泛应用。
ARINC818总线技术由于其独特的技术优势，必将成为新型航空电子视频系统的主流技术。深入研究和开发ARINC818总线技术，对我国军事和商业航空电子视频领域的技术发展具有深远的意义，针对航空领域这个新的发展需求， 构建了一套基于 AＲINC818 标准的视频发送、接收系统， 利用现场可编程逻辑器件( FPGA) 进行视频编码、解码， 由光纤通道完成数据传输， 最终实现了 3.1875 Gbit /s 速率下， 1280 × 1024@ 60 Hz 视频图像的传输和显示。
基于ARINC818标准的视频发送、接收系统原理，如图 1所示。图中需要以 ADVB 格式发送的 DVI 或VGA 视频， 先由视频采集芯片转换为可供 FPGA 处理的数据格式， 然后由 FPGA 内部的 ADVB 视频发送模块将其转换为 ADVB 帧的格式， 再经 FPGA 内部的高速串行收发器以 8B /10B 编码方式输出， 由光电转换模块转换为光信号后， 经光纤通道进行传输。在视频接收端，光纤通道输出的光信号先由光电转换模块转换为电信号， 然后由 FPGA 内部的高速串行收发器进行接收， 并由 FPGA 内部的 ADVB 解码模块将视频信息提取出来， 送入视频驱动芯片以 DVI 或VGA 格式送入显示终端。
附图说明
图1是本发明实施例基于ARINC818标准的视频发送、接收系统原理图；
图2是本发明实施例ARINC818板卡功能框图；
图3是本发明实施例软件设计框图；
图4是本发明实施例接口设计框图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
本发明实施例基于FPGA光纤视频处理方法，包括电源电路、时钟复位电路、视频处理FPGA、DVI编码、DVI解码、RS232接口、DDR存储器及FLASH存储器，工作过程如下：
（1）当ARINC818子卡上电后，电源电路实现完成+5VDC到板内各器件所需的二次电源的转换；
（2）时钟复位电路产生FPGA逻辑所需的各种时钟、复位信号的功能；
（3）视频处理电路从配置FLASH中获取配置文件，配置成功后，视频处理电路完成ARINC818视频信号的解析处理，生成RGB信号输出至DVI编码电路进行DVI编码，编码完成后经由连接器送至载板；同时对DVI解码电路输出的RGB视频信号进行解析处理，并进行ARINC818编码，并经过高速GTP接口输出，经由连接器送至载板；
（4）FPGA完成BIT信息搜集整理，BIT信息收集主要用于完成光纤状态信息、DDR状态信息、DVI状态等信息的收集。BIT信息会经过RS232接口送至载板。
所述DVI编码电路的核心为DVI编码芯片，型号采用GM7510，GM7510芯片它是一款低抖动、低噪音、拥有高速数字接口的芯片，GM7510可以实现数字视频4.95Gbps带宽，并且可以支持通用图像控制接口的功能，用此款芯片实现对FPGA的RGB信号的编码输出。
所述DVI解码电路的核心为DVI解码芯片，其型号采用GM7501， GM7501芯片是一款性价比很高的芯片，可以将模拟差分TMDS输入信号转换为数字信号输出，这款芯片使用简单，易于操作，且拥有低噪音、低抖动等优势，所以采用GM7501实现对FPGA的RGB信号进行编码输入。
所述Flash电路的核心为Flash芯片，用于存储FPGA的配置文件，此型号的芯片拥有128Mbit的存储大小，闪存IC是非易失性RAM，必须按块写入或擦除，它有限定的写入周期的次数，适用于不经常更改的程序存储。
所述DDR电路的核心为DDR3芯片，其广泛应用于电子设备中，DDR3型号采用国产芯片紫光国芯的SCB15H2G160AF-13KI，用于缓存视频信号，一般情况下，DDR的数据线都是一驱一的拓扑结构，DDR3内部有ODT做匹配，所以不需要拉到VTT做匹配即可得到较好的信号质量，这款芯片的存储容量可达2GB，速度可达1600-111111，工作温度在-40℃~95℃， 抗干扰能力强且可靠性高，易于操作，故采用此型号的芯片用于缓存视频信号。
所述时钟复位电路使用看门狗芯片实现上电200ms的复位延迟，保证FPGA工作处于稳定的状态；使用晶体振荡器实现DDR3工作所需的200MHz差分时钟和ARINC818输出所需的212.5MHz的时钟。即时钟复位电路产生FPGA逻辑所需的各种时钟、复位信号的功能。
所述RS232电路核心芯片为SM3232，实现FPGA和主控模块的通信，将FPGA的BIT信息上报给主控模块，SM3232是RS232信号收发器，其内部集成了一个双路电荷利用双电荷泵、两个发送器和两个接收器，并且提供1uA关断模式，有效的降低了功效，延迟了便携式产品的电池使用寿命，其在应用时只需外接上四个0.1uF电荷泵电容，最大传输速率可达120Kpbs，即使工作在高数据速率下，SM3232仍能保持RS232标准要求的正负5.0V最小发送器输出电压。
所述电源通过唯一的连接器输入供电，输入电压5VDC，输入纹波不超过250mVp-p，电压范围4.75～5.25V，DC/DC电源模块选用微封装结构电源模块，型号为SM4628MPY，高速收发器SERDES模块对电源质量有比较严格的要求，对于该模块的供电，采用LDO电源供电，型号为SM74401RGW，当ARINC818子卡上电后，电源电路实现完成+5VDC到板内各器件所需的二次电源的转换。
本系统主要由FPGA实现基于光电信号的视频编码解码处理，它是由一路光转电信号控制，一路电转光信号控制，一路RS232传输bit模块组成，软件设计模块包括RGB输入控制、视频图像编码模块、GTP控制模块、视频图像解码模块、DDR3控制模块、RGB输出控制模块、UART模块及BIT检测模块、GTP时钟控制端口及光模块控制端口，软件设计框图如下图3所示。
接口设计是由2路4.2G的ARINC818接口、2路符合VESA标准的DVI接口、1路的5V电源接口、1路波特率为115200bps RS232接口、测试接口组成，其中ARINC818接口是实现ARINC818信号的输入和输出，DVI接口实现DVI信号的输入和输出、1路的RS232接口是进行BIT信息上报的一个通信接口，测试接口用于在线升级和地面维护。整个接口设计框图如图4所示。
本发明实施例一种基于FPGA光纤视频处理方法，由于传统数据总线显现出来的愈来愈多的问题以及航空航电系统技术的严格要求，基于ARINC818总线协议的视频转换系统应用而生，它具有抗电磁干扰能力强、低延迟、高带宽和对距离不敏感等优势，完美的解决了传统的数据总线带来的困扰，使得航空电子系统模块化、集成化程度提高。
ARINC 818 相比于 CameraLink、DVI、Firewire 和 GigE 等视频数据总线在一些关键技术参数上均具有很明显的优势， 这也是航空电子委员会选择 ARINC 818 作为最终的航空电子视频统一标准的原因。 ARINC818 的主要特点体现在高带宽、 高可靠性、低延迟、非压缩视频传输、抵抗电磁干扰、减轻线缆重量、灵活性高，兼容扩展性强， 已经成为新一代航空电子数字视频总线的统一标准， 在一些商业和军事项目中得到广泛应用。
ARINC818总线技术由于其独特的技术优势，必将成为新型航空电子视频系统的主流技术。深入研究和开发ARINC818总线技术，对我国军事和商业航空电子视频领域的技术发展具有深远的意义，针对航空领域这个新的发展需求， 构建了一套基于 AＲINC818 标准的视频发送、接收系统， 利用现场可编程逻辑器件( FPGA) 进行视频编码、解码， 由光纤通道完成数据传输， 最终实现了 3.1875 Gbit /s 速率下， 1280 × 1024@ 60 Hz 视频图像的传输和显示。
基于ARINC818标准的视频发送、接收系统原理，如图 1所示。图中需要以 ADVB 格式发送的 DVI 或VGA 视频， 先由视频采集芯片转换为可供 FPGA 处理的数据格式， 然后由 FPGA 内部的 ADVB 视频发送模块将其转换为 ADVB 帧的格式， 再经 FPGA 内部的高速串行收发器以 8B /10B 编码方式输出，由光电转换模块转换为光信号后， 经光纤通道进行传输。在视频接收端，光纤通道输出的光信号先由光电转换模块转换为电信号， 然后由 FPGA 内部的高速串行收发器进行接收， 并由 FPGA 内部的 ADVB 解码模块将视频信息提取出来， 送入视频驱动芯片以 DVI 或VGA 格式送入显示终端。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (8)

1.一种基于FPGA光纤视频处理方法，其特征在于：包括电源电路、时钟复位电路、视频处理FPGA、DVI编码、DVI解码、RS232接口、DDR存储器及FLASH存储器，工作过程如下：
（1）当ARINC818子卡上电后，电源电路实现完成+5VDC到板内各器件所需的二次电源的转换；
（2）时钟复位电路产生FPGA逻辑所需的各种时钟、复位信号的功能；
（3）视频处理电路从配置FLASH中获取配置文件，配置成功后，视频处理电路完成ARINC818视频信号的解析处理，生成RGB信号输出至DVI编码电路进行DVI编码，编码完成后经由连接器送至载板；同时对DVI解码电路输出的RGB视频信号进行解析处理，并进行ARINC818编码，并经过高速GTP接口输出，经由连接器送至载板；
（4）FPGA完成BIT信息搜集整理，BIT信息收集主要用于完成光纤状态信息、DDR状态信息、DVI状态等信息的收集，BIT信息会经过RS232接口送至载板。
2.如权利要求1所述的基于FPGA光纤视频处理方法，其特征在于，所述DVI编码电路的核心为DVI编码芯片，型号采用GM7510，GM7510芯片它是一款低抖动、低噪音、拥有高速数字接口的芯片，GM7510可以实现数字视频4.95Gbps带宽，并且可以支持通用图像控制接口的功能，用此款芯片实现对FPGA的RGB信号的编码输出。
3.如权利要求2所述的基于FPGA光纤视频处理方法，其特征在于，所述DVI解码电路的核心为DVI解码芯片，其型号采用GM7501， GM7501芯片是一款性价比很高的芯片，可以将模拟差分TMDS输入信号转换为数字信号输出，这款芯片使用简单，易于操作，且拥有低噪音、低抖动等优势，所以采用GM7501实现对FPGA的RGB信号进行编码输入。
4.如权利要求3所述的基于FPGA光纤视频处理方法，其特征在于，所述Flash电路的核心为Flash芯片，用于存储FPGA的配置文件，此型号的芯片拥有128Mbit的存储大小，闪存IC是非易失性RAM，必须按块写入或擦除，它有限定的写入周期的次数，适用于不经常更改的程序存储。
5.如权利要求4所述的基于FPGA光纤视频处理方法，其特征在于，所述DDR电路的核心为DDR3芯片，其广泛应用于电子设备中，DDR3型号采用国产芯片紫光国芯的SCB15H2G160AF-13KI，用于缓存视频信号，一般情况下，DDR的数据线都是一驱一的拓扑结构，DDR3内部有ODT做匹配，所以不需要拉到VTT做匹配即可得到较好的信号质量，这款芯片的存储容量可达2GB，速度可达1600-111111，工作温度在-40℃~95℃， 抗干扰能力强且可靠性高，易于操作，故采用此型号的芯片用于缓存视频信号。
6.如权利要求5所述的基于FPGA光纤视频处理方法，其特征在于，所述时钟复位电路使用看门狗芯片实现上电200ms的复位延迟，保证FPGA工作处于稳定的状态；使用晶体振荡器实现DDR3工作所需的200MHz差分时钟和ARINC818输出所需的212.5MHz的时钟；即时钟复位电路产生FPGA逻辑所需的各种时钟、复位信号的功能。
7.如权利要求6所述的基于FPGA光纤视频处理方法，其特征在于，所述RS232电路核心芯片为SM3232，实现FPGA和主控模块的通信，将FPGA的BIT信息上报给主控模块，SM3232是RS232信号收发器，其内部集成了一个双路电荷利用双电荷泵、两个发送器和两个接收器，并且提供1uA关断模式，有效的降低了功效，延迟了便携式产品的电池使用寿命，其在应用时只需外接上四个0.1uF电荷泵电容，最大传输速率可达120Kpbs，即使工作在高数据速率下，SM3232仍能保持RS232标准要求的正负5.0V最小发送器输出电压。
8.如权利要求7所述的基于FPGA光纤视频处理方法，其特征在于，所述电源通过唯一的连接器输入供电，输入电压5VDC，输入纹波不超过250mVp-p，电压范围4.75～5.25V，DC/DC电源模块选用微封装结构电源模块，型号为SM4628MPY，高速收发器SERDES模块对电源质量有比较严格的要求，对于该模块的供电，采用LDO电源供电，型号为SM74401RGW，当ARINC818子卡上电后，电源电路实现完成+5VDC到板内各器件所需的二次电源的转换。
CN202010730452.0A 2020-07-27 2020-07-27 一种基于fpga光纤视频处理方法 Pending CN112055215A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010730452.0A CN112055215A (zh) 2020-07-27 2020-07-27 一种基于fpga光纤视频处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010730452.0A CN112055215A (zh) 2020-07-27 2020-07-27 一种基于fpga光纤视频处理方法

Publications (1)

Publication Number Publication Date
CN112055215A true CN112055215A (zh) 2020-12-08

Family

ID=73601214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010730452.0A Pending CN112055215A (zh) 2020-07-27 2020-07-27 一种基于fpga光纤视频处理方法

Country Status (1)

Country Link
CN (1) CN112055215A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564864A (zh) * 2020-12-31 2021-03-26 洛阳伟信电子科技有限公司 一种arinc818总线链路速率自动适配的方法
CN113225509A (zh) * 2021-03-18 2021-08-06 青岛大学 一种将ceds视频格式信号转换成hdmi接口信号的装置及方法
CN114520919A (zh) * 2022-02-21 2022-05-20 朱鹏程 一种高速视频信号处理系统及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030023912A1 (en) * 2001-07-24 2003-01-30 Xilinx, Inc. Integrated testing of serializer/deserializer in FPGA
US7302625B1 (en) * 2005-11-21 2007-11-27 Xilinx, Inc. Built-in self test (BIST) technology for testing field programmable gate arrays (FPGAs) using partial reconfiguration
CN207037389U (zh) * 2017-06-19 2018-02-23 安徽四创电子股份有限公司 一种多路bit监测及远程控制系统
CN109451250A (zh) * 2018-11-02 2019-03-08 天津津航计算技术研究所 多路光纤高速视频信号的切换和自检装置
CN208971681U (zh) * 2018-08-10 2019-06-11 上海埃威航空电子有限公司 Dvi-arinc818单路信号收发装置
CN209401003U (zh) * 2019-04-12 2019-09-17 北京旋极信息技术股份有限公司 一种arinc818总线接收显示装置
CN110830743A (zh) * 2018-08-10 2020-02-21 上海埃威航空电子有限公司 Dvi-arinc818信号转换器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030023912A1 (en) * 2001-07-24 2003-01-30 Xilinx, Inc. Integrated testing of serializer/deserializer in FPGA
US7302625B1 (en) * 2005-11-21 2007-11-27 Xilinx, Inc. Built-in self test (BIST) technology for testing field programmable gate arrays (FPGAs) using partial reconfiguration
CN207037389U (zh) * 2017-06-19 2018-02-23 安徽四创电子股份有限公司 一种多路bit监测及远程控制系统
CN208971681U (zh) * 2018-08-10 2019-06-11 上海埃威航空电子有限公司 Dvi-arinc818单路信号收发装置
CN110830743A (zh) * 2018-08-10 2020-02-21 上海埃威航空电子有限公司 Dvi-arinc818信号转换器
CN109451250A (zh) * 2018-11-02 2019-03-08 天津津航计算技术研究所 多路光纤高速视频信号的切换和自检装置
CN209401003U (zh) * 2019-04-12 2019-09-17 北京旋极信息技术股份有限公司 一种arinc818总线接收显示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张占芳;王经典;王嘉良;: "机载核心处理系统通用化平台研究", 航空电子技术, no. 04 *
赵君;蔡晓乐;张宇坤;郭建奇;: "基于FPGA的SAR数据源时序测试设计与实现", 弹箭与制导学报, no. 02 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564864A (zh) * 2020-12-31 2021-03-26 洛阳伟信电子科技有限公司 一种arinc818总线链路速率自动适配的方法
CN112564864B (zh) * 2020-12-31 2023-04-25 洛阳伟信电子科技有限公司 一种arinc818总线链路速率自动适配的方法
CN113225509A (zh) * 2021-03-18 2021-08-06 青岛大学 一种将ceds视频格式信号转换成hdmi接口信号的装置及方法
CN113225509B (zh) * 2021-03-18 2023-12-05 青岛大学 一种将ceds视频格式信号转换成hdmi接口信号的装置及方法
CN114520919A (zh) * 2022-02-21 2022-05-20 朱鹏程 一种高速视频信号处理系统及方法
CN114520919B (zh) * 2022-02-21 2023-11-03 中国航空无线电电子研究所 一种高速视频信号处理系统及方法

Similar Documents

Publication Publication Date Title
CN112055215A (zh) 一种基于fpga光纤视频处理方法
CN207408936U (zh) 一种多接口pcie设备转接卡
CN108345553B (zh) 一种星载高分辨成像数据传输与采集系统
CN205901714U (zh) 一种s频段收发一体化处理器
CN104991880A (zh) 一种基于pci-e接口的fc-ae-asm通讯板卡
CN108259747B (zh) 一种基于soc的图像采集系统
CN203643598U (zh) 雷达数据记录设备
CN213457702U (zh) 基于hsc串行总线接口的32路ad数据采集控制板
CN106059599A (zh) 一种s频段收发一体化处理器系统
CN108319560B (zh) 一种TLK2711传输接口与Camera-Link传输接口的转换电路
CN108924460A (zh) 一种图像数据采集盒以及图像采集系统
CN101577598A (zh) 多路信号复用、解复用的方法、装置和系统
CN210666762U (zh) 一种通用板卡
CN110287142B (zh) 多功能星载超算装置及卫星
CN113970896A (zh) 基于fpga芯片的控制装置及电子设备
CN112350916A (zh) 基于fpga的pcie低频光纤桥接系统及方法
CN202362765U (zh) 一种可变换格式的图像信号源发生装置
CN220604008U (zh) 一种通信接口转换装置
CN218868282U (zh) 一种多适配lvds显示屏信号传输电路
CN210466096U (zh) 一种Mini PCIe规格的1553B总线通讯板卡
CN220067432U (zh) 4+1通道无线电监测设备中频采集处理板卡
CN218768129U (zh) 计算机扩展坞
CN203071369U (zh) 用于PCI Express电缆连接的接口卡
CN210490555U (zh) 中央控制器及微电网
CN217932701U (zh) 一种usb转光纤调试器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination