CN113626360A - 一种低速mipi观测式soc芯片及其运行方法 - Google Patents

一种低速mipi观测式soc芯片及其运行方法 Download PDF

Info

Publication number
CN113626360A
CN113626360A CN202111185491.8A CN202111185491A CN113626360A CN 113626360 A CN113626360 A CN 113626360A CN 202111185491 A CN202111185491 A CN 202111185491A CN 113626360 A CN113626360 A CN 113626360A
Authority
CN
China
Prior art keywords
low
mipi
data
speed
soc chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111185491.8A
Other languages
English (en)
Other versions
CN113626360B (zh
Inventor
万波
李景政
廖炳隆
袁野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanning Chuxin Integrated Circuit Design Co ltd
Original Assignee
Nanjing Chuxin Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Chuxin Integrated Circuit Co ltd filed Critical Nanjing Chuxin Integrated Circuit Co ltd
Priority to CN202111185491.8A priority Critical patent/CN113626360B/zh
Publication of CN113626360A publication Critical patent/CN113626360A/zh
Application granted granted Critical
Publication of CN113626360B publication Critical patent/CN113626360B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04162—Control or interface arrangements specially adapted for digitisers for exchanging data with external devices, e.g. smart pens, via the digitiser sensing hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

本发明提出了一种低速MIPI观测式SOC芯片及其运行方法，所述芯片包括微控制单元、闪存存储器、随机存取存储器、协议解析模块、通道接口、总线仲裁模块、DMA控制器、主串行外设接口以及从串行外设接口，芯片通过用于低速双向传输通道接收其低速信号并转换成并行信号，将数据写入随机存取存储器，微控制单元读取数据进行解析识别指令，然后将响应数据写入随机存取存储器并通知协议解析模块回送到主板。本发明利用普通输入输出管脚实现了对低速MIPI控制信号进行观测，省去了高速MIPI PHY模块，低了芯片成本、功耗、难度和成本，满足了消费者的差异化需求。

Description

一种低速MIPI观测式SOC芯片及其运行方法
技术领域
本申请涉及电数据信号处理技术领域，特别是涉及一种低速MIPI观测式SOC芯片及处理方法。
背景技术
目前移动设备(如手机或平板电脑等）主板和显示屏之间为一对一配套搭配，特定主板对应指定型号的显示屏。现有技术中，显示屏损坏通常需要重新搭配指定型号的模组，如果显示屏损坏需要重新搭配指定型号的屏幕，存在选择自由性差、成本高的潜在问题，无法满足不同客户的差异化需求。
发明内容
基于上述问题，本发明提出了一种低速MIPI观测式SOC芯片。
本发明提出了一种低速MIPI观测式SOC芯片，用于主板和显示屏之间的专用桥接芯片，所述SOC芯片内置四通道高速MIPI接口、微控制单元、程序存储器、随机存取存储器、电源管理模块和串行外部接口。支持C语言软件编程、可以通过程序更新的方式支持不同的显示屏，本发明提供了一种易修改、低成本的可桥接手机显示屏与主板的图像处理技术方案，解决了主板搭配不同显示屏的问题，降低了实现难度和成本，满足了消费者的差异化需求。
本发明提供如下技术方案：
本发明提出了一种低速MIPI观测式SOC芯片，所述低速MIPI观测式SOC芯片包括：微控制单元、闪存存储器、随机存取存储器、协议解析模块、通道接口、总线仲裁模块、DMA控制器、主串行外设接口以及从串行外设接口。
进一步地，微控制单元，用于与协议解析模块结合分析MIPI-DSI控制指令并进行响应实现不同型号显示屏对同一主板的兼容、对显示屏进行初始化配置以及对主板和显示屏之间的触摸协议进行格式转换以实现不同触摸格式对主板的兼容；
闪存存储器，用于存储微控制单元程序代码；
随机存取存储器，用于记录MIPI接口数据，以及缓存主从串行外设接口数据；
协议解析模块，用于接收低速MIPI-DSI数据包并进行解析，识别指令并将待处理的数据包写入所述随机存取存储器，对所述指令进行响应；
通道接口，用于将串行低速MIPI 第零数据通道的数据进行串并转换，将所述协议解析模块的响应数据转换为串行接口数据包发送给主板；
总线仲裁模块，用于协调仲裁控制微控制单元、移动产业处理器接口、DMA控制器对随机存取存储器总线的访问顺序；
DMA控制器，用于管理移动产业处理器接口、从串行外设接口、主串行外设接口以及微控制单元对所述随机存取存储器的数据传输。
进一步地，所述DMA 控制器传送操作流程为，DMA 控制器接收外设发送的请求信号，根据通道的优先权处理请求。
进一步地，所述外设包括主串行模块、从串行模块、微控制单元。
进一步地，微控制单元发出请求至DMA控制器处理的流程为，
S101，设定DMA控制器起始地址寄存器及传输长度，并发出I2C从模块DMA请求；
S102，DMA控制器从指定的起始地址的存储器单元执行加载操作，将当前数据送往I2C从模块；
S103，I2C从模块收到数据后通过I2C总线将数据送出；
S104，DMA控制器执行DMA计数器寄存器的递减操作，并返回步骤S102进行当前数据的下一批数据的传输，直到DMA计数器达到预设传输长度。
进一步地，所述低速MIPI观测式SOC芯片桥接于显示屏和设备主板之间。
进一步地，所述设备主板通过MIPI总线连接显示屏，所述设备主板、显示屏均通过SPI或者I2C接口与低速MIPI观测式SOC芯片通信，所述显示屏通过输出中断管脚连接低速MIPI观测式SOC芯片，低速MIPI观测式SOC芯片通过终端输出管脚连接所述设备主板。
本发明还提出了一种低速MIPI观测式SOC芯片的运行方法，实现主板和不同显示屏之间触控功能，所述运行方法包括：
步骤401，触控芯片发送触摸检测标志至所述低速MIPI观测式SOC芯片；
步骤402，所述低速MIPI观测式SOC芯片通过SPI/I2C总线读取触控数据，并根据触控芯片触控格式读取所述触控芯片触控点及坐标数据并转换为主板适用的数据格式；
步骤403，所述低速MIPI观测式SOC芯片发送标志信号通知主板读取数据包；
步骤404，所述主板通过SPI/I2C接口读取坐标信息并将显示动作通过MIPI总线发送至显示屏。
进一步地，所述触控芯片触控点格式、主板适用的数据格式均包括对第0至63的字节位的数据格式定义。
本发明还提出了一种基于低速MIPI观测式SOC芯片实现主板识别不同显示屏的方法，所述方法包括：
步骤501，主板开机后，所述低速MIPI观测式SOC芯片进入监测状态，对主板发送的低功耗低速数据进行监测，
步骤502，低速MIPI观测式SOC芯片监测到主板读指令后，识别到总线反转序列并响应进入Escape模式；
步骤503，低速MIPI观测式SOC芯片根据主板要求的响应数据回复主板。
本发明还提出了一种低速MIPI观测式SOC芯片的运行方法，所述运行方法包括：
主板发出串行接口数据输出至MIPI高速接口，所述低速MIPI观测式SOC芯片通过第零通道接收其低速信号并转换成并行信号；
微控制单元将待解析的MIPI数据包的数据标识符配置到协议解析模块；
协议解析模块接收MIPI数据包并将与所述数据标识符匹配的数据包写入随机存取存储器，微控制单元读取数据包并进行解析，识别指令；
对指令进行判断，若指令为需要回传响应数据的指令，微控制单元将响应数据写入随机存取存储器并通知协议解析模块回送到主板。
本发明提出了一种低速MIPI观测式SOC芯片及其运行方法，所述芯片包括微控制单元、闪存存储器、随机存取存储器、协议解析模块、通道接口、总线仲裁模块、DMA控制器、主串行外设接口以及从串行外设接口，芯片通过用于低速双向传输通道接收其低速信号并转换成并行信号，将指定数据包写入随机存取存储器，微控制单元读取数据包进行解析识别指令，然后将响应数据写入随机存取存储器并通知协议解析模块回送到主板。此外，本发明还提出了一种主板兼容不同屏幕触控方案的方法，芯片通过主串行外设接口读取触控芯片触控坐标数据，并由微控制单元进行格式转换，再回送到主板。本发明利用普通输入输出管脚实现了对低速MIPI控制信号进行观测，省去了高速MIPI PHY模块，大幅降低了芯片成本和功耗，面向中低端手机，提供了一种易修改、低成本的手机屏幕替换解决方案，解决了主板搭配不同显示屏的问题，降低了实现难度和成本，满足了消费者的差异化需求。
附图说明
图1为MIPI-DSI接口的示意图；
图2为本发明的使用SOC芯片的系统结构示意图；
图3为本发明的低速MIPI观测式SOC芯片结构示意图；
图4为本发明的直接存储器访问单元工作示意图；
图5为本发明的SOC芯片运行过程示意图。
具体实施方式
下面结合附图与实施例对本发明作进一步详细描述。
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
MIPI，即移动产业处理器接口（Mobile Industry Processor Interface 简称MIPI）。MIPI（移动产业处理器接口）是MIPI联盟发起的为移动应用处理器制定的开放标准和一个规范。现有技术中，MIPI是高速数据接口，可以提供高达1Gbps以上数据传输速率，普通MCU无法处理这种速率的数据，通常需要利用MIPI接口的专用高速FPGA芯片进行硬件编程实现，硬件成本和实现成本都很高。为此，本发明提出了一种直接内存访问控制单元搭配微控制单元的图像处理SOC芯片，实现对高速MIPI数据的接收处理。
MIPI-DSI是一种应用于显示技术的串行接口规范，兼容DPI(显示像素接口，Display Pixel Interface)、DBI(显示总线接口，Display Bus Interface)和DCS(显示命令集，Display Command Set)，以串行的方式发送像素信息或指令给外设，而且从外设中读取状态信息或像素信息，而且在传输的过程中享有自己独立的通信协议，包括数据包格式和纠错检错机制，其主要信号成分都是5组差分对，其中1组时钟CLK通道，4组数据通道。如图1所示，为MIPI-DSI接口的简单示意图。两块使用MIPI连接的芯片，中间使用差分信号对进行连接，收发端各有一个通道(Lane)模块，完成数据收发。MIPI-DSI共有四组数据通道(Data0+,Data0-),(Data1+,Data1-),(Data2+,Data2-),(Data3+,Data3-)，一组时钟通道(Clock+,Clock-)。每个通道都包含(+,-)或称为(P,N)两根差分信号线用于信号的传输。
MIPI-DSI具备高速模式和低功耗模式两种工作模式，全部数据通道都可以用于单向的高速传输，但只有数据通道0才可用于低速双向传输，低功耗模式下采用单端信号，数据速率很低（<10Mbps），但是相应的功耗也很低，支持0V到1.2V信号电平。在低功耗模式下有控制模式和Escape 模式。在控制模式下，高电平典型幅值为1.2V，此时P和N上的信号不是差分信号而是相互独立的，当P为1.2V，N也为1.2V时，MIPI协议定义状态为LP11；当P为1.2V，N为0V时，定义状态为LP10，依此类推，控制模式下可以组成LP11，LP10，LP01，LP00四个不同的状态。
MIPI协议规定控制模式4个不同状态组成的不同时序代表着将要进入或者退出高速模式等；比如LP11-LP01-LP00序列后，进入高速模式。LP-11→LP-10→LP-00→LP-01→LP-00进入Escape模式。
MIPI-DSI的数据通道0可以工作在不同的模式，包括：1）Escape模式； 2）高速数据传输模式；3）总线反转请求模式。
具体地，Escape模式：当数据通道处于低功耗(LP)模式时，MIPI_D0数据通道0可以用于不同的Escape模式。
所述不同的Escape模式可以用于：
1）发送"低功耗数据传输(LPDT)命令"，从主板到显示模块；
2）驱动数据通道工作于"超低功耗(ULPS)"模式；
3）发送"远程复位(RAR)"命令，即重置显示模块；
4）发送"TE信号"，它用于从显示模块到主板的TE触发器事件；
5）发送"确认(ACK)"信号，它用于从显示模块到主板的非错误事件；
其中，本发明低速MIPI观测式SOC芯片针对Escape模式下发送的低功耗数据传输(LPDT)命令进行解析。
具体地，本发明中，低速MIPI观测式SOC芯片的所述Escape模式的基本序列如下所示：
开始：LP-11状态；
Escape模式的进入序列：LP-11=>LP-10=>LP-00=>LP-01=>LP-00。其中，LP后的数字0、1表示电平信号， LP-XX表示MIPI Lane0即数据通道0的两个信号Data0+、Data0-电平高低，例如11就表示Data0+=高电平，Data0-=高电平，这个序列表示进入Escape模式的方式。本发明的SOC芯片通过检测MIPI 数据通道0的两个信号Data0+、Data0-的信号电平的变化，如果符合进入序列规律则进入Escape模式。如果符合退出序列模式，则退出Escape模式。观测式SOC芯片通过检测进入序列从而识别Escape模式。
Escape命令：观测式SOC芯片通过检测数据通道的状态得到当前数据位的值，进行串并转换之后可以得到具体的指令和参数。
退出Escape模式：LP-00=>LP-10=>LP-11；观测式SOC芯片通过检测退出序列从而退出Escape模式。
结束：LP-11。
实施例1
本发明提出了一种低速MIPI观测式SOC芯片，所述低速MIPI观测式SOC芯片包括以下模块：MCU处理器201、Flash程序存储器202、RAM随机存取存储器203、LP_MIPI协议解析模块204、MIPI_D0接口205、总线仲裁模块206、DMA207以及主串行外设接口208以及从串行外设接口209，如图3所示。
其中，MCU处理器201：即微控制器单元，为8051内核处理器，主要实现以下功能：1）与LP_MIPI协议解析模块204结合分析MIPI-DSI控制指令并进行响应。2）对显示屏进行初始化配置。3）对主板和显示屏之间的触摸协议进行解析实现触摸功能。
其中，Flash程序存储器202: 用于存储微控制器单元即MCU处理器程序代码。
其中，RAM随机存取存储器203：1）微控制器单元的内部随机存取存储器；2）记录MIPI接口数据；3）SPI/I2C串行接口数据缓存。
其中，LP_MIPI协议解析模块204：1）接收低速MIPI-DSI数据包并进行解析，识别相应的指令，并将需要处理的数据包写入RAM；2）对MIPI-DSI指令进行响应；
其中，MIPI_D0接口205：MIPI-DSI通道0信号接口。根据MIPI-DSI协议低速MIPI信号只通过通道0发送，所以只需要预留通道0的信号接口即可。MIPI_D0接口205的主要功能包括：1）将串行低速MIPI Lane0数据线的数据进行串并转换；且只做串并转换，不解析具体数据内容。2）将LP_MIPI-DSI协议解析模块204的响应数据转换为串行MIPI包发送给主板。
其中，总线仲裁模块206：协调仲裁控制MCU、MIPI、DMA等模块对RAM总线的访问顺序。
其中，DMA控制器（直接存储器访问控制）207，如图4所示，用于管理MIPI、从串行外设接口（SPI/I2C从机）、主串行外设接口（SPI/I2C主板）以及MCU处理器对RAM的数据传输。
DMA 控制器207传送操作流程：DMA 控制器收到外设(从串行模块，MCU处理器，主串行模块等)发送的请求信号，DMA 控制器根据通道的优先权处理请求。
以下给出DMA控制器接收MCU处理器发送的请求信号流程示例：MCU处理器发出DMA请求将指定数据从RAM发送到I2C从模块。具体地：
1）MCU处理器设定DMA控制器起始地址寄存器及传输长度比如128个字节，并发出I2C从模块DMA请求。
2）DMA控制器从指定的起始地址的存储器单元执行加载操作，将一笔数据送往I2C从模块。
3）I2C从模块收到数据后通过I2C总线将数据送出。
4）DMA控制器执行DMA计数器寄存器的递减操作，并返回步骤2）进行下一笔数据的传输，直到DMA计数器达到预设传输长度128为止。
屏幕触摸功能一般由SPI或I2C等串行外设接口控制实现，本发明在结构上设计了独立的主、从串行外设接口，内置嵌入式软件对触控芯片的SPI或I2C的输入数据进行协议格式转换后发送给主板，实现触摸转码功能。
更进一步地，所述低速MIPI观测式SOC芯片桥接于MIPI接口显示屏和设备（如手机或平板电脑等）主板之间，如图2所示，以手机屏幕和主板为例，本发明的低速MIPI观测式SOC芯片能够桥接主板和手机显示屏，所述主板通过MIPI总线连接显示屏，所述主板、显示屏均通过SPI或者I2C接口与低速MIPI观测式SOC芯片通信，显示屏通过检测标志输入管脚FlagI连接观测式SOC芯片，然后该观测式SOC芯片通过发送标志信号FlagO到主板。其中，FlagI为触摸检测标志管脚，FlagO为发送标志信号管脚，在主板以及SOC芯片上均设置有该管脚。D0p、D0n即为MIPI Lane0（数据通道0）的两个信号Data0+、Data0-电平高低，例如11就表示Data0+=高电平，Data0-=高电平。
实施例2
本发明还提出了一种低速MIPI观测式SOC芯片的运行方法，如图5所示，具体包括：
步骤401，触控芯片401发送触摸检测标志FlagI至所述低速MIPI观测式SOC芯片402；
步骤402，所述低速MIPI观测式SOC芯片402根据触控芯片触控格式读取所述触控芯片401触控点及坐标数据并转换为主板需要的数据格式；
更具体地址，触控芯片触控点格式如下：
byte0: 0x62；
byte1 ~ byte2: 10bit有效的点 + 2bit的0x00 + 4bit有效点数；
byte3 ~ byte32: 3个字节为一个点,X坐标高4bit + Y坐标高4bit + X坐标低8bit + Y坐标低8bit；
byte33: 0x01；
byte34: 检验方式为求和；
byte35 ~ byte39: 电容量, 4bit表示一个点的电容量；
byte40 ~ byte63: 填充0xFF；
主板需要的触控包数据格式如下：
byte0: 0x0A；
byte1 ~ byte5: 5字节, 第一个点坐标, X坐标高8bit + Y坐标高8bit + X坐标低4bit + Y坐标低4bit + 电容量16bit；
byte6 ~ byte59: 6个字节为一个点坐标, 触摸点ID + X坐标高8bit + Y坐标高8bit + X坐标低4bit + Y坐标低4bit + 电容量16bit；
byte60 ~ byte63: 0xFF填充；
byte64: 校验；
需要说明的是，本发明实施例示例的情况为64个字节，不同的主板和显示屏所用的触控芯片他们的字节位的个数和数据格式定义会不同。本步骤的转换操作可以通过MCU内置软件进行转换。
步骤403，所述低速MIPI观测式SOC芯片发送标志信号FlagO通知主板403读取数据包；
步骤404，所述主板403读取坐标信息并将显示动作通过I2C/SPI总线发送至显示屏。
本实施例结合图3，以手机主板为例MIPI数据包处理工作流程示例：
1）低速MIPI观测式SOC芯片与手机主板的数据通道0相连接。对手机主板发出的MIPI-DSI数据进行监测。低速MIPI观测式SOC芯片通过D0通道接收其低速信号并转换成并行信号；
2）MCU处理器201将需要解析的MIPI数据包的数据标识符配置到协议解析模块。
3）LP_MIPI协议解析模块204接收MIPI数据包进行识别并将匹配数据标识符的数据包写入RAM随机存取存储器203。MCU处理器201读取数据包进行解析，识别相应的指令，主要识别指令类型为04、06、14、24、29、39、05、15、13、23等数据指令，可以由MCU设置识别的数据类型。
示例性地，某主板发送DT=06h的一个数据包：06 0C 00 00，MCU响应数据如下：210A 00 2B；
4）如果MCU确认为需要做出响应的数据指令，MCU处理器会将响应数据写入RAM并通知LP_MIPI协议解析模块203回送到手机主板。
需要说明的是，MIPI-DSI常见指令如下表所示：
Figure 190273DEST_PATH_IMAGE001
需要处理的MIPI数据包数据类型中的04、06、14、24、29、39、05、15、13、23这些包头（可以自定义，并非做限制）数据标识符，具体哪些包头可以根据实际的控制模式再由软件通过MCU设定到LP_MIPI协议解析模块。LP_MIPI协议解析模块将与包头匹配的包识别出来并存在RAM中通知MCU处理器，MCU处理器可以来读取并进行分析得出要响应的数据，并将响应数据写入RAM中，通知协议解析模块将响应数据回传给主板。
实施例3
进一步地，本发明还提出了一种基于低速MIPI观测式SOC芯片实现主板识别不同显示屏的方法，所述方法包括：
步骤501，主板开机后，所述低速MIPI观测式SOC芯片进入监测状态，对主板发送的低功耗低速数据进行监测，
步骤502，低速MIPI观测式SOC芯片监测到主板读指令后，识别到总线反转BTA序列并响应BTA进入Escape模式，
步骤503，低速MIPI观测式SOC芯片根据主板要求的响应数据回复主板。
主板发送BTA 传输过程：LP-11→LP-10→LP-00→LP-10→LP-00。
低速MIPI观测式SOC芯片响应BTA过程：LP-00→LP-10→LP-11。
具体响应数据需要通过对主板规格进行分析后得到，不同主板需要的响应数据不同。
本发明提出了一种低速MIPI观测式SOC芯片及其运行方法，所述芯片包括微控制单元、闪存存储器、随机存取存储器、协议解析模块、通道接口、总线仲裁模块、DMA控制器、主串行外设接口以及从串行外设接口，芯片通过用于低速双向传输通道接收其低速信号并转换成并行信号，将数据写入随机存取存储器，微控制单元读取数据进行解析识别指令，然后将响应数据写入随机存取存储器并通知协议解析模块回送到主板。此外，本发明还提出了一种主板兼容不同屏幕触控方案的方法，芯片通过主串行外设接口读取触控芯片触控坐标数据，并由微控制单元进行格式转换，再回送到主板。本发明利用普通输入输出管脚实现了对低速MIPI控制信号进行观测，省去了高速MIPI PHY模块，大幅降低了芯片成本和功耗，面向中低端手机，提供了一种易修改、低成本的手机屏幕替换解决方案，解决了主板搭配不同显示屏的问题，降低了实现难度和成本，满足了消费者的差异化需求。
上述本发明的实施方式是本发明的元件和特征的组合。除非另外提及，否则所述元件或特征可被视为选择性的。各个元件或特征可在不与其它元件或特征组合的情况下实践。另外，本发明的实施方式可通过组合部分元件和/或特征来构造。本发明的实施方式中所描述的操作顺序可重新排列。任一实施方式的一些构造可被包括在另一实施方式中，并且可用另一实施方式的对应构造代替。对于本领域技术人员而言明显的是，所附权利要求中彼此没有明确引用关系的权利要求可组合成本发明的实施方式，或者可在提交本发明之后的修改中作为新的权利要求包括。
在固件或软件配置方式中，本发明的实施方式可以模块、过程、功能等形式实现。软件代码可存储在存储器单元中并由处理器执行。存储器单元位于处理器的内部或外部，并可经由各种己知手段向处理器发送数据以及从处理器接收数据。
对所公开的实施例的上述说明，使本领域技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种低速MIPI观测式SOC芯片，其特征在于，包括微控制单元、闪存存储器、随机存取存储器、协议解析模块、通道接口、总线仲裁模块、DMA控制器、主串行外设接口以及从串行外设接口；
微控制单元，用于与协议解析模块结合分析MIPI-DSI控制指令并进行响应、对显示屏进行初始化配置以及对主板和显示屏之间的触摸协议进行格式转换；
闪存存储器，用于存储微控制单元程序代码；
随机存取存储器，用于记录MIPI接口数据，以及缓存主从串行外设接口数据；
协议解析模块，用于接收低速MIPI-DSI数据包并进行解析，识别指令并将待处理的数据包写入所述随机存取存储器，对所述指令进行响应；
通道接口，用于将串行低速MIPI 第零数据通道的数据进行串并转换，将所述协议解析模块的响应数据转换为串行接口数据包发送给主板；
总线仲裁模块，用于协调仲裁控制微控制单元、移动产业处理器接口、DMA控制器对随机存取存储器总线的访问顺序；
DMA控制器，用于管理移动产业处理器接口、从串行外设接口、主串行外设接口以及微控制单元对所述随机存取存储器的数据传输。
2.根据权利要求1所述的低速MIPI观测式SOC芯片，其特征在于，所述DMA控制器传送操作流程为，DMA控制器接收外设发送的请求信号，根据通道的优先权处理请求。
3.根据权利要求2所述的低速MIPI观测式SOC芯片，其特征在于，所述外设包括主串行模块、从串行模块、微控制单元。
4.根据权利要求3所述的低速MIPI观测式SOC芯片，其特征在于，微控制单元发出请求至DMA控制器处理的流程为，
S101，设定DMA控制器起始地址寄存器及传输长度，并发出I2C从模块DMA请求；
S102，DMA控制器从指定的起始地址的存储器单元执行加载操作，将当前数据送往I2C从模块；
S103，I2C从模块收到数据后通过I2C总线将数据送出；
S104，DMA控制器执行DMA计数器寄存器的递减操作，并返回步骤S102进行当前数据的下一批数据的传输，直到DMA计数器达到预设传输长度。
5.根据权利要求1所述的低速MIPI观测式SOC芯片，其特征在于，所述低速MIPI观测式SOC芯片桥接于显示屏和设备主板之间。
6.根据权利要求5所述的低速MIPI观测式SOC芯片，其特征在于，所述设备主板通过MIPI总线连接显示屏，所述设备主板、显示屏均通过SPI或者I2C接口与低速MIPI观测式SOC芯片通信，所述显示屏通过输出中断管脚连接低速MIPI观测式SOC芯片，低速MIPI观测式SOC芯片通过终端输出管脚连接所述设备主板。
7.一种如权利要求1-6任一项所述低速MIPI观测式SOC芯片的运行方法，其特征在于，所述运行方法包括：
步骤401，触控芯片发送触摸检测标志至所述低速MIPI观测式SOC芯片；
步骤402，所述低速MIPI观测式SOC芯片通过SPI/I2C总线读取触控数据，并根据触控芯片触控格式读取所述触控芯片触控点及坐标数据并转换为主板适用的数据格式；
步骤403，所述低速MIPI观测式SOC芯片发送标志信号通知主板读取数据包；
步骤404，所述主板读取坐标信息并将显示动作通过MIPI总线发送至显示屏。
8.一种如权利要求1-6任一项所述低速MIPI观测式SOC芯片的运行方法，其特征在于，所述运行方法包括：
主板发出串行接口数据输出至MIPI高速接口，所述低速MIPI观测式SOC芯片通过第零通道接收其低速信号并转换成并行信号；
微控制单元将待解析的MIPI数据包的数据标识符配置到协议解析模块；
协议解析模块接收MIPI数据包并将与所述数据标识符匹配的数据包写入随机存取存储器，微控制单元读取数据包并进行解析，识别指令；
对指令进行判断，若指令为需要回传响应数据的指令，微控制单元将响应数据写入随机存取存储器并通知协议解析模块回送到主板。
9.一种基于权利要求1-6任一项所述低速MIPI观测式SOC芯片实现主板识别不同显示屏的方法，其特征在于，所述方法包括：
步骤501，主板开机，所述低速MIPI观测式SOC芯片进入监测状态，对主板发送的低功耗低速数据进行监测；
步骤502，低速MIPI观测式SOC芯片监测到主板读指令后，识别到总线反转序列并响应进入Escape模式；
步骤503，低速MIPI观测式SOC芯片根据所述主板要求的响应数据回复主板。
CN202111185491.8A 2021-10-12 2021-10-12 一种低速mipi观测式soc芯片及其运行方法 Active CN113626360B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111185491.8A CN113626360B (zh) 2021-10-12 2021-10-12 一种低速mipi观测式soc芯片及其运行方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111185491.8A CN113626360B (zh) 2021-10-12 2021-10-12 一种低速mipi观测式soc芯片及其运行方法

Publications (2)

Publication Number Publication Date
CN113626360A true CN113626360A (zh) 2021-11-09
CN113626360B CN113626360B (zh) 2021-12-17

Family

ID=78391326

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111185491.8A Active CN113626360B (zh) 2021-10-12 2021-10-12 一种低速mipi观测式soc芯片及其运行方法

Country Status (1)

Country Link
CN (1) CN113626360B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114822419A (zh) * 2022-04-15 2022-07-29 南京英科迪微电子科技有限公司 基于液晶显示面板am模式的背光控制方法和装置
CN115048323A (zh) * 2022-08-16 2022-09-13 南京芯驰半导体科技有限公司 一种基于dma握手协议的数据传输系统及方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156936A1 (en) * 2009-12-31 2011-06-30 Bo-Sung Kim Mobile industry processor interface
CN107509033A (zh) * 2017-09-20 2017-12-22 中国科学院长春光学精密机械与物理研究所 一种遥感相机图像实时采集处理系统
CN108184085A (zh) * 2017-12-30 2018-06-19 龙尚科技（上海）有限公司 一种mipi转hdmi的数据转换的方法及系统
CN208400468U (zh) * 2018-07-27 2019-01-18 广东高云半导体科技股份有限公司 一种基于移动产业处理器接口的微型显示系统
CN209232383U (zh) * 2018-12-26 2019-08-09 广东高云半导体科技股份有限公司 一种显示器及其信号转换电路
CN110297612A (zh) * 2019-05-09 2019-10-01 深圳前海骁客影像科技设计有限公司 一种mipi数据处理芯片及方法
US20210103547A1 (en) * 2019-10-03 2021-04-08 Qualcomm Incorporated Mipi d-phy receiver auto rate detection and high-speed settle time control
CN112988645A (zh) * 2021-05-12 2021-06-18 南京初芯集成电路有限公司 一种架构在mipi dsi总线的一对多传输方法
CN113034340A (zh) * 2021-05-20 2021-06-25 南京初芯集成电路有限公司 一种图像处理soc芯片及方法
CN113225509A (zh) * 2021-03-18 2021-08-06 青岛大学 一种将ceds视频格式信号转换成hdmi接口信号的装置及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110156936A1 (en) * 2009-12-31 2011-06-30 Bo-Sung Kim Mobile industry processor interface
CN107509033A (zh) * 2017-09-20 2017-12-22 中国科学院长春光学精密机械与物理研究所 一种遥感相机图像实时采集处理系统
CN108184085A (zh) * 2017-12-30 2018-06-19 龙尚科技（上海）有限公司 一种mipi转hdmi的数据转换的方法及系统
CN208400468U (zh) * 2018-07-27 2019-01-18 广东高云半导体科技股份有限公司 一种基于移动产业处理器接口的微型显示系统
CN209232383U (zh) * 2018-12-26 2019-08-09 广东高云半导体科技股份有限公司 一种显示器及其信号转换电路
CN110297612A (zh) * 2019-05-09 2019-10-01 深圳前海骁客影像科技设计有限公司 一种mipi数据处理芯片及方法
US20210103547A1 (en) * 2019-10-03 2021-04-08 Qualcomm Incorporated Mipi d-phy receiver auto rate detection and high-speed settle time control
CN113225509A (zh) * 2021-03-18 2021-08-06 青岛大学 一种将ceds视频格式信号转换成hdmi接口信号的装置及方法
CN112988645A (zh) * 2021-05-12 2021-06-18 南京初芯集成电路有限公司 一种架构在mipi dsi总线的一对多传输方法
CN113034340A (zh) * 2021-05-20 2021-06-25 南京初芯集成电路有限公司 一种图像处理soc芯片及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114822419A (zh) * 2022-04-15 2022-07-29 南京英科迪微电子科技有限公司 基于液晶显示面板am模式的背光控制方法和装置
CN115048323A (zh) * 2022-08-16 2022-09-13 南京芯驰半导体科技有限公司 一种基于dma握手协议的数据传输系统及方法

Also Published As

Publication number Publication date
CN113626360B (zh) 2021-12-17

Similar Documents

Publication Publication Date Title
CN113626360B (zh) 一种低速mipi观测式soc芯片及其运行方法
CN101334762B (zh) 用在计算机中的数据传输系统
CN100366029C (zh) 通信控制器、主机端控制器、通信设备、通信系统和方法
US10198382B2 (en) 12C bus controller slave address register and command FIFO buffer
US7562172B2 (en) I2C Slave/master interface enhancement using state machines
US8924603B2 (en) Protocol adapter for passing diagnostic messages between a host computer and vehicle networks operating in J1939 or J1708 protocol
US10261930B2 (en) System, device and method for transmitting signals between different communication interfaces
CN110471872B (zh) 一种基于zynq芯片实现m-lvds总线数据交互系统和方法
CN100507867C (zh) 自动测试usb装置兼容性的系统
US20090063717A1 (en) Rate Adaptation for Support of Full-Speed USB Transactions Over a High-Speed USB Interface
CN101087235A (zh) 一种基于fpga的多功能通信接口转换设备和方法
TWI464596B (zh) 促進可攜式電子裝置中之組件間之通訊之系統及方法與可攜式電子裝置
KR20160125411A (ko) 에러 검출 최적화를 용이하게 하는 공유된 버스를 통한 비트 할당
US9569390B2 (en) Protocol for communication
EP1775652A1 (en) Apparatus and method to support USB enumeration of a BUS powered handheld device
US11030133B2 (en) Aggregated in-band interrupt based on responses from slave devices on a serial data bus line
CN112564882B (zh) 一种基于ahb总线的单线数字通讯接口
US7337382B2 (en) Data transfer control device, electronic instrument, and data transfer control method
CN104834620A (zh) 串行外设接口spi总线电路、实现方法以及电子设备
CN101369948B (zh) 一种实现低功耗的通信系统
US6643728B1 (en) Method and apparatus for converting IEEE 1284 signals to or from IEEE 1394 signals
CN210955050U (zh) 一种usb多串口转换器
CN100531091C (zh) 点对点通信的i2c总线实现方法
CN111694781A (zh) 基于数据采集系统的arm主控板
US10684981B2 (en) Fast termination of multilane single data rate transactions

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 530201 Unit 01-09, 38th Floor, Guangxi Hejing International Financial Plaza, No. 18 Kaixuan Road, Nanning Area, China (Guangxi) Pilot Free Trade Zone, Nanning City, Guangxi Zhuang Autonomous Region

Patentee after: Nanning Chuxin Integrated Circuit Design Co.,Ltd.

Country or region after: China

Address before: Floor 14, block a, Nanjing hi tech headquarters building, No. 73, Huachuang Road, Pukou District, Nanjing, Jiangsu 210043

Patentee before: Nanjing Chuxin integrated circuit Co.,Ltd.

Country or region before: China