CN110297612A - 一种mipi数据处理芯片及方法 - Google Patents
一种mipi数据处理芯片及方法 Download PDFInfo
- Publication number
- CN110297612A CN110297612A CN201910384700.8A CN201910384700A CN110297612A CN 110297612 A CN110297612 A CN 110297612A CN 201910384700 A CN201910384700 A CN 201910384700A CN 110297612 A CN110297612 A CN 110297612A
- Authority
- CN
- China
- Prior art keywords
- data
- mipi
- processing module
- sent
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
Abstract
本发明实施例公开了一种MIPI数据处理芯片及方法,包括:单片机内核、内存、移位寄存器、单片机接口总线和MIPI数据处理模块;单片机内核与所述MIPI数据处理模块通过所述接口总线相连,用于处理所述MIPI数据处理模块接收到数据;内存,包括数据发送缓冲区和数据接收缓冲区,用于暂存接收到的数据和待发送的数据;移位寄存器,用于寄存数据,并且在时钟信号的作用下使其中的数据依次左移或右移;单片机接口总线,用于传输单片机内核和MIPI数据处理模块之间的数据;MIPI数据处理模块,用于接收和发送数据。本发明实施例的技术方案,可使传统单片机直接驱动MIPI接口的显示屏,不需要昂贵的桥接芯片,降低数据转换成本。
Description
技术领域
本发明实施例涉及MIPI数据处理技术,尤其涉及一种MIPI数据处理芯片及方法。
背景技术
随着电子产业的高速发展,MIPI DSI已经成为中小尺寸显示屏的标准。移动产业处理器接口(Mobile Industry Processor Interface,简称MIPI)是为移动应用处理器制定的开放标准。MIPI显示串行接口(Display Serial Interface,DSI)作为一种高速显示通信接口在手机、平板电脑等显示设备上的应用越来越广泛。但是传统的单片机没有MIPI接口处理电路,无法通过LP或者HS模式发送初始化指令点亮屏幕。
针对这种情况,现有技术中,只能通过使用相应桥接芯片来进行信号协议转换,从而实现不同接口间信号传输。当需要用传统单片机驱动MIPI接口显示屏时往往需要使用桥接芯片将RGB接口数据或者其他接口数据转换成MIPI接口数据,而桥接芯片价格比较昂贵,使得数据转换成本较高。
发明内容
本发明实施例提供一种MIPI数据处理芯片及方法,使传统单片机可以驱动MIPIDSI接口的显示屏,从而降低成本。
第一方面,本发明实施例提供了一种MIPI数据处理芯片,所述芯片包括:
单片机内核、内存、移位寄存器、单片机接口总线和MIPI数据处理模块;
所述单片机内核,与所述MIPI数据处理模块通过所述单片机接口总线相连,用于处理所述MIPI数据处理模块接收到数据;
所述内存,包括数据发送缓冲区和数据接收缓冲区,用于暂存接收到的数据和待发送的数据;
所述移位寄存器,用于寄存数据,并且在时钟信号的作用下使其中的数据依次左移或右移;
所述单片机接口总线,用于传输所述单片机内核和所述MIPI数据处理模块之间的数据;
所述MIPI数据处理模块,用于接收和发送数据。
第二方面,本发明实施例还提供了一种MIPI数据处理方法,所述方法包括:
通过MIPI数据处理模块接收数据;
通过MIPI数据处理模块向单片机内核发起中断请求;
通过MIPI数据处理模块将接收到的数据传入所述单片机内核进行分析处理。
本发明实施例的技术方案,通过将MIPI数据处理模块挂接在单片机接口总线上形成一种MIPI数据处理芯片,解决了现有技术中传统单片机无法直接点亮MIPI DSI接口显示屏,需要应用高成本桥接芯片的问题,实现了直接用传统单片机驱动MIPI DSI接口显示屏,降低开发成本的效果。
附图说明
图1是本发明实施例一中的一种MIPI数据处理芯片的结构示意图;
图2是本发明实施例二中的一种MIPI数据处理芯片的结构示意图;
图3是本发明实施例三中的一种MIPI数据处理方法的流程图;
图4是本发明实施例四中的一种MIPI数据处理方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1为本发明实施例一提供的一种MIPI数据处理芯片的结构示意图,本实施例适用于通过单片机点亮MIPI DSI接口显示屏的情况,该MIPI数据处理芯片包括单片机内核1、内存2、移位寄存器3、单片机接口总线4和MIPI数据处理模块5。
单片机内核1,与MIPI数据处理模块5通过所述单片机接口总线4相连,用于处理所述MIPI数据处理模块5接收到数据。
其中,单片机内核可以是8051内核、ARM Cortex M0/M3系列内核和AVR内核等,这里不做具体限定,用于处理接收到的MIPI数据以及向数据发送缓冲区写入待发送数据。
内存2,包括数据发送缓冲区21和数据接收缓冲区22,用于暂存接收到的数据和待发送的数据。
其中,内存包括数据存储器(RAM)和程序存储器(ROM),而数据发送缓冲区21和数据接收缓冲区22是RAM存储空间的一部分。数据发送缓冲区用于暂存由单片机内核准备发送至外设的数据;数据接收缓冲区用于暂存从相应外设接收到的数据,并等待单片机内核产生中断从其中取走相应数据进行处理。
移位寄存器3,用于寄存数据,并且在时钟信号的作用下使其中的数据依次左移或右移。
其中,移位寄存器(Shift Register)是一种在若干相同时间脉冲下工作的以触发器为基础的器件,数据以并行或串行的方式输入到该器件中,然后其中的数据在移位脉冲作用下依次逐位右移或左移,并在输出端进行输出。本实施例中,单片机内核将数据发送至数据发送缓冲区,再将数据由数据发送缓冲区转移至移位寄存器,再从移位寄存器中在移位脉冲作用下逐位输出至MIPI LP发送电路,并进一步由MIPI LP发送电路将数据发送到显示屏中。
单片机接口总线4,用于传输单片机内核和MIPI数据处理模块之间的数据。
其中,单片机接口总线是一种单片机内部结构,是单片机内核、内存、输入、输出公用通道,主机的各个部件通过总线相连接,外部设备通过相应的接口电路再与总线相连接。本实施例中,MIPI数据模块作为外设挂接在单片机接口总线上,用以传输单片机内核和MIPI数据处理模块之间的数据,使不具备MIPI接口的传统单片机可以直接驱动MIPI DSI接口显示屏。
MIPI数据处理模块5,用于接收和发送数据。
本实施例中,通过将MIPI数据处理模块作为外设挂接在单片机接口总线上,使两者共同构成一种新的芯片架构,该芯片架构不限制单片机内核型号,能够以MIPI LP模式的数据收发协议发送和接收的数据,代替昂贵的桥接芯片,降低开发成本。
本实施例的技术方案,通过将MIPI数据处理模块挂接在单片机接口总线上形成一种MIPI LP模式数据处理芯片,解决了现有技术中传统单片机无法直接点亮MIPI DSI接口显示屏,需要应用高成本桥接芯片的问题,实现了直接用传统单片机驱动MIPI DSI口显示屏,降低开发成本的效果。
实施例二
图2为本发明实施例二提供的一种MIPI数据处理芯片的结构示意图,本实施例适用于无法直接点亮MIPI DSI接口显示屏,需要应用高成本桥接芯片的情况,该MIPI数据处理芯片包括单片机内核1、内存2、移位寄存器3、单片机接口总线4和MIPI数据处理模块5。
单片机内核1,与MIPI数据处理模块5通过所述单片机接口总线4相连,用于处理所述MIPI数据处理模块5接收到数据。
内存2,包括数据发送缓冲区21和数据接收缓冲区22,用于暂存接收到的数据和待发送的数据。
移位寄存器3,用于寄存数据,并且在时钟信号的作用下使其中的数据依次左移或右移。
单片机接口总线4,用于传输单片机内核和MIPI数据处理模块之间的数据。
MIPI数据处理模块5,用于接收和发送数据。
可选的,MIPI数据处理模块5,具体包括:
MIPI LP处理模块寄存器51、中断汇总模块52、预设模板数据寄存器53、MIPI LP发送电路54和MIPI LP接收电路55,其中:
MIPI LP处理模块寄存器,用于暂存由MIPI LP接收电路接收到的数据。
中断汇总模块,用于向单片机内核发起中断请求。
预设模板数据寄存器,用于存储预设匹配模板,并将MIPI LP接收模块所接收到的数据与所述预设匹配模板进行匹配,抓取与所述预设匹配模板相匹配的数据。
其中,匹配模板包括关键指令或关键数据的数据包的包头字节,用于和从外设接收并存入MIPI LP处理模块寄存器的数据进行匹配,筛选出数据中包含键指令或关键数据的数据。
MIPI LP发送电路,用于接收由所述单片机内核通过所述单片机接口总线发送的MIPI LP模式的数据,将接收到的所述MIPI LP模式的数据按照MIPI LP模式的协议发送给显示屏。
本可选的技术方案中,首先单片机内核将待发送数据发送到数据发送缓冲区,然后启动发送,将发送数据缓冲区中的数据转移到移位寄存器,并由移位寄存器发送至MIPILP处理模块寄存器,并进一步由MIPI LP处理模块寄存器将数据发送至MIPI LP发送电路,从而将数据发送至显示屏。
或者,首先由单片机内核将全部待发送数据存储到内存中,并设置好直接内存存取DMA(Direct Memory Access,简称DMA)模块的工作方式以及直从内存中获取数据的起始地址和将结束地址,然后启动直DMA模块,DMA模块将自动从内存中取出数据并发送至MIPILP处理模块寄存器,并进一步由MIPI LP处理模块寄存器将数据发送至MIPI LP发送电路,从而将数据发送至显示屏。
MIPI LP接收电路,用于接收由外设发送的MIPI LP模式的数据,将接收到的所述MIPI LP模式的数据存入所述MIPI LP处理模块寄存器。
本可选的技术方案中,通过MIPI LP接收电路接收外设发送的数据,并存入数据接收缓冲区,然后由中断汇总模块向单片机发送中断请求,当单片机内核响应中断请求后,从数据接收缓冲区将数据取出并进行分析处理。
或者,首先将MIPI LP接收电路接收到的外设发送的数据存入MIPI LP处理模块寄存器,再将MIPI LP处理模块寄存器中存储的数据与预设模板数据寄存器中存储的预设匹配模板进行匹配,当匹配成功时,由中断汇总模块向单片机内核发送中断请求,当单片机内核响应中断请求后,从数据接收缓冲区将数据取出并进行分析处理。
本可选的技术方案中,将MIPI数据处理模块分为五个子部分,通过MIPI LP发送电路和MIPI LP接收电路收发数据,并通过预设模板数据寄存器中存储的匹配模板与接收到的数据进行匹配,若匹配成功则由中断汇总模块向单片机内核发起中断请求,使单片机内核只获取匹配成功后的数据,节省系统资源,提升数据处理效率。
可选的,MIPI数据处理芯片,还包括:
直接内存存取DMA模块6,分别与所述内存和MIPI数据处理模块连接,用于从内存抓取数据发送至外部设备。
其中,直接内存存取DMA模块6是一种在系统内部转移数据的独特外设,可以通过DMA控制器接管数据总线和地址总线,并根据预先设定的源地址和目标地址,以及传送的字节数,将数据自动传送至指定位置,而不需要单片机内核介入。
本可选的技术方案中,通过在MIPI数据处理芯片增加直接内存存取DMA模块,并预先设置直接内存存取DMA模块的工作方式以及从内存中获取数据的起始地址和结束地址,可以在没有单片机内核介入的情况下,直接将单片机内核预先发送至数据发送缓冲区中的待发送数据取出并送到MIPI LP处理模块寄存器,并进一步发送至MIPI LP发送电路,使其将数据发送至相应外设,从而使单片机内核不需要频繁产生中断来将待发送数据依次发送到数据发送缓冲区,节省系统资源,提高数据处理效率。
可选的,MIPI数据处理芯片,还包括:
连接在单片机接口总线上的SPI接口模块7或I2C接口模块8。
其中,SPI接口模块7是一种串行外设接口,是一种高速全双工同步通信总线,I2C接口模块8是一种双向、二进制同步串行总线,传统单片机对于SPI接口模块7和I2C接口模块8的显示驱动程序已经相对成熟稳定。
本可选的技术方案中,通过在单片机接口总线连接SPI接口模块7或I2C接口模块8,可以直接将MIPI数据处理模块作为SPI接口模块或者I2C接口模块和MIPI接口外设(例如,MIPI DSI接口的显示屏)的桥接,从而使大量应用不需要修改显示驱动程序就可以连接最新技术的显示屏,节省开发人员的时间。
本实施例的技术方案,通过将MIPI数据处理模块作为外设挂接在单片机接口总线上,使两者共同构成一种新的芯片架构,该芯片架构不限制单片机内核型号,能够以MIPILP模式的数据收发协议发送和接收的数据,代替昂贵的桥接芯片,降低开发成本。
实施例三
图3为本发明实施例三提供的一种MIPI数据处理方法的流程图,本实施例适用于通过单片机点亮MIPI DSI接口显示屏的情况,该方法可以由上述实施例提供的MIPI数据处理芯片来执行。下面结合图3对本发明实施例三提供的一种MIPI数据处理方法进行说明,包括以下步骤:
步骤310、通过MIPI数据处理模块接收数据。
MIPI数据处理模块按照MIPI LP模式的协议接收由外设发送的数据,并通过单片机接口总线传送给单片机内核进行处理。
步骤320、通过MIPI数据处理模块向单片机内核发起中断请求。
本实施例中,MIPI数据处理模块可以在接收到外设发送的数据时,向单片机内核发起中断请求,以使单片机及时获取MIPI数据处理模块接收到的数据。
步骤330、通过MIPI数据处理模块将接收到的数据传入所述单片机内核进行分析处理。
本实施例中,当单片机内核获取到MIPI LP处理模块接收到的数据时,结束中断,继续执行产生中断前的操作。
可选的,通过MIPI数据处理模块接收数据,包括:
将从MIPI LP接收电路接收到的数据存入MIPI LP处理模块寄存器。
其中,MIPI LP接收电路接收到的数据为MIPI数据。本实施例中,MIPI LP接收电路以低速模式接收外设发送的MIPI数据,并将其送入MIPI LP处理模块寄存器等待处理。
所述通过MIPI数据处理模块向单片机内核发起中断请求,包括:
由中断汇总模块向单片机内核发起中断请求。
其中,中断汇总模块包含在MIPI数据处理模块中,用于接收和发送数据过程中向单片机内核发起中断请求,从而使单片机内核取走数据接收缓冲区中的数据或者向数据发送缓冲区发送下一个数据。示例的,当前单片机内核中的计算单元正在计算接收到的数据时,MIPI LP接收电路接收到下一个由外设发送的数据,这时就需要中断汇总模块向单片机内核发起中断请求,使单片机内核暂时停止数据计算操作,转而从数据接收缓冲区获取MIPI LP接收电路接收到的数据。
可选的,由中断汇总模块向单片机内核发起中断请求,包括:
将MIPI LP处理模块寄存器中存储的数据与预设匹配模板中数据进行匹配。
其中,预设匹配模板数据寄存器中存储的预设匹配模板包括关键指令或关键数据的数据包的包头字节。MIPI数据包流中传输的数据都是以数据包的形式进行传输的,而各种不同的数据包都包括有不同的数据包头,因此可以通过对数据包头的判断,确定该数据包是否为需要单片机内核接收的特定数据包。MIPILP处理模块寄存器中存储的数据与预设匹配模板中数据进行匹配的过程即判断包头是否为预设匹配模板中包含的包头字节。
若匹配成功,由所述中断汇总模块向所述单片机内核发起中断请求。
当MIPI LP处理模块寄存器中存储的数据与预设匹配模板中数据匹配成功时,即当前传输的数据为单片机内核所需要的数据,则由中断汇总模块向所述单片机内核发起中断请求,用以获取接收到的有效数据。
所述通过MIPI数据处理模块将接收到的数据传入所述单片机内核进行分析处理,包括:
将MIPI LP处理模块寄存器中匹配成功的数据传入所述单片机内核进行分析处理。
在本实施例中,通过将MIPI LP处理模块寄存器中存储的数据与预设匹配模板中数据进行匹配,仅将匹配成功的有效数据传入单片机内核进行分析处理,节省系统资源。
本实施例的技术方案,由MIPI数据处理模块接收外设发送的数据,并向单片机内核发起中断请求,将接收到的数据传入所述单片机内核进行分析处理,能够使传统单片机接收MIPI数据,而不需要昂贵的桥接芯片,节约了成本,同时预设匹配模板的使用使得单片机内核仅对匹配成功的数据进行分析处理,节省了系统资源,提升数据处理效率。
实施例四
图4为本发明实施例四提供的一种MIPI数据处理方法的流程图,本实施例是在实施例三的基础上进一步细化,下面结合图4对本发明实施例四提供的一种MIPI数据处理方法进行说明,包括以下步骤:
步骤410、通过MIPI数据处理模块接收数据。
步骤420、通过MIPI数据处理模块向单片机内核发起中断请求。
步骤430、通过MIPI数据处理模块将接收到的数据传入所述单片机内核进行分析处理。
步骤440、由单片机内核将待发送数据通过单片机接口总线发送至内存中的数据发送缓冲区。
数据发送过程中,首先由单片机内核将待发送数据发送至和数据发送缓冲区,用以等待移位寄存器从中抓取数据并传送至MIPI LP数据处理模块。
步骤450、启动发送,将数据发送缓冲区中的数据转移到移位寄存器。
当发送启动时,移位寄存器开始从内存中的数据发送缓冲区抓取数据。
步骤460、将移位寄存器中的数据发送到MIPI数据处理模块。
位于移位寄存器中的数据在移位脉冲作用下依次逐位向MIPI LP数据处理模块输出。
步骤470、通过MIPI数据处理模块将所述数据发送至相应外设。
当MIPI LP数据处理模块接收到移位寄存器发送的数据时,将其发送至相应外设。可以理解的是,步骤410至步骤430是数据处理方法中的数据接收过程,步骤440至步骤470是数据处理方法中的数据发送过程,二者是根据情况择一或同时执行的,图4中所示步骤不对两者执行的先后顺序构成限定。
可选的,所述将移位寄存器中的数据发送到MIPI数据处理模块,包括:
将移位寄存器中的数据发送到MIPI LP发送电路。
示例的,移位寄存器开始从内存中的数据发送缓冲区抓取数据,并且位于移位寄存器中的数据在移位脉冲作用下依次逐位向MIPI LP处理模块寄存器输出,再由MIPI LP处理模块寄存器将数据发送至MIPI LP发送电路,用以发送数据至相应外设。
所述通过MIPI数据处理模块将所述数据发送至相应外设,包括:
通过MIPI LP发送电路将所述数据发送至相应外设。
其中,数据发送电路是用于传输二进制数据信号的通信电路。本实施例中,数据发送电路接收由MIPI LP处理模块寄存器发送的数据,并将上述数据按照MIPI LP模式的协议发送至相应外设。
可选的,所述方法还包括:
由单片机内核预先将待发送数据存储到内存中;
由单片机内核设置直接内存存取DMA模块的工作方式,以及DMA模块从内存中抓取数据的起始地址和结束地址;
启动DMA模块,将从内存中抓取的数据发送到MIPI LP发送电路;
通过MIPI LP发送电路将所述数据发送至相应外设。
本实施例中,单片机内核直接将全部待发送数据发送至内存中,并预先设置直接内存存取DMA模块的工作方式(包括,单元传送方式、块传送方式和请求传送方式),以及直接内存存取DMA模块从内存中抓取数据的起始地址和结束地址,再启动直接内存存取DMA模块,此时DMA模块可以直接从内存中抓取的数据发送到MIPI LP发送电路而不需要单片机内核频繁产生中断,最后通过MIPI LP发送电路将所述数据发送至相应外设。
本实施例中,由单片机内核将待发送数据通过单片机接口总线发送至内存中的数据发送缓冲区,启动发送,将数据发送缓冲区中的数据转移到移位寄存器,将移位寄存器中的数据发送到MIPI LP发送电路,通过MIPI LP发送电路将所述数据发送至显示屏。能够使传统单片机接收MIPI数据,而不需要昂贵的桥接芯片,节约了成本,另一方面直接内存存取DMA模块的使用,使得单片机内核无需为了存取数据频繁产生中断,提高数据处理效率。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种MIPI数据处理芯片,其特征在于,包括:
单片机内核、内存、移位寄存器、单片机接口总线和MIPI数据处理模块;
所述单片机内核,与所述MIPI数据处理模块通过所述单片机接口总线相连,用于处理所述MIPI数据处理模块接收到数据;
所述内存,包括数据发送缓冲区和数据接收缓冲区,用于暂存接收到的数据和待发送的数据;
所述移位寄存器,用于寄存数据,并且在时钟信号的作用下使其中的数据依次左移或右移;
所述单片机接口总线,用于传输所述单片机内核和所述MIPI数据处理模块之间的数据;
所述MIPI数据处理模块,用于接收和发送数据。
2.根据权利要求1所述的芯片,其特征在于,所述MIPI数据处理模块具体包括:
MIPI LP处理模块寄存器、中断汇总模块、预设模板数据寄存器、MIPI LP发送电路和MIPI LP接收电路;
所述MIPI LP处理模块寄存器,用于暂存由MIPI LP接收电路接收到的数据;
所述中断汇总模块,用于向所述单片机内核发起中断请求;
所述预设模板数据寄存器,用于存储预设匹配模板,并将MIPI LP接收模块所接收到的数据与所述预设匹配模板进行匹配,抓取与所述预设匹配模板相匹配的数据;
所述MIPI LP发送电路,用于接收由所述单片机内核通过所述单片机接口总线发送的MIPI LP模式的数据,将接收到的所述MIPI LP模式的数据按照MIPI LP模式的协议发送给相应外设;
所述MIPI LP接收电路,用于接收由外设发送的MIPI LP模式的数据,将接收到的所述MIPI LP模式的数据存入所述MIPI LP处理模块寄存器。
3.根据权利要求1所述的芯片,其特征在于,还包括:
直接内存存取DMA模块,分别与所述内存和所述MIPI数据处理模块连接,用于从所述内存抓取数据发送至外部设备。
4.根据权利要求1所述的芯片,其特征在于,还包括:
连接在所述单片机接口总线上的SPI接口模块或I2C接口模块。
5.一种MIPI数据处理方法,其特征在于,所述方法包括:
通过MIPI数据处理模块接收数据;
通过MIPI数据处理模块向单片机内核发起中断请求;
通过MIPI数据处理模块将接收到的数据传入所述单片机内核进行分析处理。
6.根据权利要求5所述的方法,其特征在于,所述通过MIPI数据处理模块接收数据,包括:
将从MIPI LP接收电路接收到的数据存入MIPI LP处理模块寄存器;
所述通过MIPI数据处理模块向单片机内核发起中断请求,包括:
由中断汇总模块向单片机内核发起中断请求。
7.根据权利要求6所述的方法,其特征在于,所述由中断汇总模块向单片机内核发起中断请求,包括:
将MIPI LP处理模块寄存器中存储的数据与预设匹配模板中数据进行匹配;
若匹配成功,由所述中断汇总模块向所述单片机内核发起中断请求;
所述通过MIPI数据处理模块将接收到的数据传入所述单片机内核进行分析处理,包括:
将MIPI LP处理模块寄存器中匹配成功的数据传入所述单片机内核进行分析处理。
8.根据权利要求5所述的方法,其特征在于,所述方法还包括:
由单片机内核将待发送数据通过单片机接口总线发送至内存中的数据发送缓冲区;
启动发送,将数据发送缓冲区中的数据转移到移位寄存器;
将移位寄存器中的数据发送到MIPI数据处理模块;
通过MIPI数据处理模块将所述数据发送至相应外设。
9.根据权利要求8所述的方法,其特征在于,所述将移位寄存器中的数据发送到MIPI数据处理模块,包括:
将移位寄存器中的数据发送到MIPI LP发送电路;
所述通过MIPI数据处理模块将所述数据发送至相应外设,包括:
通过MIPI LP发送电路将所述数据发送至相应外设。
10.根据权利要求9所述的方法,其特征在于,所述方法还包括:
由单片机内核预先将待发送数据存储到内存中;
由单片机内核设置直接内存存取DMA模块的工作方式,以及DMA模块从内存中抓取数据的起始地址和结束地址;
启动DMA模块,将从内存中抓取的数据发送到MIPI LP发送电路;
通过MIPI LP发送电路将所述数据发送至相应外设。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910384700.8A CN110297612B (zh) | 2019-05-09 | 2019-05-09 | 一种mipi数据处理芯片及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910384700.8A CN110297612B (zh) | 2019-05-09 | 2019-05-09 | 一种mipi数据处理芯片及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110297612A true CN110297612A (zh) | 2019-10-01 |
CN110297612B CN110297612B (zh) | 2023-01-06 |
Family
ID=68026750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910384700.8A Active CN110297612B (zh) | 2019-05-09 | 2019-05-09 | 一种mipi数据处理芯片及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110297612B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113034340A (zh) * | 2021-05-20 | 2021-06-25 | 南京初芯集成电路有限公司 | 一种图像处理soc芯片及方法 |
CN113626360A (zh) * | 2021-10-12 | 2021-11-09 | 南京初芯集成电路有限公司 | 一种低速mipi观测式soc芯片及其运行方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101150682A (zh) * | 2007-08-28 | 2008-03-26 | 西安交通大学 | 一种集成于视频处理芯片的图形osd控制器 |
CN104795039A (zh) * | 2015-04-30 | 2015-07-22 | 武汉精测电子技术股份有限公司 | 基于fpga实现mipi信号传输调整的方法和装置 |
CN205883718U (zh) * | 2016-06-29 | 2017-01-11 | 广东高云半导体科技股份有限公司 | 一种mipi应用高速电路板 |
-
2019
- 2019-05-09 CN CN201910384700.8A patent/CN110297612B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101150682A (zh) * | 2007-08-28 | 2008-03-26 | 西安交通大学 | 一种集成于视频处理芯片的图形osd控制器 |
CN104795039A (zh) * | 2015-04-30 | 2015-07-22 | 武汉精测电子技术股份有限公司 | 基于fpga实现mipi信号传输调整的方法和装置 |
CN205883718U (zh) * | 2016-06-29 | 2017-01-11 | 广东高云半导体科技股份有限公司 | 一种mipi应用高速电路板 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113034340A (zh) * | 2021-05-20 | 2021-06-25 | 南京初芯集成电路有限公司 | 一种图像处理soc芯片及方法 |
CN113626360A (zh) * | 2021-10-12 | 2021-11-09 | 南京初芯集成电路有限公司 | 一种低速mipi观测式soc芯片及其运行方法 |
CN113626360B (zh) * | 2021-10-12 | 2021-12-17 | 南京初芯集成电路有限公司 | 一种低速mipi观测式soc芯片及其运行方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110297612B (zh) | 2023-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107203484B (zh) | 一种基于FPGA的PCIe与SRIO总线桥接系统 | |
US5632016A (en) | System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet | |
CN108107827B (zh) | 一种基于zynq平台软核的srio控制方法 | |
CN108132897B (zh) | 一种基于zynq平台软核的srio控制器 | |
CN101634975B (zh) | 一种实现dma数据传输的方法及装置 | |
WO2020143237A1 (zh) | 一种dma控制器和异构加速系统 | |
CN110297612A (zh) | 一种mipi数据处理芯片及方法 | |
CN108959136A (zh) | 基于spi的数据传输加速装置、系统及数据传输方法 | |
CN104461978B (zh) | 单向数据传输的方法及装置 | |
JPH0775018B2 (ja) | プロセッサ間の命令転送を最適化する方法及び装置 | |
US7428600B2 (en) | Data transfer control device, electronic equipment, and data transfer control method | |
CN111045817B (zh) | 一种PCIe传输管理方法、系统和装置 | |
CN115994111A (zh) | 数据处理电路、方法、芯片及电子设备 | |
JP2008502977A (ja) | バス・コントローラのための割り込み方式 | |
CN111130678B (zh) | 数据传输方法、装置、设备及计算机可读存储介质 | |
JPS5833970B2 (ja) | プロセッサ間通信方式 | |
KR20070024600A (ko) | 호스트 제어기 및 그 동작 방법 | |
CN116594951B (zh) | 一种基于fpga的数据传输系统及方法 | |
CN212208283U (zh) | 一种单片机间的双向握手通讯电路 | |
CN218886572U (zh) | 一种简单外设总线系统 | |
CN115729863A (zh) | 数据传输方法、装置、电子设备及介质 | |
CN116303174A (zh) | 一种实现直接存储器访问快速传输的装置及其方法 | |
JP2002288115A (ja) | Usbコントローラ | |
JPS61251252A (ja) | デ−タ転送処理方法 | |
JP2002259324A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |