CN115994111A - 数据处理电路、方法、芯片及电子设备 - Google Patents

Abstract

本公开涉及一种数据处理电路、方法、芯片及电子设备，所述数据处理电路包括、片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据；所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果；所述转换桥被配置为：发送所述每个待处理数据对应的处理结果至所述片间通信硬件。本公开实施例提供的数据处理电路在整个数据处理流程中，处理芯片可无需中断，不仅提高了片间通信硬件的数据交互效率，而且提高了处理芯片自身的数据交互效率。

Description

数据处理电路、方法、芯片及电子设备

技术领域

本公开涉及信息处理领域，尤其涉及一种数据处理电路、方法、芯片及电子设备。

背景技术

随着电子设备的不断发展，电子设备中集成了越来越多的硬件，硬件之间可通过片内通信协议、片间通信协议进行通信，而不同通信方式之间的转换会直接影响电子设备在工作状态下的数据处理速度，故如何更好地实现电子设备内部的通信，是开发人员亟需解决的技术问题。

发明内容

有鉴于此，本公开提出了一种数据处理电路，所述数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，其中，所述片间通信硬件用以表示与所述转换桥通过片间通信协议交互的硬件，所述片内通信硬件用以表示与所述转换桥通过片内通信协议交互的硬件，所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据；所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果；所述转换桥被配置为：发送所述每个待处理数据对应的处理结果至所述片间通信硬件。

在一种可能的实施方式中，所述待处理数据包括：操作指令、第一访问地址、第二访问地址、待写入数据中的至少一项；其中，所述操作指令用以指示针对所述待处理数据的操作类别，所述第一访问地址用以访问转换桥，所述第二访问地址为待访问的一个片内通信硬件的全部地址或部分地址，所述待写入数据用以表示在所述操作指令为写入指令的情况下，所述片间通信硬件写入所述片内通信硬件的数据。

在一种可能的实施方式中，所述转换桥被配置为：在所述操作指令为写入指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址、和/或至少一个待写入数据进行拼接，得到所述多个待处理数据对应的至少一个待传输数据；其中，每个待传输数据的数据大小小于或等于所述转换桥与所述片内通信硬件之间的传输带宽大小；所述转换桥被配置为：依次发送所述至少一个待传输数据至所述至少一个待传输数据中的、拼接后的第二访问地址对应的第一片内通信硬件；所述第一片内通信硬件被配置为：保存所述至少一个待传输数据中的待写入数据，生成所述至少一个待传输数据中每个待传输数据对应的处理结果并作为所述每个待传输数据对应的待处理数据的处理结果发送至所述转换桥；其中，所述处理结果包括：待写入数据保存成功、待写入数据保存失败、地址访问成功、地址访问失败中的任意一项。

在一种可能的实施方式中，所述转换桥被配置为：在所述操作指令为读取指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址进行拼接，得到第三访问地址；所述转换桥被配置为：确定所述第三访问地址对应的第二片内通信硬件；所述第二片内通信硬件被配置为：获取待读取数据并生成所述第三访问地址对应的处理结果，发送所述待读取数据以及所述第三访问地址对应的处理结果至所述转换桥，并将所述第三访问地址对应的处理结果和/或、所述待读取数据作为所述多个待处理数据对应的处理结果；其中，所述处理结果包括：地址访问成功或地址访问失败。

在一种可能的实施方式中，所述转换桥被配置为：根据预设的指示参数，确定是否对所述至少一个第二访问地址和/或、所述至少一个待写入数据进行拼接。

在一种可能的实施方式中，所述转换桥与所述片间通信硬件通过片间通信总线连接，所述转换桥被配置为：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第一预设时长的情况下，调整所述片间通信总线的时钟对应的电平至休眠电平；其中，所述休眠电平用以在所述片间通信硬件确定所述时钟对应的电平为休眠电平的情况下，停止发送待处理数据。

在一种可能的实施方式中，所述转换桥被配置为：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第二预设时长的情况下，调整所述片间通信总线的时钟对应的电平至工作电平；其中，所述工作电平用以在所述片间通信硬件确定所述时钟对应的电平为工作电平的情况下，继续发送待处理数据，所述第二预设时长大于所述第一预设时长。

在一种可能的实施方式中，所述转换桥被配置为：响应于对配置参数的更改，更新所述配置参数；其中，所述配置参数包括：第三访问地址大小、第一预设时长、第二预设时长、指示参数中的至少一项。

在一种可能的实施方式中，所述片间通信硬件包括显示单元。

在一种可能的实施方式中，所述显示单元包括显示面板，所述显示面板包括液晶显示面板、微发光二极管显示面板、发光二极管显示面板、迷你发光二极管显示面板、量子点发光二极管显示面板、有机发光二极管显示面板、阴极射线管显示面板、数字光处理显示面板、场发射显示面板、电浆显示面板、电泳显示面板、电润湿显示面板以及小间距显示面板中至少一种。

根据本公开的另一方面，提供了一种数据处理方法，应用于数据处理电路，所述数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，其中，所述片间通信硬件用以表示与所述转换桥通过片间通信协议交互的硬件，所述片内通信硬件用以表示与所述转换桥通过片内通信协议交互的硬件，所述数据处理方法包括：通过所述转换桥，持续接收所述片间通信硬件发送的多个待处理数据；通过所述转换桥以及所述多个待处理数据对应的片内通信硬件，处理所述多个待处理数据，得到每个待处理数据对应的处理结果；通过所述转换桥，发送所述每个待处理数据对应的处理结果至所述片间通信硬件。

在一种可能的实施方式中，所述数据处理电路为上述数据处理电路。

根据本公开的另一方面，提供了一种芯片，所述芯片包括处理单元、上述数据处理电路。

根据本公开的另一方面，提供了一种电子设备，所述电子设备包括上述芯片。

根据本公开的另一方面，提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为在执行所述存储器存储的指令时，实现上述方法。

根据本公开的另一方面，提供了一种非易失性计算机可读存储介质，其上存储有计算机程序指令，其中，所述计算机程序指令被处理器执行时实现上述方法。

根据本公开的另一方面，提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。

本公开实施例提供的数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据。所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果。所述转换桥被配置为：发送所述每个待处理数据对应的处理结果至所述片间通信硬件。本公开实施例提供的数据处理电路可通过转换桥替代相关技术中处理芯片进行片间通信硬件与片内通信硬件之间的交互，整个数据处理流程中，处理芯片可无需中断。此外，由于处理芯片与转换桥的业务具有一定的独立性，故本公开实施例不仅提高了片间通信硬件的数据交互效率，而且提高了处理芯片自身的数据交互效率。

根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。

图1示出了根据本公开一实施例提供的相关技术中数据处理电路的参考示意图。

图2示出了根据本公开一实施例提供的数据处理电路的框图。

图3示出了根据本公开一实施例提供的数据处理电路的参考示意图。

图4示出了根据本公开一实施例提供的写入操作的时序的参考示意图。

图5示出了根据本公开一实施例提供的读取操作的时序的参考示意图。

图6示出了根据本公开一实施例提供的数据处理方法的流程图。

图7示出了根据本公开一实施例提供的一种电子设备的框图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在本公开的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。

参阅图1所示，图1示出了根据本公开一实施例提供的相关技术中数据处理电路的参考示意图，结合图1所示，此处以片间通信协议为I2C(Inter-Integrated Circuit，一种双向二线制的同步串行总线)协议、片内通信协议为AHB(Advanced High PerformanceBus，一种片上系统总线)协议为例，在此将交互请求的发起方作为片间通信协议或片内通信协议的主机，将交互请求的接收方作为片间通信协议或片内通信协议的从机，则I2C主机可通过SDA(Serial Data，I2C总线中的串行数据线)、SCL(Serial Clock，I2C总线中的串行时钟线)两根双向输入输出线即可完成总线(I2C从机、I2C主机通过I2C总线连接)上各设备之间的接口通信，且连接到I2C的硬件即可以作为主机也可以作为从机。I2C主机通过SDA/SCL与I2C从机进行交互，I2C从机再与MCU(Micro Controller Unit，微控制单元、或称处理芯片)通过AHB总线进行交互，实现片间通信硬件与片内通信硬件之间的通信交互转换。示例性地，I2C从机内部可内置读数据缓冲器(如Read FIFO，或称Read First Input FirstOutput)、写数据缓冲器(如Write FIFO，或称Write First Input First Output)、I2C状态机、I2C计数器(上述器件可参考相关技术中的定义，本公开实施例在此不做赘述)。I2C从机收到I2C主机命令时，将命令数据存入数据缓冲器并发起MCU中断，MCU对其进行解析并执行对应操作。I2C从机接受数据时，SDA_IN(自I2C主机发送至I2C从机的数据线)数据经过移位缓存到rx_shifter(一种移位寄存器)中，收满1个byte后将数据填入写数据缓冲器中，随后发起中断通知MCU取走数据，而I2C从机需要发送数据时，其发起中断通知MCU获取数据并将其写入读数据缓冲器中，随后I2C从机从读数据缓冲器中读出，经由tx_shifter(一种移位寄存器)将数据移位发送到SDA_OUT(自I2C从机发送至I2C主机的数据线)。由于I2C的传输单位为一字节(Byte)，因此I2C从机在执行主机的命令过程中就需要频繁的向MCU发起中断，由MCU响应中断、解析指令后才能实现对器件内存储及寄存器等AHB硬件的读写访问。通过这种方式实现的对I2C主机的响应需要等待MCU进行中断响应，指令解析后才能完成对AHB硬件的访问，耗费时间较长访问效率低下。与此同时MCU还需要频繁的响应来自I2C的中断，同时也影响了MCU的工作效率。

有鉴于此，本公开实施例提供了一种数据处理电路，所述数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据。所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果。所述转换桥被配置为：发送所述每个待处理数据对应的处理结果至所述片间通信硬件。本公开实施例提供的数据处理电路可通过转换桥替代相关技术中处理芯片进行片间通信硬件与片内通信硬件之间的交互，整个数据处理流程中，处理芯片可无需中断。此外，由于处理芯片与转换桥的业务具有一定的独立性，故本公开实施例不仅提高了片间通信硬件的数据交互效率，而且提高了处理芯片自身的数据交互效率。

参阅图2所示，图2示出了根据本公开一实施例提供的数据处理电路的框图，结合图2所示，数据处理电路100可包括：片间通信硬件110、与所述片间通信硬件连接的转换桥120、与所述转换桥连接的多个片内通信硬件130(图中仅示出1个)。其中，所述片间通信硬件用以表示与所述转换桥通过片间通信协议交互的硬件，所述片内通信硬件用以表示与所述转换桥通过片内通信协议交互的硬件。示例性地，上述片间通信硬件可包括：片间通信从机、片间通信主机，上述片内通信硬件可包括：片内通信从机、片内通信主机等，本公开实施例在此不做限制。所述片间通信协议可包括：I2C、SPI(Serial Peripheral Interface，串行外设接口)等协议，所述片内通信协议可包括：AHB、AXI(Advanced eXtensibleInterface，一种总线协议)等协议。所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据。示例性地，上述待处理数据可根据片间通信协议的数据传输规定进行灵活设定，本公开实施例在此不做限制。示例性地，转换桥与所述片间通信硬件之间可通过片间通信协议总线进行连接，此处以I2C协议举例，则上述片间通信协议总线可为I2C总线。所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果。所述转换桥被配置为：发送所述每个待处理数据对应的处理结果至所述片间通信硬件。上述处理结果可简单设定为对于待处理数据的接收响应，应当理解的是，上述处理结果也可由开发人员根据实际情况进行灵活设定，本公开实施例在此不做限制。

在一种可能的实施方式中，所述待处理数据可包括：操作指令、第一访问地址、第二访问地址、待写入数据中的至少一项。其中，所述操作指令用以指示针对所述待处理数据的操作类别，所述第一访问地址用以访问转换桥，所述第二访问地址为待访问的一个片内通信硬件的全部地址或部分地址，所述待写入数据用以表示在所述操作指令为写入指令的情况下，所述片间通信硬件写入所述片内通信硬件的数据。示例性地，此处以片间通信协议为I2C协议、片内通信协议为AHB协议举例，待处理数据可包括：用以表示传输过程开始的传输开启信号、用于表示传输过程结束的传输结束信号(例如：I2C一次可传输1byte大小的数据，共传输3byte大小数据，则可在传输3byte数据结尾加上该传输结束信号，传输开启信号及开始结束信号可不占用1byte数据的空间)、用于指示读取操作、或写入操作的操作指令、I2C主机访问转换桥所需要的第一访问地址、转换桥访问AHB从机所需要的第二访问地址、在操作指令指示执行写入操作的情况下，转换桥用于写入AHB从机所需要的待写入数据等。开发人员也可根据实际需求对待处理数据的构成进行灵活设定，本公开实施例在此不做限制。

在一种可能的实施方式中，所述转换桥被配置为：在所述操作指令为写入指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址、和/或至少一个待写入数据进行拼接，得到所述多个待处理数据对应的至少一个待传输数据。其中，每个待传输数据的数据大小小于或等于所述转换桥与所述片内通信硬件之间的传输带宽大小。所述转换桥被配置为：依次发送所述至少一个待传输数据至所述至少一个待传输数据中的、拼接后的第二访问地址对应的第一片内通信硬件。所述第一片内通信硬件被配置为：保存所述至少一个待传输数据中的待写入数据，生成所述至少一个待传输数据中每个待传输数据对应的处理结果并作为所述每个待传输数据对应的待处理数据的处理结果发送至所述转换桥。其中，所述处理结果包括：待写入数据保存成功、待写入数据保存失败、地址访问成功、地址访问失败中的任意一项。在一种可能的实施方式中，所述转换桥被配置为：根据预设的指示参数，确定是否对所述至少一个第二访问地址和/或、所述至少一个待写入数据进行拼接。示例性地，所述片内通信硬件与所述转换桥之间可通过片内通信总线进行连接。应当理解的是，上述处理结果也可根据开发人员的实际需求进行设定。

在一种可能的实施方式中，所述转换桥被配置为：在所述操作指令为读取指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址进行拼接，得到第三访问地址。所述转换桥被配置为：确定所述第三访问地址对应的第二片内通信硬件。所述第二片内通信硬件被配置为：获取待读取数据并生成所述第三访问地址对应的处理结果，发送所述待读取数据以及所述第三访问地址对应的处理结果至所述转换桥，并将所述第三访问地址对应的处理结果作为所述多个待处理数据对应的处理结果。其中，所述处理结果包括：地址访问成功或地址访问失败。应当理解的是，上述处理结果也可根据开发人员的实际需求进行设定。

在一种可能的实施方式中，所述转换桥与所述片间通信硬件通过片间通信总线连接，所述转换桥被配置为：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第一预设时长的情况下，调整所述片间通信总线的时钟对应的电平至休眠电平。其中，所述休眠电平用以在所述片间通信硬件确定所述时钟对应的电平为休眠电平的情况下，停止发送待处理数据。示例性地，上述第一预设时长的具体数值本公开实施例在此不做限制，开发人员可根据实际情况进行设定。示例性地，此处以I2C总线为例，上述休眠电平可为SCL的低电平，在片间通信硬件确定总线中SCL为低电平的情况下，即可暂停对转换桥的待处理数据的传输。

在一种可能的实施方式中，所述转换桥被配置为：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第二预设时长的情况下，调整所述片间通信总线的时钟对应的电平至工作电平。其中，所述工作电平用以在所述片间通信硬件确定所述时钟对应的电平为工作电平的情况下，继续发送待处理数据，所述第二预设时长大于所述第一预设时长。示例性地，上述第二预设时长的具体数值本公开实施例在此不做限制，开发人员可根据实际情况进行设定。示例性地，此处以I2C总线为例，上述工作电平可为SCL的高电平，在片间通信硬件确定总线中SCL为高电平的情况下，即可继续对转换桥的待处理数据的传输。

在一种可能的实施方式中，所述转换桥被配置为：响应于对配置参数的更改，更新所述配置参数。其中，所述配置参数包括：第三访问地址大小、第一预设时长、第二预设时长、指示参数中的至少一项。示例性地，上述配置参数可由转换桥自动地根据片间通信总线的带宽、片内通信总线的带宽、转换桥的工作状态进行设定。例如：当前片内通信总线带宽为64bits、片间通信总线的带宽为8bits，则转换桥可通过设定指示参数的方式，将8个8bits大小的待处理数据拼接为一个待传输数据发送至片内通信硬件，拼接后的待传输数据不超过片内通信总线的带宽即可。承接上例，若待传输数据大小为32bits，且片内通信硬件的响应较慢，则可通过设定指示参数的方式，将待传输数据的大小设定为40bits(待传输数据的原大小加上若干次片内通信总线的带宽)、48bits、56bits、64bits。开发人员也可手动设定，本公开实施例在此不做限制。

在一种可能的实施方式中，所述片间通信硬件包括显示单元。示例性地，上述显示单元用以实现数据处理电路的显示功能。在一种可能的实施方式中，所述显示单元包括显示面板，所述显示面板包括液晶显示面板、微发光二极管显示面板、发光二极管显示面板、迷你发光二极管显示面板、量子点发光二极管显示面板、有机发光二极管显示面板、阴极射线管显示面板、数字光处理显示面板、场发射显示面板、电浆显示面板、电泳显示面板、电润湿显示面板以及小间距显示面板中至少一种。

参阅图3所示，图3示出了根据本公开一实施例提供的数据处理电路的参考示意图。结合图3，本公开实施例在此提供了一种实际应用场景以供参考。此处以片间通信协议为I2C协议、片内通信协议为AHB协议举例，I2C数据传输的基本单位是1字节(也即8bits)。转换桥可包括多个虚拟或硬件模块，包括I2C从机(也即图3中的I2C从机模块)、AHB主机(也即图3中的AHB主机模块)、传输控制模块、时钟延展模块(也即图3中的I2C时钟延展模块)、寄存器配置模块(也即图3中的寄存器模块)，应当理解的是，上述虚拟或硬件模块在实际的电路分布中也可不做设置，即实际的硬件整体上还是作为一个转换桥，例如：I2C从机和AHB主机实际上可为同一个硬件模块，也可为功能分离的两个硬件模块，开发人员视实际情况配置即可。转换桥通过AHB总线与多个AHB从机(也即上文所述的多个片内通信硬件，也即图3中的AHB从机1至AHB从机N)相连。其中，转换桥、AHB总线、AHB从机可设置在同一个IC(Integrated Circuit，集成电路)上。转换桥通过SDA、SCL与I2C主机连接。I2C从机接收到I2C主机的传输开启信号后，首先对收到的首个字节进行判断，首个字节由7bits的设备地址(也即上文的第一访问地址)和1bit的读写标志位(也即上文所述的操作指令)组成。当I2C主机发送的设备地址与I2C从机不匹配时，I2C从机将不响应来自主机的请求。当设备地址能够匹配时，I2C从机将按照首个字节的第8bit读写标志位执行相应操作。执行写入操作时，I2C从机串行收集来自I2C主机的数据，并以字节为单位将i2c_rx_shift数据(经上文中rx_shifter缓存的数据，也即图3中的自I2C从机模块至AHB主机模块的移位后数据)传输至AHB主机模块。而执行读取操作时，I2C从机将来自AHB主机的数据i2c_tx_shift(经上文中tx_shifter缓存的数据，也即图3中的自AHB主机模块至I2C从机模块的移位后数据)以串行移位的方式传输回I2C主机。持续上述步骤，直至I2C主机发送传输结束信号，本次与I2C主机的传输完成，I2C从机回到闲置状态，等待下一次传输的开启。I2C从机收到传输开启信号或传输结束信号，以及每完成一个字节的传输时，可向传输控制模块发出对应的指示信号，用于传输控制模块进行AHB传输的判定。AHB主机完成I2C数据与AHB数据的转换，并在传输控制模块发出开始信号后按照AHB总线规范向AHB总线发出传输请求。在I2C从机收到的读写标志位指示写入操作时，AHB主机将来自I2C从机的i2c_rx_shift数据(包括上文所述的至少一个第二访问地址、至少一个待写入数据)进行拼接，从而得到AHB总线的传输地址haddr(也即上文所述的拼接后的第二访问地址)以及写传输数据hwdata(也即上文所述的至少一个待传输数据中的待写入数据)，收到传输控制模块的开始信号后，AHB主机将总线地址和总线数据发送至AHB总线，发出对AHB从机的写入清求并在对应的AHB从机完成传输后将传输完成信号(也即上文的处理结果)告知传输控制模块。在I2C从机收到的读写标志位指示读取操作时，AHB主机将来自I2C从机的i2c_rx_shift数据进行拼接，从而得到AHB总线的传输地址haddr(也即上文所述的第三访问地址)，随后收到传输控制模块的开始信号后，AHB主机将总线地址发送至AHB总线，发出对AHB从机的读请求并在对应的AHB从机完成传输后将完成信号告知传输控制模块，同时将AHB从机返回的读传输数据hrdata(也即上文中的待读取数据)传回给i2c_tx_shift用于I2C从机对I2C主机的读响应。示例性地，AHB总线传输地址和读写数据的位宽也可以根据应用的实际情况，通过寄存器控制模块进行灵活配置，从而兼容不同应用场景下的AHB总线位宽，本公开实施例在此不做限制。

示例性地，传输控制模块接收来自I2C从机发出的指示信号标志(用以指示AHB主机开始执行相应的操作，可发生在I2C从机接收完待处理数据之后)，控制AHB主机在准备好AHB总线地址和传输数据后向AHB从机发出对应的总线传输。同时根据AHB从机的传输响应，决定总线传输桥是否需要对I2C总线发起时钟延展，从而在AHB从机响应不及时的情况下，阻止I2C主机发出新的传输请求从而产生通信错误的问题。传输控制模块可以根据实际情况通过寄存器配置(也即上文所述的指示参数)来决定AHB总线传输的频率(也可视为单次传输的数据的大小)。示例性地，可默认AHB总线位宽为32位，即AHB总线传输数据的位宽最大为32位。

在一个示例中，预设的指示参数指示不对所述至少一个第二访问地址和/或、所述至少一个待写入数据进行拼接。在完成设备地址匹配后，对于写入操作，AHB主机首先收集4次I2C从机模块发出的i2c_rx_shift数据构成32位AHB总线地址haddr，随后每收到一次来自I2C从机的i2c_rx_shift数据，发出一次8bits(或称1byte传输)的传输的AHB总线传输。同时在每轮传输完成后，自动将之前的总线地址haddr加1(结合实际情况，每个片内通信硬件的总线地址可为一个地址区间，haddr加1后仍然处于欲访问的片内通信硬件的总线地址内即可)，等待下一个1byte数据到来时发起新的传输。而对于读取操作，传输控制模块控制AHB主机向AHB从机发起8bits的读取传输，随后将数据赋予i2c_tx_shift用于I2C从机串行发出，完成对I2C主机的响应。在该示例中，本公开实施例提供的传输模式在逻辑执行上较为简单，但是会增加AHB从机与AHB主机之间的交互次数。

在一个示例中，完成设备地址的匹配后，AHB主机首先收集4次I2C从机发出的i2c_rx_shift数据构成的32位AHB总线地址haddr，随后需要根据地址的具体数值以及i2c_stop信号灵活调整AHB传输的位宽。在32位AHB总线中，总线传输可以分为8位byte传输，16位half-word传输，以及32位word传输。因此在条件满足时，执行写入操作下，传输控制模块将选择收集更多的byte后再一次性发起AHB总线传输。当I2C主机发出的haddr总线地址为word对齐时，若i2c_stop没有到来时，传输控制模块将收满4个byte后发起一次word传输。若i2c_stop提前到来时，传输控制模块也可以控制AHB主机在不同情况下分别发出byte，half-word的单次传输以及byte+half-word的组合传输来应对I2C从机分别发出了一个、两个以及三个byte后I2C主机即发起i2c_stop的情况。视总线地址haddr对齐情况以及i2c_stop来临时刻的不同，传输控制模块可以发出以下4中类型的传输：8位、16位、32位的单次byte、half-word、word传输、先8位后16位以及先16位后8位的两次传输组合。对于读取操作也是如此，利用32位的AHB总线位宽同样能够减少总线访问的次数，一次总线传输至多能够满足4次I2C主机的读取访问需求。在该示例中，本公开实施例提供的传输模式可减少AHB从机与AHB主机之间的交互次数，可降低功耗。此外，也可减少因为AHB从机响应不及时而需要发起时钟延展的次数，也即片间通信总线处于休眠电平的时间占比更少。

所述时钟延展模块接收来自传输控制模块的延迟时钟请求(也即图3中的延迟SCL，通常情况下，SCL可不进行延迟操作，也即图3中的默认SCL无延迟直至得到延迟时钟请求)，当传输控制模块判定AHB从机响应不及时，总线桥无法响应新的I2C总线传输请求时，时钟延展模块将发起时钟延展，通过将I2C的总线时钟SCL的电平拉低(拉低后的电平也即上文所述的休眠电平)，阻止I2C主机发起新的传输请求。I2C主机发现SCL被拉低后，即得知I2C从机需要额外时间进行响应的反馈，将等待I2C从机释放SCL后(释放SCL后的电平也即上文所述的工作电平)继续尝试通信。此外，时钟延展模块可内置超时系统，当AHB从机过长时间未响应转换桥发出的传输请求时，时钟延展模块也同样将释放SCL以允许响应新的传输，该情况下上一笔传输将被舍弃并拉起对应的标志位。所述寄存器配置模块本身可作为一个AHB从机，用于根据实际情况调整整个转换桥的配置，如AHB总线的地址位宽(也即上文所述的第三访问地址的大小)，超时系统的最大响应时间(也即上文所述的第二预设时长)，传输控制模块的控制模式(也即上文所述的指示参数)等等，同时也可以用于表征传输桥当前的工作状态等等。

参阅图4，图4示出了根据本公开一实施例提供的写入操作的时序的参考示意图。此处以片间通信硬件为I2C主机、片内通信硬件为AHB从机为例。结合图4，图4中带有斜线的方格代表主机(I2C主机或AHB主机)的执行动作，不带有斜线的方格代表从机(I2C从机或AHB从机)的执行动作。在写入操作中，I2C主机发送开始传输指示，将I2C从机地址与I2C从机进行匹配，对匹配成功的I2C从机执行写入操作，I2C从机返回接收成功的响应至I2C主机，若I2C总线的带宽为8bits，AHB总线的带宽为32bits，AHB从机的地址为32bits，则每8bits的第二访问地址0(AHB从机地址的一部分)发送至I2C从机后，I2C从机可发送依次接收成功的响应，重复四次，即可得到32位的AHB从机访问地址，I2C主机在发送32bits的数据后，开始逐次发送8bits待写入数据0至I2C从机，I2C从机在每次接收到8bits的待写入数据0后可发送一次接收成功响应，重复四次，得到32bits的待传输数据。而后开始写入AHB从机中，将待写入数据4n(n为I2C总线的带宽)发送至AHB从机中，而后AHB从机发送响应指令至AHB主机，与AHB主机交互的I2C从机再发送响应指令至I2C主机，而后I2C主机结束写入操作。

参阅图5所示，图5示出了根据本公开一实施例提供的读取操作的时序的参考示意图。结合图5，承接上例，在读取操作中，I2C主机开始将I2C从机地址与I2C从机进行匹配，对匹配成功的I2C从机执行写入，I2C从机返回接收成功的响应至I2C主机，每8bits的数据0(AHB从机地址的一部分)发送至I2C从机后，I2C从机可发送依次接收成功的响应，重复四次，即可得到32位的AHB从机访问地址(也即上文所述的第三访问地址)I2C主机结束操作，等待I2C从机返回待读取数据。AHB主机开始操作，告知AHB从机开始读取操作，AHB从机发送响应之后，AHB从机读取第三访问地址对应的8bits大小的数据0，重复四次，得到32位的待读取数据，也即图中数据4n，而后AHB主机接收完成后结束对AHB从机的操作(表现为无响应)，并将待读取数据发送至I2C主机，I2C主机的读取操作流程结束。

本公开实施例提供的数据处理电路可通过转换桥替代处理芯片进行片内通信硬件与片间通信硬件之间的交互，减少了片间通信硬件对处理芯片产生中断的次数，进而降低了对处理芯片正常工作的干扰程度。此外，本公开实施例还可对至少一个第二访问地址、至少一个待写入数据进行拼接，在此情况下，可减少转换桥与片内通信硬件之间交互的次数，进而减少了因为片内通信硬件响应不及时所需要进行时钟延展的次数，降低了传输功耗，有利于提高片间通信硬件与转换桥之间进行通信时的传输效率。

参阅图6所示，图6示出了根据本公开一实施例提供的数据处理方法的流程图。结合图6，本公开实施例还提供了一种数据处理方法，应用于数据处理电路，所述数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，其中，所述片间通信硬件用以表示与所述转换桥通过片间通信协议交互的硬件，所述片内通信硬件用以表示与所述转换桥通过片内通信协议交互的硬件，所述数据处理方法包括：步骤S100，通过所述转换桥，持续接收所述片间通信硬件发送的多个待处理数据。

步骤S200，通过所述转换桥以及所述多个待处理数据对应的片内通信硬件，处理所述多个待处理数据，得到每个待处理数据对应的处理结果。

步骤S300，通过所述转换桥，发送所述每个待处理数据对应的处理结果至所述片间通信硬件。

在一种可能的实施方式中，所述待处理数据包括：操作指令、第一访问地址、第二访问地址、待写入数据中的至少一项；其中，所述操作指令用以指示针对所述待处理数据的操作类别，所述第一访问地址用以访问转换桥，所述第二访问地址为待访问的一个片内通信硬件的全部地址或部分地址，所述待写入数据用以表示在所述操作指令为写入指令的情况下，所述片间通信硬件写入所述片内通信硬件的数据。

在一种可能的实施方式中，步骤S200可包括：在所述操作指令为写入指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，通过所述转换桥，依次对所述多个待处理数据中的至少一个第二访问地址、和/或至少一个待写入数据进行拼接，得到所述多个待处理数据对应的至少一个待传输数据；其中，每个待传输数据的数据大小小于或等于所述转换桥与所述片内通信硬件之间的传输带宽大小；通过所述转换桥，依次发送所述至少一个待传输数据至所述至少一个待传输数据中的、拼接后的第二访问地址对应的第一片内通信硬件；通过所述第一片内通信硬件，保存所述至少一个待传输数据中的待写入数据，生成所述至少一个待传输数据中每个待传输数据对应的处理结果并作为所述每个待传输数据对应的待处理数据的处理结果发送至所述转换桥；其中，所述处理结果包括：待写入数据保存成功、待写入数据保存失败、地址访问成功、地址访问失败中的任意一项。

在一种可能的实施方式中，步骤S200可包括：在所述操作指令为读取指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，通过所述转换桥，依次对所述多个待处理数据中的至少一个第二访问地址进行拼接，得到第三访问地址；通过所述转换桥，确定所述第三访问地址对应的第二片内通信硬件；通过所述第二片内通信硬件，获取待读取数据并生成所述第三访问地址对应的处理结果，发送所述待读取数据以及所述第三访问地址对应的处理结果至所述转换桥，并将所述第三访问地址对应的处理结果作为所述多个待处理数据对应的处理结果；其中，所述处理结果包括：地址访问成功或地址访问失败。

在一种可能的实施方式中，所述数据处理方法还包括：根据预设的指示参数，确定是否对所述至少一个第二访问地址和/或、所述至少一个待写入数据进行拼接。

在一种可能的实施方式中，所述转换桥与所述片间通信硬件通过片间通信总线连接，所述数据处理方法还包括：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第一预设时长的情况下，通过所述转换桥调整所述片间通信总线的时钟对应的电平至休眠电平；其中，所述休眠电平用以在所述片间通信硬件确定所述时钟对应的电平为休眠电平的情况下，停止发送待处理数据。

在一种可能的实施方式中，所述数据处理方法还包括：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第二预设时长的情况下，通过所述转换桥调整所述片间通信总线的时钟对应的电平至工作电平；其中，所述工作电平用以在所述片间通信硬件确定所述时钟对应的电平为工作电平的情况下，继续发送待处理数据，所述第二预设时长大于所述第一预设时长。

在一种可能的实施方式中，所述数据处理方法还包括：响应于对配置参数的更改，更新所述配置参数；其中，所述配置参数包括：第三访问地址大小、第一预设时长、第二预设时长、指示参数中的至少一项。

在一种可能的实施方式中，所述片间通信硬件包括显示单元。

在一种可能的实施方式中，所述显示单元包括显示面板，所述显示面板包括液晶显示面板、微发光二极管显示面板、发光二极管显示面板、迷你发光二极管显示面板、量子点发光二极管显示面板、有机发光二极管显示面板、阴极射线管显示面板、数字光处理显示面板、场发射显示面板、电浆显示面板、电泳显示面板、电润湿显示面板以及小间距显示面板中至少一种。

根据本公开的另一方面，提供了一种芯片，所述芯片包括处理单元、上述数据处理电路。

根据本公开的另一方面，提供了一种电子设备，所述电子设备包括上述芯片。

根据本公开的另一方面，提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为在执行所述存储器存储的指令时，实现上述方法。

根据本公开的另一方面，提供了一种非易失性计算机可读存储介质，其上存储有计算机程序指令，其中，所述计算机程序指令被处理器执行时实现上述方法。

根据本公开的另一方面，提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。

示例性地，本实施例中的电子设备包括但不限于台式电脑、电视机、具有大尺寸屏幕的移动设备如手机、平板电脑等其他常见的需要多个芯片级联连接来实现驱动的电子设备。

示例性的，电子设备还可以是用户设备(User Equipment，UE)、移动设备、用户终端、终端、手持设备、计算设备或者车载设备等，示例性的，一些终端的举例为：显示器、智能手机或便携设备、手机(Mobile Phone)、平板电脑、笔记本电脑、掌上电脑、移动互联网设备(Mobile Internetdevice，MID)、可穿戴设备，虚拟现实(Virtual Reality，VR)设备、增强现实(Augmentedreality，AR)设备、工业控制(Industrial Control)中的无线终端、无人驾驶(Selfdriving)中的无线终端、远程手术(Remote medical Surgery)中的无线终端、智能电网(Smart Grid)中的无线终端、运输安全(Transportation Safety)中的无线终端、智慧城市(Smart City)中的无线终端、智慧家庭(Smart Home)中的无线终端、车联网中的无线终端等。例如，服务器可以是本地服务器，也可以是云服务器。

图7示出了根据本公开一实施例提供的一种电子设备1900的框图。例如，电子设备1900可以被提供为一服务器或终端设备。参照图7，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。

电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入输出接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统，例如WindowsServerTM，Mac OS XTM，UnixTM,LinuxTM，FreeBSDTM或类似。

在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。

以上所述仅是本发明的示范性实施方式，而非用于限制本发明的保护范围，本发明的保护范围由所附的权利要求确定。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (14)

1.一种数据处理电路，其特征在于，所述数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，其中，所述片间通信硬件用以表示与所述转换桥通过片间通信协议交互的硬件，所述片内通信硬件用以表示与所述转换桥通过片内通信协议交互的硬件，所述转换桥被配置为：持续接收所述片间通信硬件发送的多个待处理数据；

所述转换桥以及所述多个待处理数据对应的片内通信硬件被配置为：处理所述多个待处理数据，得到每个待处理数据对应的处理结果；

所述转换桥被配置为：发送所述每个待处理数据对应的处理结果至所述片间通信硬件。

2.如权利要求1所述的数据处理电路，其特征在于，所述待处理数据包括：操作指令、第一访问地址、第二访问地址、待写入数据中的至少一项；其中，所述操作指令用以指示针对所述待处理数据的操作类别，所述第一访问地址用以访问转换桥，所述第二访问地址为待访问的一个片内通信硬件的全部地址或部分地址，所述待写入数据用以表示在所述操作指令为写入指令的情况下，所述片间通信硬件写入所述片内通信硬件的数据。

3.如权利要求2所述的数据处理电路，其特征在于，所述转换桥被配置为：在所述操作指令为写入指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址、和/或至少一个待写入数据进行拼接，得到所述多个待处理数据对应的至少一个待传输数据；其中，每个待传输数据的数据大小小于或等于所述转换桥与所述片内通信硬件之间的传输带宽大小；

所述转换桥被配置为：依次发送所述至少一个待传输数据至所述至少一个待传输数据中的、拼接后的第二访问地址对应的第一片内通信硬件；

所述第一片内通信硬件被配置为：保存所述至少一个待传输数据中的待写入数据，生成所述至少一个待传输数据中每个待传输数据对应的处理结果并作为所述每个待传输数据对应的待处理数据的处理结果发送至所述转换桥；其中，所述处理结果包括：待写入数据保存成功、待写入数据保存失败、地址访问成功、地址访问失败中的任意一项。

4.如权利要求2所述的数据处理电路，其特征在于，所述转换桥被配置为：在所述操作指令为读取指令，且所述转换桥的实际地址与所述第一访问地址相同的情况下，依次对所述多个待处理数据中的至少一个第二访问地址进行拼接，得到第三访问地址；

所述转换桥被配置为：确定所述第三访问地址对应的第二片内通信硬件；

所述第二片内通信硬件被配置为：获取待读取数据并生成所述第三访问地址对应的处理结果，发送所述待读取数据以及所述第三访问地址对应的处理结果至所述转换桥，并将所述第三访问地址对应的处理结果和/或、所述待读取数据作为所述多个待处理数据对应的处理结果；其中，所述处理结果包括：地址访问成功或地址访问失败。

5.如权利要求3所述的数据处理电路，其特征在于，所述转换桥被配置为：根据预设的指示参数，确定是否对所述至少一个第二访问地址和/或、所述至少一个待写入数据进行拼接。

6.如权利要求1所述的数据处理电路，其特征在于，所述转换桥与所述片间通信硬件通过片间通信总线连接，所述转换桥被配置为：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第一预设时长的情况下，调整所述片间通信总线的时钟对应的电平至休眠电平；其中，所述休眠电平用以在所述片间通信硬件确定所述时钟对应的电平为休眠电平的情况下，停止发送待处理数据。

7.如权利要求6所述的数据处理电路，其特征在于，所述转换桥被配置为：在所述转换桥接收每个待处理数据对应的处理结果的时间间隔大于第二预设时长的情况下，调整所述片间通信总线的时钟对应的电平至工作电平；其中，所述工作电平用以在所述片间通信硬件确定所述时钟对应的电平为工作电平的情况下，继续发送待处理数据，所述第二预设时长大于所述第一预设时长。

8.如权利要求1所述的数据处理电路，其特征在于，所述转换桥被配置为：响应于对配置参数的更改，更新所述配置参数；其中，所述配置参数包括：第三访问地址大小、第一预设时长、第二预设时长、指示参数中的至少一项。

9.如权利要求1至8中任一项所述的数据处理电路，其特征在于，所述片间通信硬件包括显示单元。

10.如权利要求9所述的数据处理电路，其特征在于，所述显示单元包括显示面板，所述显示面板包括液晶显示面板、微发光二极管显示面板、发光二极管显示面板、迷你发光二极管显示面板、量子点发光二极管显示面板、有机发光二极管显示面板、阴极射线管显示面板、数字光处理显示面板、场发射显示面板、电浆显示面板、电泳显示面板、电润湿显示面板以及小间距显示面板中至少一种。

11.一种数据处理方法，其特征在于，应用于数据处理电路，所述数据处理电路包括片间通信硬件、与所述片间通信硬件连接的转换桥、与所述转换桥连接的多个片内通信硬件，其中，所述片间通信硬件用以表示与所述转换桥通过片间通信协议交互的硬件，所述片内通信硬件用以表示与所述转换桥通过片内通信协议交互的硬件，所述数据处理方法包括：

通过所述转换桥，持续接收所述片间通信硬件发送的多个待处理数据；

通过所述转换桥以及所述多个待处理数据对应的片内通信硬件，处理所述多个待处理数据，得到每个待处理数据对应的处理结果；

通过所述转换桥，发送所述每个待处理数据对应的处理结果至所述片间通信硬件。

12.如权利要求11所述的数据处理方法，其特征在于，所述数据处理电路为如权利要求1至10中任意一项所述的数据处理电路。

13.一种芯片，其特征在于，所述芯片包括处理单元、如权利要求1至10中任意一项所述的数据处理电路。

14.一种电子设备，其特征在于，所述电子设备包括如权利要求13所述的芯片。

Images