CN113224038A - 电容结构以及其制作方法 - Google Patents
电容结构以及其制作方法 Download PDFInfo
- Publication number
- CN113224038A CN113224038A CN202010080562.7A CN202010080562A CN113224038A CN 113224038 A CN113224038 A CN 113224038A CN 202010080562 A CN202010080562 A CN 202010080562A CN 113224038 A CN113224038 A CN 113224038A
- Authority
- CN
- China
- Prior art keywords
- electrode plate
- dielectric layer
- layer
- lower electrode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 117
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims description 56
- 230000008569 process Effects 0.000 claims description 46
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 17
- 239000007772 electrode material Substances 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 7
- 244000208734 Pisonia aculeata Species 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 238000011068 loading method Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- -1 Sulfur Peroxide Chemical class 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 125000005375 organosiloxane group Chemical group 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种电容结构以及其制作方法，其中该电容结构包含一下电极板位于一基底上，其中该下电极板上具有多个凹槽，一电容介电层位于该下电极板上与该些凹槽上，以及一上电极板位于该电容介电层上，其中该电容介电层与该上电极板的边缘具有往与该下电极板的顶面垂直的方向延伸的垂直延伸部位。
Description
技术领域
本发明涉及一种电容结构有关，更具体言之，其涉及一种金属-绝缘体-金属(Metal-Insulator-Metal,MIM)电容结构，具有多个凹槽与边缘的垂直延伸部位来增加其电容值。
背景技术
目前，半导体元件中的电容器按照结构大致可以分为多晶硅-绝缘体-多晶硅(Poly-Insulator-Poly,PIP)电容器、金属-氧化层-硅基底(Metal-Oxide-Silicon,MOS)结构、以及金属-绝缘体-金属(Metal-Insulator-Metal,MIM)电容器。在实际应用中，可以根据半导体元件的特性选择性地使用这些电容器。例如在高频半导体元件中可以选用MIM电容器。
近年来，随着无线通讯技术的快速发展，业界强烈希望将可适用于系统芯片(SoC)、具有高性能解耦与滤波功能的电容器植入到集成电路的金属互连后段制作工艺中，以获得功能强劲的射频系统。要达到这样的设计所植入的电容必须具有高电容密度、理想的电压线性值、精确的电容值控制以及高可靠性等特性。传统的PIP电容或MOS电容因为具有很大的电压线性值、较大的寄生电阻和电容损耗等缺点，其无法满足千兆赫频率下的应用。因此，采用MIM电容将是射频和模拟/混合信号集成电路发展的必然选择。由于MIM采用金属电极，其可有效降低了寄生电容以及电极的接触电阻，大大提高了元件的性能。
然而，随着射频技术的发展，对于MIM电容的电容密度的要求将越来越高，同时还要保持很小的电压线性值和良好的绝缘性能。因此，如何达到MIM电容在这方面的需求将是未来无线通讯技术革新是否成功的关键因素之一。
发明内容
针对前述现有MIM电容需要提高其电容密度并提供良好绝缘性能的需求，本发明特此提出了一种新颖的电容结构，其利用蚀刻制作工艺固有的微负载效应(micro loadingeffect)来形成特制凹槽，并可通过额外的回拉制作工艺增加凹槽的表面积，进而增加电容结构整体的电容值。此外，额外的制作工艺处理使得所形成的MIM电容具有良好的绝缘特性。
本发明的面向之一在于提出一种电容结构，包含一基底、一下电极板，位于该基底上，其中该下电极板上具有多个凹槽、一电容介电层，位于该下电极板上与该些凹槽上、以及一上电极板，位于该电容介电层上，其中该电容介电层与该上电极板的边缘具有往与该下电极板的顶面垂直的方向延伸的垂直延伸部位。
本发明的另一面向在于提出一种电容结构的制作方法，包含在一基底上形成一下电极材料层、进行一第一光刻制作工艺图案化该下电极材料层以形成一下电极板，其中该第一光刻制作工艺同时在该下电极板上形成多个凹槽、在该下电极板上形成氧化层、进行一第二光刻制作工艺移除部分的该氧化层以形成含括该些凹槽的一电容凹槽，该电容凹槽裸露出该些凹槽、在该电容凹槽与该氧化层的表面依序形成一电容介电层与一上电极板、以及移除位于该氧化层的顶面上的该电容介电层与该上电极板，使得该电容介电层与该上电极板的边缘具有位于该氧化层的侧壁上的垂直延伸部位。
本发明的这类目的与其他目的在阅者读过下文中以多种图示与绘图来描述的优选实施例的细节说明后应可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
图1至图8为本发明优选实施例中一电容结构的制作流程的截面示意图；
图9与图10为本发明另一实施例中一电容结构与其制作步骤的截面示意图；
图11为本发明又一实施例中一电容结构的制作步骤的截面示意图；
图12为本发明又另一实施例中一电容结构的制作步骤的截面示意图；以及
图13与图14为本发明又另一实施例中一电容结构的放大示意图。
需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
符号说明
100 基底/介电层
102 下电极材料层
104 氮化钛层
106 铝层
108 氮化钛层
110 光致抗蚀剂
112 下电极板
114a,114b 凹槽
116 介电层
118 光致抗蚀剂
120 电容凹槽
122 电容介电层
122a 垂直延伸部位
124 上电极板
124a 垂直延伸部位
124b 氧化部位
126 有机平坦层
128 介电层
130 接触件
132 金属层
134 下电极层
134a 垂直延伸部位
134b 氧化部位
136 侧壁
具体实施方式
现在下文将详细说明本发明的示例性实施例，其会参照附图示出所描述的特征以便阅者理解并实现技术效果。阅者将可理解文中的描述仅通过例示的方式来进行，而非意欲要限制本案。本案的各种实施例和实施例中彼此不冲突的各种特征可以以各种方式来加以组合或重新设置。在不脱离本发明的精神与范畴的情况下，对本案的修改、等同物或改进对于本领域技术人员来说是可以理解的，并且旨在包含在本案的范围内。
阅者应能容易理解，本案中的「在…上」、「在…之上」和「在…上方」的含义应当以广义的方式被解读，以使得「在…上」不仅表示「直接在」某物「上」而且还包括在某物「上」且其间有居间特征或层的含义，并且「在…之上」或「在…上方」不仅表示「在」某物「之上」或「上方」的含义，而且还可以包括其「在」某物「之上」或「上方」且其间没有居间特征或层(即，直接在某物上)的含义。
此外，诸如「在…之下」、「在…下方」、「下部」、「在…之上」、「上部」等空间相关术语在本文中为了描述方便可以用于描述一个元件或特征与另一个或多个元件或特征的关系，如在附图中示出的。
如本文中使用的，术语「基底」是指向其上增加后续材料的材料。可以对基底自身进行图案化。增加在基底的顶部上的材料可以被图案化或可以保持不被图案化。此外，基底可以包括广泛的半导体材料，例如硅、锗、砷化镓、磷化铟等。或者，基底可以由诸如玻璃、塑胶或蓝宝石晶片的非导电材料制成。
如本文中使用的，术语「层」是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构的厚度的均质或非均质连续结构的区域。例如，层可以位于在连续结构的顶表面和底表面之间或在顶表面和底表面处的任何水平面对之间。层可以水准、竖直和/或沿倾斜表面延伸。基底可以是层，其中可以包括一个或多个层，和/或可以在其上、其上方和/或其下方具有一个或多个层。层可以包括多个层。例如，互连层可以包括一个或多个导体和接触层(其中形成触点、互连线和/或通孔)和一个或多个介电层。
现在下文的实施例将依序根据图1至图8的截面结构来说明本发明电容结构的制作流程。需注意，本发明所提出的结构与方法虽然是以金属-绝缘体-金属(Metal-Insulator-Metal,MIM)电容器为主，然而本领域的技术人士应能理解其所揭露的内容在不违反逻辑性、方法性以及结构性的前提下也能合理地应用到其他组成相似的电容器类别中。
首先请参照图1。本发明的电容结构可以建构在一半导体基底上，如一P型硅基底，其上可能形成有浅沟槽隔离结构(STI)并界定出主动区域，而主动(有源)区域上可进一步形成有各种主动元件与被动(无源)元件，如场效晶体管、二极管、存储器等元件。由于本发明的电容结构较佳为在后段制作工艺(BEOL)中形成，这类前段制作工艺(FEOL)中的结构与元件并非本发明的重点且与本发明特征没有关系，为了图示与说明书的简明之故，图中将省略这些元件，仅以一形成在该半导体基底上的介电层100来代表基底，如一金属间介电层(IMD)。在本发明实施例中，介电层100的材料较佳为低介电常数材料(k<3.0)或是氧化硅，其可以旋转涂布或是化学气相沉积等制作工艺方式形成在基底上。
再参照图1。在介电层100上形成电容结构的下电极材料层102。在本发明实施例中，下电极材料层102可为三层的复层结构，其可能包含下氮化钛层104-铝层106-上氮化钛层108，其中上下两氮化钛层104,108的厚度会远小于中间的铝层106。复层态样的下电极材料层102有助于降低电容的串联电阻并改进其品质因子。在其他实施例中，该铝层也可能是铜铝合金层，该氮化钛层也可能是钛、钽或是氮化钽。在一些实施例中，下电极材料层102可为后段制作工艺中的其中一金属层，较佳为顶金属层之前的金属层，其可以物理气相沉积制作工艺(PVD)或是各种化学气相沉积(CVD)制作工艺形成在介电层100上。
接下来请参照图2。在下电极材料层102形成后，接着进行光刻制作工艺在下电极材料层102上形成图案化的光致抗蚀剂110，并以该光致抗蚀剂110为蚀刻掩模进行干蚀刻图案化下电极材料层102，以形成下电极板112，并同时在其上形成多个凹槽114a。需注意在本发明实施例中，下电极板112上的凹槽114a的宽度会明显小于下电极板112周围的凹槽114b的宽度，在此情况下，由于微负载效应的缘故，蚀刻后凹槽114a的深度会小于凹槽114b的深度。如图2所示，下电极板112上的凹槽114a会向下穿过上氮化钛层108延伸至铝层106，而下电极板112周围的凹槽114b会进一步穿过下氮化钛层104而暴露出介电层100，甚至延伸至介电层100内，以此分开下电极板112与周围的下电极材料层102。上述本发明实施例利用蚀刻制作工艺固有的微负载效应，可在同一道蚀刻制作工艺中界定出下电极板112并同时形成下电极板112上吾人所需的凹槽114a结构。此方式较的一般做法的优点在于可以减少一道光掩模以及蚀刻制作工艺的成本，并增加产能。
在其他实施例中，如图11所示，下电极板112上的凹槽114a也可以穿过铝层106而暴露出下氮化钛层104。此实施例做法的优点在于可以获得较为一致的凹槽114a深度，因为在一般的蚀刻制作工艺中，蚀刻制作工艺对于靠近晶片中心与靠近晶片边缘的部位会有不同的蚀刻速率，如此会导致位于晶片中心的凹槽114a的深度与位于晶片边缘的凹槽114a的深度相差过大。此实施例做法利用氮化钛与铝蚀刻速度不同的性质，以下氮化钛层104作为一蚀刻停止层，如此下电极板112上的凹槽114a可被控制成均匀地延伸至下氮化钛层104表面，而利用微负载效应又可使下电极板112周围的凹槽114b被控制成穿过氮化钛层104延伸至下方的介电层100内，以界定出下电极板112。
接下来请参照图3。在下电极板112形成后，接着进行灰化制作工艺以及清洁制作工艺将光致抗蚀剂110移除，之后再形成另一介电层116覆盖下电极板112。与下方的介电层100相同，介电层116可为一金属间介电层，其材料较佳为低介电常数材料(k<3.0)或是氧化硅，可以旋转涂布或是化学气相沉积等制作工艺方式形成在基底上。此步骤可以在第一次介电层沉积后先施行化学机械研磨(CMP)制作工艺来平坦化介电层116的表面，之后再做第二次沉积来达到预定的介电层116厚度。
接下来请参照图4。在介电层116形成后，接着进行光刻制作工艺在介电层116上形成图案化的光致抗蚀剂118，并以该光致抗蚀剂118为蚀刻掩模蚀刻介电层116，以形成位于下电极板112上的电容凹槽120。在本发明实施例中，该蚀刻制作工艺可为溅射蚀刻、离子束蚀刻、或等离子体蚀刻等，所形成的电容凹槽120会含括所有先前所形成位于下电极板112上的的凹槽114a。
接下来请参照图5。在电容凹槽120形成后，接着进行灰化制作工艺以及清洁制作工艺将光致抗蚀剂118移除，之后再于介电层116与电容凹槽120的表面上依序形成一共形的电容介电层122以及一上电极板124。如图所示，上电极板124会填满凹槽114a中的空间。而在其他实施例中，填入凹槽114a中的上电极板124内可能会有空隙形成。在本发明实施例中，电容介电层122的材料可为高介电常数材料，包含氧化铝(Al2O3)、氧化铪(HfO2)、氧化硅(SiO2)、氮化硅(SiN)、五氧化二钽(Ta2O5)、氮氧化钽(TaON)、氧化钛(TiO2)、氧化锆(ZrO2)、四乙氧基硅烷(TEOS)、旋涂式玻璃(SOG)、或氟硅玻璃(FSG)等，其可采用PVD、CVD、原子层沉积(ALD)、或是分子束外延(MBE)等制作工艺来形成。上电极板124的材料可为氮化钛、钛、钽、氮化钽或是钨，其可以物理气相沉积制作工艺或是各种化学气相沉积制作工艺形成在电容介电层122上。从图中可以看出，在本发明实施例中由于凹槽114a存在的缘故，晶片单位面积下的电容的电极面积可以获得显著的提升。凹槽114a数目越多，所增加的电极面积多，进而增加电容结构整体的电容值。
接下来请参照图6。在电容介电层122与上电极板124形成后，接着在上电极板124上形成一层有机平坦层(OPL)126。从图中可以看到有机平坦层126覆盖了整个基底并填充了电容凹槽120，其作用是为后续制作工艺提供平坦的表面。有机平坦层126的材料可为有机硅氧烷(organosiloxane)或碳涂层(Spin-On-Carbon,SOC)，其可以旋转涂布的方式形成在上电极板124上并提供良好的凹槽填充效果。
接下来请参照图7。在有机平坦层126形成后，进行一回蚀刻制作工艺或是化学机械研磨制作工艺来移除一定厚度的层结构。此移除步骤会移除位于介电层116顶面上的有机平坦层126、上电极板124、以及电容介电层122，如此以分隔界定出各个电容结构。因此步骤之故，电容介电层122与上电极板124的边缘会具有往与下电极板112的顶面垂直的方向延伸的垂直延伸部位122a,124a。
最后请参照图8。在分隔各个电容结构之后，接着移除剩余的有机平坦层126，并在整个基底上覆盖另一介电层128。介电层128的相关制作工艺如图3中的介电层116所述，此处不再赘述。随后，在介电层116与128中形成接触件130分别连接电容结构的上电极板124与下电极板112，其步骤可包括：以上电极板124与下电极板112为蚀刻停止层进行光刻制作工艺形成位于介电层116,128中的导孔，之后在导孔中填入如铜、铝、钛、钨等金属材料而形成接触件130。接触件130形成后，之后再于介电层128上方形成与的连接的图案化金属层132，如此即完成了电容结构的制作。
以上实施例为本发明电容结构的制作流程说明。根据上述制作流程，本发明也于此提出了一种电容结构，如图8所示，其包含一基底100、一下电极板112，位于基底100上，其中下电极板112上具有多个凹槽114a、一电容介电层122，位于下电极板112上与该些凹槽114a上、以及一上电极板124，位于电容介电层122上，其中电容介电层122与上电极板124的边缘具有往与下电极板112的顶面垂直的方向延伸的垂直延伸部位122a,124a。
接下来请参照图9与图10，其为根据本发明另一实施例中一电容结构与其制作步骤的截面示意图。在本发明实施例中，可以在下电极板112上的凹槽114a形成后再施加一额外的回拉(pullback)制作工艺来改变凹槽114a的外型，以进一步增加电极面积。此回拉制作工艺可使用对铝与氮化钛具有不同蚀刻选择比的溶液(例如稀释硫过氧化物(DSP))，以浸蚀的方式蚀刻凹槽114a的侧壁136，使其呈弧形向外凸出。如此弧形外凸的凹槽侧壁136可以提供比图4所示常规笔直型态的凹槽侧壁更多的电极面积。
接下来请参照图12，其为根据本发明又另一实施例中一电容结构的制作步骤的截面示意图。在本发明实施例中，在图4形成电容凹槽120之后与形成电容介电层122之前，可以先在电容凹槽120表面上形成一额外的下电极层134。下电极层134的材料可为氮化钛、钛、钽、氮化钽或是钨，其可以物理气相沉积制作工艺或是各种化学气相沉积制作工艺等方式形成。如此，如图12所示，与电容介电层122以及上电极板124相同，下电极层134同样会具有位于介电层116侧壁上的垂直延伸部位。与前述的实施例相比，由于此下电极层134垂直延伸部位的存在，该垂直延伸部位也可以提供有效的电极面积，进一步增加整体电容结构的电容值。
接下来请参照图13，其为根据本发明又另一实施例中一电容结构的放大示意图。承图12的实施例，在有额外形成下电极层134的情况下，可以在图7分隔各个电容结构后的步骤阶段进行一额外的蚀刻制作工艺，移除部分的上电极板124与下电极层134，使其垂直延伸部位124a,134a的长度小于电容介电层122垂直延伸部位122a的长度，如图13所示，如此可以确保上电极板124与下电极层134的垂直延伸部位的边缘不会因为接触而造成元件失效。
接下来请参照图14，其为根据本发明又另一实施例中一电容结构的放大示意图。承图12的实施例，在有额外形成下电极层134的情况下，可以在图7分隔各个电容结构后的步骤阶段进行一额外的氧化制作工艺，使得上电极板124与下电极层134的垂直延伸部位124a,134a顶端氧化成为氧化部位124b,134b，如图14所示，如此可以确保上电极板124与下电极层134垂直延伸部位的边缘达成绝缘而不会造成元件失效。
根据上述本发明实施例所述的电容结构及其制作方法，其利用蚀刻制作工艺固有的微负载效应来形成特制凹槽，并可通过额外的回拉制作工艺增加凹槽的表面积，进而增加电容结构整体的电容值。此外，额外的蚀刻或氧化制作工艺处理使得所形成的MIM电容具有良好的绝缘特性，是为一兼具区别性特征与功效性特征的发明。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (19)
1.一种电容结构，其特征在于，包含：
基底；
下电极板，位于该基底上，其中该下电极板具有多个凹槽；
电容介电层，位于该下电极板上；以及
上电极板，位于该电容介电层上并且伸入该些凹槽，其中该电容介电层与该上电极板具有与该下电极板的顶面垂直的垂直延伸部位。
2.根据权利要求1所述的电容结构，其中该下电极板为氮化钛层-铝层-氮化钛层的复层结构，该些凹槽穿过该氮化钛层延伸到该铝层。
3.根据权利要求1所述的电容结构，其中该些凹槽的侧壁呈弧形向外凸出。
4.根据权利要求1所述的电容结构，还包含下电极层设置在该下电极板上，并且该电容介电层设置于该下电极层与该上电极板之间。
5.根据权利要求4所述的电容结构，其中该下电极层具有与该下电极板的顶面垂直的垂直延伸部位。
6.根据权利要求5所述的电容结构，其中该下电极层的垂直延伸部位的长度小于该电容介电层的垂直延伸部位的长度。
7.根据权利要求5所述的电容结构，其中该下电极层的垂直延伸部位的顶端具有氧化部位。
8.根据权利要求4所述的电容结构，其中该下电极层的材料为氮化钛或钛。
9.根据权利要求1所述的电容结构，其中该上电极板的垂直延伸部位的长度小于该电容介电层的垂直延伸部位的长度。
10.根据权利要求1所述的电容结构，其中该上电极板的垂直延伸部位的顶端具有氧化部位。
11.根据权利要求1所述的电容结构，其中该电容介电层的材料包含高介电常数材料或是氮化硅。
12.根据权利要求1所述的电容结构，其中该上电极板的材料为氮化钛或钛。
13.一种电容结构的制作方法，包含：
在基底上形成下电极材料层；
进行第一光刻制作工艺图案化该下电极材料层以形成下电极板，其中该第一光刻制作工艺同时在该下电极板上形成多个凹槽；
在该下电极板上形成介电层；
进行第二光刻制作工艺移除部分的该介电层以裸露出含括该些凹槽的部分该下电极板；
在该下电极板与该介电层的表面依序形成电容介电层与上电极板；以及
移除位于该介电层的顶面上的该电容介电层与该上电极板，使得该电容介电层与该上电极板的边缘具有位于该介电层的侧壁上的垂直延伸部位。
14.根据权利要求13所述的电容结构的制作方法，其中移除位于该介电层的顶面上的该电容介电层与该上电极板的步骤包含：
在该上电极板上形成有机平坦层；以及
进行回蚀刻制作工艺移除部分的该有机平坦层、位于该介电层的顶面上的该上电极板以及该电容介电层。
15.根据权利要求13所述的电容结构的制作方法，其中移除位于该介电层的顶面上的该电容介电层与该上电极板的步骤包含：
在该上电极板上形成有机平坦层；以及
进行化学机械研磨制作工艺移除部分的该有机平坦层、位于该介电层顶面上的该上电极板以及该电容介电层。
16.根据权利要求13所述的电容结构的制作方法，还包含在形成该些凹槽后进行回拉制作工艺，使得该些凹槽的侧壁呈弧形向外凸出。
17.根据权利要求13所述的电容结构的制作方法，还包含在形成该电容介电层之前先在该介电层以及该下电极板的表面上形成下电极层，并且移除位于该介电层的顶面上的该电容介电层与该上电极板的步骤也会同时移除位于该介电层的顶面上的该下电极层，使得该下电极层的边缘具有位于该介电层的侧壁上的垂直延伸部位。
18.根据权利要求17所述的电容结构的制作方法，还包含进行氧化制作工艺使得该上电极板与该下电极层的该垂直延伸部位的顶端氧化形成氧化部位。
19.根据权利要求17所述的电容结构的制作方法，还包含进行蚀刻制作工艺移除部分的该上电极板与该下电极层的该垂直延伸部位，使得该上电极板与该下电极层的垂直延伸部位的长度小于该电容介电层的垂直延伸部位的长度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109102061 | 2020-01-21 | ||
| TW109102061A TWI755679B (zh) | 2020-01-21 | 2020-01-21 | 電容結構以及其製作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113224038A true CN113224038A (zh) | 2021-08-06 |
Family
ID=77085507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010080562.7A Pending CN113224038A (zh) | 2020-01-21 | 2020-02-05 | 电容结构以及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN113224038A (zh) |
| TW (1) | TWI755679B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210218365A1 (en) * | 2020-01-15 | 2021-07-15 | Microchip Technology Incorporated | Techniques for forming integrated inductor-capacitor oscillators and related methods, oscillators, semiconductor devices, systems-on-chips, and other systems |
| CN118016652A (zh) * | 2024-04-08 | 2024-05-10 | 北京智芯微电子科技有限公司 | Mim电容的制造方法及mim电容 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11823992B2 (en) * | 2021-09-24 | 2023-11-21 | Nanya Technology Corporation | Semiconductor device with uneven electrode surface and method for fabricating the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6638818B1 (en) * | 1995-10-06 | 2003-10-28 | Texas Instruments Incorporated | Method of fabricating a dynamic random access memory with increased capacitance |
| US5814547A (en) * | 1997-10-06 | 1998-09-29 | Industrial Technology Research Institute | Forming different depth trenches simultaneously by microloading effect |
| US6417537B1 (en) * | 2000-01-18 | 2002-07-09 | Micron Technology, Inc. | Metal oxynitride capacitor barrier layer |
| US20160293334A1 (en) * | 2015-03-31 | 2016-10-06 | Tdk Corporation | Thin film capacitor |
-
2020
- 2020-01-21 TW TW109102061A patent/TWI755679B/zh active
- 2020-02-05 CN CN202010080562.7A patent/CN113224038A/zh active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210218365A1 (en) * | 2020-01-15 | 2021-07-15 | Microchip Technology Incorporated | Techniques for forming integrated inductor-capacitor oscillators and related methods, oscillators, semiconductor devices, systems-on-chips, and other systems |
| US11804803B2 (en) * | 2020-01-15 | 2023-10-31 | Microchip Technology Incorporated | Techniques for forming integrated inductor-capacitor oscillators and related methods, oscillators, semiconductor devices, systems-on-chips, and other systems |
| CN118016652A (zh) * | 2024-04-08 | 2024-05-10 | 北京智芯微电子科技有限公司 | Mim电容的制造方法及mim电容 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI755679B (zh) | 2022-02-21 |
| TW202129983A (zh) | 2021-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7223654B2 (en) | MIM capacitor and method of fabricating same | |
| US6313003B1 (en) | Fabrication process for metal-insulator-metal capacitor with low gate resistance | |
| US7329955B2 (en) | Metal-insulator-metal (MIM) capacitor | |
| US7884409B2 (en) | Semiconductor device and method of fabricating the same | |
| US8120143B2 (en) | Integrated circuit comb capacitor | |
| CN109801896B (zh) | 高密度金属-绝缘体-金属的电容器 | |
| KR100902581B1 (ko) | 반도체 소자의 스택 커패시터 및 그의 형성방법 | |
| JP2006512787A (ja) | キャパシタおよびその製造方法 | |
| CN113224038A (zh) | 电容结构以及其制作方法 | |
| US7323736B2 (en) | Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits | |
| KR100572829B1 (ko) | 엠아이엠 캐패시터를 갖는 반도체 소자의제조방법 | |
| CN113314499A (zh) | 半导体器件及其形成方法 | |
| US11437312B2 (en) | High performance metal insulator metal capacitor | |
| CN107579037B (zh) | 电容器结构及其制造方法 | |
| CN112259522B (zh) | 包含mim电容的后端结构及其制作方法 | |
| KR101557871B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN114446928A (zh) | Mim电容器结构 | |
| TWI749983B (zh) | 金屬-絕緣體-金屬電容結構及其製作方法 | |
| CN112259523B (zh) | Mim电容的形成方法和后端结构 | |
| US20230395649A1 (en) | Metal-insulator-metal (mim) capacitor module | |
| US20070145599A1 (en) | Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same | |
| US20240096927A1 (en) | Silicon capacitor structure and method of manufacturing the same | |
| KR20100079205A (ko) | Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법 | |
| US20220336577A1 (en) | Metal-insulator-metal (mim) capacitor and method of forming an mim capacitor | |
| US20230207615A1 (en) | Metal-insulator-metal (mim) capacitor module including a cup-shaped structure with a rounded corner region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |