CN113220618A - 一种位宽调控方法、系统及介质 - Google Patents

Abstract

本发明公开了一种位宽调控方法，包括以下步骤：设定引脚区分基准，获取引脚标识数据，基于所述引脚标识数据和所述引脚区分基准设定识别引脚；配置控制单元和电平调控单元，基于所述识别引脚、所述控制单元和所述电平调控单元构建信号识别链路；配置对照数据集，基于所述信号识别链路获取电平状态，基于所述电平状态和所述对照数据集调整位宽；本发明能够通过硬件链路的设计，准确且自动化的获取电平状态，并根据电平状态和预先设置好的对照数据集提取对应的位宽信息，最终通过BIOS根据获取到的位宽信息自动调整PCIe插槽的位宽，极大的提升了位宽调控的正确率和稳定性，并提高了整个流程的工作效率。

Description

一种位宽调控方法、系统及介质

技术领域

本发明涉及硬件设计技术领域，特别是涉及一种位宽调控方法、系统及介质。

背景技术

现有技术中，通过软件检测是否收到PCIe(Peripheral ComponentInterconnectexpress，一种高速串行计算机扩展总线标准)信号的方式，对PCIe设备的位宽进行调控，而这种软件架构过于依赖PCIe信号，当PCIe信号失常时，还是需要通过人工对上述位宽进行调控，且一旦通过人工调控，将会存在不定性因素，降低位宽调控过程的正确性和稳定性。

发明内容

本发明主要解决的是现有的位宽调控方法正确性和稳定性较差的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种位宽调控方法，包括以下步骤：

设定引脚区分基准，获取引脚标识数据，基于所述引脚标识数据和所述引脚区分基准设定识别引脚；

配置控制单元和电平调控单元，基于所述识别引脚、所述控制单元和所述电平调控单元构建信号识别链路；

配置对照数据集，基于所述信号识别链路获取电平状态，基于所述电平状态和所述对照数据集调整位宽。

作为一种改进的方案，所述基于所述引脚标识数据和所述引脚区分基准设定识别引脚的步骤进一步包括：

提取所述引脚标识数据中与所述引脚区分基准相匹配的第一引脚标识数据，设定所述第一引脚标识数据所对应的引脚为所述识别引脚。

作为一种改进的方案，所述基于所述识别引脚、所述控制单元和所述电平调控单元构建信号识别链路的步骤进一步包括：

将所述控制单元的引脚与所述识别引脚连接，构成第一链路；

将所述电平调控单元串接至所述第一链路中，构成所述信号识别链路。

作为一种改进的方案，所述基于所述信号识别链路获取电平状态的步骤进一步包括：

基于所述识别引脚获取插卡状态；

基于所述电平调控单元和所述插卡状态，生成电平信号；

基于所述控制单元和所述电平信号，生成所述电平状态。

作为一种改进的方案，所述基于所述电平调控单元和所述插卡状态，生成电平信号的步骤进一步包括：

所述电平调控单元识别所述插卡状态；

若所述插卡状态为存在插卡，则所述电平调控单元生成第一电平信号；

若所述插卡状态为未存在插卡，则所述电平调控单元生成第二电平信号。

作为一种改进的方案，所述基于所述控制单元和所述电平信号，生成所述电平状态的步骤进一步包括：

所述控制单元识别所述电平信号：

当所述电平信号为所述第一电平信号时，所述控制单元生成第一电平状态；

当所述电平信号为所述第二电平信号时，所述控制单元生成第二电平状态。

作为一种改进的方案，所述基于所述电平状态和所述对照数据集调整位宽的步骤进一步包括：

提取所述对照数据集中与所述电平状态匹配的位宽信息，通过所述控制单元将所述位宽信息发送至BIOS，通过所述BIOS按照所述位宽信息调整所述位宽。

本发明还提供一种位宽调控系统，包括：

引脚设定模块、链路构建模块和位宽调整模块；

所述引脚设定模块用于设定引脚区分基准，并获取引脚标识数据，所述引脚设定模块基于所述引脚标识数据和所述引脚区分基准设定识别引脚；

所述链路构建模块用于配置控制单元和电平调控单元，并基于所述识别引脚、所述控制单元和所述电平调控单元构建信号识别链路；

所述位宽调整模块用于配置对照数据集，并基于所述信号识别链路获取电平状态，所述位宽调整模块基于所述电平状态和所述对照数据集调整位宽。

作为一种改进的方案，所述电平调控单元为上拉电阻；

所述信号识别链路包括顺序连接的所述控制单元、所述上拉电阻和所述识别引脚。

本发明还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现所述位宽调控方法的步骤。

本发明的有益效果是：

1、本发明所述的位宽调控方法，可以实现通过硬件链路的设计，准确且自动化的获取电平状态，并根据电平状态和预先设置好的对照数据集提取对应的位宽信息，最终通过BIOS根据获取到的位宽信息自动调整PCIe插槽的位宽，极大的提升了位宽调控的正确率和稳定性，并提高了整个流程的工作效率。

2、本发明所述的位宽调控系统，可以通过引脚设定模块、链路构建模块和位宽调整模块的相互配合，进而实现通过硬件链路，准确且自动化的获取电平状态，并根据电平状态和预先设置好的对照数据集提取对应的位宽信息，最终通过控制BIOS根据获取到的位宽信息自动调整PCIe插槽的位宽，极大的提升了位宽调控的正确率和稳定性，并提高了整个流程的工作效率。

3、本发明所述的计算机可读存储介质，可以实现引导引脚设定模块、链路构建模块和位宽调整模块进行配合，进而实现通过硬件链路，准确且自动化的获取电平状态，并根据电平状态和预先设置好的对照数据集提取对应的位宽信息，最终通过控制BIOS根据获取到的位宽信息自动调整PCIe插槽的位宽，极大的提升了位宽调控的正确率和稳定性，并提高了整个流程的工作效率，且有效提高了所述位宽调控方法的可操作性。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例1所述位宽调控方法的流程图；

图2是本发明实施例1所述步骤S100的具体流程示意图；

图3是本发明实施例1所述步骤S200的具体流程示意图；

图4是本发明实施例1所述步骤S300的具体流程示意图；

图5是本发明实施例1所述公规定义的示意图；

图6是本发明实施例1所述信号识别链路的实现效果示意图；

图7是本发明实施例1所述对照数据集的实现效果示意图；

图8是本发明实施例2所述位宽调控系统的架构图。

具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

在本发明的描述中，需要说明的是，本发明所描述的实施例是本发明一部分实施例，而不是全部的实施例；基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“引脚区分基准”、“引脚标识数据”、“识别引脚”、“控制单元”、“电平调控单元”、“信号识别链路”、“对照数据集”、“电平状态”、“串接”、“插卡状态”、“电平信号”、“位宽信息”、“引脚设定模块”、“链路构建模块”、“位宽调整模块”、“顺序连接”、“上拉电阻”应做广义理解。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本发明的描述中，需要说明的是：

Ground是引脚接地状态；

PCH(Platform Controller Hub)是集成南桥；

GPIO(General-Purpose Input/Output)是通用输入输出口；

BIOS(Basic Input Output System)是基本输入输出系统；

PCIe(Peripheral Component Interconnect express)是一种高速串行计算机扩展总线标准。

实施例1

本实施例提供一种位宽调控方法，如图1至图7所示，包括以下步骤：

本实施例应用于PCIe x16规格的插槽器，对应的，现有技术中，通过软件检测PCIe信号的方式来进行插槽器位宽的调整，检测部分通过软件执行，而切换则通常为手动切换，这种方式由于为软件层面，涉及数据的交互处理，失误率较高，且适用性较差，同时还会涉及人工操作，降低工作效率，成本较高；本实施例所描述的方法，主要通过下述步骤，对上述问题进行了解决：

S100、设定引脚区分基准，获取引脚标识数据，基于所述引脚标识数据和所述引脚区分基准设定识别引脚；

步骤S100具体包括：

S110、提取所述引脚标识数据中与所述引脚区分基准相匹配的第一引脚标识数据；例如：在本实施例中，引脚标识数据为PCIe x16插槽器的公规定义，对应的，引脚区分基准为Ground脚位；故在公规定义中，所有Ground脚位所对应的引脚数据为第一引脚标识数据；对应的，选取Ground脚位的目的是为下述步骤提供基础，使整个识别链路的识别效率更高，识别结果更加准确，且不会占用PCIe插槽中的其他功能性引脚；

S120、设定所述第一引脚标识数据所对应的引脚为所述识别引脚；例如：在本实施例中，Ground脚位对应的引脚为识别引脚。

S200、配置控制单元和电平调控单元，基于所述识别引脚、所述控制单元和所述电平调控单元构建信号识别链路；

步骤S200具体包括：

S210、将所述控制单元的输出引脚与所述识别引脚连接，得到第一链路；例如：本实施例中，控制单元为PCH，PCH的输出引脚为：GPIO1、GPIO2、GPIO3、GPIO4；在本实施例中，识别引脚选取PCIe x16 pin 18A、PCIe x16pin 31A、PCIe x16 pin 49A和PCIe x16 pin82A；故将输出引脚分别连接上述识别引脚，GPIO1与PCIe x16 pin 18A连接；GPIO2与PCIex16 pin 31A连接；GPIO3与PCIe x16 pin 49A连接；GPIO4与PCIe x16 pin 82A连接；通过上述步骤，得到第一链路；其中，可以根据需求，具体情况具体设定输出引脚的数量和识别引脚的数量；

S220、将所述电平调控单元串接至所述第一链路中，得到所述信号识别链路；例如：在本实施例中，电平调控单元为若干串接着一个上拉电阻的分流电阻；对应的，分流电阻根据插槽器的规格具体设定，通常为0欧姆至1000欧姆；上拉电阻同样根据插槽器的规格具体设定，通常为1000欧姆至10K欧姆；其中，分流电阻非必要，其主要目的为避免PCH的引脚直接接地，减少GPIO的损毁风险；对应的，在本实施例中，主要应用为上拉电阻对于数字信号的控制原理，在此上拉电阻不做限定，仅作为一种实施方式，同样，可以使用与其产生相同技术效果的硬件设备将其改进或替代；

通过此步骤的硬件设计，精准的获取到对应的电平信息，进而相当于获取到了对应的PCIe插槽插卡状态，相较于现有技术中软件检测的方式，极大的提高了精准度和操作难度。

S300、配置对照数据集，基于所述信号识别链路获取电平状态，基于所述电平状态和所述对照数据集调整位宽；

步骤S300具体包括：

S310、基于所述识别引脚获取插卡状态；例如：在本实施例中，主要通过该硬件识别链路获取插卡状态，进而提升准确性和稳定性；在PCH开机时，第一识别引脚获取其所在PCIe插槽上的插卡状态；插卡状态包括存在插卡和未存在插卡；

S320、基于所述电平调控单元和所述插卡状态，生成电平信号；例如：在本实施例中，当存在插卡时，对应的会产生GND信号，此时经过本实施例的电平调控单元的识别，即上拉电阻的原理，将GND信号钳位至高电平信号(即第一电平信号)；当不存在插卡时，将不会产生GND信号，此时经过本实施例电平调控单元的识别，即上拉电阻的原理，将电流回灌，产生低电平信号(即第二电平信号)；在本实施例中，第一电平信号和第二电平信号的顺序不做限定，即同样可以将高电平状态设定为第二电平信号，将低电平信号设定为第一电平信号，在后续的步骤中，按照原理进行比对即可。

S330、基于所述控制单元和所述电平信号，生成所述电平状态；例如：在本实施例中，信号识别链路将电平信号传输至其GPIO引脚，所述控制单元，即PCH识别所述GPIO引脚上的电平信号：当所述电平信号为所述高电平信号时，所述控制单元生成高电平状态(即第一电平状态)；当所述电平信号为所述低电平信号时，所述控制单元生成低电平状态(即第二电平状态)；对应的，在本实施例中，第一电平状态和第二电平状态的顺序不做限定，即同样可以将高电平状态设置为第二电平状态，将低电平状态设置为第一电平状态，在后续的步骤中，按照原理进行比对即可。

S340、提取所述对照数据集中与所述电平状态匹配的位宽信息，基于所述位宽信息调整所述位宽；例如：在本实施例中，对照数据集为一真值表，其中包含各个GPIO在不同的电平状态时，对应的位宽信息；当GPIO1、GPIO2、GPIO3和GPIO4的电平状态分别为低电平、高电平、高电平和高电平时，位宽信息为设置2倍位宽；当GPIO1、GPIO2、GPIO3和GPIO4的电平状态分别为低电平、低电平、高电平和高电平时，位宽信息为设置4倍位宽；当GPIO1、GPIO2、GPIO3和GPIO4的电平状态分别为低电平、低电平、低电平和高电平时，位宽信息为设置8倍位宽；当GPIO1、GPIO2、GPIO3和GPIO4的电平状态分别为低电平、低电平、低电平和低电平时，位宽信息为设置16倍位宽；在本实施例中，该比对规则可以根据具体情况进行修改，上述举例仅作为一种实施方式。

S341、所述控制单元将所述位宽信息发送至BIOS，所述BIOS按照所述位宽信息调整所述位宽；例如：在本实施例中，BIOS按照2倍位宽、4倍位宽、8倍位宽或16倍位宽对PCIex16的插槽器的位宽进行调整；实现了自动化调整，且避免了人工调整的不定性因素，提高了整个流程的稳定性。

通过本实施例所描述的方法，实现通过硬件架构对PCIe插槽器的插卡状态进行侦测，提升了侦测的准确性，且操作简便，同时，最后通过BIOS进行对应位宽的调整，避免了人工参与，提高了工作效率，提高了位宽调整的正确性和稳定性，弥补了现有技术的不足。

实施例2

本实施例提供一种位宽调控系统，如图8所示，包括：引脚设定模块、链路构建模块和位宽调整模块；

所述位宽调控系统中，引脚设定模块用于设定引脚区分基准，并获取引脚标识数据，引脚设定模块基于所述引脚标识数据和所述引脚区分基准设定识别引脚；

具体的，引脚设定模块提取所述引脚标识数据中与所述引脚区分基准相匹配的第一引脚标识数据；例如：在本实施例中，引脚标识数据为PCIe x16插槽器的公规定义，对应的，引脚设定模块设定引脚区分基准为Ground脚位；在公规定义中，引脚设定模块设定所有Ground脚位所对应的引脚数据为第一引脚标识数据；

具体的，引脚设定模块设定所述第一引脚标识数据所对应的引脚为所述识别引脚；例如：在本实施例中，引脚设定模块设定Ground脚位对应的引脚为识别引脚。

所述位宽调控系统中，链路构建模块用于配置控制单元和电平调控单元，并基于所述识别引脚、所述控制单元和所述电平调控单元构建信号识别链路；

具体的，链路构建模块将所述控制单元的输出引脚与所述识别引脚连接，得到第一链路；例如：本实施例中，控制单元为PCH，PCH的输出引脚为：GP IO1、GPIO2、GPIO3、GPIO4；在本实施例中，链路构建模块选取的识别引脚为：PCIe x16 pin 18A、PCIe x16 pin31A、PCIe x16 pin 49A和PCIe x16 pin 82A；链路构建模块将输出引脚分别连接上述识别引脚，即链路构建模块将GPIO1与PCIe x16 pin 18A连接，将GPIO2与PCIe x16 pin 31A连接，将GPI O3与PCIe x16 pin 49A连接，将GPIO4与PCIe x16 pin 82A连接；通过上述步骤，得到第一链路；其中，链路构建模块可以根据需求，具体情况具体设定输出引脚的数量和识别引脚的数量；

具体的，链路构建模块将所述电平调控单元串接至所述第一链路中，得到所述信号识别链路；例如：在本实施例中，链路构建模块配置的电平调控单元为若干串接着一个上拉电阻的分流电阻；

所述位宽调控系统中，位宽调整模块用于配置对照数据集，并基于所述信号识别链路获取电平状态，位宽调整模块于所述电平状态和所述对照数据集调整位宽。

具体的，位宽调整模块基于所述识别引脚获取插卡状态；例如：在本实施例中，位宽调整模块通过该硬件识别链路获取插卡状态，进而提升准确性和稳定性；PCH在开机时，位宽调整模块使第一识别引脚获取其所在PCIe插槽上的插卡状态；插卡状态包括存在插卡和未存在插卡；

具体的，位宽调整模块基于所述电平调控单元和所述插卡状态，获取电平信号；例如：在本实施例中，当存在插卡时，对应的会产生GND信号，此时经过本实施例的电平调控单元的识别，即上拉电阻的原理，将GND信号钳位至高电平信号；当不存在插卡时，将不会产生GND信号，此时经过本实施例电平调控单元的识别，即上拉电阻的原理，将电流回灌，产生低电平信号；

具体的，位宽调整模块基于所述控制单元和所述电平信号，获取所述电平状态；例如：在本实施例中，信号识别链路将电平信号传输至其GPIO引脚，位宽调整模块控制所述控制单元，即PCH，识别所述GPIO引脚上的电平信号：当所述电平信号为所述高电平信号时，所述控制单元生成高电平状态；当所述电平信号为所述低电平信号时，所述控制单元生成低电平状态；

具体的，位宽调整模块提取所述对照数据集中与所述电平状态匹配的位宽信息，并基于所述位宽信息调整所述位宽；位宽调整模块控制所述控制单元将所述位宽信息发送至BIOS，所述BIOS按照所述位宽信息调整所述位宽。

通过本实施例所描述的系统，可以通过各个模块的相互配合，进而实现通过硬件架构对PCIe插槽器的插卡状态进行侦测，提升了侦测的准确性，且操作简便，同时，最后通过控制BIOS进行对应位宽的调整，避免了人工参与，提高了工作效率，提高了位宽调整的正确性和稳定性，弥补了现有技术的不足。

实施例3

本实施例提供一种计算机可读存储介质，包括：

所述存储介质用于储存将上述实施例1所述的位宽调控方法实现所用的计算机软件指令，其包含用于执行上述为所述位宽调控方法所设置的程序；具体的，该可执行程序可以内置在实施例2所述的位宽调控系统中，这样，位宽调控系统就可以通过执行内置的可执行程序实现所述实施例1所述的位宽调控方法。

此外，本实施例具有的计算机可读存储介质可以采用一个或多个可读存储介质的任意组合，其中，可读存储介质包括电、光、电磁、红外线或半导体的系统、装置或器件，或者以上任意组合。

区别于现有技术，采用本申请一种位宽调控方法、系统及介质可以通过本方法设计的硬件链路，准确且自动化的获取电平状态，并根据电平状态和预先设置好的对照数据集提取对应的位宽信息，最终通过BIOS根据获取到的位宽信息自动调整PCIe插槽的位宽，通过本系统为本方法提供了有效的技术支撑，极大的提升了位宽调控的正确率和稳定性，并提高了整个流程的工作效率。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种位宽调控方法，其特征在于，包括以下步骤：

设定引脚区分基准，获取引脚标识数据，基于所述引脚标识数据和所述引脚区分基准设定识别引脚；

配置控制单元和电平调控单元，基于所述识别引脚、所述控制单元和所述电平调控单元构建信号识别链路；

配置对照数据集，基于所述信号识别链路获取电平状态，基于所述电平状态和所述对照数据集调整位宽。

2.根据权利要求1所述的位宽调控方法，其特征在于，所述基于所述引脚标识数据和所述引脚区分基准设定识别引脚的步骤进一步包括：

提取所述引脚标识数据中与所述引脚区分基准相匹配的第一引脚标识数据，设定所述第一引脚标识数据所对应的引脚为所述识别引脚。

3.根据权利要求1或2所述的位宽调控方法，其特征在于，所述基于所述识别引脚、所述控制单元和所述电平调控单元构建信号识别链路的步骤进一步包括：

将所述控制单元的引脚与所述识别引脚连接，构成第一链路；

将所述电平调控单元串接至所述第一链路中，构成所述信号识别链路。

4.根据权利要求3所述的位宽调控方法，其特征在于，所述基于所述信号识别链路获取电平状态的步骤进一步包括：

基于所述识别引脚获取插卡状态；

基于所述电平调控单元和所述插卡状态，生成电平信号；

基于所述控制单元和所述电平信号，生成所述电平状态。

5.根据权利要求4所述的位宽调控方法，其特征在于，所述基于所述电平调控单元和所述插卡状态，生成电平信号的步骤进一步包括：

所述电平调控单元识别所述插卡状态；

若所述插卡状态为存在插卡，则所述电平调控单元生成第一电平信号；

若所述插卡状态为未存在插卡，则所述电平调控单元生成第二电平信号。

6.根据权利要求5所述的位宽调控方法，其特征在于，所述基于所述控制单元和所述电平信号，生成所述电平状态的步骤进一步包括：

所述控制单元识别所述电平信号：

当所述电平信号为所述第一电平信号时，所述控制单元生成第一电平状态；

当所述电平信号为所述第二电平信号时，所述控制单元生成第二电平状态。

7.根据权利要求4～6中任一项所述的位宽调控方法，其特征在于，所述基于所述电平状态和所述对照数据集调整位宽的步骤进一步包括：

提取所述对照数据集中与所述电平状态匹配的位宽信息，通过所述控制单元将所述位宽信息发送至BIOS，通过所述BIOS按照所述位宽信息调整所述位宽。

8.一种位宽调控系统，其特征在于，包括：引脚设定模块、链路构建模块和位宽调整模块；

所述引脚设定模块用于设定引脚区分基准，并获取引脚标识数据，所述引脚设定模块基于所述引脚标识数据和所述引脚区分基准设定识别引脚；

所述链路构建模块用于配置控制单元和电平调控单元，并基于所述识别引脚、所述控制单元和所述电平调控单元构建信号识别链路；

所述位宽调整模块用于配置对照数据集，并基于所述信号识别链路获取电平状态，所述位宽调整模块基于所述电平状态和所述对照数据集调整位宽。

9.根据权利要求8所述的位宽调控系统，其特征在于，所述电平调控单元为上拉电阻；

所述信号识别链路包括顺序连接的所述控制单元、所述上拉电阻和所述识别引脚。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现权利要求1～7中任一项所述位宽调控方法的步骤。

Images