CN112782569A - 数字芯片管脚逻辑电平的阈值测试装置及测试方法 - Google Patents

Abstract

本发明公开了一种数字芯片管脚逻辑电平的阈值测试装置及测试方法，测试装置包括：微控制器，提供第一时钟信号和第一数据信号；第一电压源，基于第一电压信号提供第一控制信号；第二电压源，基于第二电压信号提供第二控制信号；逻辑电平转换芯片，根据第一控制信号和第二控制信号输出第二时钟信号和第二数据信号至待测芯片，根据待测芯片能够识别的第二时钟信号和第二数据信号中最大逻辑高电平和最小逻辑低电平获得第一阈值电压和第二阈值电压。能够实现对I2C的逻辑高低电平的阈值测试，且在设计时不需要增加额外的测试电路，降低了芯片设计成本。

Description

数字芯片管脚逻辑电平的阈值测试装置及测试方法

技术领域

本发明涉及集成电路技术领域，具体涉及一种数字芯片管脚逻辑电平的阈值测试装置及测试方法。

背景技术

随着集成电路技术的发展，电子产品的性能越来越强，功耗越来越大，为了降低功耗，提高性能，芯片制造采用了10nm/16nm等高阶工艺，而IO接口的逻辑电平越来越低，其逻辑电平的测试难度也随之增大。

在整机应用系统中，除了应用主处理器外，还包括外设为控制器(Microcontroller Unit，简称MCU)，应用主处理器通常通过I2C总线与外设微控制器通信，主处理器和外设微控制器的接口逻辑电平标准不一样，因此存在电平转换的问题。

如SGM58031属于带逻辑接口I2C的芯片，但是该芯片的I2C接口的逻辑电平的阈值无法测试。另一方面，现有技术在测试I2C接口的逻辑高低电平时需要在芯片内部设计相应的测试模块，会增加芯片设计成本，且测试效率低，会造成一定的人力和物力资源的浪费。

因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

发明内容

为了解决上述技术问题，本发明提供了一种数字芯片管脚逻辑电平的阈值测试装置及测试方法，能够实现对I2C的逻辑高低电平的阈值测试，且在设计时不需要增加额外的测试电路，降低了芯片设计成本。

根据本发明提供的一种数字芯片管脚逻辑电平的测试装置，包括：微控制器，用于提供第一时钟信号和第一数据信号；第一电压源，基于第一电压信号提供第一控制信号；第二电压源，基于第二电压信号提供第二控制信号；逻辑电平转换芯片，分别与所述微控制器、所述第一电压源和所述第二电压源连接，以分别接收所述第一时钟信号、所述第一数据信号、所述第一控制信号和所述第二控制信号，并根据所述第一控制信号和所述第二控制信号输出第二时钟信号和第二数据信号，所述逻辑电平转换芯片输出所述第二时钟信号和所述第二数据信号至待测芯片，根据所述待测芯片能够识别的所述第二时钟信号和所述第二数据信号中最大逻辑高电平和最小逻辑低电平获得第一阈值电压和第二阈值电压。

优选地，所述逻辑电平转换芯片包括：第一电源管脚，与所述微控制器的电源端连接，用以接收第一电源电压；数据信号输入管脚，与所述微控制器的输出端连接，用以接收所述第一数据信号；时钟信号输入管脚，与所述微控制器的输出端连接，用以接收所述第一时钟信号；第一接地管脚，与接地端连接；第二电源管脚，与所述第一电压源连接，用以接收所述第一控制信号；数据信号输出管脚，用以输出所述第二数据信号；时钟信号输出管脚，用以输出所述第二时钟信号；以及第二接地管脚，与所述第二电压源连接，用以接收所述第二控制信号。

优选地，所述第一电压源和所述第二电压源为可编程电压源。

优选地，所述第一电压源包括第一运算放大器，所述第一运算放大器的同相输入端接收第一电压信号，反相输入端与输出端连接，供电端分别接收第一电源电压和第二电源电压，输出端根据所述第一电压信号输出所述第一控制信号。

优选地，所述第二电压源包括第二运算放大器，所述第二运算放大器的同相输入端接收第二电压信号，反相输入端与输出端连接，供电端分别接收第一电源电压和第二电源电压，输出端根据所述第二电压信号输出所述第二控制信号。

优选地，所述逻辑电平转换芯片为隔离芯片。

根据本发明提供的一种数字芯片管脚逻辑电平的测试方法，所述测试方法可应用于上述的测试装置，包括：给所述测试装置输入第一电压信号和第二电压信号；给所述测试装置上电；调节所述第一电压信号和所述第二电压信号的电压值，判断不同的所述第一电压信号和所述第二电压信号的组合下待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平；选取待测芯片能够识别的最大逻辑高电平和最小逻辑低电平分别作为第一阈值电压和第二阈值电压。

优选地，输入第一电压信号和第二电压信号之后还包括：对所述第一电压信号进行运算放大，产生第一控制信号并输出至逻辑电平转换芯片；对所述第二电压信号进行运算放大，产生第二控制信号并输出至逻辑电平转换芯片。

优选地，判断待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平包括：发送所述第一时钟信号和所述第一数据信号作为基准指令；给所述待测芯片输入所述第二时钟信号和所述第二数据信号；判断所述待测芯片在接收到所述第二时钟信号和所述第二数据信号后是否能够实现对应于所述基准指令的功能，若能够实现所述功能，则判断所述待测芯片能够识别所述第二时钟信号和所述第二数据信号的逻辑电平。

优选地，调节所述第一电压信号和所述第二电压信号的电压值的步骤包括：设置第一基准电压和第二基准电压，以确保所述待测芯片能够识别所述第一基准电压和所述第二基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；在所述第一基准电压的基础上按照第一步进精度对所述第一电压信号进行逐级递增；在所述第二基准电压的基础上按照第二步进精度对所述第二电压信号进行逐级递增。

优选地，调节所述第一电压信号和所述第二电压信号的电压值的方法包括：设置第三基准电压和第四基准电压，以确保所述待测芯片不能够识别所述第三基准电压和所述第四基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；在所述第三基准电压的基础上按照第一步进精度对所述第一电压信号进行逐级递减；在所述第四基准电压的基础上按照第二步进精度对所述第二电压信号进行逐级递减。

优选地，调节所述第一电压信号和所述第二电压信号的电压值的方法包括：设置第五基准电压和第六基准电压，以确保所述待测芯片能够识别所述第五基准电压和所述第六基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；设置第七基准电压和第八基准电压，以确保所述待测芯片不能够识别所述第七基准电压和所述第八基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；逐级获取所述待测芯片能够识别的所述第二时钟信号和所述第二数据信号逻辑电平的对应基准电压与所述待测芯片不能够识别的所述第二时钟信号和所述第二数据信号逻辑电平的对应基准电压的第一均值和第二均值，所述第一均值和所述第二均值分别为调节后的所述第一电压信号和所述第二电压信号。

优选地，所述第一步进精度和所述第二步进精度相同。

优选地，所述第一步进精度和所述第二步进精度不相同。

优选地，调节所述第一电压信号和所述第二电压信号的电压值时，保持所述第一电压信号不变，调节所述第二电压信号以获得第二阈值电压；保持所述第二阈值电压对应的所述第二电压信号不变，调节所述第一电压信号以获得第一阈值电压。

优选地，调节所述第一电压信号和所述第二电压信号的电压值时，保持所述第二电压信号不变，调节所述第一电压信号以获得第一阈值电压；保持所述第一阈值电压对应的所述第一电压信号不变，调节所述第二电压信号以获得第二阈值电压。

优选地，调节所述第一电压信号和所述第二电压信号的电压值时，调节所述第一电压信号时调节所述第二电压信号，以分别获得第一阈值电压和第二阈值电压。

优选地，调节所述第一电压信号和所述第二电压信号的电压值，判断不同的所述第一电压信号和所述第二电压信号的组合下待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平还包括：每判断一种所述第一电压信号和所述第二电压信号的组合下待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平之前，对所述测试装置进行复位上电。

优选地，选取待测芯片能够识别的最大逻辑高电平和最小逻辑低电平分别作为第一阈值电压和第二阈值电压还包括：记录所述待测芯片能够识别的所有所述第二时钟信号和所述第二数据信号的逻辑高电平和逻辑低电平。

本发明的有益效果是：本发明将逻辑电平转换芯片连接微控制器与待测芯片，同时通过第一电压源和第二电压源对逻辑电平转换芯片提供相应的控制信号以改变逻辑电平转换芯片的输出逻辑电平，进而判断待测芯片可以识别的逻辑电平，第一电压源和第二电压源，以及逻辑电平转换芯片均设置在待测芯片的外部，在芯片测试阶段只需将待测芯片与逻辑电平转换芯片连接即可，在芯片设计阶段无需在芯片内部设计测试模块，节省了芯片设计时的设计成本。同时测试装置能够满足对不同类型的芯片的同类测试，使用范围广。

采用可编程电压源以改变逻辑电平转换芯片的输出逻辑电平，使得对第一/第二电压信号的调节更加方便，也能够实现不同精度的电压调节。

在电压源中设置有运算放大器，能够以小的输入电压信号实现大的控制电压输出，节省了功耗，同时也优化了电压信号的调节。

用带有隔离的逻辑电平转换芯片如I2C隔离器件，实现了在测试时微控制器和待测芯片之间的I2C电平隔离，保障了I2C隔离器件两侧电平改变时不受影响，增加了测试结果的准确性。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

附图说明

通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚。

图1示出本发明实施例提供的数字芯片管脚逻辑电平的阈值测试装置的系统框图；

图2示出本发明实施例提供的数字芯片管脚逻辑电平的阈值测试装置的电路结构图；

图3示出本发明实施例提供的数字芯片管脚逻辑电平的阈值测试方法的流程框图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明能够通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。

下面，参照附图对本发明进行详细说明。

图1示出本发明实施例提供的数字芯片管脚逻辑电平的阈值测试装置的系统框图。

I2C(Inter－Integrated Circuit)总线用于连接微控制器及其外围设备。I2C总线支持任何芯片生产过程(如NMOS、CMOS以及双极性芯片)，包括两线两条总线线路：串行数据线(SDA)和串行时钟(SCL)线，以在连接到总线的器件间传递信息。

如图1所示，本实施例中，测试装置包括：微控制器100、逻辑电平转换芯片200、第一电压源300以及第二电压源400。

其中，微控制器100用于提供第一时钟信号和第一数据信号。

第一电压源300基于第一电压信号提供第一控制信号。

第二电压源400基于第二电压信号提供第二控制信号。

逻辑电平转换芯片200分别与控制器100、第一电压源300和第二电压源400连接，以分别接收第一时钟信号、第一数据信号、第一控制信号和第二控制信号，并根据第一控制信号和第二控制信号输出第二时钟信号和第二数据信号至待测芯片500。

进一步地，待测芯片500与逻辑电平转换芯片200连接。根据待测芯片500能够识别的第二时钟信号和第二数据信号中最大逻辑高电平和最小逻辑低电平获得第一阈值电压和第二阈值电压。

进一步地，第一阈值电压对应最大的逻辑高电平识别电压，第二阈值电压对应最小的逻辑低电平识别电压。

本实施例中，在芯片测试阶段只需将待测芯片500与逻辑电平转换芯片200连接即可，在芯片设计阶段无需在芯片内部设计测试模块，节省了芯片设计时的设计成本。同时测试装置能够满足对不同类型的芯片的同类测试，使用范围广。

第一控制信号和第二控制信号为逻辑电平转换芯片200输出信号的供电信号，也就是说，逻辑电平转换芯片200输出的第二时钟信号和第二数据信号的逻辑电平与第一控制信号和第二控制信号的电压大小有关。

优选地，逻辑电平转换芯片200为带有I2C接口的隔离芯片，能够实现测试时微控制器100和待测芯片500之间的I2C电平隔离，保障逻辑电平转换芯片200两侧电平改变时不受影响。

进一步地，本实施例中，逻辑电平转换芯片200为ICA(Independent ComputingArchitecture，独立计算结构)器件，在工作时能够实现对逻辑电平的独立分量分析。

图2示出本发明实施例提供的数字芯片管脚逻辑电平的阈值测试装置的电路结构图。

如图2所示，逻辑电平转换芯片200包括第一电源管脚VCC1、数据信号输入管脚SDA1、时钟信号输入管脚SCL1、第一接地管脚GND1、第二电源管脚VCC2、数据信号输出管脚SDA2、时钟信号输出管脚SCL2以及第二接地管脚GND2。

上述逻辑电平转换芯片200仅为本发明所采用的一种优选芯片结构，该结构在实现如1所描述的相应功能的基础上，具有最少的管脚数量，成本低。本发明也可以采用其它的辑电平转换芯片200结构，只要具有上述引脚即可。

其中，逻辑电平转换芯片200通过数据信号输入管脚SDA1和时钟信号输入管脚SCL1与微控制器100连接，通过数据信号输出管脚SDA2和时钟信号输出管脚SCL2与待测芯片500连接，进而实现传输信号(包括时钟信号和数据信号)通过I2C总线在微控制器100和待测芯片500之间的隔离传输，提高测试结果的准确性。

逻辑电平转换芯片200的第一电源管脚VCC1与微控制器100的电源端连接，以接收第一电源电压VDD，第一接地管脚GND1接地。第一电源电压VDD和地线能够使得微控制器100与逻辑电平转换芯片200之间传输的第一时钟信号和第一数据信号的逻辑电平不发生改变。

逻辑电平转换芯片200的第二电源管脚VCC2与第一电压源300的输出端连接，以接收第一控制信号；第二接地管脚GND2与第二电压源400的输出端连接，以接收第二控制信号。

第一电压源300包括第一运算放大器U1，第一运算放大器U1的同相输入端接收第一电压信号Vin1，反相输入端与输出端连接，供电端分别接收第一电源电压VDD和第二电源电压VEE，输出端根据第一电压信号Vin1输出第一控制信号。

第二电压源400包括第一运算放大器U2，第一运算放大器U2的同相输入端接收第二电压信号Vin2，反相输入端与输出端连接，供电端分别接收第一电源电压VDD和第二电源电压VEE，输出端根据第二电压信号Vin2输出第二控制信号。

优选地，第一电压源300和第二电压源400为可编程电压源，其能够通过软件编程的方法实现输出电压的调节。使得对第一/第二电压信号的调节更加方便，也能够实现不同精度的电压调节。

在电压源中设置有运算放大器，能够以小的输入电压信号实现大的控制电压输出，节省了功耗，同时也优化了电压信号的调节。

进一步地，第一电压信号Vin1能够按照第一步进精度进行电压值的调节，包括电压值的调高和调低。第二电压信号Vin2能够按照第二步进精度进行电压值的调节，包括电压值的调高和调低。

进一步地，第一步进精度和第二步进精度能够相同也能够不同，以满足不同的调节需求，进而提高逻辑电平转换芯片200输出信号的逻辑电平的精度，进一步地缩小逻辑电平阈值的误差。

第一控制信号和第二控制信号用以实现逻辑电平转换芯片200的信号输出，且当第一控制信号和第二控制信号的电压发生变化时，逻辑电平转换芯片200输出的第二时钟信号和第二数据信号的逻辑电平也会随之发生变化。

图3示出本发明实施例提供的数字芯片管脚逻辑电平的阈值测试方法的流程框图。

如图3所示，本发明实施例提供的数字芯片管脚逻辑电平的阈值测试方法应用于图1和图2中所示的测试装置，该测试方法包括执行步骤S01至步骤S04，具体包括：

在步骤S01中，给测试装置输入第一电压信号Vin1和第一电压信号Vin2。

参考图2，向测试装置中的第一电压源300中输入第一电压信号Vin1，对第一电压信号Vin1进行运算放大后输出第一控制信号至逻辑电平转换芯片200。同时向第二电压源400中输入第二电压信号Vin2，对第二电压信号Vin2进行运算放大后输出第二控制信号至逻辑电平转换芯片200。

在步骤S02中，给测试装置上电。

给整个测试装置上电，此时，微控制器100输出第一时钟信号和第一数据信号以作为基准指令(如读指令、写指令)。逻辑电平转换芯片200的输入端接收第一时钟信号和第一数据信号。此时，由于逻辑电平转换芯片200的信号输入所需的供电电压是固定的(第一电源端VCC1接收电源电压VDD，接地端GND1接地)，故逻辑电平转换芯片200所接收的第一时钟信号和第一数据信号的逻辑电平也是固定的。

同时，逻辑电平转换芯片200输出信号供电端接收第一控制信号和第二控制信号，逻辑电平转换芯片200根据第一控制信号和第二控制信号对输入端所接收的第一时钟信号和第一数据信号进行电平转换后输出第二时钟信号和第二数据信号。其中，第一控制信号控制转换第一时钟信号和第一数据信号的逻辑高电平，第二控制信号控制转换第一时钟信号和第一数据信号的逻辑低电平。

逻辑电平转换芯片200通过I2C输出接口将第二时钟信号和第二数据信号输出至待测芯片500，待测芯片500上的I2C接口接收第二时钟信号和第二数据信号并对第二时钟信号和第二数据信号的逻辑电平进行识别

可选地，步骤S01与步骤S02可同时执行，也能够先执行步骤S01，在执行步骤S02，此处不作任何限制。

在步骤S03中，调节第一电压信号和第二电压信号的电压值，判断不同的第一电压信号和第二电压信号的组合下待测芯片是否能够识别第二时钟信号和第二数据信号的逻辑电平。

本实施例中，由微控制器100发送第一时钟信号和第一数据信号作为基准指令，通过判断待测芯片500在接收到第二时钟信号和第二数据信号后是否能够实现对应于基准指令的功能，进而判断是否能够识别第二时钟信号和第二数据信号的逻辑电平。例如，微控制器100所发送的第一时钟信号和第一数据信号是对一组数据的读操作指令或写操作指令，那么，通过判断待测芯片500在接收到第二时钟信号和第二数据信号之后是否能够实现该读操作，若能够完成，则表示待测芯片500上的I2C接口能够识别第二时钟信号和第二数据信号的逻辑电平，若不能完成该读操作，则表示待测芯片500上的I2C接口不能够识别第二时钟信号和第二数据信号的逻辑电平。

需要说明的是，本发明中判断待测芯片500是否能够识别第二时钟信号和第二数据信号的逻辑电平方法不是唯一的，上述判断方法相较于其它的判断方法在操作上更加简单，也更易于实现。

进一步地，在调节第一电压信号Vin1和第一电压信号Vin2时，按照第一步进精度调节输入的第一电压信号Vin1，按照第二步进精度调节输入的第二电压信号Vin2，能够改变逻辑电平转换芯片200输出信号供电端所接收的控制信号的电压。在第一时钟信号和第一数据信号不变的情况下，进而改变逻辑电平转换芯片200经逻辑转换后输出的第二时钟信号和第二数据信号的逻辑电平。

逻辑电平转换芯片200对第一时钟信号、第一数据信号、第一控制信号和第二控制信号进行独立分量分析，进而输出第二时钟信号和第二数据信号。

调节第一电压信号Vin1对应改变第二时钟信号和第二数据信号的逻辑高电平，调节第二电压信号Vin2对应改变第二时钟信号和第二数据信号的逻辑低电平。

进一步地，在调节第一电压信号Vin1和第一电压信号Vin2时，可以在保持第二电压信号Vin2不变的情况下，仅调节第一电压信号Vin1，判断待测芯片500是否能够成功第二时钟信号和第二数据信号的逻辑高电平以获得第一阈值电压。之后再保持第一阈值电压对应的第一电压信号Vin1不变，仅调节第二电压信号Vin2，判断待测芯片500是否能够成功第二时钟信号和第二数据信号的逻辑低电平以获得第二阈值电压，这样可以使得对I2C接口逻辑电平的阈值测试结果更加精确。

更进一步地，在上述调节的基础上，按照所获得的第一阈值电压对应的第一电压信号Vin1和第二阈值电压所对应的第一电压信号Vin2，重复上述调节步骤，更新第一阈值电压和第二阈值电压，以更进一步地获得更加精确阈值测试结果。优选地，该过程重复多次。

进一步地，在本发明的另一个实施例中，也可以先保持第一电压信号Vin1不变，调节第一电压信号Vin2以获得第二阈值电压；再保持第二阈值电压对应的第一电压信号Vin2不变，调节第一电压信号Vin1以获得第一阈值电压。其与步骤与上述相同。

进一步地，也可以在调节第一电压信号Vin1时，调节第二电压信号Vin2，以分别获得第一阈值电压和第二阈值电压，进而提高测试效率，缩短测试时间。

可选地，在一个优选实施例中，第一步进精度和第二步进精度相同，可以优化测试过程，降低测试的复杂度，进而提高测试效率。

可选地，在另一个优选实施例中，第一步进精度和第二步进精度不相同，可以满足不同的调节需求，进而提高逻辑电平转换芯片200输出信号的逻辑电平的精度，进一步地缩小逻辑电平阈值的误差。

可选地，本发明进行第一电压信号Vin1和第一电压信号Vin2的调节方法为：采用升值法对第一电压信号Vin1和第二电压信号Vin2进行调节，即设置第一基准电压和第二基准电压，以确保待测芯片500能够识别第一基准电压和第二基准电压对应的第二时钟信号和第二数据信号的逻辑电平；在第一基准电压的基础上按照第一步进精度对第一电压信号Vin1进行逐级递增调节；在第二基准电压的基础上按照第二步进精度对第一电压信号Vin2进行逐级递增调节。

可选地，本发明进行第一电压信号Vin1和第一电压信号Vin2的调节方法为：采用降值法对第一电压信号Vin1和第二电压信号Vin2进行调节，即设置第三基准电压和第四基准电压，以确保待测芯片500不能够识别第三基准电压和第四基准电压对应第二时钟信号和第二数据信号的逻辑电平；在第三基准电压的基础上按照第一步进精度对第一电压信号Vin1进行逐级递减调节；在第四基准电压的基础上按照第二步进精度对第一电压信号Vin2进行逐级递减调节。

进一步地，上述在进行电压信号的调节时，可以按照相同的步进精度调节，如类似0.1到0.2，0.2到0.3的调节，也可以按照不同的调节比例进行调节，如类似0.1到0.2，0.2到0.4的调节，以实现更优的调解方案。

另一优选实施例中，采用中值法对第一电压信号Vin1和第二电压信号Vin2进行调节，即设置第五基准电压和第六基准电压，以确保待测芯片500能够识别第五基准电压和第六基准电压对应的第二时钟信号和第二数据信号的逻辑电平；设置第七基准电压和第八基准电压，以确保待测芯片500不能够识别第七基准电压和第八基准电压对应的第二时钟信号和第二数据信号的逻辑电平；之后逐级获取待测芯片500能够识别的第二时钟信号和第二数据信号逻辑电平的对应基准电压与待测芯片500不能够识别的第二时钟信号和第二数据信号逻辑电平的对应基准电压的第一均值和第二均值，第一均值和第二均值分别为调节后的第一电压信号Vin1和第一电压信号Vin2，以节省测试时间，提高测试效率。

优选地，在设置基准电压时，可以根据已有的器件参数信息，设置较优的基准电压值，优化测试过程，尽可能的提高测试效率。

优选地，每判断一种第一电压信号Vin1和第一电压信号Vin2的组合下待测芯片500是否能够识别第二时钟信号和第二数据信号的逻辑电平之前，对测试装置进行复位上电，以去除干扰因素对测试结果的影响，提供测试结果的准确性。

进一步地，本实施例中对第一电压信号Vin1和第二电压信号Vin2进行调节能够采用纯硬件的方法得以实现，或者采用软件加硬件的方法得以实现。

在步骤S04中，选取待测芯片能够识别的最大逻辑高电平和最小逻辑低电平分别作为第一阈值电压和第二阈值电压。

本步骤中包括记录待测芯片500的I2C接口能够识别的所有第二时钟信号和第二数据信号的逻辑高电平和逻辑低电平，以便后期进行检测。

本发明将逻辑电平转换芯片连接微控制器与待测芯片，同时通过第一电压源和第二电压源对逻辑电平转换芯片提供相应的控制信号以改变逻辑电平转换芯片的输出逻辑电平，进而判断待测芯片可以识别的逻辑电平，第一电压源和第二电压源，以及逻辑电平转换芯片均设置在待测芯片的外部，在芯片测试阶段只需将待测芯片与逻辑电平转换芯片连接即可，在芯片设计阶段无需在芯片内部设计测试模块，节省了芯片设计时的设计成本。同时测试装置能够满足对不同类型的芯片的同类测试，使用范围广。

采用可编程电压源以改变逻辑电平转换芯片的输出逻辑电平，使得对第一/第二电压信号的调节更加方便，也能够实现不同精度的电压调节。

在电压源中设置有运算放大器，能够以小的输入电压信号实现大的控制电压输出，节省了功耗，同时也优化了电压信号的调节。

用带有隔离的逻辑电平转换芯片如I2C隔离器件，实现了在测试时微控制器和待测芯片之间的I2C电平隔离，保障了I2C隔离器件两侧电平改变时不受影响，增加了测试结果的准确性。

应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还能够做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本发明的保护范围之中。

Claims (19)

1.一种数字芯片管脚逻辑电平的阈值测试装置，其中，包括：

微控制器，用于提供第一时钟信号和第一数据信号；

第一电压源，基于第一电压信号提供第一控制信号；

第二电压源，基于第二电压信号提供第二控制信号；

逻辑电平转换芯片，分别与所述微控制器、所述第一电压源和所述第二电压源连接，以分别接收所述第一时钟信号、所述第一数据信号、所述第一控制信号和所述第二控制信号，并根据所述第一控制信号和所述第二控制信号输出第二时钟信号和第二数据信号，

所述逻辑电平转换芯片输出所述第二时钟信号和所述第二数据信号至待测芯片，

根据所述待测芯片能够识别的所述第二时钟信号和所述第二数据信号中最大逻辑高电平和最小逻辑低电平获得第一阈值电压和第二阈值电压。

2.根据权利要求1所述的测试装置，其中，所述逻辑电平转换芯片包括：

第一电源管脚，与所述微控制器的电源端连接，用以接收第一电源电压；

数据信号输入管脚，与所述微控制器的输出端连接，用以接收所述第一数据信号；

时钟信号输入管脚，与所述微控制器的输出端连接，用以接收所述第一时钟信号；

第一接地管脚，与接地端连接；

第二电源管脚，与所述第一电压源连接，用以接收所述第一控制信号；

数据信号输出管脚，用以输出所述第二数据信号；

时钟信号输出管脚，用以输出所述第二时钟信号；以及

第二接地管脚，与所述第二电压源连接，用以接收所述第二控制信号。

3.根据权利要求1所述的测试装置，其中，所述第一电压源和所述第二电压源为可编程电压源。

4.根据权利要求3所述的测试装置，其中，所述第一电压源包括第一运算放大器，所述第一运算放大器的同相输入端接收第一电压信号，反相输入端与输出端连接，供电端分别接收第一电源电压和第二电源电压，输出端根据所述第一电压信号输出所述第一控制信号。

5.根据权利要求3所述的测试装置，其中，所述第二电压源包括第二运算放大器，所述第二运算放大器的同相输入端接收第二电压信号，反相输入端与输出端连接，供电端分别接收第一电源电压和第二电源电压，输出端根据所述第二电压信号输出所述第二控制信号。

6.根据权利要求2所述的测试装置，其中，所述逻辑电平转换芯片为隔离芯片。

7.一种数字芯片管脚逻辑电平的阈值测试方法，所述测试方法可应用于如权利要求1至6中任一项所述的测试装置，其中，包括：

给所述测试装置输入第一电压信号和第二电压信号；

给所述测试装置上电；

调节所述第一电压信号和所述第二电压信号的电压值，判断不同的所述第一电压信号和所述第二电压信号的组合下待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平；

选取待测芯片能够识别的最大逻辑高电平和最小逻辑低电平分别作为第一阈值电压和第二阈值电压。

8.根据权利要求7所述的测试方法，其中，输入第一电压信号和第二电压信号之后还包括：

对所述第一电压信号进行运算放大，产生第一控制信号并输出至逻辑电平转换芯片；

对所述第二电压信号进行运算放大，产生第二控制信号并输出至逻辑电平转换芯片。

9.根据权利要求7所述的测试方法，其中，判断待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平包括：

发送所述第一时钟信号和所述第一数据信号作为基准指令；

给所述待测芯片输入所述第二时钟信号和所述第二数据信号；

判断所述待测芯片在接收到所述第二时钟信号和所述第二数据信号后是否能够实现对应于所述基准指令的功能，

若能够实现所述功能，则判断所述待测芯片能够识别所述第二时钟信号和所述第二数据信号的逻辑电平。

10.根据权利要求7所述的测试方法，其中，调节所述第一电压信号和所述第二电压信号的电压值的步骤包括：

设置第一基准电压和第二基准电压，以确保所述待测芯片能够识别所述第一基准电压和所述第二基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；

在所述第一基准电压的基础上按照第一步进精度对所述第一电压信号进行逐级递增；

在所述第二基准电压的基础上按照第二步进精度对所述第二电压信号进行逐级递增。

11.根据权利要求7所述的测试方法，其中，调节所述第一电压信号和所述第二电压信号的电压值的方法包括：

设置第三基准电压和第四基准电压，以确保所述待测芯片不能够识别所述第三基准电压和所述第四基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；

在所述第三基准电压的基础上按照第一步进精度对所述第一电压信号进行逐级递减；

在所述第四基准电压的基础上按照第二步进精度对所述第二电压信号进行逐级递减。

12.根据权利要求7所述的测试方法，其中，调节所述第一电压信号和所述第二电压信号的电压值的方法包括：

设置第五基准电压和第六基准电压，以确保所述待测芯片能够识别所述第五基准电压和所述第六基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；

设置第七基准电压和第八基准电压，以确保所述待测芯片不能够识别所述第七基准电压和所述第八基准电压对应的所述第二时钟信号和所述第二数据信号的逻辑电平；

逐级获取所述待测芯片能够识别的所述第二时钟信号和所述第二数据信号逻辑电平的对应基准电压与所述待测芯片不能够识别的所述第二时钟信号和所述第二数据信号逻辑电平的对应基准电压的第一均值和第二均值，所述第一均值和所述第二均值分别为调节后的所述第一电压信号和所述第二电压信号。

13.根据权利要求10或11中任一项所述的测试方法，其中，所述第一步进精度和所述第二步进精度相同。

14.根据权利要求10或11中任一项所述的测试方法，其中，所述第一步进精度和所述第二步进精度不相同。

15.根据权利要求10、11和12任一项所述的测试方法，其中，调节所述第一电压信号和所述第二电压信号的电压值时，

保持所述第一电压信号不变，调节所述第二电压信号以获得第二阈值电压；

保持所述第二阈值电压对应的所述第二电压信号不变，调节所述第一电压信号以获得第一阈值电压。

16.根据权利要求10、11和12中任一项所述的测试方法，其中，调节所述第一电压信号和所述第二电压信号的电压值时，

保持所述第二电压信号不变，调节所述第一电压信号以获得第一阈值电压；

保持所述第一阈值电压对应的所述第一电压信号不变，调节所述第二电压信号以获得第二阈值电压。

17.根据权利要求10、11和12中任一项所述的测试方法，其中，调节所述第一电压信号和所述第二电压信号的电压值时，

调节所述第一电压信号时调节所述第二电压信号，以分别获得第一阈值电压和第二阈值电压。

18.根据权利要求7所述的测试方法，其中，调节所述第一电压信号和所述第二电压信号的电压值，判断不同的所述第一电压信号和所述第二电压信号的组合下待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平还包括：

每判断一种所述第一电压信号和所述第二电压信号的组合下待测芯片是否能够识别所述第二时钟信号和所述第二数据信号的逻辑电平之前，对所述测试装置进行复位上电。

19.根据权利要求7所述的测试方法，其中，选取待测芯片能够识别的最大逻辑高电平和最小逻辑低电平分别作为第一阈值电压和第二阈值电压还包括：

记录所述待测芯片能够识别的所有所述第二时钟信号和所述第二数据信号的逻辑高电平和逻辑低电平。

Images