CN212159996U

CN212159996U - 用于识别板卡硬件版本的配置电路

Info

Publication number: CN212159996U
Application number: CN202020082668.6U
Authority: CN
Inventors: 黄相晓; 姚世烨; 李振乐
Original assignee: Shenzhen KTC Commercial Technology Co Ltd
Current assignee: Shenzhen KTC Commercial Technology Co Ltd
Priority date: 2020-01-15
Filing date: 2020-01-15
Publication date: 2020-12-15
Anticipated expiration: 2030-01-15

Abstract

本实用新型公开了一种用于识别板卡硬件版本的配置电路，其包括配置单元及识别检测单元。其中，配置单元与识别检测单元连接，用于对识别检测单元配置高低电平；识别检测单元用于接收配置单元配置的高低电平并根据高低电平识别检测板卡的硬件版本。本实用新型所公开的用于识别板卡硬件版本的配置电路，通过利用配置单元对识别检测单元配置高低电平，再通过识别检测单元接收高低电平从而识别出板卡的硬件版本，整个配置电路不仅准确度较高且易于实现。

Description

用于识别板卡硬件版本的配置电路

技术领域

本实用新型涉及板卡识别技术领域，尤其涉及一种用于识别板卡硬件版本的配置电路。

背景技术

在板卡设计过程中，会因功能升级、电路优化，通常会在原板卡的基础上升级版本，因此同一系列的板卡会存在不同的版本；同时针对不同板卡的硬件版本，也存在相应的软件版本，若板卡的硬件版本与软件版本不匹配，可能会导致系统无法运行、功能不全等问题。而现有技术中检测板卡的硬件版本或多或少存在一些问题，例如检验出的当前硬件版本的准确度不高、软件版本上没有唯一的识别条件去识别当前的硬件版本。

因此，为了解决上述问题，本实用新型提供了一种准确度高且易于实现的用于识别板卡硬件版本的配置电路。

实用新型内容

本实用新型提供了一种用于识别板卡硬件版本的配置电路，旨在解决现有识别板卡的硬件版本准确度不高的问题。

为了解决上述技术问题，本实用新型提供了一种用于识别板卡硬件版本的配置电路，包括：包括配置单元及识别检测单元，其中，所述配置单元与所述识别检测单元连接，用于对所述识别检测单元配置高低电平；所述识别检测单元用于接收所述配置单元配置的高低电平并根据所述高低电平识别检测所述板卡的硬件版本。

进一步地，所述配置单元包括至少一个配置模块，所述至少一个配置模块与所述识别检测单元相连接。

进一步地，所述识别检测单元为主控芯片，所述主控芯片上设有至少一个 GPIO引脚，所述至少一个GPIO引脚与所述至少一个配置模块相连接。

进一步地，所述至少一个配置模块包括第一配置模块、第二配置模块以及第三配置模块；所述至少一个GPIO引脚包括第一GPIO引脚、第二GPIO引脚以及第三GPIO引脚；其中，所述第一配置模块与所述第一GPIO引脚相连接；所述第二配置模块与所述第二GPIO引脚相连接；所述第三配置模块与所述第三 GPIO引脚相连接。

进一步地，所述第一配置模块包括第一电阻和第二电阻，所述第一电阻和所述第二电阻均可与所述板卡的所述主控芯片的所述第一GPIO引脚相连接。

进一步地，所述第一电阻的一端与所述板卡的所述主控芯片的所述第一 GPIO引脚相连接，另一端连接供电电压；所述第二电阻的一端与所述板卡的所述主控芯片的所述第一GPIO引脚相连接，另一端接地。

进一步地，所述第二配置模块包括第三电阻和第四电阻，所述第三电阻和所述第四电阻均可与所述板卡的所述主控芯片的所述第二GPIO引脚相连接。

进一步地，所述第三电阻的一端与所述板卡的所述主控芯片的所述第二 GPIO引脚相连接，另一端连接所述供电电压；所述第四电阻的一端与所述板卡的所述主控芯片的所述第二GPIO引脚相连接，另一端接地。

进一步地，所述第三配置模块包括第五电阻和第六电阻，所述第五电阻和所述第六电阻均可与所述板卡的所述主控芯片的所述第三GPIO引脚相连接。

进一步地，所述第五电阻的一端与所述板卡的所述主控芯片的所述第三 GPIO引脚相连接，另一端连接所述供电电压；所述第六电阻的一端与所述板卡的所述主控芯片的第三GPIO引脚相连接，另一端接地。

本实用新型所公开的用于识别板卡硬件版本的配置电路，通过利用配置单元对识别检测单元配置高低电平，再通过识别检测单元接收高低电平从而识别出板卡的硬件版本，整个配置电路不仅准确度较高且易于实现。本实用新型所公开的用于识别板卡硬件版本的配置电路解决了现有识别板卡的硬件版本准确度不高的问题。

附图说明

为了更清楚地说明本实用新型实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一实施例提供的用于识别板卡硬件版本的配置电路的原理结构示意图；

图2是本实用新型一实施例提供的用于识别板卡硬件版本的配置电路的电路原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。

还应当理解，在此本实用新型说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本实用新型。如在本实用新型说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。

还应当进一步理解，在本实用新型说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。

图1是本实用新型一实施例提供的用于识别板卡硬件版本的配置电路的原理结构示意图；图2是本实用新型一实施例提供的用于识别板卡硬件版本的配置电路的电路原理图。如图1及图2所示，本实施例的用于识别板卡硬件版本的配置电路10包括配置单元11及识别检测单元12。其中，所述配置单元11与所述识别检测单元12连接，用于对所述识别检测单元12配置高低电平；所述识别检测单元12用于接收所述配置单元11配置的高低电平并根据所述高低电平识别检测所述板卡的硬件版本。本实施例中通过利用所述配置单元11将所述识别板卡硬件版本的电路配置成高低电平，再通过所述识别检测单元12接收高低电平从而识别出所述板卡的硬件版本，整个配置电路不仅准确度较高且易于实现。

在一实施例，例如本实施例，所述配置单元11包括至少一个配置模块111，所述至少一个配置模块111与所述识别检测单元12相连接第一配置模块1111 第二配置模块1112第三配置模块1113第一配置模块1111第二配置模块1112第三配置模块1113。具体地，所述识别检测单元12为主控芯片，所述主控芯片上设有至少一个GPIO引脚121，所述至少一个GPIO引脚121与所述至少一个配置模块111相连接第一配置模块1111第二配置模块1112第三配置模块1113。更为具体地，所述至少一个配置模块111包括第一配置模块1111、第二配置模块 1112以及第三配置模块1113；所述至少一个GPIO引脚121包括第一GPIO引脚GPIO0、第二GPIO引脚GPIO1以及第三GPIO引脚GPIO2；其中，所述第一配置模块1111与所述第一GPIO引脚GPIO0相连接；所述第二配置模块1112 与所述第二GPIO引脚GPIO1相连接；所述第三配置模块1113与所述第三GPIO 引脚GPIO2相连接第一配置模块1111第二配置模块1112第三配置模块1113。在本实施例中，所述主控芯片为SOC(System on Chip，片上系统)，通过所述第一配置模块1111、所述第二配置模块1112以及所述第三配置模块1113依次与所述板卡的所述主控芯片的所述第一GPIO引脚GPIO0、所述第二GPIO引脚 GPIO1以及所述第三GPIO引脚GPIO2相连接从而可使所述识别检测单元12接收所述配置单元11配置的高低电平并根据所述高低电平识别检测所述板卡的硬件版本。

在一实施例，例如本实施例，所述第一配置模块1111包括第一电阻R1和第二电阻R2，所述第一电阻R1和所述第二电阻R2均可与所述板卡的所述主控芯片的所述第一GPIO引脚GPIO0相连接。具体地，所述第一电阻R1的一端与所述板卡的所述主控芯片的所述第一GPIO引脚GPIO0相连接，另一端连接供电电压；所述第二电阻R2的一端与所述板卡的所述主控芯片的所述第一GPIO 引脚GPIO0相连接，另一端接地。在本实施例中，实际应用时，所述第一电阻R1和所述第二电阻R2只接入一个即可，即使得所述主控芯片的所述第一GPIO 引脚GPIO0只处于一种电平状态。可理解地，若接入的是所述第一电阻R1，则所述第一GPIO引脚GPIO0为高电平；若接入的是所述第二电阻R2，则所述第一GPIO引脚GPIO0为低电平。在本实施例中，所述供电电压为3.3V。在其它实施例中，所述供电电压也可为其它电压值，根据实际电路需求而定。

在一实施例，例如本实施例，所述第二配置模块1112包括第三电阻R3和第四电阻R4，所述第三电阻R3和所述第四电阻R4均可与所述板卡的所述主控芯片的所述第二GPIO引脚GPIO1相连接。具体地，所述第三电阻R3的一端与所述板卡的所述主控芯片的所述第二GPIO引脚GPIO1相连接，另一端连接所述供电电压；所述第四电阻R4的一端与所述板卡的所述主控芯片的所述第二 GPIO引脚GPIO1相连接，另一端接地。在本实施例中，实际应用时，所述第三电阻R3和所述第四电阻R4只接入一个即可，即使得所述主控芯片的所述第二GPIO引脚GPIO1只处于一种电平状态。可理解地，若接入的是所述第三电阻 R3，则所述第二GPIO引脚GPIO1为高电平；若接入的是所述第四电阻R4，则所述第二GPIO引脚GPIO1为低电平。

在一实施例，例如本实施例，所述第三配置模块1113包括第五电阻R5和第六电阻R6，所述第五电阻R5和所述第六电阻R6均可与所述板卡的所述主控芯片的所述第三GPIO引脚GPIO2相连接。具体地，所述第五电阻R5的一端与所述板卡的所述主控芯片的所述第三GPIO引脚GPIO2相连接，另一端连接所述供电电压；所述第六电阻R6的一端与所述板卡的所述主控芯片的所述第三 GPIO引脚GPIO2相连接，另一端接地。在本实施例中，实际应用时，所述第五电阻R5和所述第六电阻R6只接入一个即可，即使得所述主控芯片的所述第三GPIO引脚GPIO2只处于一种电平状态。可理解地，若接入的是所述第五电阻 R5，则所述第三GPIO引脚GPIO2为高电平；若接入的是所述第六电阻R6，则所述第三GPIO引脚GPIO2为低电平。

以下详细描述通过所述识别板卡硬件版本的电路10如何实现对所述板硬件版本的识别，以提高识别所述板卡硬件版本的准确性。

首先规定所述第一GPIO引脚GPIO0、所述第二GPIO引脚GPIO1以及所述第三GPIO引脚GPIO2只有两种状态，即为高电平或低电平。具体地，所述第一 GPIO引脚GPIO0的电平状态由所述第一电阻R1或所述第二电阻R2决定，且所述第一GPIO引脚GPIO0配置时只接入所述第一电阻R1或所述第二电阻R2 中的一个，当接入所述第一电阻R1时，由于所述第一电阻R1与所述供电电压相连接，所述第一GPIO引脚GPIO0为高电平，反之接入的是所述第二电阻R2，由于所述第二电阻R2接地，所述第一GPIO引脚GPIO0为低电平。可理解地，所述第二GPIO引脚GPIO1配置时也只接入所述第三电阻R3或所述第四电阻 R4中的一个，当接入所述第三电阻R3时，由于所述第三电阻R3与所述供电电压相连接，所述第二GPIO引脚GPIO1为高电平，反之接入的是所述第四电阻 R4，由于所述第四电阻R4接地，所述第二GPIO引脚GPIO1为低电平；所述第三GPIO引脚GPIO2配置时也只接入所述第五电阻R5或所述第六电阻R6中的一个，当接入所述第五电阻R5时，由于所述第五电阻R5与所述供电电压相连接，所述第三GPIO引脚GPIO2为高电平，反之接入的是所述第六电阻R6，由于所述第六电阻R6接地，所述第三GPIO引脚GPIO2为低电平。

其次，基于上面的规则可知所述第一GPIO引脚GPIO0、所述第二GPIO引脚GPIO1以及所述第三GPIO引脚GPIO2可提供8个硬件版本，硬件版本、软件识别码以及GPIO引脚的状态逻辑关系如表1所示。

硬件版本	软件识别码	GPIO0	GPIO1	GPIO2
					A1	0	0	0	0
A2	1	1	0	0
					A3	2	0	1	0
A4	3	1	1	0
					A5	4	0	0	1
A6	5	1	0	1
					A7	6	0	1	1
A8	7	1	1	1

表1

最后，由上面的规则及表1，可知硬件版本、软件识别码以及各个配置电阻 (包括所述第一电阻R1、所述第二电阻R2、所述第三电阻R3、所述第四电阻R4、所述第五电阻R5以及所述第六电阻R6)的关系如表2所示。在本实施例中，表2中NC为不接入，配置电阻的阻值均为10K。在其它实施例中，所述第一电阻R1、所述第二电阻R2、所述第三电阻R3、所述第四电阻R4、所述第五电阻R5以及所述第六电阻R6的阻值也可为其它阻值，只需满足配置需求即可。

表2

综上可知，若所述版本的硬件版本为A1，则软件识别码为0，所述第一电阻R1、所述第三电阻R3以及所述第五电阻R5不接入，所述第二电阻R2、所述第四电阻R4以及所述第六电阻R6分别接所述第一GPIO引脚GPIO0、所述第二GPIO引脚GPIO1以及所述第三GPIO引脚GPIO2。可理解地，若需要对硬件版本为A3的板卡进行软件升级时，可通过发送预设指令使所述板卡检测所述主控芯片上的GPIO引脚的配置电阻，若所述第一GPIO引脚GPIO0、所述第二GPIO引脚GPIO1以及所述第三GPIO引脚GPIO2的状态分配为0,0,0时，则识别码为0，对应版本的所述版本硬件版本为A1，则不能对所述板卡的软件版本进行升级，发出相关语音或警报提示。因此，基于此电路设计，对于批量板卡软件升级时，可群发预设指令，确认板卡的硬件版本，大大提高了确认板卡硬件版本的准确度，进一步提升了板卡软件版本升级的效率。

本实用新型所提供的用于识别板卡硬件版本的配置电路，通过利用配置单元对识别检测单元配置高低电平，再通过识别检测单元接收高低电平从而识别出板卡的硬件版本，整个配置电路不仅准确度较高且易于实现。具体地，本实用新型通过利用第一电阻和第二电阻、第三电阻和第四电阻、第五电阻和第六电阻依次将第一GPIO引脚、第二GPIO引脚、第三GPIO引脚配置成高低电平，再通过主控芯片识别高低电平从而判别出板卡的硬件版本，整个配置电路不仅识别板卡的硬件版本准确度较高，还可以提升板卡软件版本升级时的效率。本实用新型所公开的用于识别板卡硬件版本的配置电路解决了现有识别板卡的硬件版本准确度不高的问题。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以权利要求的保护范围为准。

Claims

1.一种用于识别板卡硬件版本的配置电路，其特征在于，包括配置单元及识别检测单元，其中，

所述配置单元与所述识别检测单元连接，用于对所述识别检测单元配置高低电平；

所述识别检测单元用于接收所述配置单元配置的高低电平并根据所述高低电平识别检测所述板卡的硬件版本。

2.根据权利要求1所述的用于识别板卡硬件版本的配置电路，其特征在于，所述配置单元包括至少一个配置模块，所述至少一个配置模块与所述识别检测单元相连接。

3.根据权利要求2所述的用于识别板卡硬件版本的配置电路，其特征在于，所述识别检测单元为主控芯片，所述主控芯片上设有至少一个GPIO引脚，所述至少一个GPIO引脚与所述至少一个配置模块相连接。

4.根据权利要求3所述的用于识别板卡硬件版本的配置电路，其特征在于，所述至少一个配置模块包括第一配置模块、第二配置模块以及第三配置模块；所述至少一个GPIO引脚包括第一GPIO引脚、第二GPIO引脚以及第三GPIO引脚；其中，所述第一配置模块与所述第一GPIO引脚相连接；所述第二配置模块与所述第二GPIO引脚相连接；所述第三配置模块与所述第三GPIO引脚相连接。

5.根据权利要求4所述的用于识别板卡硬件版本的配置电路，其特征在于，所述第一配置模块包括第一电阻和第二电阻，所述第一电阻和所述第二电阻均可与所述板卡的所述主控芯片的所述第一GPIO引脚相连接。

6.根据权利要求5所述的用于识别板卡硬件版本的配置电路，其特征在于，所述第一电阻的一端与所述板卡的所述主控芯片的所述第一GPIO引脚相连接，另一端连接供电电压；所述第二电阻的一端与所述板卡的所述主控芯片的所述第一GPIO引脚相连接，另一端接地。

7.根据权利要求6所述的用于识别板卡硬件版本的配置电路，其特征在于，所述第二配置模块包括第三电阻和第四电阻，所述第三电阻和所述第四电阻均可与所述板卡的所述主控芯片的所述第二GPIO引脚相连接。

8.根据权利要求7所述的用于识别板卡硬件版本的配置电路，其特征在于，所述第三电阻的一端与所述板卡的所述主控芯片的所述第二GPIO引脚相连接，另一端连接所述供电电压；所述第四电阻的一端与所述板卡的所述主控芯片的所述第二GPIO引脚相连接，另一端接地。

9.根据权利要求6所述的用于识别板卡硬件版本的配置电路，其特征在于，所述第三配置模块包括第五电阻和第六电阻，所述第五电阻和所述第六电阻均可与所述板卡的所述主控芯片的所述第三GPIO引脚相连接。

10.根据权利要求9所述的用于识别板卡硬件版本的配置电路，其特征在于，所述第五电阻的一端与所述板卡的所述主控芯片的所述第三GPIO引脚相连接，另一端连接所述供电电压；所述第六电阻的一端与所述板卡的所述主控芯片的第三GPIO引脚相连接，另一端接地。