CN113206594A - 用于调整功率转换器的操作模式的方法及设备 - Google Patents

Abstract

本发明揭示用于调整功率转换器的操作模式的方法、设备、系统及制品。一种实例设备(606)包含：第一晶体管(616)，其具有栅极端子(616G)、第一电流端子(616D)及第二电流端子(616S)，所述第一电流端子经耦合到第二晶体管(412)及功率转换器(402)的电感器(424)；电容器(618)，其经耦合到所述第二电流端子；逻辑门(612)，其具有第一逻辑门输入、第二逻辑门输入及逻辑门输出，所述逻辑门输出经耦合到所述栅极端子；比较器(620)，其具有比较器输入及比较器输出，所述比较器输入经耦合到所述电容器及所述第二电流端子；多路复用器(622)，其经耦合到所述比较器输出；第一触发器(624)，其经耦合到所述多路复用器及所述第二逻辑门输入；及第二触发器(626)，其经耦合到所述多路复用器及所述第一触发器。

Description

用于调整功率转换器的操作模式的方法及设备

技术领域

本发明大体上涉及功率转换器且更特定来说，涉及调整功率转换器的操作模式。

背景技术

功率转换器电路在各种装置中用以将输入电压转换为所期望输出电压。例如，降压转换器通过控制晶体管及/或开关对电感器及/或电容器充电及/或放电以维持所期望输出电压来将输入电压转换成较低、所期望输出电压。功率转换器可在不同控制模式下操作，例如脉冲宽度调制(PWM)控制模式及脉冲频率调制(PFM)控制模式。

发明内容

根据本发明的实施例，提供一种设备，其包括：第一晶体管，其具有栅极端子、第一电流端子及第二电流端子，所述第一电流端子经耦合到第二晶体管及功率转换器的电感器；电容器，其经耦合到所述第二电流端子；逻辑门，其具有第一逻辑门输入、第二逻辑门输入及逻辑门输出，所述逻辑门输出经耦合到所述栅极端子；比较器，其具有比较器输入及比较器输出，所述比较器输入经耦合到所述电容器及所述第二电流端子；多路复用器，其经耦合到所述比较器输出；第一触发器，其经耦合到所述多路复用器及所述第二逻辑门输入；及第二触发器，其经耦合到所述多路复用器及所述第一触发器。

根据本发明的实施例，提供一种设备，其包括：控制逻辑电路及包含比较器的信号比较器电路，所述信号比较器电路经耦合到所述控制逻辑电路，其中所述控制逻辑电路经配置以：生成第一控制信号及第二控制信号，所述第二控制信号在所述第一控制信号之后；且响应于第一逻辑信号的断言而将功率转换器的第一操作模式调整为所述功率转换器的第二操作模式；且其中所述信号比较器电路经配置以：响应于所述第一控制信号，对所述比较器的输入进行取样且响应于所述输入满足阈值而断言第二逻辑信号；且响应于所述第二控制信号，断言所述第一逻辑信号。

根据本发明的实施例，提供一种功率转换系统，其包括：功率转换器，其具有负载端子，所述负载端子经耦合到负载，所述功率转换器包含具有电流端子及栅极端子的晶体管；切换模式控制电路，其经耦合到所述电流端子及所述栅极端子，所述切换模式控制电路包含比较器，所述切换模式控制电路经配置以：响应于第一控制信号，对所述比较器的输入进行取样；响应于所述输入满足阈值，断言第一逻辑信号；响应于在所述第一控制信号之后的第二控制信号，响应于所述第一逻辑信号的所述断言而断言第二逻辑信号；且响应于所述第二逻辑信号的所述断言而将所述功率转换器的第一操作模式调整为所述功率转换器的第二操作模式。

根据本发明的实施例，提供一种方法，其包括：响应于第一控制信号，在第一低侧周期期间对比较器的输入进行取样，所述输入基于与耦合到功率转换器的晶体管相关联的电压；响应于所述输入满足阈值，断言第一逻辑信号；响应于在所述第一控制信号之后的第二控制信号，利用多路复用器选择待在所述第一低侧周期之后的第二低侧周期期间传输到触发器的第一逻辑信号；利用所述触发器基于所述第一逻辑信号而断言第二逻辑信号；及响应于所述第二逻辑信号的所述断言而将所述功率转换器的第一操作模式调整为所述功率转换器的第二操作模式。

附图说明

图1A是由常规功率转换器在PWM模式下生成的实例电感器电流的曲线图。

图1B是由图1A的常规功率转换器在PFM模式下生成的实例电感器电流的曲线图。

图2A是由常规功率转换器在PWM模式下生成的实例电感器电流的另一曲线图。

图2B是由图2A的常规功率转换器在PFM模式下生成的实例电感器电流的另一曲线图。

图3A是由常规功率转换器基于所述功率转换器的实例输入电压及第一实例输出电压生成的实例电感器电流的曲线图。

图3B是由常规功率转换器基于图3A的实例输入电压及所述功率转换器的第二实例输出电压生成的实例电感器电流的曲线图。

图4是包含实例功率转换器及用以调整所述功率转换器的操作模式的实例切换模式控制电路的实例功率转换系统的示意图解。

图5是由图4的实例功率转换系统生成的实例电感器电流的实例时序图。

图6A是包含图4的实例功率转换器及图4的实例切换模式控制电路的实施方案的另一实例功率转换系统的示意图解。

图6B是包含图4的实例功率转换器及图4的实例切换模式控制电路的另一实施方案的又一实例功率转换系统的示意图解。

图7是描绘图6A及/或6B的实例功率转换系统的实例操作的实例时序图。

图8是包含功率转换器的另一实例功率转换系统的示意图解。

图9是包含功率转换器的又一实例功率转换系统的示意图解。

图10是代表可在利用可被执行的实例机器可读指令及/或经配置以实施图4的实例切换模式控制电路及/或图6A及/或6B的实例控制逻辑电路、实例驱动器电路及/或实例信号比较器电路以调整图4、6A及/或6B的实例功率转换器的操作模式的实例硬件的同时实行的实例过程的流程图。

具体实施方式

图未按比例绘制。一般来说，贯穿(若干)附图及随附书面描述将使用相同参考数字来指代相同或类似部件。如本文中所使用，连接引用(例如，附接、耦合、连接及接合)将鉴于说明书且在相关时鉴于有紧密联系的权利要求语言来解释。本申请案中的连接引用的构造应与权利要求语言及描述连接各种元件的目的的说明书的上下文一致。因而，连接引用不一定推断出两个元件直接连接且彼此成固定关系。

当识别可单独参考的多个元件或组件时，在本文中使用描述符“第一”、“第二”、“第三”等。除非基于其使用上下文另有指定或理解，否则此类描述符并非意在赋予优先级、物理顺序或列表布置或时间排序的任何含义，而是仅仅用作单独参考多个元件或组件的标签以便于理解所揭示实例。在一些实例中，描述符“第一”可用于参考详细描述中的元件，而在权利要求中可利用例如“第二”或“第三”的不同描述符参考同一元件。在此类例子中，应理解，仅仅为了便于引用多个元件或组件而使用此类描述符。

切换模式电源(SMPS)是一种功率转换系统，其包含一或多个切换模式功率转换器(例如，升压转换器、降压转换器、降压-升压转换器等)以将第一电压(例如，输入电压)转换为第二电压(例如，输出电压)。SMPS可在不同模式(例如，控制模式、操作模式、切换模式、功率转换器模式(例如，功率转换器控制模式、功率转换器操作模式、功率转换器切换模式等)等)下操作。实例模式包含脉冲宽度调制(PWM)模式及脉冲频率调制(PFM)模式。

在PWM模式下，包含在功率转换器中及/或以其它方式与功率转换器相关联的驱动器(例如，门驱动器)生成可具有固定频率及可变导通/关断时间比或占空比的控制信号(例如，驱动信号、脉冲信号、PWM脉冲等)。占空比可为代表电源开关(例如，功率晶体管)的导通时间的第一时间与代表总开关周期(例如，包含导通周期及关断周期的时间周期)的第二时间的比。在PWM模式下，功率转换器可通过改变控制信号的占空比来控制输出电压。例如，处于PWM模式下的功率转换器可为使用固定频率振荡器来驱动功率转换器的电源开关且将能量从功率转换器的输入转移到输出的直流(DC)/DC功率转换器。在此类例子中，功率转换器可使用频率恒定但占空比变动的控制信号。因此，功率转换器可控制控制信号的占空比以调节功率转换器的输出电压。

在PFM模式下，驱动器生成具有恒定或固定占空比但频率可变动的控制信号。例如，处于PFM模式下的功率转换器可为生成脉冲(例如，PFM脉冲)以驱动功率转换器的电源开关且将能量从功率转换器的输入转移到输出的DC/DC功率转换器。在此类例子中，响应于功率转换器的输出电压由于负载电流使与功率转换器相关联的输出电容器放电而降到低于目标值(例如，预定义值、所期望值等)而生成PFM脉冲。例如，较高负载电流可使输出电容器更快地放电，这可引起新PFM脉冲更频繁地对输出电容器充电且因此，PFM脉冲的频率可取决于及/或以其它方式基于负载电流。因此，功率转换器可控制控制信号的频率以调节功率转换器的输出电压。

功率转换器，例如降压转换器，可在PWM模式下操作以在高功率操作期间优化高负载效率。功率转换器，例如降压转换器，可在PFM模式下操作以在低功率操作期间优化轻负载效率。例如，PFM模式可用于DC/DC功率转换器而非PWM模式中以当在轻负载下操作、递送较小电流等时优化及/或以其它方式增加功率转换器效率。在此类例子中，功率转换器可响应于负载电流电平而从PWM模式转变为PFM模式，所述负载电流(1)足够高以维持所期望功率转换器效率及(2)足够低以实现PFM模式与PWM模式之间的滞后。

在常规功率转换器中，当功率转换器在PWM模式下操作时，PFM脉冲的大小可在的电流纹波(例如，电感器电流纹波、PWM电流纹波等)的大小的1.5倍到2.0倍的范围内。通过感测平均电感器电流且比较平均电感器电流与预定义参考电感器电流值，可检测到PFM进入或从PWM模式退出而进入PFM模式。PFM进入可响应于确定已满足一或多个条件(例如，负载电流电平)而发生。

在常规功率转换器中，为了避免PWM模式与PFM模式之间的反跳(例如，模式反跳)，功率转换器在其下进入PFM模式的负载电流电平应小于功率转换器可在PFM模式下提供的最大电流(例如，最大负载电流电平)。例如，当将连续地生成PFM脉冲时，可能出现在其下功率转换器在没有模式反跳的情况下进入PFM模式的最大负载电流电平。在此类例子中，可在PFM脉冲之间具有最小高阻抗状态周期的情况下连续地生成PFM脉冲。在此类例子中，最大负载电流电平可为PFM脉冲的峰值的50％或以下。

在常规的宽工作范围DC/DC功率转换器中，电流纹波及PFM脉冲的峰值可基于所述功率转换器的输入及输出电压而变动。例如，在降压转换器中，如果输入电压为5伏(V)且输出电压为0.3V，那么电流纹波相对较小。当电流纹波相对较小时，(1)处于PFM进入电平下的平均电感器电流(其中在PWM模式下的平均电感器电流等于负载电流)与(2)用于PFM模式的最大负载电流之间的差相对较小，即使在其中PFM脉冲是在PWM模式下的电流纹波的大小的两倍或更大的例子中也如此。此类较小差可引起模式反跳(例如，PWM模式与PFM模式之间的相对迅速及/或连续的转变)。

在常规的宽工作范围DC/DC功率转换器中，响应于操作条件，经测量的平均电感器电流值的变动及由(若干)比较器使用的参考电压的生成可引起用于从PWM模式退出且对应地进入PFM模式的负载电流电平的相对较高变动。模式反跳可响应于用于PFM进入的负载电流电平的高变动而发生。在PWM模式与PFM模式之间来回转变可响应于在不正确模式下执行切换操作而引起不良及/或以其它方式降低的功率转换器效率及增加的输出电压纹波。

在一些例子中，在不同输出电压下将相同参考负载电流电平用于PFM进入可响应于电感器电流纹波的增加而引起不良及/或以其它方式降低的功率转换器效率。例如，响应于配置降压转换器以使其在0.5的占空比下操作，所得电感器电流纹波可处在最大值，且从效率角度来看用于PFM进入的最优负载电流电平可比在其中当电感器电流纹波相对较小及/或以其它方式接近最小值时占空比较低(例如，0.1、0.2等)或较高(例如，0.7、0.8等)的例子高得多。

本文中所揭示的实例包含实例切换模式控制电路以调整功率转换器的操作模式、切换模式等以改进功率转换器的效率。在一些所揭示实例中，切换模式控制电路减少及/或以其它方式消除功率转换器的不同操作模式(例如PWM模式与PFM模式)之间的模式反跳。在一些所揭示实例中，切换模式控制电路在第一LS周期期间(例如，在第一LS周期结束时)基于功率转换器的低侧(LS)晶体管(例如，LS功率晶体管)的漏极到源极电压(VDS)而对电压进行取样。在一些所揭示实例中，切换模式控制电路在第二LS周期期间(例如，在第二LS周期结束时)比较经取样电压与阈值(例如，预定义值、阈值电压、阈值电压值等)。在一些所揭示实例中，切换模式控制电路响应于经取样电压达到及/或以其它方式满足阈值而调整功率转换器的操作模式。

在一些所揭示实例中，阈值是基于及/或以其它方式对应于负电感器电流的电压。例如，负电感器电流可从功率转换器的电感器流动通过LS晶体管。功率转换器可响应于生成负电感器电流而跨LS晶体管生成正VDS。有利地，实例切换模式控制电路可基于正VDS大于参考电压而确定功率转换器生成负电感器电流，所述参考电压可为0V(例如，近似0V、在-0.05V到0.05V的范围内的电压等)。

有利地，实例切换模式控制电路可基于经取样电压达到阈值而检测切换条件(例如，功率转换器切换条件、PFM进入模式条件等)。响应于检测到切换条件，实例切换模式控制电路可指示及/或以其它方式调用功率转换器以从PWM模式切换为PFM模式。有利地，功率转换器可在PFM模式下操作以在轻负载周期期间改进功率转换器的效率。在一些所揭示实例中，功率转换器可在PFM模式下操作同时降低及/或以其它方式消除转变回到PWM模式的风险。有利地，实例切换模式控制电路可通过在第一LS周期结束时对电压进行取样来实现短对LS周期(例如，小于20ns、40ns等)的监测，这可实现对增加功率转换器的切换频率的支持。

在一些所揭示实例中，通过在两个或更多个切换循环内对经取样电压进行取样及比较，实例切换模式控制电路可降低及/或以其它方式消除由包含在功率转换器中及/或以其它方式与功率转换器相关联的(若干)比较器的延迟引起的不准确性。在此类所揭示实例中，切换模式控制电路可在没有相对快的比较器的情况下实现负电感器电流的检测，其中高侧(HS)周期由于在两个或更多个切换循环内进行取样及比较而相对短(例如，小于15纳秒(ns)、小于20ns等)。在一些所揭示实例中，通过检测负电感器电流，切换模式控制电路减少及/或以其它方式消除供(若干)比较器使用的负载级电流参考电平的生成。

图1A是由常规功率转换器在PWM模式下生成的实例电感器电流102的曲线图100。例如，电感器电流102可由升压转换器、降压转换器、降压-升压转换器等生成，同时关于时间在PWM模式下操作。在图1A的实例中进一步描绘平均电感器电流104的实例目标电平及零电流106的实例电平。在图1A中，平均电感器电流104的目标电平是用于PFM进入(例如，PFM进入检测)的电感器电流值的预定量。

在图1A的实例中，在PWM模式下难以通过监测包含在功率转换器中的晶体管(例如，LS晶体管)的体二极管导通来检测功率转换器的零交叉电流(例如，当电感器电流102降到低于零电流电平106时)。例如，当在PWM模式下操作时最小化功率转换器的死区时间(例如，小于1ns、小于2ns等)以改进在高切换频率下的功率转换器效率。

一些功率转换器通过(1)感测通过LS晶体管的电流及(2)比较经感测电流与零电流电平106来监测切换循环间的零交叉电流。在图1A的实例中，基于具有70纳亨(nH)的电感(例如，具有-30％变动的100nH)的电感，电感器电流摆动速率(例如，每纳秒(ns)27毫安(mA)(mA/ns))是陡峭的。因此，由于陡峭的电感器电流摆动速率及包含在功率转换器中及/或以其它方式与功率转换器相关联的(若干)比较器的延迟，在每个切换循环期间监测零交叉电流可能是不准确的。本文中所揭示的实例可通过在两个或更多个切换循环内监测零交叉电流以使(若干)比较器能够确立并生成(若干)准确输出来改进此类功率转换器。

图1B是由图1A的常规功率转换器在PFM模式下生成的实例电感器电流110的曲线图108。例如，电感器电流110可由升压转换器、降压转换器、降压-升压转换器等生成，同时关于时间在PFM模式下操作。在图1B的实例中进一步描绘最大PFM负载电流112的实例目标电平。

可基于平均电感器电流小于最大PFM负载电流目标(例如图1B的最大PFM负载电流112的目标电平)而确定功率转换器的PFM进入(例如，退出PWM模式及进入PFM模式)。例如，为了确保PWM模式与PFM模式之间的滞后，由功率转换器测量的平均电感器电流应小于图1B的最大PFM负载电流的目标电平。在其它实例中，PFM进入可能不会响应于平均电感器电流大于最大PFM负载电流112的目标电平而发生。例如，在高负载条件(例如，将高负载电流递送到负载)期间，在PWM模式下的功率转换器效率可高于在PFM模式下的功率转换器效率。替代地，如果高负载条件切换到低负载条件(例如，将低负载电流递送到负载)，那么功率转换器效率的降低可响应于功率转换器留在PWM模式(例如，不切换到PFM模式)而发生。本文所揭示的实例可通过确定是否在两个或更多个切换循环内进入PFM模式来改进此类功率转换器。

图2A是由常规功率转换器在PWM模式下生成的实例电感器电流202的另一曲线图200。在图2A的实例中，当电感器电流纹波较小且PFM脉冲大小相对于在PWM模式下的电感器电流纹波时，通过感测平均电感器电流来监测PFM进入可能不太准确。例如，最大PFM输出电流可响应于电感器电流纹波的减小而减小。在此类实例中，PFM及PWM模式滞后响应于PWM纹波的减小而减小。因此，PFM输出电流的减小及PFM模式进入的变动可致使模式反跳发生。PFM输出电流的增加可允许PFM进入电平的变动增加。PFM模式进入的此类变动可响应于(1)参考电压的生成及(2)常规功率转换器的电流感测电路中的至少一者的变动而发生。在图2A的实例中进一步描绘平均电感器电流204的实例目标电平及实例零电流电平206。在图2A的实例中，平均电感器电流204的目标电平是用于PFM进入的目标电平。

在图2A的所说明实例中，可能难以响应于感测或测量平均电感器电流、参考电压生成或由操作条件(例如，温度、工艺失配、供应电压等)引起的比较器相关偏移中的至少一者的变动而检测PFM进入。在图2A的实例中，实例变动框207描绘其中功率转换器可检测到负载电流由于上述变动而低于负载电流目标值的时间段。此类变动可引起用于PFM进入的负载电流电平的相对高变动。在一些实例中，足够水平的高变动可引起PWM模式与PFM模式之间的模式反跳。

图2B是由图2A的常规功率转换器在PFM模式下生成的实例电感器电流210的另一曲线图208。在图2B的实例中进一步描绘图2A的零电流电平206及最大PFM负载电流212的实例目标电平。在图2B的实例中，响应于功率转换器生成具有PWM电流波纹的两倍大的大小的PFM脉冲而生成电感器电流210。尽管PFM脉冲是PWM电流纹波的两倍大，但是由于5V的相对小输入电压及0.3V的相对小输出电压，因此PFM进入电流检测与最大PFM负载电流212的目标电平之间的实例差214也相对小且可能重叠，这可在一些操作条件下引起模式反跳。在此类实例中，差214可响应于可调整差214的操作条件而引起PFM模式与PWM模式之间的模式反跳。

图3A是由常规功率转换器基于功率转换器的5.0V的实例输入电压(VIN)及0.3V的第一实例输出电压(VOUT)生成的实例电感器电流302的曲线图300。在图3A的实例中进一步描绘平均电感器电流304的实例目标电平及零电流306的实例电平。在图3A的实例中，平均电感器电流304的目标电平是用于PFM进入的目标电平。

图3B是由图3A的常规功率转换器基于功率转换器的图3A的输入电压及所述功率转换器的2.5V的第二实例输出电压(VOUT)生成的实例电感器电流310的曲线图308。在图3B的实例中进一步描绘平均电感器电流304的目标电平及图3A的零电流306的电平。对于不同占空比使用相同参考电平(例如，平均电感器电流304的相同目标电平)可响应于负电感器电流的生成而引起不良及/或以其它方式降低的功率转换器效率，如图3B的实例中所描绘。

图4是包含实例功率转换器402及用以调整功率转换器402的操作模式的实例切换模式控制电路404的第一实例功率转换系统400的示意图解。在图4的实例中，功率转换器402是将实例输入电压(VIN)406步降到实例输出电压(VOUT)408的降压转换器(例如，步降转换器)。在图4中，功率转换器402包含第一实例晶体管410、第二实例晶体管412、第一实例电感器端子414、第二实例电感器端子416、第一实例电容器端子418、第二实例电容器端子420及实例负载端子422。

在实例HS周期期间，功率转换器402可通过接通第一晶体管410且关断第二晶体管412来将电流递送及/或以其它方式供应到实例负载428。响应于接通第一晶体管410，电流可经由第一晶体管410及电感器424从输入电压406流动到负载428。在HS周期期间，从输入电压406流动到负载428的电流可为正电流(例如，正常规电流、正电感器电流等)。

在实例LS周期期间，功率转换器402可通过关断第一晶体管410且接通第二晶体管412来将电流递送及/或以其它方式供应到负载428。响应于接通第二晶体管412，电流可从电感器424及/或电容器426流动到负载428。在LS周期期间，从电感器424及/或电容器426流动到负载428的电流可为正电流。在LS周期期间，与电感器424相关联的电流随时间减小且在一些实例中，电流可从正电流改变为负电流。例如，来自电感器424的电流可经由第二晶体管412流动到实例参考轨423。在此类实例中，从电感器424流动通过第二晶体管412的负电流可跨第二晶体管412的电流端子412D、412S生成漏极到源极电压(例如，正VDS)。在一些此类实例中，可基于第二晶体管412的VDS大于阈值(例如，电压阈值)而检测、识别等切换条件。在一些此类实例中，VDS可基于负电感器电流及/或响应于负电感器电流而生成。有利地，切换模式控制电路404可经配置以在第一LS周期期间对第二晶体管412的VDS进行取样且在第一LS周期之后的第二LS周期期间检测切换条件。

在图4的所说明实例中，第一晶体管410及第二晶体管412是N沟道场效应晶体管(FET)(例如，N沟道功率FET)。例如，第一晶体管410及/或第二晶体管412可为N沟道金属氧化物半导体FET(MOSFET)(例如，N沟道功率MOSFET)。在此类实例中，第一晶体管410及/或第二晶体管412可为硅(Si)MOSFET(例如，Si N沟道MOSFET)、氮化镓(GaN)MOSFET(例如，GaN N沟道MOSFET)、碳化硅(SiC)MOSFET(例如，SiC N沟道MOSFET等)等。可将P沟道FET用于晶体管410、412中的一或两者来实施图4的第一功率转换系统400。

在图4的所说明实例中，第一晶体管410具有第一实例栅极端子410G、第一实例电流端子(例如，漏极端子、漏极电流端子等)410D及第二实例电流端子(例如，源极端子、源极电流端子等)410S。在图4的实例中，第二晶体管412具有第二实例栅极端子412G、第三实例电流端子(例如，漏极端子、漏极电流端子等)412D及第四实例电流端子(例如，源极端子、源极电流端子等)412S。

在图4的所说明实例中，功率转换器402经由第一电感器端子414及第二电感器端子416耦合到实例电感器424。例如，功率转换器402可经配置以通过包含第一电感器端子414及第二电感器端子416而耦合到电感器424。在此类实例中，第一电感器端子414及第二电感器端子416经配置以耦合到电感器424。

在图4的所说明实例中，功率转换器402经由第一电容器端子418及第二电容器端子420耦合到实例电容器426。例如，功率转换器402可经配置以通过包含第一电容器端子418及第二电容器端子420而耦合到电容器426。在此类实例中，第一电容器端子418及第二电容器端子420经配置以耦合到电容器426。

在一些实例中，功率转换器402是与电感器424及/或电容器426分开制造的集成电路(IC)。在此类实例中，在制造功率转换器402之后，电感器424可经由电感器端子414、416耦合到功率转换器402及/或电容器426可经由电容器端子418、420耦合到所述功率转换器。在其它实例中，功率转换器402可被制造成具有电感器424及电感器电容器426且因此，功率转换器402可为包含电感器424及/或电容器426的单个集成电路。

在图4的所说明实例中，第一晶体管410的第二电流端子410S经耦合到第二晶体管412的第三电流端子412D。在图4的实例中，第二电流端子410S及第三电流端子412D经耦合到第一电感器端子414。例如，第一晶体管410及/或第二晶体管412可经配置以经由第一电感器端子414耦合到电感器424。在图4的实例中，第二电感器端子416经耦合到第一电容器端子418及负载端子422。例如，电感器424可经配置以经由第一电容器端子耦合到电容器426及/或可经配置以经由负载端子422耦合到负载428。在图4的实例中，负载428是车辆(例如，具有内燃机的车辆、混合动力车辆、电动车辆等)的电子控制单元(ECU)。在其它实例中，负载428可为服务器(例如，计算机服务器、执行电信计算任务的服务器等)或任何其它计算装置的一或多个处理器(例如，中央处理单元(CPU))。例如，负载428可为可包含在及/或以其它方式部署在汽车或工业应用(例如，机器人、传感器系统、车辆等)中的一或多个应用处理器、雷达或其它通信IC等。在其它实例中，负载428可为包含在消费性电子装置(例如，互联网启用电话(例如，智能电话)、平板计算机、手表(例如，智能手表)等)中的一或多个处理器。

在图4的所说明实例中，第一功率转换系统400包含切换模式控制电路404以基于实例节点(例如，测量节点、感测节点、电压感测节点等)432处的实例感测电压(VSENSE)430而对电压进行取样且基于经取样电压而确定是否调整功率转换器402的操作模式。在图4的实例中，感测电压430可为第二晶体管412的VDS。在一些实例中，经取样电压可基于第二晶体管412的VDS。在一些此类实例中，响应于电感器电流为负，第二晶体管412的VDS可大于零(例如，正VDS)且因此，经取样电压可大于零。例如，切换模式控制电路404经配置以耦合到功率转换器402以响应于基于经取样电压大于阈值检测到负电感器电流而确定是否改变功率转换器402的操作模式，其中阈值可为0V(例如，近似0V、在-0.05V到0.05V的范围内的电压等)。

在图4的实例中，功率转换器402可在PWM模式、PFM模式等下操作。在一些实例中，切换模式控制电路404比较经取样电压与(若干)实例阈值(例如，预定义或预定阈值、电压阈值等)474。在一些实例中，响应于确定经取样电压达到及/或以其它方式满足(若干)阈值474，切换模式控制电路404调整功率转换器402的操作模式。

在图4的所说明实例中，切换模式控制电路404以某一配置耦合到晶体管410、412以控制晶体管410、412的切换操作。在图4的实例中，切换模式控制电路404经耦合到第一晶体管410的第一栅极端子410G及第二晶体管412的第二栅极端子412G。在图4的实例中，切换模式控制电路404经耦合到第二电流端子410S、第三电流端子412D及第一电感器端子414。

在图4的所说明实例中，第一功率转换系统400包含，对应于及/或以其它方式代表一或多个集成电路(例如，集成电路裸片)、一或多个集成装置(例如，封装、集成电路封装等)等及/或其组合。例如，第一功率转换系统400可为包含功率转换器402、切换模式控制电路404、第一晶体管410及/或第二晶体管412的集成电路裸片。在其它实例中，第一功率转换系统400可为包含两个或更多个集成电路裸片的集成电路封装。在此类实例中，第一集成电路裸片可包含功率转换器402及/或晶体管410、412中的一者(若干者)且第二集成电路裸片可包含切换模式控制电路404。在又其它实例中，第一功率转换系统400可包含两个或更多个集成电路封装。例如，第一功率转换系统400可包含第一集成电路封装及第二集成电路封装。第一集成电路封装可包含第一集成电路裸片，所述第一集成电路裸片包含功率转换器402及/或晶体管410、412中的一者(若干者)。第二集成电路封装可包含第二集成电路裸片，所述第二集成电路裸片包含切换模式控制电路404。

在一些实例中，第一功率转换系统400是包含功率转换器402、晶体管410、412及切换模式控制电路404的一个集成装置。在其它实例中，第一功率转换系统400可包含、对应于及/或以其它方式代表包含功率转换器402的第一集成装置，包含切换模式控制电路404的第二集成装置及包含晶体管410、412中的一者(若干者)的第三集成装置，其中第一到第三集成装置是单独地制造且可经集成到单个模块、封装等中。在此类实例中，第一到第三集成装置是单独集成装置且在由终端用户接收之前可未封装及/或以其它方式组装在一起。例如，终端用户可单独地获得第一到第三集成装置且在单独地获得第一到第三集成装置之后如图4中所描绘那样布置所述集成装置。替代地，第一功率转换系统400可对应于功率转换器402、切换模式控制电路404、第一晶体管410、第二晶体管412、电感器424及/或电容器426中的一或多者到一或多个集成电路、一或多个集成装置等中的任何其它组合。

在图4的所说明实例中，切换模式控制电路404包含第一实例驱动器电路440、第一实例信号比较器电路450、第一实例控制逻辑电路460及实例数据库470。在图4的实例中，数据库470包含(若干)实例模式472及(若干)阈值474。

在图4的所说明实例中，切换模式控制电路404包含第一驱动器电路440以生成实例控制信号480、482以控制晶体管410、412中的一者(若干者)。在图4的实例中，第一驱动器电路440经配置以生成控制信号480、482，所述控制信号480、482包含第一实例控制信号(GATE_HS)480及第二实例控制信号(GATE_LS)482。

在图4的实例中，第一驱动器电路440经配置以通过断言或取消断言第一控制信号480来控制第一晶体管410的切换操作。例如，第一驱动器电路440可通过断言第一控制信号480来触发功率转换器402的HS周期(例如，切换循环的HS周期)。在此类实例中，第一控制信号480的断言可接通及/或以其它方式启用第一晶体管410，致使第一晶体管410传导电流等。

在图4的所说明实例中，第一驱动器电路440经配置以通过断言或取消断言第二控制信号482来控制第二晶体管412的切换操作。例如，第一驱动器电路440可通过断言第二控制信号482来触发功率转换器402的LS周期(例如，切换循环的LS周期)。在此类实例中，第二控制信号482的断言可接通及/或以其它方式启用第二晶体管412，致使第二晶体管412传导电流等。

在图4的所说明实例中，切换模式控制电路404包含第一信号比较器电路450以在第一时间周期(例如，LS周期、取样窗口、取样时间段、取样时间间隔等)期间对感测电压430进行取样以生成经取样电压。第一实例信号比较器电路450经配置以在第一时间周期之后的第二时间周期(例如，LS周期、保持窗口、保持时间段、保持时间间隔、保持及比较窗口等)期间保持经取样电压。第一实例信号比较器电路450经配置以基于在第一时间段或第二时间段中的至少一者期间经取样电压与(若干)阈值474的比较而确定经取样电压是否指示负电感器电流。

在一些实例中，响应于控制逻辑信号(例如，HS_ACTIVE信号)的第一上升边缘，第一信号比较器电路450经配置以对感测电压430进行取样以生成经取样电压且响应于经取样电压满足(若干)阈值474而断言第一逻辑信号。在此类实例中，响应于控制逻辑信号的第一上升边缘之后的控制逻辑信号的第二上升边缘，第一信号比较器电路450经配置以断言指示对应于由功率转换器402生成的负电感器电流的经取样电压的第二逻辑信号。

在图4的所说明实例中，切换模式控制电路404包含第一控制逻辑电路460以生成控制逻辑信号(例如，HS_ACTIVE信号)以命令、引导、指示及/或以其它方式调用第一驱动器电路440生成控制信号480、482中的一者(若干者)。在一些实例中，第一控制逻辑电路460经配置以响应于切换条件的检测而将功率转换器402的第一切换模式或第一操作模式(例如，PWM模式)调整为功率转换器402的第二切换模式或第二操作模式(例如，PFM模式)。例如，切换条件可指示及/或以其它方式对应于与电感器424相关联的电感器电流为负，流动通过第二晶体管412的电流为正，第二晶体管412的VDS大于零等。在此类实例中，第一控制逻辑电路460经配置以基于来自第一信号比较器电路450的逻辑信号的断言而检测切换条件。在一些此类实例中，第一控制逻辑电路460经配置以响应于逻辑信号的断言而调整功率变换器402的切换模式。例如，第一控制逻辑电路460可经配置以响应于检测到及/或以其它方式确定与电感器424相关联的电感器电流为负而检测PFM进入。

在图4的所说明实例中，切换模式控制电路404包含数据库470以记录及/或以其它方式存储包含(若干)模式472、(若干)阈值474等的数据。在图4的实例中，(若干)模式472是功率转换器402的(若干)操作模式。例如，(若干)模式472可包含功率转换器402可以其操作的可用操作模式，其中可用操作模式可包含PWM模式、PFM模式等。在其它实例中，(若干)模式472可包含其中功率转换器402当前正在操作或将立即操作的操作模式。例如，(若干)模式472可包含或可为PFM模式及/或以其它方式指示或代表功率转换器402处于PFM模式及/或以其它方式在PFM模式下操作。在此类实例中，切换模式控制电路404可在第一功率转换系统400启动、触发及/或以其它方式调用之后，通过询问存储在数据库470中的模式472来确定功率转换器402处于PFM模式。例如，第一驱动器电路440、第一信号比较器电路450及/或第一控制逻辑电路460中的一或多者可向数据库询问(若干)模式472、(若干)阈值474等中的一者(若干者)。基于所述确定，第一控制逻辑电路460可调用第一驱动器电路440来控制晶体管410、412中的一者(若干者)及/或更一般来说处于PFM模式下的功率转换器402。

在图4的实例中，数据库470可由非易失性存储器(例如，只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪存储器等)、易失性存储器(例如，SDRAM、DRAM等及/或任何其它类型的RAM装置)等来实施。例如，数据库470可包含可存储一或多个位(例如，位序列)的一或多个寄存器(例如，位寄存器、存储器寄存器等)。在此类实例中，数据库470可设置一或多个位中的一或多者以存储(若干)模式472中的一者(若干者)。虽然在所说明实例中数据库470被说明为单个数据库，但是数据库470可由任何数目及/或类型的数据库来实施。此外，存储在数据库470中的数据可呈任何数据格式，例如举例来说二进制数据、逗号分隔数据、制表符分隔数据、十六进制数据等。

虽然在图4中说明实施切换模式控制电路404的实例方式，但是图4中所说明的元件、过程及/或装置中的一或多者可以任何其它方式组合、划分、重新布置、省略、消除及/或实施。此外，图4的第一实例驱动器电路440、第一实例信号比较器电路450、第一实例控制逻辑电路460、实例数据库470及/或更一般来说实例切换模式控制电路404可由硬件、软件、固件及/或硬件、软件及/或固件的任何组合来实施。因此，例如，第一实例驱动器电路440、第一实例信号比较器电路450、第一实例控制逻辑电路460、实例数据库470及/或更一般来说实例切换模式控制电路404中的任一者可由一或多个模拟或数字电路、硬件实施的有限状态机、逻辑电路、(若干)可编程处理器、(若干)可编程控制器、(若干)图形处理单元(GPU)、(若干)数字信号处理器(DSP)、(若干)专用集成电路(ASIC)、(若干)可编程逻辑装置(PLD)及/或(若干)现场可编程逻辑装置(FPLD)来实施。例如，第一驱动器电路440、第一信号比较器电路450、第一控制逻辑电路460及/或数据库470中的一或多者可对应于包含用于感测及/或测量功能的模拟外围设备的一或多个微控制器(例如，一或多个模拟微控制器)。在此类实例中，第一驱动器电路440、第一信号比较器电路450、第一控制逻辑电路460及/或数据库470中的一或多者可包含一或多个可编程增益放大器(PGA)、一或多个比较器、一或多个跨阻放大器、一或多个运算放大器等及/或其组合。在一些实例中，切换模式控制电路404是ECU(例如，车辆ECU)。在一些实例中，切换模式控制电路404被包含在ECU中。

当阅读本专利的设备或系统权利要求中的任一者以涵盖纯软件及/或固件实施方案时，第一实例驱动器电路440、第一实例信号比较器电路450、第一实例控制逻辑电路460及/或实例数据库470中的至少一者由此明确地被定义为包含非易失性计算机可读存储装置或存储磁盘，例如非易失性存储器、易失性存储器等，包含软件及/或固件。又进一步，图4的实例切换模式控制电路404还可包含除图4中所说明的元件、过程及/或装置以外或替代图4中所说明的元件、过程及/或装置的一或多个元件、过程及/或装置，及/或可包含任何或所有所说明元件、过程及/或装置中的一者以上。

图5是由图4的第一实例功率转换系统400生成的实例电感器电流502的实例时序图500。在图5的实例中进一步描绘实例阈值(例如，电流阈值、零电流阈值等)504。在图5的实例中，阈值504是零电流的电平(例如，零电流的量、零电流值等)。替代地，阈值504可为电流的任何其它电平、值或量。在一些实例中，图4的(若干)阈值474可包含及/或以其它方式存储图5的阈值504。

在图5的实例时序图500中，在第一实例时间(T1)506，响应于图4的第一驱动器电路440接通图4的第二晶体管412而触发图4的功率转换器402的第一LS周期。在第一LS周期期间，电感器电流502减小直到由第一驱动器电路440关断图4的第二晶体管412且接通第一晶体管410。在图5的实例中，第一实例取样窗口508从第一时间506之后相对短的时间(例如，在触发第一晶体管410之后的1ns、3ns等)跨越直到第二实例时间(T2)510，所述第二实例时间(T2)510是在第一LS周期结束之前相对短的时间(例如，在结束第一LS周期之前的1ns、3ns等)。

在第二时间510，图4的第一信号比较器电路450取样、获得及/或以其它方式测量图4的感测电压430以生成经取样电压。例如，经取样电压可基于第二晶体管412的VDS。在此类实例中，可基于电感器电流502而生成第二晶体管412的VDS。

在第二时间510之后不久的时间，响应于图4的第一驱动器电路440接通第一晶体管410而触发功率转换器402的第一HS周期。在第一HS周期期间，电感器电流502增加直到由第一驱动器电路440关断第一晶体管410且接通第二晶体管412。在图5的实例中，响应于第一驱动器电路440关断第一晶体管410且接通第二晶体管412而触发功率转换器402的第二LS周期。在图5的实例中，第一实例保持及比较窗口512从第二时间510或第二时间510之后的相对短的时间(例如，在触发第一HS周期之后的1ns、3ns等)跨越直到第三实例时间(T3)514，所述第三实例时间(T3)514是在第二LS周期结束之前的相对短的时间(例如，在第二LS周期结束之前的1ns、3ns等)。在图5的实例中，第一保持及比较窗口512跨越第一HS周期及第二LS周期。

在第一保持及比较窗口512期间，第一信号比较器电路450基于经取样电压是否达到及/或以其它方式满足电压阈值(例如，经取样电压大于0V、近似0V等的电压阈值)而确定电感器电流502是否达到及/或以其它方式满足阈值504。在此类实例中，电压阈值可对应于及/或以其它方式代表负电感器电流。例如，电压阈值可基于阈值504。在此类实例中，电压阈值可基于图4的第二晶体管412的VDS，其中响应于流动通过第二晶体管412的电流而生成VDS。在一些此类实例中，(若干)阈值474可包含及/或以其它方式存储电压阈值。在图5的实例中，在第一保持及比较窗口512期间，第一信号比较器电路450可确定经取样电压不指示正由功率转换器402生成负电感器电流。因此，第一信号比较器电路450可确定在第二LS周期期间经取样电压未达到及/或以其它方式满足电压阈值。

在图5的实例时序图500中，在第四实例时间(T4)516，响应于第一驱动器电路440接通第二晶体管412而触发功率转换器402的第三LS周期。在图5的实例中，第二实例取样窗口518从第四时间516之后相对短的时间跨越直到第五实例时间(T5)520，所述第五实例时间(T5)520是在第三LS周期结束之前的相对短的时间。

在第五时间520，图4的第一信号比较器电路450取样、获得及/或以其它方式测量图4的感测电压430以生成经取样电压。在第五时间520，第一信号比较器电路450基于电感器电流502、第二晶体管412的VDS等而生成经取样电压。

在图5的实例中，在第五时间520之后响应于第一驱动器电路440关断第一晶体管410且接通第二晶体管412而触发功率转换器402的第四LS周期。在图5的实例中，第二实例保持及比较窗口524从第五时间520(例如，紧接第五时间520，与第五时间520基本上同时等)跨越直到第六实例时间(T6)526，所述第六实例时间(T6)526是在第四LS周期结束之前的相对短的时间。在图5的实例中，第二保持及比较窗口524跨越第二HS周期及第四LS周期，其中第二HS周期及第四LS周期发生在第五时间520之后。

在第二保持及比较窗口524期间，第一信号比较器电路450基于经取样电压满足电压阈值而确定电感器电流502是否达到及/或以其它方式满足阈值504。在图5的实例中，第一信号比较器电路450可确定经取样电压指示正由功率转换器402生成负电感器电流。响应于确定经取样电压达到电压阈值，第一信号比较器电路450可断言指示满足电压阈值的逻辑信号。响应于逻辑信号的断言，第一控制逻辑电路460可在第六时间526之后将功率转换器402的操作模式从第一操作模式(例如，PWM模式)改变为第二操作模式(例如，PFM模式)。在一些实例中，第一控制逻辑电路460将第二操作模式(例如，PFM模式)存储为图4的模式472。例如，图4的功率转换器402及/或更一般来说第一功率转换系统400可在第六时间526之后在第二操作模式下操作以改进功率转换器402的效率。

图6A是第二实例功率转换系统600的示意图解，第二实例功率转换系统600包含图4的功率转换器402、第一晶体管410、第二晶体管412、第一电感器端子414、第二电感器端子416、第一电容器端子418、第二电容器端子420、负载端子422、电感器424、电容器426、负载428及节点432。替代地，第二功率转换系统600可不包含电感器424、电容器426及/或负载428。图6A的第一晶体管410、第二晶体管412、第一电感器端子414、第二电感器端子416、第一电容器端子418、第二电容器端子420、负载端子422、电感器424、电容器426、负载428及节点432可以与第一晶体管410、第二晶体管412、第一电感器端子414、第二电感器端子416、第一电容器端子418、第二电容器端子420、负载端子422、电感器424、电感器426、负载428及节点432在图4的实例中耦合在一起一致的方式耦合在一起。

在图6A的所说明实例中，第二功率转换系统600可为图4的第一功率转换系统400的实例实施方案。在图6A的实例中，第二功率转换系统600包含第二实例驱动器电路602、第二实例控制逻辑电路604及第二实例信号比较器电路606。在图6A中，第二驱动器电路602可为图4的第一驱动器电路440的实例实施方案。在图6A中，第二控制逻辑电路604可为图4的第一控制逻辑电路460的实例实施方案。在图6A中，第二信号比较器电路606可为图4的第一信号比较器电路450的实例实施方案。在图6A中，第二驱动器电路602、第二控制逻辑电路604及/或第二信号比较器电路606可为图4的切换模式控制电路404的实例实施方案。

在图6A的所说明实例中，第二功率转换系统600包含第二驱动器电路602以生成图4的控制信号480、482来控制图4的晶体管410、412中的一者(若干者)。在图6A的实例中，第二驱动器电路602的输入(例如，驱动器电路输入)经耦合到第二控制逻辑电路604的输出。在图6A的实例中，第二驱动器电路602包含、对应于及/或以其它方式代表一或多个非重叠及电源开关驱动器。例如，第二驱动器电路602可包含及/或以其它方式实施第一非重叠及电源开关驱动器以控制第一晶体管410且实施第二非重叠及电源开关驱动器以控制第二晶体管412。在图6A的实例中，第二驱动器电路602的第一输出(例如，第一驱动器电路输出)经耦合到第一晶体管410的第一栅极端子410G。在图6A的实例中，第二驱动器电路602的第二输出(例如，第二驱动器电路输出)经耦合到第二晶体管412的第二栅极端子412G。

在图6A的所说明实例中，第二驱动器电路602经配置以响应于实例控制逻辑信号(HS_ACTIVE)608的断言而控制第一晶体管410的切换操作。例如，第二驱动器电路602可经配置以响应于获得控制逻辑信号608的断言而触发功率转换器402的HS周期。在此类实例中，控制逻辑信号608的断言可命令、引导、指示及/或以其它方式调用第二驱动器电路602以生成第一控制信号480以接通及/或以其它方式启用第一晶体管410，致使第一晶体管410传导电流等。

在图6A的所说明实例中，第二驱动器电路602经配置以响应于控制逻辑信号608的取消断言而控制第二晶体管412的切换操作。例如，第二驱动器电路602可响应于控制逻辑信号608的取消断言而触发功率转换器402的LS周期。在此类实例中，控制逻辑信号608的取消断言可命令、引导、指示及/或以其它方式调用第二驱动器电路602以接通及/或以其它方式启用第二晶体管412，致使第二晶体管412传导电流等。

在图6A的所说明实例中，第二功率转换系统600包含第二控制逻辑电路604以生成控制逻辑信号608中的一者(若干者)以命令、引导、指示及/或以其它方式调用第二驱动器电路602以生成控制信号480、482中的一者(若干者)。在一些实例中，第二控制逻辑电路604经配置以基于切换条件的检测而将功率转换器402的第一操作模式(例如，PWM模式)调整为功率转换器402的第二操作模式(例如，PFM模式)。例如，第二控制逻辑电路604可通过基于功率转换器402的操作模式改变频率、占空比等来调整及/或修改控制逻辑信号608。

在一些实例中，第二控制逻辑电路604经配置以当功率转换器402处于PFM模式时生成与控制逻辑信号608不同的控制逻辑信号(例如，HIZ信号)。例如，第二控制逻辑电路604可响应于在PFM脉冲之间关断第一晶体管410及第二晶体管412而生成HIZ信号。在此类实例中，第二控制逻辑电路604可确定何时生成HIZ信号(例如，第二控制逻辑电路604处于HIZ模式)且可引导、指示及/或以其它方式调用驱动器电路602以生成HIZ信号(例如，触发驱动器电路602以转变为HIZ模式、进入HIZ模式、在HIZ模式下操作等)。在此类实例中，当功率转换器402处于PWM模式时，第二控制逻辑电路604可生成HS_ACTIVE信号，且当功率转换器402处于PFM模式时，生成HIZ信号。

在一些实例中，第二控制逻辑电路604经配置以响应于及/或以其它方式基于来自第二信号比较器电路606的逻辑信号的断言而识别及/或以其它方式检测切换条件。在一些此类实例中，第二控制逻辑电路604可响应于检测到及/或以其它方式确定与电感器424相关联的电感器电流小于零而触发从PWM模式退出且触发进入到PFM模式中。

在图6A的所说明实例中，第二功率转换系统600包含第二信号比较器电路606以在第一时间段(例如，LS周期、取样窗口、取样时间段、取样时间间隔等)期间对感测电压430进行取样以生成经取样电压。在一些实例中，第二信号比较器电路606经配置以在第一时间段之后的第二时间段(例如，LS周期、保持窗口、保持时间周期、保持时间间隔、保持及比较窗口等)期间保持经取样电压。

在一些实例中，第二信号比较器电路606经配置以基于在第一时间段或第二时间段中的至少一者期间经取样电压与阈值的比较而确定经取样电压是否指示负电感器电流。例如，第二信号比较器电路606可确定在第一LS周期期间取样的电压是否大于在第一LS周期之后的第二LS周期期间取样的电压。

在图6A的实例中，第二信号比较器电路606经配置以包含第一实例逻辑门612、第二实例逻辑门614、第三实例晶体管616、实例电容器618、实例比较器620、实例多路复用器622、第一实例触发器624及第二实例触发器626。

在图6A的所说明实例中，第一逻辑门612是具有第一逻辑门输入、第二逻辑门输入及第一逻辑门输出的AND逻辑门。在图6A中，第一逻辑门输入经配置为非反相输入且第二逻辑门输入经配置为反相输入(例如，将逻辑“0”转换为逻辑“1”、将“1”转换为逻辑“0”等的输入)。在图6A中，第二逻辑门614是具有第三逻辑门输入及第二逻辑门输出的反相器。

在图6A的所说明实例中，第三晶体管616是N沟道FET，例如GaN N沟道FET、SiC N沟道FET、Si N沟道FET等。例如，第三晶体管616可为GaN N沟道MOSET、SiC N沟道MOSFET、Si N沟道MOSFET等。替代地，第二信号比较器电路606可经配置以对于第三晶体管616使用P沟道FET(例如，P沟道MOSFET)。例如，第二信号比较器电路606可经配置以使用P沟道GaN FET(例如，GaN P沟道MOSET)、P沟道SiC FET(例如，SiC P沟道MOSFET)、Si P沟道FET(例如，Si P沟道MOSFET)等。在图6A的实例中，第三晶体管616具有第三实例栅极端子616G、第五实例电流端子(例如，漏极端子、漏极电流端子等)616D及第六实例电流端子(例如，源极端子、源极电流端子等)616S。

在图6A的所说明实例中，电容器618具有第一端子(例如，第一电容器端子)及第二端子(例如，第二电容器端子)。在图6A中，比较器620是具有第一比较器输入、第二比较器输入及比较器输出的电压比较器。替代地，可使用任何其它类型的比较器。

在图6A的所说明实例中，多路复用器622具有第一多路复用器输入(以“1”指定)、第二多路复用器输入(以“0”指定)、选择输入及多路复用器输出。在图6A的实例中，第一触发器624是具有第一触发器输入(以“D”指定)、第一时钟输入及第一触发器输出(以“Q”指定)的D触发器。在图6A中，第二触发器626是具有第二触发器输入(以“D”指定)、第二时钟输入及第二触发器输出(以“Q”指定)的D触发器。替代地，任何其它类型的触发器、锁存器等可用于第一触发器624及/或第二触发器626。

在图6A的所说明实例中，第一逻辑门612以某一配置耦合到第二栅极端子412G、第二驱动器电路602、第二逻辑门614、第一触发器624及第三晶体管616以控制第三晶体管616的切换操作(例如，接通或关断第三晶体管616)。在图6A中，第一逻辑门输入经耦合到第二驱动器电路602的输出(例如，控制逻辑电路输出)及第二栅极端子412G。在图6A中，第二逻辑门输入经耦合到第三逻辑门输入、第一触发器输出及多路复用器选择输入。在图6A中，第二逻辑门输出经耦合到第一触发器输入。在图6A中，第一逻辑门输出经耦合到第三栅极端子616G。在图6A中，第五电流端子616D经耦合到节点432。在图6A中，第五电流端子616D经耦合到第二电流端子410S、第三电流端子412D、第一电感器端子414及/或电感器424。在图6A中，第六电流端子616S经耦合到第一电容器端子及第一比较器输入。

在图6A的所说明实例中，比较器620以某一配置耦合到第三晶体管616及电容器618以比较经取样电压与相关联于参考轨423的参考电压。例如，响应于接通第三晶体管616，来自电感器424的电感器电流的一小部分(例如，相对小部分)将电容器618充电(例如，基于电容器618的时间常数及第三晶体管616的导通电阻(RDSON)立即对电容器618充电)到跨晶体管412生成的电压。在此类实例中，响应于接通第三晶体管616，可将电容器618充电到第二晶体管412的VDS。在一些实例中，电容器618的时间常数可被认为可忽略不计且因此，由电容器618存储的电压可跟随跨晶体管412的电压(例如，第二晶体管412的VDS)。在图6A的实例中进一步描绘，第二电容器端子及第二比较器输入经耦合到图4的参考轨423。

在图6A的所说明实例中，多路复用器622以某一配置耦合到比较器620以选择比较输出或第二触发器输出以用于传输到第二触发器626。在图6A中，比较器输出经耦合到第一多路复用器输入。在图6A中，第二多路复用器输入经耦合到第二触发器输出，即第二控制逻辑电路604的输入(例如，控制逻辑电路输入)。在图6A中，多路复用器输出经耦合到第二触发器输入。在图6A中，第一时钟输入及第二时钟输入经耦合到第二控制逻辑电路604的输出。在图6A中，第二触发器626以某一配置耦合到多路复用器622、第一触发器624及第二控制逻辑电路604将比较器输出时控到第二控制逻辑电路604。

在图6A的所说明实例中，第一逻辑门612基于第一逻辑门输入处的逻辑高信号(例如，逻辑“1”)及第二逻辑门输入处的逻辑低信号(例如，逻辑“0”)而断言第一实例逻辑信号(SAMPLE_COMP)628。在图6A中，响应于在第二逻辑门输入处获得逻辑低信号，第二逻辑门输入将逻辑低信号反相为逻辑高信号。在图6A的实例中，比较器620响应于由电容器618存储的经取样电压大于参考电压而断言第二实例逻辑信号(I_NEG_COMP)630。在图6A的实例中，参考电压是参考轨423的电压。例如，第二比较器输入处的参考电压可为0V(例如，基本上0V、在-0.05V到0.05V的范围内的电压等)。在图6A的实例中，第一触发器624的第一触发器输出输出第三逻辑信号(HOLD_AND_COMPARE)632。在图6A的实例中，第二触发器626的第二触发器输出将第四实例逻辑信号(I_NEG_SAMPLED)634输出到第二控制逻辑电路604的输入(例如，控制逻辑电路输入)。

图6B是第三实例功率转换系统650的示意图解，第三实例功率转换系统650包含图4及6A的功率转换器402、第一晶体管410、第二晶体管412、第一电感器端子414、第二电感器端子416、第一电容器端子418、第二电容器端子420、负载端子422、电感器424、电容器426、负载428及节点432，与图6A的驱动器电路602及控制逻辑电路604。替代地，第三功率转换系统650可不包含电感器424、电容器426及/或负载428。图6B的第一晶体管410、第二晶体管412、第一电感器端子414、第二电感器端子416、第一电容器端子418、第二电容器端子420、负载端子422、电感器424、电容器426、负载428、节点432、驱动器电路602及控制逻辑电路604可以与第一晶体管410、第二晶体管412、第一电感器端子414、第二电感器端子416、第一电容器端子418、第二电容器端子420、负载端子422、电感器424、电容器426、负载428、节点432、驱动器电路602及控制逻辑电路604在图4及/或6A的实例中耦合在一起一致的方式耦合在一起。

在图6B的所说明实例中，第三功率转换系统650可为图4的第一功率转换系统400的实例实施方案。在图6B的实例中，第三功率转换系统650包含第三实例信号比较器电路652。在图6B中，第三信号比较器电路652可为图4的第一信号比较器电路450的实例实施方案。在图6B中，第二驱动器电路602、第二控制逻辑电路604及/或第三信号比较器电路652可为图4的切换模式控制电路404的实例实施方案。

在图6B的所说明实例中，第三信号比较器电路652包含图6A的第一逻辑门612、第二逻辑门614、第三晶体管616、电容器618、比较器620、第一触发器624及第二触发器626。在图6B的实例中，第三信号比较器电路包含具有启用输入(EN)、时钟输入(CLK IN)及时钟输出(CLK OUT)(例如，门控时钟、门控时钟输出等)的实例时钟门控单元(例如，集成时钟门控单元)654。在图6B中，时钟门控单元654的启用输入以某一配置耦合到第一触发器624的第一触发器输出以获得图6A的第三逻辑信号632。时钟门控单元654的时钟输入以某一配置耦合到控制逻辑电路604的输出及第一触发器624的第一时钟输入以获得图6A的控制逻辑信号608。时钟门控单元654的时钟输出以某一配置耦合到第二触发器626的第二时钟输入以将控制逻辑信号608门控到第二触发器626的第二时钟输入。

在图6B的所说明实例中，时钟门控单元654包含实例锁存器656及第三实例逻辑门658。在图6B的所说明实例中，锁存器656是置位-复位(SR)锁存器。替代地，锁存器656可为任何其它类型的锁存器。锁存器656具有第一锁存器输入、第二锁存器输入及锁存器输出。第一锁存器输入经耦合到第一触发器624的第一触发器输出。例如，第一锁存器输入可经配置以经由时钟门控单元654的启用输入耦合到第一触发器624的第一触发器输出。第二锁存器输入经耦合到控制逻辑电路604的输出。例如，第二锁存器输入可经配置以经由时钟门控单元654的时钟输入耦合到控制逻辑电路604的输出。

在图6B的所说明实例中，第三逻辑门658是具有第一AND输入、第二AND输入及AND输出的AND逻辑门。替代地，时钟门控单元654可使用(若干)不同逻辑门及/或不同逻辑门的组合来实施。锁存器输出经耦合到第一AND输入。第二锁存器输入及控制逻辑电路604的输出经耦合到第二AND输入。所述AND输出经耦合到第二触发器626的第二时钟输入。例如，所述AND输出可经配置以经由时钟门控单元654的时钟输出耦合到第二触发器626的第二时钟输入。

在实例操作中，响应于第三逻辑信号632的断言及控制逻辑信号608的上升边缘，第三逻辑门658传递无毛刺(glitch)的控制逻辑信号608作为实例门控时钟信号660。响应于第三逻辑信号632的取消断言及/或以其它方式为逻辑低信号，对时钟门控单元654的输出进行门控且因此，在门控时钟信号660被取消断言时不输出时钟。

在一些实例中，锁存器656、第三逻辑门658及/或更一般来说时钟门控单元654可用于当第三逻辑信号632被取消断言时对来自第二触发器626的第二时钟输入的时钟上升边缘进行门控。例如，门控或信号门控可指掩蔽及/或以其它方式阻止不想要的信号转变在逻辑电路中向前传播。在图6B的实例中，锁存器656、第三逻辑门658及/或更一般来说时钟门控单元654可用于对控制逻辑信号608的边缘进行门控，所述控制逻辑信号608将第三逻辑信号632的断言门控到第二AND输入及/或更一般来说到时钟门控单元654的时钟输入。在一些此类实例中，锁存器656、第三逻辑门658及/或更一般来说时钟门控单元654可用于响应于第三逻辑信号632的断言及控制逻辑信号608的上升边缘而对比较器620到第二触发器626的比较器输出进行取样。

图7是描绘图6A的第二实例功率转换系统600及/或图6B的第三实例功率转换系统650的实例操作的实例时序图700。图7的实例的时序图700包含实例零电流电平阈值704及实例波形702、706、708、710、712、714、716，其包含第一实例波形702、第二实例波形706、第三实例波形708、第四实例波形710、第五实例波形712、第六实例波形714及第七实例波形716。

在图7的所说明实例中，第一波形702是与图4、6A及/或6B的电感器424相关联的电感器电流的实例波形。在图7中，第二波形706是图6A及/或6B的控制逻辑信号608的实例波形。在图7中，第三波形708是图4、6A及/或6B的第二控制信号482的实例波形。在图7中，第四波形710是图6A及/或6B的第三逻辑信号632的实例波形。在图7中，第五波形712是图6A及/或6B的第一逻辑信号628的实例波形。在图7中，第六波形714是图6A及/或6B的第二逻辑信号630的实例波形。在图7中，第七波形716是图6A及/或6B的第四逻辑信号634的实例波形。

在图7的实例时序图700中，在第一实例时间(T1)718，图4的第一晶体管410断开(例如，响应于控制逻辑信号608的下降边缘而关断)。在第一时间718，图4的第二晶体管412响应于图4的第二控制信号482的上升边缘而接通。例如，第一时间718可对应于图4、6A及/或6B的功率转换器402的第一LS周期的开始或起始。

在图7的实例中，在第一时间718，取消断言图6A及/或6B的第三逻辑信号632(例如，逻辑低信号、逻辑“0”等)。在第一时间718，响应于接通第二晶体管412，图6A及/或6B的第一逻辑门612断言图6A及/或6B的第一逻辑信号628。第一逻辑门612响应于第一逻辑门输入处的经断言第二控制信号482及反相为第二逻辑门输入处的逻辑高信号的经取消断言第三逻辑信号632而断言第一逻辑信号628。

在图7的实例时序图700中，第一逻辑门612触发及/或以其它方式调用第一实例取样窗口720，所述第一实例取样窗口720在第一时间718开始且在第二实例时间(T2)722结束。第一取样窗口720在第二时间722响应于控制逻辑信号608的上升边缘而结束。例如，在第二时间722之前，取消断言第三逻辑信号632，从而致使(1)经取消断言的第三逻辑信号632在图6A及/或6B的第二逻辑门614的第三逻辑门输入处及(2)致使逻辑高信号在图6A及/或6B的第二逻辑门614的第二逻辑门输出及第一触发器624的第一触发器输入处。在第二时间722，响应于控制逻辑信号608的上升边缘，将第一触发器输入处的逻辑高信号时控到第一触发器624的第一触发器输出以断言第三逻辑信号632。在第二时间722，响应于断言第三逻辑信号632，第一逻辑门612的第二逻辑门输入将经断言的第三逻辑信号632反相为逻辑低信号且因此，致使第一逻辑门612取消断言第一逻辑信号628。

响应于在第一时间718断言第一逻辑信号628，第一逻辑门612接通第三晶体管616。响应于接通第三晶体管616，可基于电感器电流而生成图4、6A及/或6B的第二晶体管412的VDS，其中电感器电流与图4、6A及/或6B的电感器424相关联。在第一取样窗口720期间，图6A的第二信号比较器电路606及/或图6B的第三信号比较器电路652可对第二晶体管412的VDS进行取样以生成经取样电压且经由电容器618存储经取样电压。在第二时间722，刚好在第二驱动器电路602取消断言第二控制信号482之前(例如，在关断第二晶体管412之前的1ns、2ns、4ns等)对第二晶体管412的VDS进行取样。在第二时间722，响应于控制逻辑信号608的上升边缘而对第二晶体管412的VDS进行取样。

响应于在第二时间722断言第三逻辑信号632，触发从第二时间722开始直到第三实例时间(T3)726的第一实例保持及比较窗口724。第三逻辑信号632的断言维持电容器618处的经取样电压且调用多路复用器622以将第二逻辑信号630多路复用到第二触发器626的第二触发器输入。例如，第一触发器624可断言到多路复用器622的选择输入的第三逻辑信号632，从而致使第一多路复用器输入处的逻辑低信号在多路复用器输出处生成。在其它实例中，响应于(1)在第二时间722断言第三逻辑信号632及(2)在第二时间722之后的相对短时间的控制逻辑信号608的下降边缘，图6B的锁存器656可断言到第三逻辑门658的逻辑高信号且因此，实现及/或以其它方式允许第三逻辑门658在第三时间726断言到第二触发器626的第二触发器输入的图6B的门控时钟信号660。

在图7的实例的第一保持及比较窗口724期间，图6A及/或6B的比较器620比较经取样电压(例如，第二晶体管412的VDS)与参考电压。有利地，生成第一保持及比较窗口724以使比较器620能够确立及/或以其它方式生成稳定输出且确保由比较器620执行的比较产生准确及/或以其它方式为确定性的测量。在图7的实例中，在第二时间722获得的经取样电压未达到第二比较器输入处的参考电压且因此，指示电感器电流波形702大于零电流电平704。

在图7的实例时序图700中，第一逻辑门612响应于第二控制信号482被断言且第三逻辑信号632被取消断言而在第四实例时间(T4)728断言第一逻辑信号628。响应于断言第一逻辑信号628，第一逻辑门612触发及/或以其它方式生成在第四时间728开始且在第六实例时间(T6)732结束的第二实例取样窗口730。在第五实例时间(T5)734，比较器620响应于电感器电流波形702小于零电流电平704而断言第二逻辑信号630。例如，在从第四时间728开始的第二LS周期期间，电感器电流波形702在第五时间734下降到低于零电流电平704。在此类实例中，负电感器电流可致使正VDS跨第二晶体管412生成。例如，响应于在第四时间728接通第三晶体管616，电容器618可充电到匹配及/或以其它方式对应于第二晶体管412的VDS的电压。在一些此类实例中，在第五时间734，比较器620响应于由电容器618存储的经取样电压(例如，第二晶体管412的VDS)大于第二比较器输入处的参考电压而断言第二逻辑信号630。

在图7的所说明实例中，在第六时间732，第一触发器624响应于控制逻辑信号608的上升边缘而断言第三逻辑信号632。响应于在第六时间732断言第三逻辑信号632，触发从第六时间732开始直到第七实例时间(T7)736的第二实例保持及比较窗口733。第三逻辑信号632的断言维持电容器618处的经取样电压且调用多路复用器622以将第二逻辑信号630多路复用到第二触发器626的第二触发器输入。例如，第一触发器624可断言到多路复用器622的选择输入的第三逻辑信号632，从而致使在多路复用器输出处生成第一多路复用器输入处的逻辑高信号。在此类实例中，在第六时间732，响应于第一触发器624将经断言的第三逻辑信号632时控到多路复用器622的选择输入，多路复用器622致使第二逻辑信号630在第二触发器输入处。

在图7的实例的第二保持及比较窗口733期间，比较器620比较经取样电压与参考电压。有利地，生成第二保持及比较窗口733以使比较器620能够确立及/或以其它方式生成稳定输出且确保由比较器620执行的比较产生准确及/或以其它方式为确定性的测量。在图7的实例中，在第五时间734获得的经取样电压达到第二比较器输入处的参考电压且因此，指示电感器电流波形702小于零电流电平704。

在第八实例时间(T8)738，响应于控制逻辑信号608的上升边缘，第二触发器626将第二逻辑信号630从多路复用器输出时控到第二触发器输出以断言第四逻辑信号634。在第八时间738，第二控制逻辑电路604基于第四逻辑信号634的断言而确定、识别及/或检测切换条件。响应于在第八时间738检测到切换条件，第二控制逻辑电路604将图4、6A及/或6B的功率转换器402的操作模式从PWM模式切换为PFM模式。例如，第二控制逻辑电路604可将PFM模式存储为图4、6A及/或6B的模式472。在此类实例中，第二控制逻辑电路604可在寄存器(例如，存储器寄存器、存储器中的寄存器等)中设置位，在固件及/或软件中设置硬件及/或机器可读旗标等及/或其组合。响应于在第八时间738切换操作模式，第二控制逻辑电路604、第二驱动器电路602及/或更一般来说图4的切换模式控制电路404在PFM模式下控制图4的功率转换器402及/或更一般来说第一功率转换系统400、图6A的第二功率转换系统600、图6B的第三功率转换系统650等。

图8是包含功率转换器802的第四实例功率转换系统800的示意图解，所述功率转换器802包含第一晶体管804及第二晶体管806。功率转换器802将电流从电压输入(VIN)808递送到输出节点810。第四功率转换系统800包含耦合到第一晶体管804的第一驱动器(例如，第一门驱动器)812及耦合到第二晶体管806的第二驱动器814。在图8中，第四功率转换系统800包含比较器816及逻辑门818。

在图8中，比较器816连续地比较第二晶体管806的VDS与参考电压(GND)820。比较器816在功率转换器802的HS周期期间自动调零。在一些实例中，响应于陡峭的电感器电流摆动速率，功率转换器802可能由于来自比较器816的延迟而具有降低的效率。例如，比较器816可能不够快而无法检测正VDS(例如，基于负电感器电流的VDS)且因此，引起功率转换器802的错误切换操作。有利地，图4的第一功率转换系统400、图6A的第二功率转换系统600及/或图6B的第三功率转换系统650是相对于图8的第四功率转换系统800的(若干)改进，这是因为第一功率转换系统400及/或第二功率转换系统600可由于由第一功率转换系统400、第二功率转换系统600及/或第三功率转换系统650实现的比较器相关延迟的(若干)减少而使用比第四功率转换系统800更短的LS周期检测负电感器电流。

有利地，图4的第一功率转换系统400、图6A的第二功率转换系统600及/或图6B的第三功率转换系统650通过降低比较器延迟对零电流检测的影响且因此改进对应功率转换器的效率而为相对于图8的第四功率转换系统800的(若干)改进。例如，图4、6A及/或6B的功率转换系统400、600、650响应于第一控制信号而对与晶体管相关联的VDS进行取样且响应于第二控制信号而比较经取样VDS，其中第一控制信号与第二控制信号之间的时间段使对应比较器能够确立及生成准确输出信号以检测PFM进入。

图9是包含功率转换器902的第五实例功率转换系统900的示意图解，所述功率转换器902包含第一晶体管904及第二晶体管906。功率转换器902将电流从电压输入(VIN)908递送到切换节点910。第五功率转换系统900包含耦合到第一晶体管904的第一驱动器(例如，第一门驱动器)912及耦合到第二晶体管906的第二驱动器914。在图9中，第五功率转换系统900包含逻辑门916及电流仿真电路918。电流仿真电路918包含比较器920、电平移位器922及电流感测电路924。

在图9中，电流感测电路924基于切换节点910处的电压而生成IOUT 926。在图9中，切换节点910处的电压可为第二晶体管906的VDS。电流仿真电路918的比较器920连续地比较第二晶体管906的VDS与由电平移位器922生成的参考电压(REFIN_lvl)。在一些实例中，响应于陡峭的电感器电流压摆动速率，功率转换器902可能由于来自比较器920的延迟而具有降低的效率。例如，比较器920可能不够快而无法检测正VDS(例如，基于负电感器电流的VDS)且因此，引起功率转换器902的错误切换操作。有利地，图4的第一功率转换系统400、图6A的第二功率转换系统600及/或图6B的第三功率转换系统650是相对于图9的第五功率转换系统900的(若干)改进，这是因为第一功率转换系统400及/或第二功率转换系统600可使用比第五功率转换系统900更短的LS周期检测负电感器电流。例如，使用更短LS周期检测负电感器电流可响应于降低及/或以其它方式消除由第一功率转换系统400及/或第二功率转换系统600实现的比较器延迟引起的零电流检测的不准确性。

有利地，图4的第一功率转换系统400、图6A的第二功率转换系统600及/或图6B的第三功率转换系统650通过降低比较器延迟对零电流检测的影响且因此改进对应功率转换器的效率而为相对于图9的第五功率转换系统900的(若干)改进。例如，图4、6A及/或6B的功率转换系统400、600、650响应于第一控制信号对与晶体管相关联的VDS进行取样且响应于第二控制信号而对经取样VDS进行比较，其中第一控制信号与第二控制信号之间的时间段使对应比较器能够确立及生成准确输出信号以检测PFM进入。

在图10中展示代表可在利用实例硬件逻辑、实例机器可读指令(例如，硬件可读指令)、实例硬件实施状态机及/或其任何组合(其经配置以实施图4的第一实例驱动器电路440、第一实例信号比较器电路450、第一实例控制逻辑电路460、实例数据库470及/或更一般来说实例切换模式控制电路404，及/或图6A的第二实例驱动器电路602、第二实例控制逻辑电路604、第二实例信号比较器电路606，及/或图6B的第三实例信号比较器电路652)的同时实行的实例过程的流程图。实例机器可读指令可为由(若干)可编程处理器、(若干)可编程控制器、(若干)GPU、(若干)DSP、(若干)ASIC、(若干)PLD及/或(若干)FPLD执行的一或多个可执行程序或可执行程序的(若干)部分。程序可经体现在存储在例如非易失性存储器、易失性存储器等的非暂时性计算机可读存储媒体上的软件中，但是整个程序及/或其部分可替代地由任何其它装置(例如，可编程装置)来执行及/或经体现在固件或专用硬件中。此外，尽管参考图10中所说明的流程图描述实例程序，但是可替代地使用实施图4的第一实例驱动器电路440、第一实例信号比较器电路450、第一实例控制逻辑电路460、实例数据库470及/或更一般来说实例切换模式控制电路404及/或图6A的第二实例驱动器电路602、第二实例控制逻辑电路604、第二实例信号比较器电路606及/或图6B的第三实例信号比较器电路652的许多其它方法。例如，可改变框的执行顺序，及/或可改变、消除或组合一些所描述框。另外或替代地，任何或所有框可由经结构化以在不执行软件或固件的情况下执行对应操作的一或多个硬件电路(例如，离散及/或集成的模拟及/或数字电路系统、FPGA、ASIC、比较器、运算放大器(op-amp)、逻辑电路等)来实施。

本文中所描述的机器可读指令可以压缩格式、加密格式、分段格式、编译格式、可执行格式、封装格式等中的一或多者存储。如本文中所描述的机器可读指令可被存储为可用于创建、制造及/或产生机器可执行指令的数据(例如，指令的部分、代码、代码的表示等)。例如，机器可读指令可经分段且经存储在一或多个存储装置上。机器可读指令可能需要安装、修改、调适、更新、组合、补充、配置、解密、解压缩、解包、分发、重新指派、编译等中的一或多者，以便使其可由计算装置及/或其它机器直接读取、解译及/或执行。例如，机器可读指令可经存储在多个部分中，所述部分个别地压缩、加密且存储在单独计算装置上，其中所述部分在解密、解压缩及组合时形成实施例如本文中所描述的程序的程序的一组可执行指令。

本文中所描述的机器可读指令可由任何过去、现在或将来的指令语言、脚本语言、编程语言等来表示。例如，机器可读指令可使用以下语言中的任一者来表示：C++、Java、C#、Perl、Python、JavaScript、超文本标记语言(HTML)、结构化查询语言(SQL)、Swift等。

如上文所提及，图10的实例过程可使用存储在非暂时性计算机及/或机器可读媒体(例如快闪存储器、只读存储器、高速缓冲存储器、随机存取存储器及/或其中存储有信息达任何持续时间(例如，达延长的时间段、永久地、达短暂瞬间，以暂时缓冲及/或高速缓冲存储信息)的任何其它存储装置或存储磁盘上的可执行指令(例如，计算机、机器及/或硬件可读指令)来实施。如本文中所使用，术语非暂时性计算机可读媒体、非暂时性机器可读媒体及/或非暂时性硬件可读媒体明确地被定义为包含任何类型的计算机、机器及/或硬件可读存储装置及/或存储磁盘且排除传播信号并排除传输媒体。

“包含”及“包括”(与其所有形式及时态)在本文中用作开放式术语。因此，每当权利要求采用任何形式的“包含”或“包括”(例如，包括(comprises)、包含(includes)、包括(comprising)、包含(including)、具有等)作为前言或在任何种类的权利要求叙述内时，应理解为在不超出对应权利要求或叙述的范围的情况下可存在额外要素、术语等。如本文中所使用，当短语“至少”在例如权利要求的前言中用作过渡术语时，其以与术语“包括”及“包含”是开放式相同的方式呈开放式。术语“及/或”当例如以例如A、B及/或C的形式使用时是指A、B、C的任何组合或子集，例如(1)单独A、(2)单独B、(3)单独C、(4)A与B、(5)A与C、(6)B与C及(7)A与B及C。如本文中在描述结构、组件、项目、对象及/或事物的背景下所使用，短语“A及B中的至少一者”意在是指包含(1)至少一个A、(2)至少一个B及(3)至少一个A及至少一个B中的任一者的实施方案。类似地，如本文中在描述结构、组件、项目、对象及/或事物的背景下所使用，短语“A或B中的至少一者”意在指代包含(1)至少一个A、(2)至少一个B及(3)至少一个A及至少一个B中的任一者的实施方案。如本文中在描述过程、指令、动作、活动及/或步骤的执行(performance或execution)的背景下所使用，短语“A及B中的至少一者”意在是指包含(1)至少一个A、(2)至少一个B及(3)至少一个A及至少一个B中的任一者的实施方案。类似地，如本文中在描述过程、指令、动作、活动及/或步骤的执行(performance或execution)的背景下所使用，短语“A或B中的至少一者”意在是指包含(1)至少一个A、(2)至少一个B及(3)至少一个A及至少一个B中的任一者的实施方案。

如本文中所使用，单数引用(例如，“一”、“一个”、“第一”、“第二”等)不排除多个。如本文中所使用，术语“一”或“一个”实体是指所述实体中的一或多者。术语“一”(或“一个”)、“一或多个”及“至少一个”在本文中可互换地使用。此外，尽管个别地列出，但是多个构件、元件或方法动作可由例如单个单元或处理器来实施。另外，尽管个别特征可被包含在不同实例或权利要求中，但是这些特征可被组合，且包含在不同实例或权利要求中并不暗示特征的组合不可行及/或是不利的。

图10是可在利用可被执行的实例机器可读指令及/或经配置以实施图4的实例切换模式控制电路404，图6A的第二实例控制逻辑电路604、第二实例驱动器电路602、第二实例信号比较器电路606及/或图6B的第三实例信号比较器电路652以调整图4、6A及/或6B的实例功率转换器402的操作模式的实例硬件的同时实行的实例过程1000的流程图。图10的实例过程1000在框1002处开始，在所述框1002处图4、6A及/或6B的功率转换系统400、600、650基于经存储操作模式而设置功率转换器的操作模式。例如，第一控制逻辑电路460(图4)可从数据库470(图4)获得(若干)模式472(图4)。在此类实例中，第一控制逻辑电路460可将功率转换器402(图4、6A及/或6B)的模式设置为PWM模式。在其它实例中，第二控制逻辑电路604可从存储装置605(图6A到6B)获得(若干)模式472且基于(若干)模式472中的经获得者而将功率转换器406的模式设置为PWM模式。

在框1004处，功率转换系统400、600、650基于经存储操作模式而控制功率转换器。例如，第一控制逻辑电路460可调用第一驱动器电路440(图4)控制晶体管410、412(图4)中的一者(若干者)以在PWM模式下控制功率转换器402。在其它实例中，第二控制逻辑电路604可生成控制逻辑信号608(图6A到6B)以指示第二驱动器电路602(图6A到6B)生成控制信号480、482中的一者(若干者)以控制晶体管410、412中的一者(若干者)以在PWM模式下控制功率转换器402。

在框1006处，功率转换系统400、600、650生成第一控制信号以触发第一低侧(LS)周期。例如，第一驱动器电路440可生成第二控制信号482的上升边缘以接通第二晶体管412以触发第一LS周期。在此类实例中，第一控制逻辑电路460可引导第一驱动器电路440生成第二控制信号482的上升边缘。在其它实例中，响应于控制逻辑信号608的下降边缘，第二驱动器电路602可生成第二控制信号482的上升边缘以开始第一LS周期。

在框1008处，功率转换系统400、600、650基于晶体管的漏极到源极电压而对电压进行取样。例如，第一信号比较器电路450(图4)可基于感测电压430(图4)而对电压进行取样。在此类实例中，感测电压430可为第二晶体管412的VDS。在一些此类实例中，第一信号比较器电路450可在第二控制信号482的下降边缘之前(例如，在第一LS周期结束之前)基于感测电压430而对电压进行取样。在其它实例中，第二信号比较器电路606(图6A)及/或第三信号比较器电路652(图6B)可在第二控制信号482的下降边缘之前利用电容器618(图6A到6B)对与第二晶体管412相关联的电压进行取样。在此类实例中，经取样电压是基于第二晶体管412的VDS。

在框1010处，功率转换系统400、600、650确定经取样电压是否满足阈值。例如，第一信号比较器电路450可比较经取样电压(例如，第二晶体管412的VDS)与参考电压(例如，0V、零电压阈值等)。在此类实例中，参考电压可基于零电感器电流的量(例如，图7的零电流电平704)。在一些此类实例中，第一信号比较器电路450可基于比较而确定经取样电压大于参考电压且因此，确定与电感器424相关联的电感器电流为负。在其它实例中，第二信号比较器电路606及/或第三信号比较器电路652可比较(1)第一比较器输入处的由电容器618存储的经取样电压与(2)第二比较器输入处的参考轨423(图4)的参考电压。在此类实例中，比较器620(图6A到6B)可响应于经取样电压大于参考电压而断言第二逻辑信号630。有利地，第二信号比较器电路606及/或第三信号比较器电路652可确定与电感器424相关联的电感器电流为负，这是因为流动通过第二晶体管412的电感器电流引起跨第二晶体管412的正VDS，这致使由电容器618存储的经取样电压大于参考电压。

如果在框1010处，功率转换系统400、600、650确定经取样电压不满足阈值，那么在框1012处，比较器不断言第一逻辑信号。例如，包含在第一信号比较器电路450中的比较器可不断言指示经取样电压小于参考电压的逻辑信号。在其它实例中，比较器620可不响应于经取样电压小于参考电压而断言第二逻辑信号630。

响应于比较器不断言第一逻辑信号，那么在框1014处，功率转换系统400、600、650生成第二控制信号。例如，第一驱动器电路440可生成第一控制信号480的上升边缘。在其它实例中，第二控制逻辑电路604可生成控制逻辑信号608的上升边缘以命令第二驱动器电路602生成第一控制信号480的上升边缘。响应于在框1014处生成第二控制信号，控制前进到框1026以确定是否继续监测晶体管。

如果在框1010处，功率转换系统400、600、650确定经取样电压满足阈值，那么在框1016处，比较器断言第一逻辑信号。例如，包含在第一信号比较器电路450中的比较器可断言指示经取样电压大于参考电压的逻辑信号。在其它实例中，比较器620可响应于经取样电压大于参考电压而断言第二逻辑信号630。

在框1018处，功率转换系统400、600、650生成第二控制信号以触发第二LS周期。例如，第一驱动器电路440可生成第一控制信号480的上升边缘以结束取样窗口(例如，图5的第二取样窗口518)且开始保持及比较窗口(例如，图5的第二保持及比较窗口524)。在此类实例中，第一驱动器电路440可在第一控制信号480的上升边缘之后生成第二控制信号482的上升边缘以触发第二LS周期。在其它实例中，第二控制逻辑电路604可生成控制逻辑信号608的上升边缘以命令第二驱动器电路602生成第一控制信号480的上升边缘以结束取样窗口(例如，图7的第二取样窗口730)且开始保持及比较窗口(例如，图7的第二保持及比较窗口733)。

在框1020处，功率转换系统400、600、650将第二逻辑信号传输到控制逻辑电路。例如，第一信号比较器电路450可将时钟信号从第一信号比较器电路450时控到第一控制逻辑电路460。在其它实例中，第二触发器626可将第二逻辑信号630从多路复用器622(图6A)时控到第二控制逻辑电路604的输入以生成及/或以其它方式断言第四逻辑信号634(图6A到6B)。

在框1022处，功率转换系统400、600、650基于第二逻辑信号而将功率转换器的第一操作模式调整为第二操作模式。例如，第一控制逻辑电路460可基于逻辑信号而将操作模式从PWM模式调整为PFM模式。在其它实例中，第二控制逻辑电路604可响应于第四逻辑信号634被断言而将操作模式从PWM模式调整为PFM模式。

在框1024处，功率转换系统400、600、650将第二操作模式存储为功率转换器的操作模式。例如，第一控制逻辑电路460可将PFM模式存储为(若干)模式472中的一者。在其它实例中，第二控制逻辑电路604可将PFM模式存储为(若干)模式472中的一者。

在框1026处，功率转换系统400、600、650确定是否继续监测晶体管。例如，第一信号比较器电路450可确定继续监测与第二晶体管412相关联的VDS。在其它实例中，第二信号比较器电路606及/或第三信号比较器电路652可确定是否继续监测第二晶体管412的VDS。如果在框1026处，功率转换系统400、600、650确定继续监测所述晶体管，那么控制前进到框1004以基于经存储操作模式(例如PFM模式)而控制功率转换器。如果在框1026处，功率转换系统400、600、650确定不继续监测所述晶体管，那么图10的实例的实例过程1000结束。

根据前述内容，将明白，已揭示调整功率转换器的操作模式的实例系统、方法、设备及制品。实例系统、方法、设备及制品确保PWM模式与PFM模式之间的滞后且在宽输入及输出电压范围内优化及/或以其它方式改进功率转换器效率。实例系统、方法、设备及制品可优化及/或以其它方式改进包含宽范围的功率电感器(例如，具有100nH、220nH、470nH、1微亨(μH)等的电感的电感器)的功率转换器效率。实例系统、方法、设备及制品可通过最小化及/或以其它方式防止对输出电压或切换操作的干扰来改进功率转换器效率。实例系统、方法、设备及制品通过对与晶体管相关联的电压进行取样且比较所述电压与两个或更多个LS周期、切换循环等内的阈值来改进PFM进入检测的准确性。实例系统、方法、设备及制品可检测具有相对短LS周期(例如，小于15ns、小于20ns等)的功率转换器的PFM进入，这可能在低压差电压下操作或在高频下切换时发生。

本文中揭示用于调整功率转换器的操作模式的实例方法、设备、系统及制品。进一步实例及其组合包含以下实例：

实例1包含一种设备，所述设备包括：第一晶体管，其具有栅极端子、第一电流端子及第二电流端子，所述第一电流端子经耦合到第二晶体管及功率转换器的电感器；电容器，其经耦合到所述第二电流端子；逻辑门，其具有第一逻辑门输入、第二逻辑门输入及逻辑门输出，所述逻辑门输出经耦合到所述栅极端子；比较器，其具有比较器输入及比较器输出，所述比较器输入经耦合到所述电容器及所述第二电流端子；多路复用器，其经耦合到所述比较器输出；第一触发器，其经耦合到所述多路复用器及所述第二逻辑门输入；及第二触发器，其经耦合到所述多路复用器及所述第一触发器。

实例2包含根据实例1所述的设备，其中所述逻辑门是第一逻辑门，所述第一触发器具有第一触发器输入、第二触发器输入及触发器输出，所述多路复用器具有多路复用器选择输入，所述触发器输出经耦合到所述第二逻辑门输入及所述多路复用器选择输入，且进一步包含具有第三逻辑门输入及第二逻辑门输出的第二逻辑门，所述第三逻辑门输入经耦合到所述第二逻辑门输入、所述触发器输出及所述多路复用器选择输入，所述第二逻辑门输出经耦合到所述第一触发器输入。

实例3包含根据实例2所述的设备，其中所述第一逻辑门是AND逻辑门，所述第一逻辑门输入是非反相输入，所述第二逻辑门输入是反相输入，且所述第二逻辑门是反相器。

实例4包含根据实例1所述的设备，其中所述多路复用器具有第一多路复用器输入、第二多路复用器输入、多路复用器选择输入及多路复用器输出，所述第二触发器具有第一触发器输入、第二触发器输入及触发器输出，所述第一触发器输入经耦合到所述多路复用器输出，所述第二触发器输入经耦合到所述第一触发器，所述触发器输出经耦合到所述第二多路复用器输入，且进一步包含具有控制逻辑输入及控制逻辑输出的控制逻辑电路，所述控制逻辑输入经耦合到所述触发器输出及所述第二多路复用器输入，所述控制逻辑输出经耦合到所述第一触发器及所述第二触发器输入。

实例5包含根据实例4所述的设备，其进一步包含具有驱动器电路输入及驱动器电路输出的驱动器电路，所述驱动器电路输入经耦合到所述控制逻辑输出，所述驱动器电路输出经耦合到所述第一逻辑门输入，所述驱动器电路输出经配置以耦合到所述第二晶体管。

实例6包含一种设备，所述设备包括：控制逻辑电路，其经配置以：生成第一控制信号及第二控制信号，所述第二控制信号在所述第一控制信号之后；且响应于第一逻辑信号的断言而将功率转换器的第一操作模式调整为所述功率转换器的第二操作模式；及信号比较器电路，其包含比较器，所述信号比较器电路经耦合到所述控制逻辑电路，所述信号比较器电路经配置以：响应于所述第一控制信号，对所述比较器的输入进行取样且响应于所述输入满足阈值而断言第二逻辑信号；且响应于所述第二控制信号，断言所述第一逻辑信号。

实例7包含根据实例6所述的设备，其中所述第一操作模式是脉冲宽度调制(PWM模式且所述第二操作模式是脉冲频率调制(PFM)模式。

实例8包含根据实例6所述的设备，其中所述功率转换器包含电感器与具有第一电流端子及第二电流端子的第一晶体管，且所述信号比较器电路包含：第二晶体管，其具有第三电流端子及第四电流端子，所述第三电流端子经耦合到所述第一电流端子且经耦合到所述电感器，所述第四电流端子经耦合到所述输入，所述电感器生成电感器电流，所述电感器电流引起跨所述第一电流端子及所述第二电流端子生成电压；电容器，其经耦合到所述第四电流端子及所述输入，且其中所述比较器经配置以比较所述输入处的所述电压且响应于所述电感器电流小于电流阈值而断言所述第二逻辑信号。

实例9包含根据实例6所述的设备，其中所述功率转换器包含具有第一电流端子的第一晶体管，所述输入是比较器输入，所述比较器具有比较器输出，且所述信号比较器电路包含：第二晶体管，其具有第二电流端子及第三电流端子，所述第二电流端子经耦合到所述第一电流端子，所述比较器输入经耦合到第三电流端子；多路复用器，其经耦合到所述比较器输出；第一触发器，其经耦合到所述多路复用器及所述控制逻辑电路；及第二触发器，其经耦合到所述第一触发器、所述多路复用器及所述控制逻辑电路。

实例10包含根据实例9所述的设备，其中所述控制逻辑电路具有控制逻辑电路输入及控制逻辑电路输出，所述多路复用器具有选择输入、第一多路复用器输入、第二多路复用器输入及多路复用器输出，所述第一触发器具有第一触发器输入、第一时钟输入及第一触发器输出，所述第二触发器具有第二触发器输入、第二时钟输入及第二触发器输出，且其中所述第一多路复用器输入经耦合到所述比较器输出，所述第二多路复用器输入经耦合到所述第二触发器输出及所述控制逻辑电路输入，所述多路复用器输出经耦合到所述第二触发器输入，且所述第一时钟输入经耦合到所述第二时钟输入及所述控制逻辑电路输出。

实例11包含根据实例9所述的设备，其中所述第一晶体管具有第一栅极端子，所述第二晶体管具有第二栅极端子，所述功率转换器进一步包含具有第三栅极端子及第四电流端子的第三晶体管，所述第四电流端子经耦合到所述第一电流端子，且进一步包含：控制逻辑电路，其具有控制逻辑电路输入及控制逻辑电路输出，所述控制逻辑电路输入经耦合到所述第二触发器的触发器输出，所述控制逻辑电路输出经耦合到所述第一触发器的第一触发器输入及所述第二触发器的第二触发器输入；及驱动器电路，其具有驱动器电路输入、第一驱动器电路输出及第二驱动器电路输出，所述驱动器电路输入经耦合到所述控制逻辑电路输出，所述第一驱动器电路输出经耦合到所述第一栅极端子，所述第二驱动器电路输出经耦合到所述第三栅极端子。

实例12包含根据实例9所述的设备，其中所述第一晶体管具有第一栅极端子，所述第二晶体管具有第二栅极端子，且所述信号比较器电路包含：第一逻辑门，其具有第一逻辑门输入、第二逻辑门输入及第一逻辑门输出，所述第一逻辑门输入经耦合到所述第一栅极端子，所述第二逻辑门输入经耦合到所述第一触发器的第一触发器输出，所述第一逻辑门输出经耦合到所述第二栅极端子；及第二逻辑门，其具有第三逻辑门输入及第二逻辑门输出，所述第三逻辑门输入经耦合到所述第二逻辑门输入及所述第一触发器输出，所述第二逻辑门输出经耦合到所述第一触发器的第一触发器输入。

实例13包含根据实例9所述的设备，其中所述阈值是第一阈值，所述第一晶体管具有第一栅极端子且所述第二晶体管具有第二栅极端子，且进一步包含：逻辑门，其具有耦合到所述第二栅极端子的逻辑门输出，所述逻辑门经配置以响应于所述第一控制信号而断言所述第二逻辑信号，所述第二逻辑信号接通所述第二晶体管，且其中所述多路复用器经配置以响应于所述第二逻辑信号被断言且所述第一触发器断言第四逻辑信号而断言第三逻辑信号。

实例14包含一种功率转换系统，所述功率转换系统包括：功率转换器，其具有负载端子，所述负载端子经耦合到负载，所述功率转换器包含具有电流端子及栅极端子的晶体管；切换模式控制电路，其经耦合到所述电流端子及所述栅极端子，所述切换模式控制电路包含比较器，所述切换模式控制电路经配置以：响应于第一控制信号，对所述比较器的输入进行取样；响应于所述输入满足阈值，断言第一逻辑信号；响应于在所述第一控制信号之后的第二控制信号，响应于所述第一逻辑信号的所述断言而断言第二逻辑信号；且响应于所述第二逻辑信号的所述断言而将所述功率转换器的第一操作模式调整为所述功率转换器的第二操作模式。

实例15包含根据实例14所述的功率转换系统，其中所述功率转换器是降压转换器，所述晶体管是第一晶体管，所述电流端子是耦合到所述切换模式控制电路的第一电流端子，所述栅极端子是耦合到所述切换模式控制电路的第一栅极端子，且所述功率转换器进一步包含：第二晶体管，其具有第二电流端子及第二栅极端子，所述第二电流端子经耦合到所述第一电流端子及所述切换模式控制电路；第一电感器端子，其经耦合到电感器，所述第一电感器端子经耦合到所述第一电流端子、所述第二电流端子及所述切换模式控制电路；及第二电感器端子，其经耦合到所述电感器及所述负载端子。

实例16包含根据实例14所述的功率转换系统，其中所述第一操作模式是脉冲宽度调制(PWM)模式且所述第二操作模式是脉冲频率调制(PFM)模式。

实例17包含根据实例14所述的功率转换系统，其中所述功率转换器包含电感器，所述电流端子是第一电流端子，所述晶体管是具有第二电流端子的第一晶体管，且所述切换模式控制电路包含：第二晶体管，其具有第三电流端子及第四电流端子，所述第三电流端子经耦合到所述第一电流端子且经耦合到所述电感器，所述第四电流端子经耦合到所述输入，所述电感器生成电感器电流，所述电感器电流引起跨所述第一电流端子及所述第二电流端子生成电压，且其中所述比较器经配置以比较所述输入处的所述电压且响应于所述电感器电流小于电流阈值而断言所述第一逻辑信号。

实例18包含根据实例14所述的功率转换系统，其中所述切换模式控制电路包含驱动器电路、信号比较器电路及控制逻辑电路，所述驱动器电路经耦合到所述信号比较器电路及所述控制逻辑电路，且其中所述驱动器电路经配置以响应于所述第一控制信号及所述第二控制信号而接通所述晶体管。

实例19包含根据实例14所述的功率转换系统，其中所述输入是比较器输入，所述比较器具有比较器输出，所述晶体管是具有第一电流端子的第一晶体管，且所述切换模式控制电路包含：第二晶体管，其具有第二电流端子及第三电流端子，所述第二电流端子经耦合到所述第一电流端子，所述比较器输入经耦合到第三电流端子；多路复用器，其经耦合到所述比较器输出；第一触发器，其经耦合到所述多路复用器；控制逻辑电路，其经耦合到所述第一触发器；及第二触发器，其经耦合到所述第一触发器、所述多路复用器及所述控制逻辑电路。

实例20包含根据实例19所述的功率转换系统，其中所述控制逻辑电路具有控制逻辑电路输入及控制逻辑电路输出，所述多路复用器具有选择输入、第一多路复用器输入、第二多路复用器输入及多路复用器输出，所述第一触发器具有第一触发器输入、第一时钟输入及第一触发器输出，所述第二触发器具有第二触发器输入、第二时钟输入及第二触发器输出，且其中所述第一多路复用器输入经耦合到所述比较器输出；所述第二多路复用器输入经耦合到所述第二触发器输出及所述控制逻辑电路输入；所述多路复用器输出经耦合到所述第二触发器输入；且所述第一时钟输入经耦合到所述第二时钟输入及所述控制逻辑电路输出。

实例21包含根据实例19所述的功率转换系统，其中所述第一晶体管具有第一栅极端子，所述第二晶体管具有第二栅极端子，且所述切换模式控制电路包含：第一逻辑门，其具有第一逻辑门输入、第二逻辑门输入及第一逻辑门输出，所述第一逻辑门输入经耦合到所述第一栅极端子，所述第二逻辑门输入经耦合到所述第一触发器的第一触发器输出，所述第一逻辑门输出经耦合到所述第二栅极端子；及第二逻辑门，其具有第三逻辑门输入及第二逻辑门输出，所述第三逻辑门输入经耦合到所述第二逻辑门输入及所述第一触发器输出，所述第二逻辑门输出经耦合到所述第一触发器的第一触发器输入。

实例22包含根据实例19所述的功率转换系统，其中所述阈值是第一阈值，所述第一晶体管具有第一栅极端子且所述第二晶体管具有第二栅极端子，且进一步包含：逻辑门，其具有第一逻辑门输入、第二逻辑门输入及逻辑门输出，所述第一逻辑门输入经耦合到所述第一栅极端子，所述第二逻辑门输入经耦合到所述第一触发器的第一触发器输出，所述逻辑门输出经耦合到所述第二栅极端子，所述逻辑门经配置以响应于第四逻辑信号被断言且第五逻辑信号被取消断言而断言第三逻辑信号，所述第三逻辑信号接通所述第二晶体管，且其中所述多路复用器经配置以响应于所述第一逻辑信号被断言且所述第一触发器断言所述第五逻辑信号而断言第六逻辑信号。

实例23包含一种方法，所述方法包括：响应于第一控制信号，在第一低侧周期期间对比较器的输入进行取样，所述输入基于与耦合到功率转换器的晶体管相关联的电压；响应于所述输入满足阈值，断言第一逻辑信号；响应于在所述第一控制信号之后的第二控制信号，利用多路复用器选择待在所述第一低侧周期之后的第二低侧周期期间传输到触发器的第一逻辑信号；利用所述触发器基于所述第一逻辑信号而断言第二逻辑信号；及响应于所述第二逻辑信号的所述断言而将所述功率转换器的第一操作模式调整为所述功率转换器的第二操作模式。

实例24包含根据实例23所述的方法，其中所述晶体管是第一晶体管，且进一步包含：响应于在所述第一低侧周期期间接通所述第一晶体管，利用耦合到所述第一晶体管的逻辑门断言第三逻辑信号以接通第二晶体管，所述第二晶体管经耦合到所述第一晶体管及所述逻辑门；响应于所述第三逻辑信号的所述断言及所述输入满足所述阈值，利用耦合到所述第二晶体管的所述比较器断言所述第一逻辑信号；响应于所述第一逻辑信号的所述断言，利用耦合到所述比较器的所述多路复用器断言到耦合到所述多路复用器的所述触发器的第四逻辑信号；及响应于所述第二控制信号，利用所述触发器断言到耦合到所述触发器的控制逻辑电路的所述第二逻辑信号。

实例25包含根据实例23所述的方法，其中所述晶体管是第一晶体管，所述功率转换器包含耦合到所述第一晶体管的第二晶体管，且进一步包含：响应于在所述第一低侧周期期间接通所述第一晶体管，触发取样窗口以对所述输入进行取样；响应于所述第二控制信号，在所述第二低侧周期期间触发保持窗口以比较所述输入与所述阈值；及响应于在所述第二低侧周期期间断言所述第一逻辑信号，断言所述第二逻辑信号。

尽管本文中已揭示某些实例系统、方法、设备及制品，但是本专利的覆盖范围不限于此。相反，本专利涵盖完全落入本专利的权利要求书的范围内的所有系统、方法、设备及制品。

所附权利要求特此以引用的方式并入到本具体实施方式中，其中每一权利要求独立地作为本发明的单独实施例。

Claims (25)

1.一种设备，其包括：

第一晶体管，其具有栅极端子、第一电流端子及第二电流端子，所述第一电流端子经耦合到第二晶体管及功率转换器的电感器；

电容器，其经耦合到所述第二电流端子；

逻辑门，其具有第一逻辑门输入、第二逻辑门输入及逻辑门输出，所述逻辑门输出经耦合到所述栅极端子；

比较器，其具有比较器输入及比较器输出，所述比较器输入经耦合到所述电容器及所述第二电流端子；

多路复用器，其经耦合到所述比较器输出；

第一触发器，其经耦合到所述多路复用器及所述第二逻辑门输入；及

第二触发器，其经耦合到所述多路复用器及所述第一触发器。

2.根据权利要求1所述的设备，其中所述逻辑门是第一逻辑门，所述第一触发器具有第一触发器输入、第二触发器输入及触发器输出，所述多路复用器具有多路复用器选择输入，所述触发器输出经耦合到所述第二逻辑门输入及所述多路复用器选择输入，且进一步包含具有第三逻辑门输入及第二逻辑门输出的第二逻辑门，所述第三逻辑门输入经耦合到所述第二逻辑门输入、所述触发器输出及所述多路复用器选择输入，所述第二逻辑门输出经耦合到所述第一触发器输入。

3.根据权利要求2所述的设备，其中所述第一逻辑门是AND逻辑门，所述第一逻辑门输入是非反相输入，所述第二逻辑门输入是反相输入，且所述第二逻辑门是反相器。

4.根据权利要求1所述的设备，其中所述多路复用器具有第一多路复用器输入、第二多路复用器输入、多路复用器选择输入及多路复用器输出，所述第二触发器具有第一触发器输入、第二触发器输入及触发器输出，所述第一触发器输入经耦合到所述多路复用器输出，所述第二触发器输入经耦合到所述第一触发器，所述触发器输出经耦合到所述第二多路复用器输入，且所述设备进一步包含具有控制逻辑输入及控制逻辑输出的控制逻辑电路，所述控制逻辑输入经耦合到所述触发器输出及所述第二多路复用器输入，所述控制逻辑输出经耦合到所述第一触发器及所述第二触发器输入。

5.根据权利要求4所述的设备，其进一步包含具有驱动器电路输入及驱动器电路输出的驱动器电路，所述驱动器电路输入经耦合到所述控制逻辑输出，所述驱动器电路输出经耦合到所述第一逻辑门输入，所述驱动器电路输出经配置以耦合到所述第二晶体管。

6.一种设备，其包括：

控制逻辑电路，其经配置以：

生成第一控制信号及第二控制信号，所述第二控制信号在所述第一控制信号之后；且

响应于第一逻辑信号的断言而将功率转换器的第一操作模式调整为所述功率转换器的第二操作模式；及

信号比较器电路，其包含比较器，所述信号比较器电路经耦合到所述控制逻辑电路，所述信号比较器电路经配置以：

响应于所述第一控制信号，对所述比较器的输入进行取样且响应于所述输入满足阈值而断言第二逻辑信号；且

响应于所述第二控制信号，断言所述第一逻辑信号。

7.根据权利要求6所述的设备，其中所述第一操作模式是脉冲宽度调制PWM模式且所述第二操作模式是脉冲频率调制PFM模式。

8.根据权利要求6所述的设备，其中所述功率转换器包含电感器与具有第一电流端子及第二电流端子的第一晶体管，且所述信号比较器电路包含：

第二晶体管，其具有第三电流端子及第四电流端子，所述第三电流端子经耦合到所述第一电流端子且经耦合到所述电感器，所述第四电流端子经耦合到所述输入，所述电感器生成电感器电流，所述电感器电流引起跨所述第一电流端子及所述第二电流端子生成电压；

电容器，其经耦合到所述第四电流端子及所述输入；且其中

所述比较器经配置以比较所述输入处的所述电压且响应于所述电感器电流小于电流阈值而断言所述第二逻辑信号。

9.根据权利要求6所述的设备，其中所述功率转换器包含具有第一电流端子的第一晶体管，所述输入是比较器输入，所述比较器具有比较器输出，且所述信号比较器电路包含：

第二晶体管，其具有第二电流端子及第三电流端子，所述第二电流端子经耦合到所述第一电流端子，所述比较器输入经耦合到第三电流端子；

多路复用器，其经耦合到所述比较器输出；

第一触发器，其经耦合到所述多路复用器及所述控制逻辑电路；及

第二触发器，其经耦合到所述第一触发器、所述多路复用器及所述控制逻辑电路。

10.根据权利要求9所述的设备，其中所述控制逻辑电路具有控制逻辑电路输入及控制逻辑电路输出，所述多路复用器具有选择输入、第一多路复用器输入、第二多路复用器输入及多路复用器输出，所述第一触发器具有第一触发器输入、第一时钟输入及第一触发器输出，所述第二触发器具有第二触发器输入、第二时钟输入及第二触发器输出，且其中：

所述第一多路复用器输入经耦合到所述比较器输出；

所述第二多路复用器输入经耦合到所述第二触发器输出及所述控制逻辑电路输入；

所述多路复用器输出经耦合到所述第二触发器输入；且

所述第一时钟输入经耦合到所述第二时钟输入及所述控制逻辑电路输出。

11.根据权利要求9所述的设备，其中所述第一晶体管具有第一栅极端子，所述第二晶体管具有第二栅极端子，所述功率转换器进一步包含具有第三栅极端子及第四电流端子的第三晶体管，所述第四电流端子经耦合到所述第一电流端子，且所述设备进一步包含：

控制逻辑电路，其具有控制逻辑电路输入及控制逻辑电路输出，所述控制逻辑电路输入经耦合到所述第二触发器的触发器输出，所述控制逻辑电路输出经耦合到所述第一触发器的第一触发器输入及所述第二触发器的第二触发器输入；及

驱动器电路，其具有驱动器电路输入、第一驱动器电路输出及第二驱动器电路输出，所述驱动器电路输入经耦合到所述控制逻辑电路输出，所述第一驱动器电路输出经耦合到所述第一栅极端子，所述第二驱动器电路输出经耦合到所述第三栅极端子。

12.根据权利要求9所述的设备，其中所述第一晶体管具有第一栅极端子，所述第二晶体管具有第二栅极端子，且所述信号比较器电路包含：

第一逻辑门，其具有第一逻辑门输入、第二逻辑门输入及第一逻辑门输出，所述

第一逻辑门输入经耦合到所述第一栅极端子，所述第二逻辑门输入经耦合到所述第一触发器的第一触发器输出，所述第一逻辑门输出经耦合到所述第二栅极端子；及

第二逻辑门，其具有第三逻辑门输入及第二逻辑门输出，所述第三逻辑门输入经耦合到所述第二逻辑门输入及所述第一触发器输出，所述第二逻辑门输出经耦合到所述第一触发器的第一触发器输入。

13.根据权利要求9所述的设备，其中所述阈值是第一阈值，所述第一晶体管具有第一栅极端子且所述第二晶体管具有第二栅极端子，且所述设备进一步包含：

逻辑门，其具有耦合到所述第二栅极端子的逻辑门输出，所述逻辑门经配置以响应于所述第一控制信号而断言所述第二逻辑信号，所述第二逻辑信号接通所述第二晶体管；且其中

所述多路复用器经配置以响应于所述第二逻辑信号被断言且所述第一触发器断言第四逻辑信号而断言第三逻辑信号。

14.一种功率转换系统，其包括：

功率转换器，其具有负载端子，所述负载端子经耦合到负载，所述功率转换器包含具有电流端子及栅极端子的晶体管；

切换模式控制电路，其经耦合到所述电流端子及所述栅极端子，所述切换模式控制电路包含比较器，所述切换模式控制电路经配置以：

响应于第一控制信号，对所述比较器的输入进行取样；

响应于所述输入满足阈值，断言第一逻辑信号；

响应于在所述第一控制信号之后的第二控制信号，响应于所述第一逻辑信号的所述断言而断言第二逻辑信号；且

响应于所述第二逻辑信号的所述断言而将所述功率转换器的第一操作模式调整为所述功率转换器的第二操作模式。

15.根据权利要求14所述的功率转换系统，其中所述功率转换器是降压转换器，所述晶体管是第一晶体管，所述电流端子是耦合到所述切换模式控制电路的第一电流端子，所述栅极端子是耦合到所述切换模式控制电路的第一栅极端子，且所述功率转换器进一步包含：

第二晶体管，其具有第二电流端子及第二栅极端子，所述第二电流端子经耦合到所述第一电流端子及所述切换模式控制电路；

第一电感器端子，其经耦合到电感器，所述第一电感器端子经耦合到所述第一电流端子、所述第二电流端子及所述切换模式控制电路；及

第二电感器端子，其经耦合到所述电感器及所述负载端子。

16.根据权利要求14所述的功率转换系统，其中所述第一操作模式是脉冲宽度调制PWM模式且所述第二操作模式是脉冲频率调制PFM模式。

17.根据权利要求14所述的功率转换系统，其中所述功率转换器包含电感器，所述电流端子是第一电流端子，所述晶体管是具有第二电流端子的第一晶体管，且所述切换模式控制电路包含：

第二晶体管，其具有第三电流端子及第四电流端子，所述第三电流端子经耦合到所述第一电流端子且经耦合到所述电感器，所述第四电流端子经耦合到所述输入，所述电感器生成电感器电流，所述电感器电流引起跨所述第一电流端子及所述第二电流端子生成电压；且其中

所述比较器经配置以比较所述输入处的所述电压且响应于所述电感器电流小于电流阈值而断言所述第一逻辑信号。

18.根据权利要求14所述的功率转换系统，其中所述切换模式控制电路包含驱动器电路、信号比较器电路及控制逻辑电路，所述驱动器电路经耦合到所述信号比较器电路及所述控制逻辑电路，且其中所述驱动器电路经配置以响应于所述第一控制信号及所述第二控制信号而接通所述晶体管。

19.根据权利要求14所述的功率转换系统，其中所述输入是比较器输入，所述比较器具有比较器输出，所述晶体管是具有第一电流端子的第一晶体管，且所述切换模式控制电路包含：

第二晶体管，其具有第二电流端子及第三电流端子，所述第二电流端子经耦合到所述第一电流端子，所述比较器输入经耦合到第三电流端子；

多路复用器，其经耦合到所述比较器输出；

第一触发器，其经耦合到所述多路复用器；

控制逻辑电路，其经耦合到所述第一触发器；及

第二触发器，其经耦合到所述第一触发器、所述多路复用器及所述控制逻辑电路。

20.根据权利要求19所述的功率转换系统，其中所述控制逻辑电路具有控制逻辑电路输入及控制逻辑电路输出，所述多路复用器具有选择输入、第一多路复用器输入、第二多路复用器输入及多路复用器输出，所述第一触发器具有第一触发器输入、第一时钟输入及第一触发器输出，所述第二触发器具有第二触发器输入、第二时钟输入及第二触发器输出，且其中：

所述第一多路复用器输入经耦合到所述比较器输出；

所述第二多路复用器输入经耦合到所述第二触发器输出及所述控制逻辑电路输入；

所述多路复用器输出经耦合到所述第二触发器输入；且

所述第一时钟输入经耦合到所述第二时钟输入及所述控制逻辑电路输出。

21.根据权利要求19所述的功率转换系统，其中所述第一晶体管具有第一栅极端子，所述第二晶体管具有第二栅极端子，且所述切换模式控制电路包含：

第一逻辑门，其具有第一逻辑门输入、第二逻辑门输入及第一逻辑门输出，所述

第一逻辑门输入经耦合到所述第一栅极端子，所述第二逻辑门输入经耦合到所述第一触发器的第一触发器输出，所述第一逻辑门输出经耦合到所述第二栅极端子；及

第二逻辑门，其具有第三逻辑门输入及第二逻辑门输出，所述第三逻辑门输入经耦合到所述第二逻辑门输入及所述第一触发器输出，所述第二逻辑门输出经耦合到所述第一触发器的第一触发器输入。

22.根据权利要求19所述的功率转换系统，其中所述阈值是第一阈值，所述第一晶体管具有第一栅极端子且所述第二晶体管具有第二栅极端子，且所述功率转换系统进一步包含：

逻辑门，其具有第一逻辑门输入、第二逻辑门输入及逻辑门输出，所述第一逻辑门输入经耦合到所述第一栅极端子，所述第二逻辑门输入经耦合到所述第一触发器的第一触发器输出，所述逻辑门输出经耦合到所述第二栅极端子，所述逻辑门经配置以响应于第四逻辑信号被断言且第五逻辑信号被取消断言而断言第三逻辑信号，所述第三逻辑信号接通所述第二晶体管；且其中

所述多路复用器经配置以响应于所述第一逻辑信号被断言且所述第一触发器断言所述第五逻辑信号而断言第六逻辑信号。

23.一种方法，其包括：

响应于第一控制信号，在第一低侧周期期间对比较器的输入进行取样，所述输入基于与耦合到功率转换器的晶体管相关联的电压；

响应于所述输入满足阈值，断言第一逻辑信号；

响应于在所述第一控制信号之后的第二控制信号，利用多路复用器选择待在所述第一低侧周期之后的第二低侧周期期间传输到触发器的第一逻辑信号；

利用所述触发器基于所述第一逻辑信号而断言第二逻辑信号；及

响应于所述第二逻辑信号的所述断言而将所述功率转换器的第一操作模式调整为所述功率转换器的第二操作模式。

24.根据权利要求23所述的方法，其中所述晶体管是第一晶体管，且所述方法进一步包含：

响应于在所述第一低侧周期期间接通所述第一晶体管，利用耦合到所述第一晶体管的逻辑门断言第三逻辑信号以接通第二晶体管，所述第二晶体管经耦合到所述第一晶体管及所述逻辑门；

响应于所述第三逻辑信号的所述断言及所述输入满足所述阈值，利用耦合到所述第二晶体管的所述比较器断言所述第一逻辑信号；

响应于所述第一逻辑信号的所述断言，利用耦合到所述比较器的所述多路复用器断言到耦合到所述多路复用器的所述触发器的第四逻辑信号；及

响应于所述第二控制信号，利用所述触发器向断言到耦合到所述触发器的控制逻辑电路的所述第二逻辑信号。

25.根据权利要求23所述的方法，其中所述晶体管是第一晶体管，所述功率转换器包含耦合到所述第一晶体管的第二晶体管，且所述方法进一步包含：

响应于在所述第一低侧周期期间接通所述第一晶体管，触发取样窗口以对所述输入进行取样；

响应于所述第二控制信号，在所述第二低侧周期期间触发保持窗口以比较所述输入与所述阈值；及

响应于在所述第二低侧周期期间断言所述第一逻辑信号，断言所述第二逻辑信号。

Images