-
GEBIET DER ERFINDUNG
-
Die Erfindung betrifft einen DC-DC-Wandler mit automatischer Induktivitätserfassung zur Effizienzoptimierung.
-
HINTERGRUND
-
Ein üblicher integrierter DC-DC-Abwärtswandler weist einen High-Side-Leistungstransistor und einen Low-Side-Leistungstransistor auf, die zwischen Versorgungsanschlüssen in Reihe geschaltet sind, sowie eine externe Induktivität, die zwischen dem Verbindungsknoten der Leistungstransistoren, der üblicherweise als Schaltknoten bezeichnet wird, und einem Ausgangsanschluss, mit dem eine Last verbunden ist, geschaltet ist. Bei geringer Last geht der Wandler in einen Energiesparmodus über, der den Ruhestromverbrauch verringert und eine hohe Umwandlungseffizienz durch Auslassen von Schaltpulsen gewährleistet. Dieser Energiesparmodus wird als PFM-Modus (engt. Pulse Frequency Modulation) oder einfach als ”Pulsauslassmodus” (engl. ”pulse skipping mode”) bezeichnet. Ein Fehlerkomparator vergleicht die Ausgangsspannung am Ausgangsanschluss mit einer Referenzspannung. Wenn die Ausgangsspannung unter die Referenzspannung fällt, wird der High-Side-Leistungstransistor für eine Einschaltzeit mit einer vorbestimmten Mindestdauer eingeschaltet, wobei die Schaltfrequenz von dem Laststrom abhängig ist. Die Mindesteinschaltzeit wird bestimmt, um die Wandlereffizienz für den kleinsten ausgelegten Wert der externen Induktivität hinsichtlich der kleinsten und kostengünstigsten Gesamtwandlerlösung zu optimieren und dabei die Ausgangsspannungswelligkeit niedrig zu halten.
-
Da die Mindesteinschaltzeit für einen bestimmten Wert der externen Induktivität optimiert ist, ist die Wandlereffizienz für größere Werte einer externen Induktivität geringer. Katalogprodukte, wie etwa integrierte DC-DC-Wandler, müssen natürlich für eine Reihe von Werten externer Induktivitäten offen sein, dies jedoch auf Kosten einer geringeren Wandlereffizienz bei Induktivitätswerten, die größer sind als der kleine Induktivitätswert, für den die Mindesteinschaltdauer optimiert ist.
-
Aus der
US 6,329,801 B1 ist ein DC-DC-Wandler bekannt, mit einem High-Side-Leistungstransistor und eine Low-Side-Leistungstransistor, die zwischen Versorgungsanschlüssen, an die eine Eingangsversorgungsspannung angelegt wird, in Reihe geschaltet sind, wobei eine Induktivität zwischen einem Verbindungsknoten der Leistungstransistoren und einem Ausgangsanschluss, mit dem eine last verbunden ist, geschaltet ist. Der Wander weist einen Komparator auf, der die Ausgangsspannung am Ausgangsanschluss mit einer Referenzspannung vergleicht. Ferner ist dort ein Induktivitätsstromdetektor, der erfasst, wenn sich der Induktivitätsstrom Null nähert. Es ist außerdem eine Zeitgeber für eine Mindesteinschaltzeit vorgesehen, der so ausgeführt ist, dass er eine Mindesteinschaltzeit des High-Side-Leistungstransistors bestimmt, die für einen bestimmten Wert der Induktivität optimiert ist. Weiter ist ein Vorrang-Zeitgeber vorgesehen, der so ausgeführt ist, dass er in Reaktion auf den Induktivitätsstrom eine vorrangige Einschaltzeit bestimmt. Eine Steuerlogik stellt in Reaktion auf die Ausgabe des Komparators und die längere Einschaltzeit aus Mindesteinschaltzeit und vorrangiger Einschaltzeit Steuersignale für Gatetreiber für Leistungstransistoren bereit. Die Mindesteinschaltzeit für den High-Side-Leistungstransistor wird in Reaktion auf den Induktivitätswert der jeweils angeschlossenen Induktivität eingestellt.
-
KURZZUSAMMENFASSUNG
-
Es ist eine Aufgabe der Erfindung einen DC-DC-Wandler bereit zu stellen, bei dem die Mindesteinschaltdauer automatisch für größere Induktivitätswerte verlängert wird und die Wandlereffizienz bei niedrigem Laststrom verbessert wird bzw. die Verwendung einer Induktivität, die größer ist, als die kleinste Induktivität, für die die Wandlereffizienz optimiert ist, ohne Effizienzverlust ermöglicht wird.
-
Bei einem Aspekt der Erfindung weist ein DC-DC-Wandler einen High-Side-Leistungstransistor und einen Low-Side-Leistungstransistor auf, die zwischen Versorgungsanschlüssen in Reihe geschaltet sind. Eine Induktivitat ist zwischen einem Verbindungsknoten der Leistungstransistoren und einem Ausgangsanschluss, mit dem eine Last verbunden ist, geschaltet. Ein Komparator vergleicht die Ausgangsspannung am Ausgangsanschluss mit einer Referenzspannung. Ein Induktivitätsstromdetektor detektiert, wenn sich der Induktivitätsstrom Null nähert.
-
Ein Zeitgeber für eine Mindesteinschaltzeit ist so ausgeführt, dass er eine Mindesteinschaltzeit des High-Side-Leistungstransistors bestimmt, die für einen bestimmten Wert der Induktivität optimiert ist. Ein Backgate-Stromdetektor detektiert den Stromfluss in der Backgate-Diode des Low-Side-Leistungstransistors. Ein Vorrang-Zeitgeber ist so ausgeführt, dass er eine vorrangige Einschaltzeit in Reaktion auf den Backgate-Stromdetektor bestimmt. Eine Steuerlogik stellt in Reaktion auf eine Ausgabe des Komparators und in Reaktion auf die jeweils längere der Mindesteinschaltzeit und der vorrangigen Einschaltzeit Steuersignale für Gatetreiber für die Leistungstransistoren bereit. Die Mindesteinschaltzeit für den High-Side-Leistungstransistor wird in Reaktion auf den Induktivitätswert der jeweils angeschlossenen Induktivität eingestellt. Dementsprechend wird die Mindesteinschaltdauer automatisch für größere Induktivitätswerte verlängert, wodurch die Wandlereffizienz bei niedrigem Laststrom verbessert wird, oder mit anderen Worten ist die Verwendung einer Induktivität, die größer ist als die kleinste Induktivität, für die die Wandlereffizienz optimiert ist, ohne Effizienzverlust möglich.
-
Bei einer bevorzugten Ausführungsform werden die Ausgänge des Zeitgebers für die Mindesteinschaltzeit und des Zeitgebers für die vorrangige Einschaltzeit einfach durch ein OR-Gate kombiniert.
-
Bei der bevorzugten Ausführungsform weist der Backgate-Stromdetektor auch einen Transistor in Gateschaltung auf, dessen Source-Anschluss mit dem Verbindungsknoten der Leistungstransistoren, der auch als Schaltknoten bezeichnet wird, verbunden ist. Es ist somit ersichtlich, dass das bestehende Signal am Schaltknoten verwendet wird, um zu erfassen, wenn der Induktivitätsstrom Null ist. Die negative Steigung des Induktivitätsstroms in der Induktivitätsentladungsphase ist nämlich bei größeren Induktivitäten geringer, und somit kann der Wert einer angeschlossenen Induktivitat bestimmt werden, indem erfasst wird, wenn der Induktivitätsstrom Null erreicht.
-
Der Zeitgeber für eine vorrangige Einschaltzeit weist ferner vorzugsweise einen Komparator mit einem ersten Eingang auf, an den ein Rampensignal angelegt wird, und mit einem zweiten Eingang auf, an den ein Referenzsignal angelegt wird. Das Rampensignal wird durch Integrieren der Eingangsversorgungsspannung und das Referenzsignal durch Integrieren der Ausgangsspannung am Ausgangsanschluss des Wandlers erzeugt. Somit hängt die Mindesteinschaltdauer im Wesentlichen von dem Verhältnis zwischen der Ausgangsspannung und der Eingangsspannung ab. Durch die Verwendung einer Integrationsschaltung mit einer RC-Reihenkombination mit einem von dem Backgate-Stromdetektor gesteuerten Schalter zur Erzeugung des Referenzsignals hängt jedoch die Mindesteinschaltdauer auch von der negativen Steigung des Induktivitätsentladestroms und somit von dem Wert der Induktivität ab.
-
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
1 ist ein schematisches Schaltbild eines integrierten DC-DC-Abwärtswandlers;
-
2 ist ein Signaldiagramm, das den Betrieb des Wandlers veranschaulicht;
-
3 ist ein Signaldiagramm, das einen Induktivitatsstrom für verschiedene Werte der Induktivität zeigt; und
-
4 ist ein schematisches Schaltbild eines modifizierten Zeitgebers für eine Mindesteinschaltzeit.
-
AUSFÜHRLICHE BESCHREIBUNG EINER BEISPIELHAFTEN AUSFÜHRUNGSFORM
-
Der DC-DC-Wandler aus 1 ist eine integrierte CMOS-Schaltung mit einer Leistungsstufe 10, einem Gatetreiber 12 und einer Logiksteuerschaltungsanordnung 14. Die Leistungsstufe weist einen High-Side-PMOS-Leistungstransistor HS und einen Low-Side-NMOS-Leistungstransistor LS auf, die zwischen einer Versorgungseingangsspannung Vin und Masse in Reihe geschaltet sind. Der Verbindungsknoten zwischen den beiden Transistoren ist der Schaltknoten SW des Wandlers, mit dem eine externe Induktivität L mit einem Ende verbunden ist, wobei das andere Ende einen Ausgangsanschluss Vout bildet, mit dem eine Last verbunden ist. Die Transistoren HS und LS werden von Puffern im Gatetreiber 12 gesteuert.
-
Eine erste Eingabe in die Logiksteuerschaltungsanordnung 14 ist eine Ausgabe eines Fehlerkomparators 16, dessen invertierender Eingang ein internes Rückkopplungssignal FB und dessen nicht-invertierender Eingang ein internes Referenzsignal REF empfängt. Das Rückkopplungssignal FB wird von einem internen Rückkopplungsnetzwerk 18 erzeugt, das Eingaben von dem Schaltknoten SW und dem Ausgangsanschluss Vout empfängt.
-
Eine zweite Eingabe in die Logiksteuerschaltungsanordnung 14 ist eine Ausgabe eines Komparators 20, der am nicht-invertierenden Eingang ein Rampensignal RAMP und am invertierenden Eingang ein Referenzsignal REF_TON empfängt. Das Rampensignal RAMP wird durch eine RC-Kombination, die zwischen dem Versorgungseingang Vin und Masse geschaltet ist, und durch einen Transistorschalter erzeugt, der über den Kondensator C angeschlossen ist und von einem Signal HS_OFF gesteuert wird. Das Referenzsignal REF_TON wird von einem Netzwerk 22 erzeugt, das eine Eingabe vom Schaltknoten SW empfängt.
-
Eine dritte Eingabe in die Logiksteuerschaltungsanordnung 14 ist eine Ausgabe eines Komparators 24, dessen nicht-invertierender Eingang mit Masse und dessen invertierender Eingang über einen von einem Signal LS_ON gesteuerten Schalter mit dem Schaltknoten SW verbunden ist.
-
Wenn die Ausgangsspannung am Anschluss Vout unter einen Schwellenwert fällt, der von dem internen Referenzsignal REF definiert ist, schaltet der Komparator 16 den Transistor HS ein. In Abhängigkeit von der Last wird der aktuelle Transistor HS entweder durch den Komparator 16 oder durch die Ausgabe des Komparators 20 ausgeschaltet, der ein Zeitgeber für eine Mindesteinschaltzeit ist. Bei geringen Lasten definiert der Komparator 20 die Einschaltdauer des Transistors HS, um eine geringe Ausgangsspannungswelligkeit und eine gute Effizienz zu gewährleisten. Die Einschaltzeit hängt von Vin ab, und somit bietet das System auch im Pulsauslassmodus eine gute Effizienz. Der Low-Side-Transistor LS wird unmittelbar nach dem Ausschalten des High-Side-Transistors HS eingeschaltet. Wenn der Low-Side-Transistor LS eingeschaltet ist und der Induktivitätsstrom Null erreicht, erzeugt der Komparator 24 ein Signal, das als Pause bezeichnet wird und die Leistungsstufe in einen hochohmigen Zustand zwingt. Dies führt zu einzelnen Induktivitätsstromburstpulsen. Außerdem verringert oder eliminiert das Pause-Signal den Arbeitsstrom der verschiedenen Schaltungsteile im Wandler. Es gibt keinen realen Übergang zwischen dem kontinuierlichen und dem diskontinuierlichen Modus, da das System die Induktivitatsstrompulse nur bei geringem Laststrom auslässt. Wenn der Laststrom erhöht wird, nähern sich die einzelnen Burst-Induktivitätsstrompulse einander, bis es kein hohes Pause-Signal mehr gibt. Das System fährt dann im kontinuierlichen Modus fort. Das Hinein-/Herausspringen ist sehr ruhig, es gibt keine plötzlich Änderung bei Vout.
-
Der Betrieb des Wandlers im Pulsauslassmodus (Pulsfrequenzmodulationsmodus) ist in 2 veranschaulicht. Jedes Mal, wenn die Ausgangsspannung Vout unter die interne Referenzspannung REF fällt, schaltet der Fehlerkomparator 16. Gleichzeitig wird der Zeitgeber für die Mindesteinschaltzeit, der von dem Komparator 20 gebildet wird, ausgelöst, und der High-Side-Transistor HS wird eingeschaltet. Die Mindestdauer für die Einschaltzeit des High-Side-Transistors HS wird von dem Zeitgeber für die Mindesteinschaltzeit bestimmt. Wenn der High-Side-Transistor HS eingeschaltet ist, beginnt der Induktivitätsstrom zu steigen, und wenn der Transistor HS ausgeschaltet und der Low-Side-Transistor LS eingeschaltet ist, beginnt der Induktivitatsstrom zu sinken. Der Komparator 24 detektiert einen Nullstrom am Schaltknoten SW und erzeugt das Pause-Signal, das so wirkt, dass der Low-Side-Transistor LS ausgeschaltet wird.
-
Mit Bezug auf 3 ist ein einzelner Induktivitatsstromburst für eine kleine Induktivität und eine große Induktivität gezeigt. Der Induktivitätsstrom IL steigt während der Einschaltzeit des High-Side-Transistors HS, die die Mindesteinschaltzeit min-ton ist. Der Induktivitätsstrom sinkt während der Einschaltzeit des Low-Side-Transistors. Wie leicht zu verstehen ist, sind die positiven und negativen Steigungen für die kleinere Induktivität viel steiler. Um einen negativen Strom zu vermeiden und interne Verzögerungen zu berücksichtigen, wird der Low-Side-Transistor LS bei einem Strom Iswitchoff, der etwas über Null liegt, ausgeschaltet. Wenn der Low-Side-Transistor LS ausgeschaltet ist, ist die Backgate-Diode des Transistors LS in Durchlassrichtung vorgespannt, bis keine Energie in der Induktivität mehr vorhanden ist. Wie in dem Diagramm von 3 zu sehen ist, ist die Zeit tbg1, in der die Backgate-Diode für die große Induktivität leitend ist, viel länger als die Zeit tbg2 für die kleine Induktivität. Dementsprechend ist es durch Erfassen der Zeit, in der der Strom der Backgate-Diode fließt, möglich, den Wert der angeschlossenen Induktivität zu bestimmen.
-
Wie zu sehen sein wird, ist es möglich, die Zeit des Backgate-Stroms zu detektieren und somit den Wert der angeschlossenen Induktivität anhand des Signals am Schaltknoten SW zu bestimmen.
-
4 zeigt eine beispielhafte Implementierung eines Zeitgebers, der ein Mindesteinschaltzeit-Signal in Abhängigkeit von dem Wert der angeschlossenen Induktivitat anhand der Erfassung des Backgate-Stroms erzeugt.
-
Eine erste Stufe ist eine Backgate-Stromerfassungsstufe. Diese Stufe weist einen Transistorschalter M1 in Gateschaltung auf, der mit einem Widerstand Rload zwischen dem Versorgungseingangsspannungsanschluss Vin und dem Schaltknoten SW in Reihe geschaltet ist. Die Gatespannung des Transistors M1 ist so bestimmt, dass die am Schaltknoten SW vorliegende negative Spannung den Transistor M1 einschaltet, sobald die Backgate-Diode eingeschaltet ist, und den Transistor M1 ausschaltet, wenn die Backgate-Diode nicht mehr leitend ist, da die Gate-Source-Spannung nicht hoch genug ist. Die zwischengespeicherte Ausgabe dieser Stufe ist eine Rail-to-Rail-Rechteckspannung, deren Pulsdauer der Dauer entspricht, in der das Backgate leitend ist.
-
Die zweite Stufe ist eine Referenzerzeugungsstufe, die von der Ausgabe der Backgate-Stromerfassungsstufe gesteuert wird. Es weist hauptsächlich eine integrierende RC-Reihenkombination mit einem Widerstand Rint und einem Kondensator Cint und einen Schalttransistor M2 auf, der zwischen dem Ausgangsanschluss Vout und Masse geschaltet ist, wobei ein weiterer Schalttransistor M3 über den Kondensator Cint geschaltet ist und von einem Signal Vclear gesteuert wird.
-
Die dritte Stufe ist ein Zeitgeber, der als „Vorrang-Zeitgeber” bezeichnet wird, da er ein herkömmliches Mindesteinschaltzeit-Signal übergehen kann, das für eine relativ kleine Induktivitat mit einem vorbestimmten Wert bestimmt ist. Der Vorrang-Zeitgeber weist einen Komparator 30 mit einem nicht-invertierenden Eingang auf, an den die Ausgangsspannung Vbg der Referenzerzeugungsstufe angelegt wird, und einen invertierenden Eingang, an den ein Rampensignal angelegt wird. Das Rampensignal wird von einer integrierenden RC-Kombination mit dem Widerstand Rramp und dem Kondensator Cramp erzeugt, die mit einem Schalttransistor M4 zwischen dem Eingangsversorgungsspannungsanschluss Vin und Masse in Reihe geschaltet sind, wobei der Transistor M4 von dem Schaltsignal am Schaltknoten SW gesteuert wird. Die Ausgabe des Komparators 30 ist ein Zeitgebersignal, dessen Einschaltdauer von der Backgate-Stromzeit und somit von dem Wert der angeschlossenen Induktivität, der in der Backgate-Stromerfassungsstufe bestimmt wurde, abhängig ist.
-
Der Vorrang-Zeitgeber weist auch ein OR-Gate 32 auf, das die „Vorrang”-Ausgabe des Komparators 30 mit einem ”Original”-Mindesteinschaltzeit-Signal kombiniert, das von einem Zeitgeber empfangen wird, der mit einem Komparator 34 gebildet ist. Dieser ”Original”-Zeitgeber weist eine Integrationsschaltungsanordnung auf, die derjenigen des Vorrang-Zeitgebers ähnlich ist, wobei der nicht-invertierende Eingang des Komparators 34 jedoch mit dem Ausgangsanschluss Vout verbunden ist.
-
Im Betrieb stellt der ”Original”-Zeitgeber Mindesteinschaltzeit-Signale bereit, die für eine kleine Induktivität von beispielsweise 1 μH optimiert sind. Solange eine kleine Induktivität am Ausgangsanschluss Vout angeschlossen ist, ist die Dauer der Ausgangspulse des Vorrang-Zeitgebers nicht länger als die Dauer der Ausgangspulse von dem ”Original”-Zeitgeber. Wenn jedoch eine größere Induktivität angeschlossen ist, ist die Dauer der Ausgangseule des Vorrang-Zeitgebers länger als die Dauer der Ausgangspulse des ”Original”-Zeitgebers, und das OR-Gate 32 gibt die längeren der Pulse aus, die an seinen Eingängen angelegt werden, sodass die Ausgabe des Vorrang-Zeitgebers wirksam ist.
