CN113206194A - 一种自整流忆阻器、制备方法及其应用 - Google Patents

一种自整流忆阻器、制备方法及其应用 Download PDF

Info

Publication number
CN113206194A
CN113206194A CN202110478216.9A CN202110478216A CN113206194A CN 113206194 A CN113206194 A CN 113206194A CN 202110478216 A CN202110478216 A CN 202110478216A CN 113206194 A CN113206194 A CN 113206194A
Authority
CN
China
Prior art keywords
oxide
memristor
sputtering
rectifying
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110478216.9A
Other languages
English (en)
Other versions
CN113206194B (zh
Inventor
郭新
黄静楠
黄鹤鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202110478216.9A priority Critical patent/CN113206194B/zh
Publication of CN113206194A publication Critical patent/CN113206194A/zh
Application granted granted Critical
Publication of CN113206194B publication Critical patent/CN113206194B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明公开了一种自整流忆阻器、制备方法及其应用，属于半导体器件领域。所述制备方法包括：下列步骤：(1)在底部电极表面沉积氧化物阻变层，该氧化物阻变层中掺杂至少一种金属；(2)在阻变层表面沉积与底部电极材料不同的顶部电极，得到所述自整流忆阻器。本发明采用金属掺杂的氧化物阻变层，从而改变器件的能带结构，提升器件的整流性能，抑制了大规模交叉开关阵列中的潜行电流效应，极大地提高阵列的集成度，大幅降低阵列的功耗。由此解决目前需要集成额外的器件，从而增加了交叉阵列配置的复杂度的技术问题。

Description

一种自整流忆阻器、制备方法及其应用
技术领域
本发明属于半导体器件领域，更具体地，涉及一种自整流忆阻器、制备方法及其应用。
背景技术
随着智能化社会的进一步发展，由于可以模仿人脑的信息处理方式，近年来忆阻器在神经形态计算(Neuromorphic computing)领域受到了广泛关注，基于忆阻器构建的人工神经网络有助于实现高性能计算架构、满足信息处理算力要求。同时，作为一种新型纳米器件，忆阻器由于具有简单的三明治结构，使用交叉阵列(Crossbar)结构即可构建高密度集成的阵列，实现大规模的人工神经网络。然而交叉阵列结构在使用时存在潜行电流(Sneak-path current)效应，干扰器件阻态的读取，限制忆阻阵列的规模尺寸。目前常采用的做法是将忆阻器串联一个有源的晶体管构成1T1R(One Transistor One Resistor)单元，或用忆阻器和选择器串联构成1S1R(One Selector One Resistor)单元，但这两种做法都需要集成额外的器件，不可避免地增加了交叉阵列配置的复杂度。
因此，构建自整流(self-rectifying)忆阻器，通过器件自身的整流效应抑制潜行电流效应，具有重要的研究意义。自整流忆阻器除了具有阻变性能，还存在类似二极管的单向导通特性。器件的整流比(current rectification ratio)越大，即对器件施加相同幅值的正负电压时，正负向表现出来的电流差异越大，器件对潜行电流效应的抑制能力越强。因此，自整流忆阻器在使用交叉阵列进行集成时，不需要额外的晶体管或选择器来抑制潜行电流效应，可以极大地提高阵列的集成度，大幅降低阵列的功耗。因此，基于以上方式来抑制忆阻阵列中的潜行电流效应，有利于硬件实现大规模阵列的忆阻神经网络，具有十分巨大的应用潜力。
发明内容
针对现有技术的以上缺陷或改进需求，本发明提供了一种自整流忆阻器、制备方法及其应用，其目的在于使用金属掺杂的氧化物阻变层，从而改变器件的能带结构，提升器件的整流性能，抑制了大规模交叉开关阵列中的潜行电流效应，由此解决目前需要集成额外的器件，从而增加了交叉阵列配置的复杂度的技术问题。
为实现上述目的，按照本发明的一个方面，提供了一种自整流忆阻器的制备方法，所述方法包括下列步骤：(1)在底部电极表面沉积氧化物阻变层，该氧化物阻变层中掺杂至少一种金属；(2)在阻变层表面沉积与底部电极材料不同的顶部电极，得到所述自整流忆阻器。
优选地，铜、钽、钛、镍、钨、铪、铌、钇、锌、钴、铝、硅、锗和锆中的至少一种；所述氧化物为氧化铌、氧化钛、氧化钨、氧化锌、氧化铪和氧化铜中的一种。
优选地，所述步骤(1)中采用磁控共溅射方法沉积氧化物阻变层，在沉积氧化物的同时掺杂所述金属。
优选地，所述采用磁控共溅射方法沉积氧化物阻变层的过程，具体为：在真空环境下，向放置有底部电极的腔体中通入工作气体和氧气，工作气体和氧气的气流量之比为12:2-12:8，溅射气压为2-3mTorr，待氧化的靶材的溅射功率为90-150W，溅射时间为7-15分钟；待掺杂的金属靶材的溅射功率为21-27W，溅射时间为7-15分钟。
优选地，所述采用磁控共溅射方法沉积氧化物阻变层的过程，具体为：在真空环境下，向放置有底部电极的腔体中通入氩气和氧气，氩气和氧气的气流量之比为12:6，溅射气压为2mTorr，待氧化的铌靶材的溅射功率为138W，溅射时间为10分钟；待掺杂的铜金属靶材的溅射功率为24W，溅射时间为10分钟。
优选地，所述顶部电极的功函数高于所述底部电极的功函数；优选地，所述底部电极为氮化钛或叠层，该叠层为金属钨和氮化钛的叠层，所述顶部电极为钯、铂中的至少一种。
其中，底部电极的是在衬底上沉积一整层材料或者通过光刻技术，先在衬底上利用显影液显影通过光刻技术光刻出图案，然后在图案区域进行沉积。顶部电极沉积是指先在阻变层表面上利用显影液显影通过光刻技术光刻出图案，然后在图案区域进行沉积。该底部电极和顶部电极在沉积之前进行了清洁处理，所述清洁处理是将衬底依次放入丙酮、酒精、去离子水中，分别超声清洗10-20分钟，循环若干次，用氮气吹干后备用。
按照本发明的另一个方面，提供了一种根据上文所述的制备方法制备得到的自整流忆阻器。
优选地，所述氧化物阻变层中金属掺杂的厚度为氧化物厚度的7％-17％。
优选地，所述氧化物阻变层中金属掺杂的厚度为氧化物厚度的12.8％。
按照本发明的又一个方面，提供了一种上文所述的自整流忆阻器在神经网络领域的应用，利用所述自整流忆阻器形成交叉开关阵列结构，从而实现抑制该交叉开关阵列结构中的潜行电流。
总体而言，通过本发明所构思的以上技术方案与现有技术相比，至少能够取得下列有益效果。
(1)本发明首先通过选择不同的电极材料，构建顶部电极和底部电极非对称的器件结构，使器件具有整流性能。其次，通过在阻变层中进行金属掺杂，该金属以金属离子状态融入氧化层，改变器件的能带结构，提升器件的整流性能，可较好地抑制大规模交叉开关阵列中的潜行电流效应，极大地提高阵列的集成度，大幅降低阵列的功耗。
(2)本发明中采用磁控共溅射方法，沉积氧化物阻变层，在沉积氧化物的同时掺杂金属。可以将金属充分均匀地掺杂在氧化物的内部而不是表面，使器件阻变层为一个整体层而非分别作用的两层。本发明通过在氧化物中掺杂金属，改变阻变层的能带结构，从而改变阻变层分别和顶电极、底电极的接触势垒，提高器件的自整流能力。
(3)本发明中金属的掺杂量对自整流忆阻器的影响在于通过改变金属掺杂比例，提高忆阻器的自整流能力，因此，本发明中优选的采用金属掺杂的厚度为氧化物厚度的7％-17％。本发明中优选的氩氧比的范围为12：2～12：8。为了精确控制金属的掺杂量，本发明中采用调节靶材的溅射功率的同时调节溅射时间。
(4)本发明提供的自整流忆阻器，器件结构简单、性能良好且稳定，降低了构建交叉阵列配置的复杂度，便于通过Crossbar结构来构建高密度的忆阻阵列，从而有利于硬件实现大规模阵列的忆阻人工神经网络，具有十分巨大的应用潜力。
附图说明
图1是本发明实施例1提供的自整流忆阻器的结构示意图；
图2是本发明实施例1提供的自整流忆阻器的电流-电压(I-V)曲线；
图3是通过本发明实施例1中具有金属掺杂的氧化物阻变层的自整流忆阻器和通过对比例1制备得到纯氧化物阻变层的忆阻器的电流-电压(I-V)曲线对比图；
图4是本发明实施例2提供的自整流忆阻器的平面俯视图；
图5是本发明实施例3提供的自整流忆阻器的电流-电压(I-V)曲线；
图6是本发明实施例4提供的自整流忆阻器的电流-电压(I-V)曲线；
图7是本发明实施例5提供的自整流忆阻器的电流-电压(I-V)曲线；
图8是本发明实施例6提供的自整流忆阻器的电流-电压(I-V)曲线。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
实施例1
本实施例提供了一种自整流忆阻器的制备方法，包括以下步骤：
(1)制备底部电极：将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上安装氮化钛靶材，将腔室本底真空度抽至小于2×10-6Torr，通入纯度为99.999％的氩气作为工作气体，溅射气压为3mTorr，氮化钛靶材的溅射功率为94W，溅射时间为83分钟，厚度为100nm；
(2)制备阻变层：将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上分别安装铌靶材和铜靶材，将腔室本底真空度抽至小于2×10-6Torr，通入氩气和氧气作为工作气体，氩气和氧气的气流量之比为12:6，溅射气压为2mTorr，用磁控共溅射技术沉积铜掺杂的氧化铌，铌靶材的溅射功率为138W，溅射时间为10分钟，厚度为19nm；铜靶材的溅射功率为24W，溅射时间为10分钟，厚度为2.8nm，计算得到铜掺杂的厚度比例为12.8％；
(3)制备顶部电极：在衬底上光刻出顶部电极图案后将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上安装铂靶材，将腔室本底真空度抽至小于2×10-6Torr，通入纯度为99.999％的氩气作为工作气体，溅射气压为3mTorr，铂金属的溅射功率为45W，溅射时间为20分钟，厚度为50nm，从而得到结构为氮化钛/掺铜的氧化铌/铂的自整流忆阻器。
对比例1
本对比例按照实施例1中相同的方法制备自整流忆阻器，不同之处在于，步骤(2)中制备无金属掺杂的阻变层，具体地：将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上安装铌靶材，将腔室本底真空度抽至小于2×10-6Torr，通入氩气和氧气作为工作气体，氩气和氧气的气流量之比为12:6，溅射气压为2mTorr，铌靶材的溅射功率为125W，溅射时间为11分钟，厚度为20nm。最终得到氮化钛/氧化铌/铂的忆阻器。
分析对比实施例1与对比例1的忆阻器：
图1是本发明实施例1中忆阻器的结构图。图1中阻变层的黑色圆点为金属掺杂。
图2是本发明实施例1中具有金属掺杂的氧化物阻变层的自整流忆阻器的电流-电压(I-V)曲线。采用吉士利4200半导体测试仪在顶部电极施加正向扫描，底部电极接地，对每个单器件忆阻器进行电学测试，得到阻变性能。在图2中，RR为器件整流比。由此可知，通过在阻变层中进行金属掺杂可以得到性能稳定、在偏压约±2V时整流比大于约1.4×105的高整流比器件。
图3是通过本发明实施例1中具有金属掺杂的氧化物阻变层的自整流忆阻器和通过对比例1制备得到纯氧化物阻变层的忆阻器的电流-电压(I-V)曲线对比图。采用吉士利4200半导体测试仪在顶部电极施加正向扫描，底部电极接地，对每个单器件忆阻器进行电学测试，得到阻变性能。在图3中，SET是指使器件从高阻态转化为低阻态，RESET是指使器件从低阻态转化为高阻态。由图3可知，对比例1中阻变层未掺杂金属的器件整流比很小，因此在器件阻变层中掺杂金属可以有效提高器件整流比。
实施例2
本实施例提供了一种具有交叉结构自整流忆阻器的制备方法，包括以下步骤：
(1)制备底部电极：在衬底上光刻出底部电极图案后将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上分别安装钨靶材和氮化钛靶材，将腔室本底真空度抽至小于2×10-6Torr，通入纯度为99.999％的氩气作为工作气体，溅射气压为3mTorr，钨靶材的溅射功率为63W，溅射时间为5分钟，厚度为15nm；氮化钛靶材的溅射功率为107W，溅射时间为8分钟，厚度为10nm，制得钨和氮化钛的叠层底电极；
(2)制备阻变层：将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上分别安装铌靶材和铜靶材，将腔室本底真空度抽至小于2×10-6Torr，通入氩气和氧气作为工作气体，氩气和氧气的气流量之比为12:6，溅射气压为2mTorr，用磁控共溅射技术沉积铜掺杂的氧化铌，铌靶材的溅射功率为138W，溅射时间为10分钟，厚度为19nm；铜靶材的溅射功率为24W，溅射时间为10分钟，厚度为2.8nm，计算铜掺杂的比例为12.8％；
(3)制备顶部电极：在衬底上光刻出顶部电极图案后将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上安装铂靶材，将腔室本底真空度抽至小于2×10-6Torr，通入纯度为99.999％的氩气作为工作气体，溅射气压为3mTorr，铂金属的溅射功率为45W，溅射时间为20分钟，厚度为50nm，制备结构为钨/氮化钛/掺铜的氧化铌/铂的器件，获得具有交叉结构的自整流忆阻器。
图4是本发明实施例2中自整流忆阻器的平面俯视图，TE为顶部电极，BE为底部电极。
通过本发明实施例2所制备的自整流忆阻器，可使器件的自整流比达到1.4×105，器件性能稳定，在构建阵列时能有效抑制交叉阵列中存在的潜行电流效应。
实施例3
本实施例按照实施例1中相同的方法制备自整流忆阻器，不同之处在于，制备阻变层：将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上分别安装铌靶材和铜靶材，将腔室本底真空度抽至小于2×10-6Torr，通入氩气和氧气作为工作气体，氩气和氧气的气流量之比为12:6，溅射气压为2mTorr，用磁控共溅射技术沉积铜掺杂的氧化铌，铌靶材的溅射功率为141W，溅射时间为7分钟，厚度为20nm；铜靶材的溅射功率为27W，溅射时间为7分钟，厚度为1.7nm，计算得到铜掺杂的厚度比例为7.8％。
图5是本发明实施例3中自整流忆阻器的电流-电压(I-V)曲线。在图5中，RR为器件整流比。本实施例3通过在阻变层中进行金属掺杂可以得到性能稳定、在偏压约±1.5V时整流比大于约4.69×102的高整流比器件。
实施例4
本实施例按照实施例1中相同的方法制备自整流忆阻器，不同之处在于，制备阻变层：将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上分别安装铌靶材和铜靶材，将腔室本底真空度抽至小于2×10-6Torr，通入氩气和氧气作为工作气体，氩气和氧气的气流量之比为12:6，溅射气压为2mTorr，用磁控共溅射技术沉积铜掺杂的氧化铌，铌靶材的溅射功率为120W，溅射时间为11分钟，厚度为20nm；铜靶材的溅射功率为25.8W，溅射时间为11分钟，厚度为4.1nm，计算得到铜掺杂的厚度比例为17.0％。
图6是本发明实施例4中自整流忆阻器的电流-电压(I-V)曲线。在图6中，RR为器件整流比。本实施例4通过在阻变层中进行金属掺杂可以得到性能稳定、在偏压约±1.5V时整流比大于约4.24×101的高整流比器件。
从上述实施例1-4以及对比例可以看出，通过在阻变层中进行金属掺杂可以得到性能稳定、具有高整流比的器件。随金属掺杂量从7％-12.8％，器件整流比逐渐升高的趋势，12.8％的金属掺杂量为本发明的最佳掺杂量，此时器件整流比最高，随金属掺杂量从12.8％-17％，器件整流比又呈现逐渐降低的趋势。而当金属掺杂量不在该7％-17％的区间时，器件整流比提升效应则不明显。
实施例5
本实施例按照实施例1中相同的方法制备自整流忆阻器，不同之处在于，制备阻变层：将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上分别安装铌靶材和铜靶材，将腔室本底真空度抽至小于2×10-6Torr，通入氩气和氧气作为工作气体，氩气和氧气的气流量之比为12:2，溅射气压为3mTorr，用磁控共溅射技术沉积铜掺杂的氧化铌，铌靶材的溅射功率为90W，溅射时间为15分钟，厚度为20nm；铜靶材的溅射功率为21W，溅射时间为15分钟，厚度为2.7nm，计算得到铜掺杂的厚度比例为11.9％。
图7是本发明实施例5中自整流忆阻器的电流-电压(I-V)曲线。在图7中，RR为器件整流比。
实施例6
本实施例按照实施例1中相同的方法制备自整流忆阻器，不同之处在于，制备阻变层：将衬底放置于磁控溅射腔体的托盘上，在腔体的靶源上分别安装铌靶材和铜靶材，将腔室本底真空度抽至小于2×10-6Torr，通入氩气和氧气作为工作气体，氩气和氧气的气流量之比为12:8，溅射气压为3mTorr，用磁控共溅射技术沉积铜掺杂的氧化铌，铌靶材的溅射功率为150W，溅射时间为10分钟，厚度为17.5nm；铜靶材的溅射功率为24W，溅射时间为10分钟，厚度为2.5nm，计算得到铜掺杂的厚度比例为12.5％。
图8是本发明实施例6中自整流忆阻器的电流-电压(I-V)曲线。在图8中，RR为器件整流比。
其中，氩气和氧气的气流量之比中通入的氧含量越高，氧化层的含氧量越高，从而对忆阻器的性能产生影响，改变忆阻器的阻变性能，从而影响忆阻器的最高电流。本发明中氩气和氧气的气流量之比优选为12:6，此时能够得到性能最佳的忆阻器。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种自整流忆阻器的制备方法，其特征在于，所述方法包括下列步骤：
(1)在底部电极表面沉积氧化物阻变层，该氧化物阻变层中掺杂至少一种金属；
(2)在阻变层表面沉积与底部电极材料不同的顶部电极，得到所述自整流忆阻器。
2.如权利要求1所述的制备方法，其特征在于，所述金属为铜、钽、钛、镍、钨、铪、铌、钇、锌、钴、铝、硅、锗和锆中的至少一种；所述氧化物为氧化铌、氧化钛、氧化钨、氧化锌、氧化铪和氧化铜中的一种。
3.如权利要求1或2所述的制备方法，其特征在于，所述步骤(1)中采用磁控共溅射方法沉积氧化物阻变层，在沉积氧化物的同时掺杂所述金属。
4.如权利要求3所述的制备方法，其特征在于，所述采用磁控共溅射方法沉积氧化物阻变层的过程，具体为：在真空环境下，向放置有底部电极的腔体中通入工作气体和氧气，工作气体和氧气的气流量之比为12:2-12:8，溅射气压为2-3mTorr，待氧化的靶材的溅射功率为90-150W，溅射时间为7-15分钟；待掺杂的金属靶材的溅射功率为21-27W，溅射时间为7-15分钟。
5.如权利要求4所述的制备方法，其特征在于，所述采用磁控共溅射方法沉积氧化物阻变层的过程，具体为：在真空环境下，向放置有底部电极的腔体中通入氩气和氧气，氩气和氧气的气流量之比为12:6，溅射气压为2mTorr，待氧化的铌靶材的溅射功率为138W，溅射时间为10分钟；待掺杂的铜金属靶材的溅射功率为24W，溅射时间为10分钟。
6.如权利要求1所述的制备方法，其特征在于，所述顶部电极的功函数高于所述底部电极的功函数；优选地，所述底部电极为氮化钛或叠层，该叠层为金属钨和氮化钛的叠层，所述顶部电极为钯、铂中的至少一种。
7.一种根据权利要求1-6所述的制备方法制备得到的自整流忆阻器。
8.如权利要求7所述的自整流忆阻器，其特征在于，所述氧化物阻变层中金属掺杂的厚度为氧化物厚度的7％-17％。
9.如权利要求8所述的自整流忆阻器，其特征在于，所述氧化物阻变层中金属掺杂的厚度为氧化物厚度的12.8％。
10.一种权利要求7-9任一项所述的自整流忆阻器在神经网络领域的应用，其特征在于，利用所述自整流忆阻器形成交叉开关阵列结构，从而实现抑制该交叉开关阵列结构中的潜行电流。
CN202110478216.9A 2021-04-30 2021-04-30 一种自整流忆阻器、制备方法及其应用 Active CN113206194B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110478216.9A CN113206194B (zh) 2021-04-30 2021-04-30 一种自整流忆阻器、制备方法及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110478216.9A CN113206194B (zh) 2021-04-30 2021-04-30 一种自整流忆阻器、制备方法及其应用

Publications (2)

Publication Number Publication Date
CN113206194A true CN113206194A (zh) 2021-08-03
CN113206194B CN113206194B (zh) 2023-07-04

Family

ID=77028720

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110478216.9A Active CN113206194B (zh) 2021-04-30 2021-04-30 一种自整流忆阻器、制备方法及其应用

Country Status (1)

Country Link
CN (1) CN113206194B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883489A (zh) * 2022-05-27 2022-08-09 西南大学 一种异质结自整流忆阻器及其制备方法

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783388A (zh) * 2009-01-21 2010-07-21 中国科学院微电子研究所 带有自整流效应的非易失电阻转变型存储器
US20110227031A1 (en) * 2009-01-06 2011-09-22 Zhiyong Li Memristor Devices Configured to Control Bubble Formation
CN102214674A (zh) * 2011-06-10 2011-10-12 清华大学 一种基于soi材料的具有自整流效应的阻变存储器
CN102214790A (zh) * 2011-06-10 2011-10-12 清华大学 一种具有自整流效应的阻变存储器
US20110266510A1 (en) * 2009-01-26 2011-11-03 Quitoriano Nathaniel J Controlled Placement of Dopants in Memristor Active Regions
US20120032134A1 (en) * 2009-07-10 2012-02-09 Jianhua Yang Memristive Junction with Intrinsic Rectifier
US20120104345A1 (en) * 2010-10-28 2012-05-03 Pickette Matthew D Memristive devices with layered junctions and methods for fabricating the same
US20120132880A1 (en) * 2009-07-28 2012-05-31 Bratkovski Alexandre M Memristors with Asymmetric Electrodes
CN102648528A (zh) * 2009-06-25 2012-08-22 惠普开发有限公司 具有带有不同开关阈值的本征二极管的可开关结
US20130051121A1 (en) * 2010-04-22 2013-02-28 Jianhua Yang Switchable two-terminal devices with diffusion/drift species
CN103106926A (zh) * 2011-11-10 2013-05-15 中国科学院微电子研究所 一次编程存储器及其制备方法
CN103137861A (zh) * 2011-12-01 2013-06-05 北京大学 存储器件、存储器阵列及其制造方法
US20130200327A1 (en) * 2012-01-20 2013-08-08 Agency For Science, Technology And Research Resistive Memory Arrangement and a Method of Forming the Same
US20140042380A1 (en) * 2012-08-10 2014-02-13 Kyung-min Kim Resistance switching material element and device employing the same
CN103633242A (zh) * 2012-08-28 2014-03-12 中国科学院微电子研究所 一种具有自整流特性的阻变存储器及其制备方法
CN104205343A (zh) * 2012-04-26 2014-12-10 惠普发展公司，有限责任合伙企业 可定制的非线性电器件
US20140367631A1 (en) * 2013-06-14 2014-12-18 Imec Vzw Self-rectifying rram element
CN105206743A (zh) * 2014-05-28 2015-12-30 台湾积体电路制造股份有限公司 具有多层器件结构的电阻式随机存取存储器（rram）
US20160093802A1 (en) * 2014-09-26 2016-03-31 Winbond Electronics Corp. Self-rectifying resistive random access memory cell structure
CN105742497A (zh) * 2016-03-01 2016-07-06 福建师范大学 一种自整流且电致阻变的金属有机存储器
CN105932035A (zh) * 2016-04-28 2016-09-07 杭州电子科技大学 一种用于阻变存储器交叉阵列的选通器件及其制备方法
US20170358742A1 (en) * 2014-12-19 2017-12-14 Imec Vzw Resistive switching memory cell
US20200044152A1 (en) * 2018-07-31 2020-02-06 Applied Materials, Inc. Physical vapor deposition of doped transition metal oxide and post-deposition treatment thereof for non-volatile memory applications

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227031A1 (en) * 2009-01-06 2011-09-22 Zhiyong Li Memristor Devices Configured to Control Bubble Formation
CN101783388A (zh) * 2009-01-21 2010-07-21 中国科学院微电子研究所 带有自整流效应的非易失电阻转变型存储器
US20110266510A1 (en) * 2009-01-26 2011-11-03 Quitoriano Nathaniel J Controlled Placement of Dopants in Memristor Active Regions
CN102648528A (zh) * 2009-06-25 2012-08-22 惠普开发有限公司 具有带有不同开关阈值的本征二极管的可开关结
US20120032134A1 (en) * 2009-07-10 2012-02-09 Jianhua Yang Memristive Junction with Intrinsic Rectifier
CN102484129A (zh) * 2009-07-10 2012-05-30 惠普发展公司，有限责任合伙企业 具有本征整流器的忆阻结
US20120132880A1 (en) * 2009-07-28 2012-05-31 Bratkovski Alexandre M Memristors with Asymmetric Electrodes
US20130051121A1 (en) * 2010-04-22 2013-02-28 Jianhua Yang Switchable two-terminal devices with diffusion/drift species
US20120104345A1 (en) * 2010-10-28 2012-05-03 Pickette Matthew D Memristive devices with layered junctions and methods for fabricating the same
CN102214674A (zh) * 2011-06-10 2011-10-12 清华大学 一种基于soi材料的具有自整流效应的阻变存储器
CN102214790A (zh) * 2011-06-10 2011-10-12 清华大学 一种具有自整流效应的阻变存储器
CN103106926A (zh) * 2011-11-10 2013-05-15 中国科学院微电子研究所 一次编程存储器及其制备方法
CN103137861A (zh) * 2011-12-01 2013-06-05 北京大学 存储器件、存储器阵列及其制造方法
US20130200327A1 (en) * 2012-01-20 2013-08-08 Agency For Science, Technology And Research Resistive Memory Arrangement and a Method of Forming the Same
CN104205343A (zh) * 2012-04-26 2014-12-10 惠普发展公司，有限责任合伙企业 可定制的非线性电器件
US20140042380A1 (en) * 2012-08-10 2014-02-13 Kyung-min Kim Resistance switching material element and device employing the same
CN103633242A (zh) * 2012-08-28 2014-03-12 中国科学院微电子研究所 一种具有自整流特性的阻变存储器及其制备方法
US20140367631A1 (en) * 2013-06-14 2014-12-18 Imec Vzw Self-rectifying rram element
CN105206743A (zh) * 2014-05-28 2015-12-30 台湾积体电路制造股份有限公司 具有多层器件结构的电阻式随机存取存储器（rram）
US20160093802A1 (en) * 2014-09-26 2016-03-31 Winbond Electronics Corp. Self-rectifying resistive random access memory cell structure
US20170358742A1 (en) * 2014-12-19 2017-12-14 Imec Vzw Resistive switching memory cell
CN105742497A (zh) * 2016-03-01 2016-07-06 福建师范大学 一种自整流且电致阻变的金属有机存储器
CN105932035A (zh) * 2016-04-28 2016-09-07 杭州电子科技大学 一种用于阻变存储器交叉阵列的选通器件及其制备方法
US20200044152A1 (en) * 2018-07-31 2020-02-06 Applied Materials, Inc. Physical vapor deposition of doped transition metal oxide and post-deposition treatment thereof for non-volatile memory applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114883489A (zh) * 2022-05-27 2022-08-09 西南大学 一种异质结自整流忆阻器及其制备方法

Also Published As

Publication number Publication date
CN113206194B (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
CN110518117B (zh) 一种二维材料异质结的忆阻器及其制备方法
CN109659433B (zh) 一种易失和非易失电阻转变行为可调控的忆阻器及其制备方法
KR102338409B1 (ko) 포르피린 멤리스터 및 그의 제조 방법
WO2022227882A1 (zh) 一种单通道忆阻器及其制备方法
CN111755600B (zh) 一种基于复合纳米线网络结构的忆阻器
CN113206194A (zh) 一种自整流忆阻器、制备方法及其应用
CN109728162B (zh) 相变薄膜、相变存储单元及其制备方法及相变存储器
Patil et al. Spike-time dependent plasticity of tailored ZnO nanorod-based resistive memory for synaptic learning
CN113594360B (zh) 一种基于无机分子晶体的忆阻器件、制备方法及其应用
TWI553636B (zh) 電阻式記憶體及其製作方法
CN112490358A (zh) 基于串联结构的高稳定多阻态忆阻器及其制备方法
CN114665013A (zh) 一种具有环形侧壁的高一致性忆阻器及其制备方法
KR100515649B1 (ko) 고 성능 염료감응 태양전지를 위한 백금-금속 산화물나노상 전극의 제조방법
CN111192957A (zh) 一种易失性与非易失性共存的忆阻器件及制备方法及备选制备方法
RU2706207C1 (ru) Способ изготовления мемристора с наноконцентраторами электрического поля
CN115084368B (zh) 一种基于导电丝电极的相变存储器及其制备方法
Hua et al. Electrochemical anodic oxidation assisted fabrication of memristors
CN105514267A (zh) 一种基于非晶态SiC薄膜的低功耗忆阻器及其制备方法
CN112331766B (zh) 基于碲化钼的忆阻器及其制备方法、非易失性存储器
CN113206193B (zh) 一种基于相变原理的忆阻器及其制备方法
CN108963070A (zh) 一种阻变存储器及其制作方法
CN110289350B (zh) 一种基于金属卟啉异质结忆阻器及其制备方法和应用
CN111900248B (zh) 一种基于电极堆栈的界面型多态阻变存储器及其制备方法
CN212783509U (zh) 一种具有稳定结构的双极阻变存储器
CN107946457A (zh) 一种电致电阻转变功能器件的处理方法及一种超大磁电阻器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant