CN113204516A - 处理器时间同步的方法和装置 - Google Patents

Abstract

本发明公开了一种处理器时间同步的方法和装置，涉及计算机技术领域。该方法的一具体实施方式包括：当所述主处理器发送所述脉冲信号的上升沿时，所述主处理器获取所述主处理器的第一时间信息；当所述从处理器检测到所述脉冲信号的上升沿时，所述从处理器获取所述从处理器的第二时间信息；所述主处理器将所述第一时间信息发送给所述从处理器；所述从处理器根据所述第一时间信息及所述第二时间信息，更新所述从处理器的本地时间。该实施方式能够较精准地实现无人配送车的多处理器的时间同步。

Description

处理器时间同步的方法和装置

技术领域

本发明涉及计算机技术领域，尤其涉及一种处理器时间同步的方法和装置。

背景技术

对于无人配送车来说，要实时处理的数据巨大，单个处理器几乎不能满足需求。因此，无人配送车的计算平台是由多个处理器组成的。多处理器协同工作涉及到一个多机时间同步的问题。处理器时间不同步，将导致无人配送车中的传感器数据无法对齐，从而产生严重的后果。

发明内容

有鉴于此，本发明实施例提供一种处理器时间同步的方法和装置，能够较精准地实现无人配送车的多处理器的时间同步。

第一方面，本发明实施例提供了一种处理器时间同步的方法，应用于无人配送车的多处理器中，所述多处理器包括：一个主处理器及至少一个从处理器，所述主处理器通过接口向所述从处理器发送脉冲信号，包括：

当所述主处理器发送所述脉冲信号的上升沿时，所述主处理器获取所述主处理器的第一时间信息；

当所述从处理器检测到所述脉冲信号的上升沿时，所述从处理器获取所述从处理器的第二时间信息；

所述主处理器将所述第一时间信息发送给所述从处理器；

所述从处理器根据所述第一时间信息及所述第二时间信息，更新所述从处理器的本地时间。

可选地，所述方法还包括：

当所述从处理器检测到所述脉冲信号的下降沿时，所述从处理器停止接收本次数据，所述本次数据来自所述主处理器发送的脉冲信号和时间信息；

所述从处理器判断所述本次数据是否符合预设的更新条件；

若是，则执行所述从处理器根据所述第一时间信息及所述第二时间信息，更新所述从处理器的本地时间的步骤；

若否，则跳过本次时间同步的校正。

可选地，所述从处理器停止接收来自所述主处理器的本次数据之后，所述方法还包括：

预设时长之后，所述从处理器重新接收来自所述主处理器的下次数据，所述下次数据来自所述主处理器发送的脉冲信号和时间信息；

根据所述下次数据，更新所述从处理器的本地时间。

可选地，所述方法还包括：

获取所述主处理器和/或所述从处理器的配置信息；

根据所述配置信息，确定所述脉冲信号的高电平时间和/或低电平时间。

可选地，所述方法还包括：

将所述多处理器中一个处理器确定为主处理器；

将所述主处理器以外的其它处理器确定为从处理器。

可选地，在所述更新所述从处理器的本地时间之后，所述方法还包括：

获取所述主处理器的运行参数；

根据所述运行参数，判断所述主处理器是否满足预设的处理条件；

若否，则将所述多处理器中另外一个处理器确定为目标处理器，将所述目标处理器确定主处理器，将所述目标处理器以外的其它处理器确定为从处理器。

可选地，所述从处理器根据所述第一时间信息及所述第二时间信息，更新所述从处理器的本地时间，包括：

计算所述第二时间信息与所述第一时间信息之间的时差；

根据所述时差，更新所述从处理器的本地时间。

第二方面，本发明实施例提供了一种处理器时间同步的装置，应用于无人配送车的多处理器中，所述多处理器包括：一个主处理器及至少一个从处理器，所述主处理器通过接口向所述从处理器发送脉冲信号，包括：

第一时间获取模块，用于当所述主处理器发送所述脉冲信号的上升沿时，所述主处理器获取所述主处理器的第一时间信息；

第二时间获取模块，用于当所述从处理器检测到所述脉冲信号的上升沿时，所述从处理器获取所述从处理器的第二时间信息；

时间发送模块，用于所述主处理器将所述第一时间信息发送给所述从处理器；

时间同步模块，用于所述从处理器根据所述第一时间信息及所述第二时间信息，更新所述从处理器的本地时间。

第三方面，本发明实施例提供了一种电子设备，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现上述任一实施例所述的方法。

第四方面，本发明实施例提供了一种计算机可读介质，其上存储有计算机程序，所述程序被处理器执行时实现上述任一实施例所述的方法。

上述发明中的一个实施例具有如下优点或有益效果：当主处理器发送脉冲信号的上升沿时，主处理器获取主处理器的第一时间信息；当从处理器检测到脉冲信号的上升沿时，从处理器获取从处理器的第二时间信息；从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间。以主处理器的时钟系统为基准，从处理器通过比较第一时间信息及第二时间信息，对自身系统时间进行修正，能够较精准地实现无人配送车的多处理器的时间同步。

上述的非惯用的可选方式所具有的进一步效果将在下文中结合具体实施方式加以说明。

附图说明

附图用于更好地理解本发明，不构成对本发明的不当限定。其中：

图1是本发明实施例可以应用于其中的示例性应用场景的示意图；

图2是本发明的一个实施例提供的一种处理器时间同步的方法的流程的示意图；

图3是本发明的一个实施例提供的一主处理器端与从处理器端交互的流程示意图；

图4是本发明的一个实施例提供的另一种处理器时间同步的方法的流程的示意图；

图5是本发明的一个实施例提供的又一种处理器时间同步的方法的流程的示意图；

图6是本发明的一个实施例提供的一种处理器时间同步的装置的结构示意图；

图7是适于用来实现本发明实施例的终端设备或服务器的计算机系统的结构示意图。

具体实施方式

以下结合附图对本发明的示范性实施例做出说明，其中包括本发明实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本发明的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

可采用NTP(网络时间协议，Network Time Protocol)和PTP(高精度时间同步协议，Precision Time Protocol)，实现分布式处理器时间同步。但NTP时间同步精度只能用在一般场合，对于需要高精度同步的场合并不适用，并且NTP授时高度依赖授时服务器，并且授时精度一般在10ms～50ms。对于无人配送这种需要高精度时间同步的场合，不适用。

PTP同步时间的精度比较高，能满足配送车使用。但是一般PTP只限于在点对点的场合，虽然PTP方案支持局域网内多设备(大于3个设备)时间同步。但是目前市场上找不到合适的可支持多点时间同步PTP方案的交换机或路由器。

目前针对无人配送车的多处理器时间同步，当处理器小于等于2个时，可采用PTP方案，但当处理器数量大于3个时，第三个处理器时间同步就存在很大的问题，没有很好的解决方式。

基于此，本发明实施例提供了一种处理器时间同步的方案，能够较精准地实现无人配送车的多处理器的同步。图1是本发明实施例可以应用于其中的示例性应用场景的示意图。如图1所示，同一无人配送车平台上部署有多个处理器：处理器A、处理器B、处理器C及处理器D。可选择图1中的任意选择一个处理器作为主处理器，为叙述方便，此处选择处理器A为主处理器，其余处理器为从处理器。

主处理器A设置一个输出IO接口，其它从处理器都设置有输入型IO接口。主处理器A可与其它从处理器进行多机通信，通信的方式包括但不限于：网络、CAN、RS485、RS232等。

以主处理器A的时钟系统基准，其它从处理器的时间与主处理器A的时间进行同步。主处理器A，周期性的通过IO接口发送脉冲信号。其它从处理器通过IO接口接收主处理器的脉冲信号。

在主处理器A发送脉冲信号的同时，与其它从处理器进行多机通信，主处理器A将自身的时间信息发送给其它从处理器。其它从处理器在收到脉冲信号的同时记录自身的时间信息，同时接受主处理器A发来的时间信息，通过比较两个时间信息的差值，对自身系统时间进行修正。

应该理解，图1中的从处理器的数目仅仅是示意性的。根据实现需要，确定从处理器的任意数目。

图2是本发明的一个实施例提供的一种处理器时间同步的方法的流程的示意图。该方法应用于无人配送车的多处理器中，多处理器包括：一个主处理器及至少一个从处理器，主处理器通过接口向从处理器发送脉冲信号，如图2所示，该方法包括：

步骤201：当主处理器发送脉冲信号的上升沿时，主处理器获取主处理器的第一时间信息。

在步骤201之前，该方法还包括：确定主处理器。确定主从处理器的方法有多种。具体地，可将多处理器中一个处理器确定为主处理器，将主处理器以外的其它处理器确定为从处理器。也可以选择与其它处理器都可通过IO接口连接，且与其它处理器都可进行通信的处理器作为主处理器。

还可以通过如下方式确定主处理器：获取多处理器中各处理器的配置信息；根据各处理器的配置信息，从多处理器中选择出主处理器，并将多处理器中的其它处理器确定为从处理器。

配置信息为用于表征处理器的处理能力。配置信息可包括：处理器型号、处理器核数及缓存参数等。通过配置信息，选择性能较好或稳定性较好的处理器作为主处理器，以保障后续的时间同步过程的顺利进行。

第一时间信息可用于表征当主处理器发送脉冲信号的上升沿时，主处理器本地的当前时间。

步骤202：当从处理器检测到脉冲信号的上升沿时，从处理器获取从处理器的第二时间信息。

第二时间信息可用于表征当从处理器检测到脉冲信号的上升沿时，从处理器本地的当前时间。

步骤203：主处理器将第一时间信息发送给从处理器。

主处理器可通过多种方式将第一时间信息发送给从处理器。例如，主处理器可通过有线网络、无线网络或各种通信接口将第一时间信息发送给从处理器。

步骤204：从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间。

具体地，从处理器计算第二时间信息与第一时间信息之间的时差，再获取从处理器的当前时间，将当前时间调整相应的时差，即可实现主从处理器的时间同步。

在本发明的实施例中，当主处理器发送脉冲信号的上升沿时，主处理器获取主处理器的第一时间信息；当从处理器检测到脉冲信号的上升沿时，从处理器获取从处理器的第二时间信息；从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间。以主处理器的时钟系统为基准，从处理器通过比较第一时间信息及第二时间信息，对自身系统时间进行修正，从而解决无法较精准地实现无人配送车的多处理器时间同步的问题。

在本发明的一个实施例中，方法还包括：当从处理器检测到脉冲信号的下降沿时，从处理器停止接收本次数据，本次数据来自主处理器发送的脉冲信号和时间信息；从处理器判断本次数据是否符合预设的更新条件；若是，则执行从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间的步骤；若否，则跳过本次时间同步的校正。

更新条件可根据具体需求和实际情况进行设定。例如，更新条件为从处理器是否接收到本次脉冲信号的上升沿及第一时间信息，更新条件还可以为接收到的第一时间信息是否在可信任的时间范围内等。

以脉冲信号的周期对应一个时间同步周期。脉冲信号的周期包括一个上升沿和一个下降沿。从处理器检测到脉冲信号的下降沿时，从处理器停止接收本次数据，并依据接收到的本次数据进行时间同步。

为使本发明实施例的方案更加便于理解，以一个同步过程的具体实施方式进行讲解。为了便于方案阐述，脉冲信号的周期选择100ms，高电平时间为10ms，低电平时间90ms。实际应用脉冲信息号的选择不限于此周期。可根据实际情况进行周期时间选择。通信接口选择网络通信，来实现多处理器件的通信。实际使用中，可根据实际情况选择不同的方式实现多处理器件的通信。图3是本发明的一个实施例提供的一主处理器端与从处理器端交互的流程示意图，如图3所示，该方法包括：

步骤S01：主处理器A在T0时刻产生一个上升沿。此时刻，处理器A/B/C/D，分别记录自己的本地时间戳。

步骤S02：主处理器A在T2时刻通过网络将自己的时间戳T0发送给从处理器B/C/D。

步骤S03：从处理器B/C/D在T3时刻收到A发来的时间戳T0。

步骤S04：主处理器A在10ms后的T4时刻拉低IO输出，产生一个下降沿。

步骤S05：从处理器B/C/D在收到下降沿后，停止接收数据。如果在下降沿内，数据接收不完整，则跳过本轮校时。根据从处理器的处理能力，选择一个合理的高电平时间，保证所有从处理器都能在高电平持续时间内，完全接收主处理器A发送的数据。

步骤S06：从处理器B/C/D计算本地时钟与A发送T0之间的时差，时差的计算公式为：Diff＝T1-T0。

步骤S07：从处理器B/C/D本地时钟补偿。将读取到的当前本地时间和时差(Diff)相加即得到更新后的本地时间，实现与主处理器A的系统时间同步。

步骤S08：完成时间同步，开始下一次时间校准。

在本发明实施例中，通过IO发送的信号的变化，主从处理器分别记录本机时间。再通过多机通信，不断的比较从处理器与主处理器的时间差，得到不同处理器之间的时差，使从处理器不断对自我时间进行修正，进而实现与所有处理器之间的时间同步。

在本发明的一个实施例中，方法还包括：获取主处理器和/或从处理器的配置信息；根据配置信息，确定脉冲信号的高电平时间和/或低电平时间。

配置信息为用于表征主处理器或从处理器处理能力的信息。配置信息可包括；处理器型号、处理器核数及缓存参数等。一般地，根据主处理器和/或从处理器的配置信息，选择一个合理的高电平时间，以保证所有从处理器都能在高电平持续时间内，完全接收主处理器发送的本次数据。同样地，根据主处理器和/或从处理器的配置信息，选择一个合理的低电平时间，保证所有从处理器都能在低电平持续时间内，完成本次的同步处理。

图4是本发明的一个实施例提供的另一种处理器时间同步的方法的流程的示意图。该方法应用于无人配送车的多处理器中，如图4所示，该方法包括：

步骤401：当主处理器发送脉冲信号的上升沿时，主处理器获取主处理器的第一时间信息。

步骤402：当从处理器检测到脉冲信号的上升沿时，从处理器获取从处理器的第二时间信息。

步骤403：主处理器将第一时间信息发送给从处理器。

步骤404：当从处理器检测到脉冲信号的下降沿时，从处理器停止接收本次数据。

本次数据来自主处理器发送的脉冲信号和时间信息。

步骤405：从处理器判断本次数据是否符合预设的更新条件。

如果本次数据符合预设的更新条件，则执行步骤406。如果本次数据不符合预设的更新条件，则执行步骤407。

步骤406：从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间。

步骤407：从处理器跳过本次时间同步的校正。

步骤408：预设时长之后，从处理器重新接收来自主处理器的下次数据。

预设时长可根据具体需求和实际情况进行设定。如图3所示，脉冲信号的低电平时间为90ms，从处理器当前接收到脉冲信号的下降沿的时间戳为T4，则从处理器从T4开始停止接收主处理发送的信号，并可在T4+80ms，或者T4+85ms时，开始重新接收主处理发送的信号。当从处理器检测到脉冲信号的上升沿时，即认为新的一次校时周期开始。

在本发明实施例中，从处理器检测到脉冲信号的下降沿时，从处理器停止接收本次数据，并依据本次数据进行时间同步。预设时长后，从处理器重新接受主处理器发送的数据，进行下次的时间同步。

以脉冲信号的周期对应一个时间同步周期。脉冲信号的周期对应有一个上升沿和一个下降沿。从处理器检测到脉冲信号的下降沿时，从处理器停止接收本次数据，并依据本次数据进行时间同步。如此循环，从处理器不断以主处理器的时间为基准，对自身时间进行校正。

图5是本发明的一个实施例提供的一种处理器时间同步的方法的流程的示意图。该方法应用于无人配送车的多处理器中，如图5所示，该方法包括：

步骤501：当主处理器发送脉冲信号的上升沿时，主处理器获取主处理器的第一时间信息。

步骤502：当从处理器检测到脉冲信号的上升沿时，从处理器获取从处理器的第二时间信息。

步骤503：主处理器将第一时间信息发送给从处理器。

步骤504：从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间。

步骤505：获取主处理器的运行参数。

步骤506：根据运行参数，判断主处理器是否满足预设的处理条件。

运行参数用于表征当前主处理器的运行情况。运行参数可包括：CPU使用率、内存使用量、磁盘使用量及系统响应时间等。

处理条件用于判断主处理器是否能够完成主处理器的相关任务，可根据具体需求和实际部署情况设定处理条件。处理条件可包括：CPU使用率小于预设的第一阈值、内存使用量小于预设的第二阈值、磁盘使用量小于预设的第三阈值、系统响应时间是否小于第三阈值等、主处理器是否出现故障等。

如果主处理器不满足预设的处理条件，则执行步骤507。

步骤507：将多处理器中另外一个处理器确定为目标处理器，将目标处理器确定为主处理器，将目标处理器以外的其它处理器确定为从处理器。

在本发明实施例中，在主处理器不满足预设的处理条件的情况下，从其它多处理器中选择另外一个处理器作为新的主处理器，将原来的主处理器确定为从处理器。新的主处理器需要满足预设的处理条件，以保障无人配送车的多处理器能够持续稳定地进行时间同步。

图6是本发明的一个实施例提供的一种处理器时间同步的装置的结构示意图。该装置应用于无人配送车的多处理器中，多处理器包括：一个主处理器及至少一个从处理器，主处理器通过接口向从处理器发送脉冲信号，该装置包括：

第一时间获取模块601，用于当主处理器发送脉冲信号的上升沿时，主处理器获取主处理器的第一时间信息；

第二时间获取模块602，用于当从处理器检测到脉冲信号的上升沿时，从处理器获取从处理器的第二时间信息；

时间发送模块603，用于主处理器将第一时间信息发送给从处理器；

时间同步模块604，用于从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间。

可选地，时间同步模块604具体用于：

当从处理器检测到脉冲信号的下降沿时，从处理器停止接收本次数据，本次数据来自主处理器发送的脉冲信号和时间信息；

从处理器判断本次数据是否符合预设的更新条件；

若是，则执行从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间的步骤；

若否，则跳过本次时间同步的校正。

可选地，时间同步模块604还用于：

预设时长之后，从处理器重新接收来自主处理器的下次数据，下次数据来自主处理器发送的脉冲信号和时间信息；

根据下次数据，更新从处理器的本地时间。

可选地，装置还包括：

电平配置模块605，用获取主处理器和/或从处理器的配置信息；

根据配置信息，确定脉冲信号的高电平时间和/或低电平时间。

可选地，装置还包括：

处理器确定模块606，用于将多处理器中一个处理器确定为主处理器；

将主处理器以外的其它处理器确定为从处理器。

可选地，处理器确定模块606还用于：

获取主处理器的运行参数；

根据运行参数，判断主处理器是否满足预设的处理条件；

若否，则将多处理器中另外一个处理器确定为目标处理器，将目标处理器确定为主处理器，将目标处理器以外的其它处理器确定为从处理器。

可选地，时间同步模块604具体用于：

计算第二时间信息与第一时间信息之间的时差；

根据时差，更新从处理器的本地时间。

本发明实施例提供了一种电子设备，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，

当一个或多个程序被一个或多个处理器执行，使得一个或多个处理器实现上述任一实施例的方法。

下面参考图7，其示出了适于用来实现本发明实施例的终端设备的计算机系统700的结构示意图。图7示出的终端设备仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图7所示，计算机系统700包括中央处理单元(CPU)701，其可以根据存储在只读存储器(ROM)702中的程序或者从存储部分708加载到随机访问存储器(RAM)703中的程序而执行各种适当的动作和处理。在RAM 703中，还存储有系统700操作所需的各种程序和数据。CPU 701、ROM 702以及RAM 703通过总线704彼此相连。输入/输出(I/O)接口705也连接至总线704。

以下部件连接至I/O接口705：包括键盘、鼠标等的输入部分706；包括诸如阴极射线管(CRT)、液晶显示器(LCD)等以及扬声器等的输出部分707；包括硬盘等的存储部分708；以及包括诸如LAN卡、调制解调器等的网络接口卡的通信部分709。通信部分709经由诸如因特网的网络执行通信处理。驱动器710也根据需要连接至I/O接口705。可拆卸介质711，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器710上，以便于从其上读出的计算机程序根据需要被安装入存储部分708。

特别地，根据本发明公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本发明公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分709从网络上被下载和安装，和/或从可拆卸介质711被安装。在该计算机程序被中央处理单元(CPU)701执行时，执行本发明的系统中限定的上述功能。

需要说明的是，本发明所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本发明中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本发明中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、RF等等，或者上述的任意合适的组合。

附图中的流程图和框图，图示了按照本发明各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

描述于本发明实施例中所涉及到的模块可以通过软件的方式实现，也可以通过硬件的方式来实现。所描述的模块也可以设置在处理器中，例如，可以描述为：第一时间获取模块、第二时间获取模块、时间发送模块及时间同步模块。其中，这些模块的名称在某种情况下并不构成对该模块本身的限定，例如，第一时间获取模块还可以被描述为“当主处理器发送所述脉冲信号的上升沿时，主处理器获取所述主处理器的第一时间信息的模块”。

作为另一方面，本发明还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的设备中所包含的；也可以是单独存在，而未装配入该设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该设备执行时，使得该设备包括：

当主处理器发送脉冲信号的上升沿时，主处理器获取主处理器的第一时间信息；

当从处理器检测到脉冲信号的上升沿时，从处理器获取从处理器的第二时间信息；

主处理器将第一时间信息发送给从处理器；

从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间。

根据本发明实施例的技术方案，当主处理器发送脉冲信号的上升沿时，主处理器获取主处理器的第一时间信息；当从处理器检测到脉冲信号的上升沿时，从处理器获取从处理器的第二时间信息；从处理器根据第一时间信息及第二时间信息，更新从处理器的本地时间。以主处理器的时钟系统为基准，从处理器通过比较第一时间信息及第二时间信息，对自身系统时间进行修正，能够较精准地实现无人配送车的多处理器的时间同步。

上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，取决于设计要求和其他因素，可以发生各种各样的修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

Claims (10)

1.一种处理器时间同步的方法，其特征在于，应用于无人配送车的多处理器中，所述多处理器包括：一个主处理器及至少一个从处理器，所述主处理器通过接口向所述从处理器发送脉冲信号，所述方法包括：

当所述主处理器发送所述脉冲信号的上升沿时，所述主处理器获取所述主处理器的第一时间信息；

当所述从处理器检测到所述脉冲信号的上升沿时，所述从处理器获取所述从处理器的第二时间信息；

所述主处理器将所述第一时间信息发送给所述从处理器；

所述从处理器根据所述第一时间信息及所述第二时间信息，更新所述从处理器的本地时间。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：

当所述从处理器检测到所述脉冲信号的下降沿时，所述从处理器停止接收本次数据，所述本次数据来自所述主处理器发送的脉冲信号和时间信息；

所述从处理器判断所述本次数据是否符合预设的更新条件；

若是，则执行所述从处理器根据所述第一时间信息及所述第二时间信息，更新所述从处理器的本地时间的步骤；

若否，则所述从处理器跳过本次时间同步的校正。

3.根据权利要求2所述的方法，其特征在于，所述从处理器停止接收来自所述主处理器的本次数据之后，所述方法还包括：

预设时长之后，所述从处理器重新接收来自所述主处理器的下次数据，所述下次数据来自所述主处理器发送的脉冲信号和时间信息；

根据所述下次数据，更新所述从处理器的本地时间。

4.根据权利要求1所述的方法，其特征在于，所述方法还包括：

获取所述主处理器和/或所述从处理器的配置信息；

根据所述配置信息，确定所述脉冲信号的高电平时间和/或低电平时间。

5.根据权利要求1所述的方法，其特征在于，所述方法还包括：

将所述多处理器中一个处理器确定为主处理器；

将所述主处理器以外的其它处理器确定为从处理器。

6.根据权利要求1所述的方法，其特征在于，在所述更新所述从处理器的本地时间之后，所述方法还包括：

获取所述主处理器的运行参数；

根据所述运行参数，判断所述主处理器是否满足预设的处理条件；

若否，则将所述多处理器中另外一个处理器确定为目标处理器，将所述目标处理器确定为主处理器，将所述目标处理器以外的其它处理器确定为从处理器。

7.根据权利要求1所述的方法，其特征在于，所述从处理器根据所述第一时间信息及所述第二时间信息，更新所述从处理器的本地时间，包括：

计算所述第二时间信息与所述第一时间信息之间的时差；

根据所述时差，更新所述从处理器的本地时间。

8.一种处理器时间同步的装置，其特征在于，应用于无人配送车的多处理器中，所述多处理器包括：一个主处理器及至少一个从处理器，所述主处理器通过接口向所述从处理器发送脉冲信号，所述装置包括：

第一时间获取模块，用于当所述主处理器发送所述脉冲信号的上升沿时，所述主处理器获取所述主处理器的第一时间信息；

第二时间获取模块，用于当所述从处理器检测到所述脉冲信号的上升沿时，所述从处理器获取所述从处理器的第二时间信息；

时间发送模块，用于所述主处理器将所述第一时间信息发送给所述从处理器；

时间同步模块，用于所述从处理器根据所述第一时间信息及所述第二时间信息，更新所述从处理器的本地时间。

9.一种电子设备，其特征在于，包括：

一个或多个处理器；

存储装置，用于存储一个或多个程序，

当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-7中任一所述的方法。

10.一种计算机可读介质，其上存储有计算机程序，其特征在于，所述程序被处理器执行时实现如权利要求1-7中任一所述的方法。

Images