CN112422221A - 时间码的授时校准方法、装置、终端及存储介质 - Google Patents
时间码的授时校准方法、装置、终端及存储介质 Download PDFInfo
- Publication number
- CN112422221A CN112422221A CN202011115547.8A CN202011115547A CN112422221A CN 112422221 A CN112422221 A CN 112422221A CN 202011115547 A CN202011115547 A CN 202011115547A CN 112422221 A CN112422221 A CN 112422221A
- Authority
- CN
- China
- Prior art keywords
- time
- pulse signal
- output time
- falling edge
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W56/00—Synchronisation arrangements
Abstract
本申请涉及一种时间码的授时校准方法、装置、终端及存储介质。该方法包括：若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻，根据下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻，判断偏移时刻与当前时刻的差值是否满足预设阈值条件，若是，则获取下一帧时间码的实际输出时刻；该方法综合考虑响应延时，对时间码的输出时刻进行校准处理，以提高5G通信模块IRIG‑B码的授时精度。
Description
技术领域
本申请涉及通信技术领域，特别是涉及一种时间码的授时校准方法、装置、终端及存储介质。
背景技术
随着互联网应用的迅猛发展，互联网应用对移动通信技术指标的要求越来越苛刻，使得5G通信技术应运而生成为通信行业发展的前沿方向。通常，终端设备内部的5G通信模块通过串行时间交换(InterRange Instrumentation Group-B，IRIG-B)码授时。
传统技术中，在Linux操作系统中，将标准的每秒的时间起点作为IRIG-B码每帧首个码元输出的时间点，实现IRIG-B码授时。但是，Linux内核是非实时操作系统，任务抢占不可预期，会造成任务的响应时间不可控，当使用中断、定时器来处理IRIG-B码输出的波形时会出现一定的时间延时误差，也即B码每帧首个码元输出的时间点与标准的每秒的时间起点之间会出现一定的时间误差，从而导致IRIG-B码的授时精度较低。
发明内容
基于此，有必要针对上述技术问题，提供一种能够提高IRIG-B码授时精度的时间码的授时校准方法、装置、终端及存储介质。
一种时间码的授时校准方法，所述方法包括：
若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻；
根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻；
判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件；
若是，则获取所述下一帧时间码的实际输出时刻。
在其中一个实施例中，若检测到有脉冲信号产生时，获取所述脉冲信号的下降沿检测输出时刻，包括：
若检测到有所述脉冲信号产生时，生成所述脉冲信号的上升沿中断指令；
在响应所述上升沿中断指令的过程中，通过中断响应函数获取所述脉冲信号的下降沿检测输出时刻。
在其中一个实施例中，所述在响应所述上升沿中断指令的过程中，通过中断响应函数获取所述脉冲信号的下降沿检测输出时刻，包括：
获取所述脉冲信号的上升沿输出时刻；
在所述中断响应函数中启动定时器，以所述上升沿输出时刻为起始时刻，延时等待第一时长后，得到所述脉冲信号的下降沿检测输出时刻，其中，所述第一时长表征每个脉冲周期内的脉冲信号所产生的高电平信号对应的时长。
在其中一个实施例中，所述根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻，包括：
对所述下降沿检测输出时刻进行校准处理，得到所述脉冲信号的下降沿实际输出时刻；
通过所述下降沿实际输出时刻以及第二时长，确定所述下一帧时间码的输出时刻；其中，所述第二时长表征每个脉冲周期内的脉冲信号所产生的低电平信号对应的时长；
根据所述下一帧时间码的输出时刻与所述初始脉冲信号的上升沿输出时刻，确定所述偏移时刻。
在其中一个实施例中，所述对所述下降沿检测输出时刻进行校准处理，得到所述脉冲信号的下降沿实际输出时刻，包括：
获取所述下降沿检测输出时刻前的第一时刻以及所述下降沿检测输出时刻后的第二时刻；
对所述第一时刻与所述第二时刻进行算术运算，得到所述脉冲信号的下降沿实际输出时刻。
在其中一个实施例中，所述预设阈值条件包括所述偏移时刻与所述当前时刻的差值大于等于预设阈值且小于等于所述时长阈值。
在其中一个实施例中，所述方法还包括：
若否，则判断所述偏移时刻与所述当前时刻的差值是否大于时长阈值；
若是，则延时等待至下一次时间码的输出时刻时，获取更新后的当前时刻；
判断所述更新后的当前时刻与所述下一次时间码的输出时刻的差值是否小于所述时长阈值；
若否，则继续执行所述判断所述偏移时刻与所述当前时刻的差值是否满足预设阈值条件。
一种时间码的授时校准装置，所述装置包括：
检测输出时刻获取模块，用于当检测到有脉冲信号产生时，获取所述脉冲信号的下降沿检测输出时刻；
偏移时刻获取模块，用于根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻；
判断模块，用于判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件；
实际输出时刻获取模块，用于所述判断模块为是，则获取所述下一帧时间码的实际输出时刻。
一种终端，包括存储器和处理器，所述存储器存储有计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻；
根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻；
判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件；
若是，则获取所述下一帧时间码的实际输出时刻。
一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现以下步骤：
若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻；
根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻；
判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件；
若是，则获取所述下一帧时间码的实际输出时刻。
上述时间码的授时校准方法、装置、终端及存储介质，若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻，根据下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻，判断偏移时刻与当前时刻的差值是否满足预设阈值条件，若是，则获取下一帧时间码的实际输出时刻；该方法综合考虑响应延时，对时间码的输出时刻进行校准处理，以提高5G通信模块IRIG-B码的授时精度。
附图说明
图1为一个实施例中时间码的授时校准方法的流程示意图；
图2为另一个实施例中获取脉冲信号的下降沿检测输出时刻的流程示意图；
图3为另一个实施例中获取脉冲信号的下降沿检测输出时刻的具体流程示意图；
图4为另一个实施例中获取偏移时刻的具体流程示意图；
图5为另一个实施例中校准处理的具体流程示意图；
图6a为另一个实施例中的秒脉冲信号波形图；
图6b为另一个实施例中的秒脉冲信号与下一帧时间码波形图；
图7为另一个实施例中时间码的授时校准方法中的循环流程示意图；
图8为一个实施例中时间码的授时校准装置的结构示意图；
图9为一个实施例中终端的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
本申请提供的时间码的授时校准方法，可以应用于终端中。该终端内部可以包括5G通信模块，该5G通信模块可以包括定位模块以及时间码功能模块等等。本实施例通过5G通信模块结合定位模块与时间码功能模块实现时间码的授时校准。在本实施例中，时间码可以为IRIG-B码。其中，上述终端可以为手机、平板电脑及个人电脑等电子设备。在下述实施例中将具体介绍时间码的授时校准方法的具体过程。本实施例中，实现时间码的授时校准方法的执行主体可以为5G通信模块，下述实施例中将介绍时间码的授时校准方法的具体过程。
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
图1为一实施例提供的时间码的授时校准方法的流程示意图。本实施例涉及的是如何对时间码的输出时刻进行校准的过程，以该方法应用于终端为例进行说明。如图1所示，该方法可以包括以下步骤：
S1000、若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻。
具体的，终端中的5G通信模块可以检测定位模块产生的脉冲信号，如果检测到有脉冲信号产生时，可以获取当前时刻产生的所有脉冲信号的下降沿检测输出时刻。通常，定位模块与卫星时间同步后，定位模块可以产生脉冲信号。上述脉冲信号可以为尖脉冲信号、三角波脉冲信号、单脉冲信号以及双脉冲信号等等；而本实施例中的脉冲信号为秒脉冲信号，即单脉冲信号。在本实施例中，一个秒脉冲信号的脉冲周期为1秒，且秒脉冲信号中的高电平信号对应的脉冲时长可以为1毫秒，秒脉冲信号中的低电平信号对应的脉冲时长可以为999毫秒。当前时刻产生的所有脉冲信号也即当前脉冲信号，当前脉冲信号可以不止一个秒脉冲信号，可以为多个秒脉冲信号。当前脉冲信号的下降沿检测输出时刻可以包括5G通信模块检测到的，当前脉冲信号中每个下降沿对应的输出时刻。
S2000、根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻。
具体的，终端中的5G通信模块可以根据获取到的当前脉冲信号的下降沿检测输出时刻，获取下一帧时间码的输出时刻，之后，在根据下一帧时间码的输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿输出时刻之间的偏移时刻。5G通信模块可以根据获取到的当前脉冲信号的下降沿检测输出时刻和秒脉冲信号中的低电平信号对应的脉冲时长，确定下一帧时间码的输出时刻。其中，下一帧时间码的输出时刻可以理解为下一帧时间码的首个码元的输出时间点。
在本实施例中，一帧时间码的周期可以等于秒脉冲的脉冲周期，即1秒；一帧时间码中每个码元的总宽度为10毫秒，一帧时间码包括100个码元。上述初始脉冲信号可以理解为定位模块当前时刻产生的所有脉冲信号中的首个脉冲信号。其中，初始脉冲信号的上升沿输出时刻可以理解为终端的开机时刻。还可以理解的是，一个秒脉冲信号的上升沿输出时刻可以为一帧时间码中首个码元的输出时刻，即一帧时间码的输出时刻，因此，下一帧时间码的输出时刻可以为下一个秒脉冲信号的上升沿输出时刻。
S3000、判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件。
具体的，5G通信模块可以实时获取当前时间点，即当前时刻，之后，判断偏移时刻与当前时刻的差值是否满足预设阈值条件。其中，预设阈值条件可以理解为偏移时刻与当前时刻的差值是否处于一个预设阈值区间内，还可以理解为偏移时刻与当前时刻的差值大于或小于一个预设阈值。
其中，所述预设阈值条件包括所述偏移时刻与所述当前时刻的差值大于等于预设阈值且小于等于时长阈值。
可以理解的是，上述预设阈值条件可以为偏移时刻与当前时刻的差值大于等于预设阈值且小于等于时长阈值。在本实施例中，上述时长阈值可以等于每个脉冲周期内的脉冲信号所产生的高电平信号对应的时长；上述预设阈值可以为常数0。
S4000、若是，则获取所述下一帧时间码的实际输出时刻。
在本实施例中，终端中的5G通信模块判定偏移时刻与当前时刻的差值满足预设阈值条件后，确定5G通信模块与定位模块达到时间同步时，5G通信模块可以接收定位模块发送的同步完成指令，此时，5G通信模块可以重新获取当前时间，并将此时获取到的当前时刻可以作为下一帧时间码的实际输出时刻。另外，终端中的5G通信模块判定偏移时刻与当前时刻的差值满足预设阈值条件时，可以表征当前时刻比较接近下一帧时间码的输出时刻，此时，重新获取当前时间，并将此时获取到的当前时刻可以作为下一帧时间码的实际输出时刻。
进一步地，5G通信模块还可以根据获取到的下一帧时间码的实际输出时刻，输出下一帧时间码波形，该时间码波形可以为一串高低电平信号交替的波形。
上述时间码的授时校准方法中，若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻，根据下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻，判断偏移时刻与当前时刻的差值是否满足预设阈值条件，若是，则获取下一帧时间码的实际输出时刻；该方法综合考虑响应延时，对时间码的输出时刻进行校准处理，以提高5G通信模块IRIG-B码的授时精度。
作为其中一个实施例，如图2所示，上述S1000中若检测到有脉冲信号产生时，获取所述脉冲信号的下降沿检测输出时刻的步骤，具体可以包括以下步骤：
S1100、若检测到有所述脉冲信号产生时，生成所述脉冲信号的上升沿中断指令。
具体的，终端中的5G通信模块可以检测定位模块产生的脉冲信号，如果检测到有脉冲信号产生时，可以生成脉冲信号的上升沿中断指令。上述上升沿中断指令可以用于获取脉冲信号的上升沿事件，以得到脉冲信号的上升沿输出时刻。
S1200、在响应所述上升沿中断指令的过程中，通过中断响应函数获取所述脉冲信号的下降沿检测输出时刻。
可以理解的是，5G通信模块可以在响应上升沿中断指令的过程中，通过中断响应函数处理，以获取当前时刻产生的所有脉冲信号的下降沿检测输出时刻。
如图3所示，上述S1200中在响应所述上升沿中断指令的过程中，通过中断响应函数的步骤，具体可以通过以下步骤实现：
S1210、获取所述脉冲信号的上升沿输出时刻。
其中，5G通信模块可以响应上升沿中断指令，获取到当前时刻产生的所有脉冲信号的上升沿输出时刻。
S1220、在所述中断响应函数中启动定时器，以所述上升沿输出时刻为起始时刻，延时等待第一时长后，得到所述脉冲信号的下降沿检测输出时刻。其中，所述第一时长表征每个脉冲周期内的脉冲信号所产生的高电平信号对应的时长。
同时，在响应上升沿中断指令的过程中，获取到上升沿输出时刻之后，在中断响应函数中启动一个定时器进行计时，通过轮询的方式，依次以获取到的所有脉冲信号中的每个上升沿输出时刻作为起始时刻，延时等待一个脉冲周期内的脉冲信号所产生的高电平信号对应的时长，并将延时等待后的时刻作为每个脉冲信号的下降沿检测输出时刻。
上述时间码的授时校准方法中，若检测到有所述脉冲信号产生时，生成脉冲信号的上升沿中断指令，在响应上升沿中断指令的过程中，通过中断响应函数获取脉冲信号的下降沿检测输出时刻，进而通过下降沿检测输出时刻校准下一帧时间码的实际输出时刻，该方法能够考虑中断响应和定时器的延时时间，进一步获取较准确的下一帧时间码实际输出时刻，从而能够提高5G通信模块IRIG-B码的授时精度。
在其中一个实施例中，如图4所示，上述S2000中根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻的步骤，具体可以包括以下步骤：
S2100、对所述下降沿检测输出时刻进行校准处理，得到所述脉冲信号的下降沿实际输出时刻。
在本实施例中，由于终端中的不同功能模块响应指令会产生一定的延时，导致实际检测到的结果存在一定的误差，因此，终端中的5G通信模块可以对检测到的下降沿检测输出时刻进行校准处理，得到脉冲信号的下降沿实际输出时刻。上述校准处理可以理解为误差校正处理。其中，5G通信模块可以通过下降沿检测输出时刻周围的其它时刻对下降沿检测输出时刻进行校准。
其中，如图5所示，上述S2100中对所述下降沿检测输出时刻进行校准处理，得到所述脉冲信号的下降沿实际输出时刻的步骤，具体可以包括：
S2110、获取所述下降沿检测输出时刻前的第一时刻以及所述下降沿检测输出时刻后的第二时刻。
具体的，5G通信模块可以获取第一时刻和第二时刻。其中，上述第一时刻可以理解为下降沿检测输出时刻的前一时刻；上述第二时刻可以理解为下降沿检测输出时刻的后一时刻。
S2120、对所述第一时刻与所述第二时刻进行算术运算，得到所述脉冲信号的下降沿实际输出时刻。
具体的，5G通信模块可以对第一时刻与第二时刻进行算术运算，得到每个脉冲信号中对应的校准后的下降沿输出时刻，即下降沿实际输出时刻。上述算术运算可以为四则运算，还可以为四则运算中至少两种组合运算。但是，在本实施例中，算术运算可以包括减法运算、加法运算以及除法运算。
示例性的，如图6a所示为秒脉冲信号波形图，其中，T1表示第一时刻，T2表示第二时刻，T3表示脉冲信号的下降沿输出时刻，T3’表示校准后的下降沿输出时刻也即下降沿实际输出时刻，则T3’可以等于T1+(T1-T2)/2。
S2200、通过所述下降沿实际输出时刻以及第二时长，确定所述下一帧时间码的输出时刻；其中，所述第二时长表征每个脉冲周期内的脉冲信号所产生的低电平信号对应的时长。
在本实施例中，5G通信模块可以对每个下降沿实际输出时刻分别加上每个脉冲周期内的脉冲信号所产生的低电平信号对应的时长，得到与下一脉冲信号对应的下一帧时间码的输出时刻。示例性的，如图6b所示为秒脉冲信号与下一帧时间码波形图，图6b中的上侧图为两个脉冲信号，图6b中的下侧图为与第二个脉冲信号相对应的下一帧时间码波形，其中，T表示下一帧时间码的输出时刻。
S2300、根据所述下一帧时间码的输出时刻与所述初始脉冲信号的上升沿输出时刻，确定所述偏移时刻。
具体的，5G通信模块可以对下一帧时间码的输出时刻与初始脉冲信号的上升沿输出时刻进行算术运算，获取偏移时刻。该算术运算可以为四则运算，还就可以为四则运算中至少两种组合运算，但是，本实施例中，该算术运算可以为减法运算。也就是，5G通信模块可以用下一帧时间码的输出时刻减去初始脉冲信号的上升沿输出时刻，得到下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻。
上述时间码的授时校准方法中，对下降沿检测输出时刻进行校准处理，得到脉冲信号的下降沿实际输出时刻，通过下降沿实际输出时刻以及第二时长，确定下一帧时间码的输出时刻，根据下一帧时间码的输出时刻与初始脉冲信号的上升沿输出时刻确定偏移时刻，进而根据偏移时刻确定下一帧时间码的实际输出时刻，该方法能够综合考虑任务的响应延时，对下降沿检测输出时刻进行校准，得到下一帧时间码的实际输出时刻，从而提高5G通信模块IRIG-B码的授时精度。
在另一个实施例中，如图7所示，在步骤S3000之后所述方法还可以包括以下步骤：
S5000、若否，则判断所述偏移时刻与所述当前时刻的差值是否大于时长阈值。
具体的，终端中的5G通信模块判定偏移时刻与当前时刻的差值不满足预设阈值条件时，进一步可以判断偏移时刻与当前时刻的差值是否大于时长阈值。在本实施例中，该时长阈值可以等于1毫秒。
S6000、若是，则延时等待至下一次时间码的输出时刻时，获取更新后的当前时刻。
可以理解的是，终端中的5G通信模块判定偏移时刻与当前时刻的差值大于时长阈值时，可以延时等待下一次时间码的输出时刻，此时，获取当前时刻作为更新后的当前时刻。可选的，延时等待之前，5G通信模块可以产生当次时间码，在下一次时间码到来时，可以获取更新后的当前时刻。
S7000、判断所述更新后的当前时刻与所述下一次时间码的输出时刻的差值是否小于所述时长阈值。
具体的，在获取到更新后的当前时刻之后，5G通信模块可以进一步判断更新后的当前时刻与下一次时间码的输出时刻的差值是否小于时长阈值。其中，下一次时间码的输出时刻可以理解为下一次时间码的首个码元的输出时间点。
S8000、若否，则继续执行所述判断所述偏移时刻与所述当前时刻的差值是否满足预设阈值条件。
在本实施例中，若判定更新后的当前时刻与下一次时间码的输出时刻的差值不小于时长阈值，此时可以更新当前时刻，继续执行判断偏移时刻与当前时刻的差值是否满足预设阈值条件，直到偏移时刻与当前时刻的差值满足预设阈值条件为止，循环执行过程结束。可选的，随着时间的推移，前后时间点不同，因此，本实施例可以不断更新当前时刻；不同时间点对应的当前时刻不同。
上述时间码的授时校准方法在考虑中断响应和定时器的延时时间的基础上，进一步考虑了5G通信模块接收以及发送下一帧时间码输出时刻的延时时间，以获取下一帧时间码的实际输出时间，从而提高5G通信模块IRIG-B码的授时精度。
应该理解的是，虽然图1-5和7的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1-5和7中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
图8为一实施例提供的时间码的授时校准装置的结构示意图。如图8所示，该装置可以包括：检测输出时刻获取模块11、偏移时刻获取模块12、第一判断模块13以及实际输出时刻获取模块14。
具体的，所述检测输出时刻获取模块11，用于当检测到有脉冲信号产生时，获取所述脉冲信号的下降沿检测输出时刻；
所述偏移时刻获取模块12，用于根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻；
所述第一判断模块13，用于判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件；
所述实际输出时刻获取模块14，用于所述判断模块为是，则获取所述下一帧时间码的实际输出时刻；
其中，所述预设阈值条件包括所述偏移时刻与所述当前时刻的差值大于等于预设阈值且小于等于时长阈值。
本实施例提供的时间码的授时校准装置，可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。
在其中一个实施例中，所述检测输出时刻获取模块11包括：中断指令生成单元以及下降沿输出时刻获取单元。
具体的，所述中断指令生成单元，用于当检测到有所述脉冲信号产生时，生成所述脉冲信号的上升沿中断指令；
所述下降沿输出时刻获取单元，用于在响应所述上升沿中断指令的过程中，通过中断响应函数获取所述脉冲信号的下降沿检测输出时刻。。
本实施例提供的时间码的授时校准装置，可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。
在其中一个实施例中，所述下降沿输出时刻获取单元包括：上升沿输出时刻获取子单元和定时器启动子单元。
具体的，所述截获单元，用于获取所述脉冲信号的上升沿输出时刻；
所述定时器启动子单元，用于在所述中断响应函数中启动定时器，以所述上升沿输出时刻为起始时刻，延时等待第一时长后，得到所述脉冲信号的下降沿检测输出时刻，其中，所述第一时长表征每个脉冲周期内的脉冲信号所产生的高电平信号对应的时长。
本实施例提供的时间码的授时校准装置，可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。
在其中一个实施例中，所述偏移时刻获取模块12包括：校准单元、输出时刻获取单元以及偏移时刻确定单元。
所述校准单元，用于对所述下降沿检测输出时刻进行校准处理，得到所述脉冲信号的下降沿实际输出时刻；
所述输出时刻获取单元，用于通过所述下降沿实际输出时刻以及第二时长，确定所述下一帧时间码的输出时刻；其中，所述第二时长表征每个脉冲周期内的脉冲信号所产生的低电平信号对应的时长；
所述偏移时刻确定单元，用于根据所述下一帧时间码的输出时刻与所述初始脉冲信号的上升沿输出时刻，确定所述偏移时刻。
本实施例提供的时间码的授时校准装置，可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。
在其中一个实施例中，所述校准单元包括：时刻检测子单元以及算术运算子单元。
具体的，所述时刻检测子单元，用于获取所述下降沿检测输出时刻前的第一时刻以及所述下降沿检测输出时刻后的第二时刻；
所述算术运算子单元，用于对所述第一时刻与所述第二时刻进行算术运算，得到所述脉冲信号的下降沿实际输出时刻。
本实施例提供的时间码的授时校准装置，可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。
在其中一个实施例中，所述授时校准装置还包括：第二判断模块、延时模块、第三判断模块以及执行确定模块。
具体的，所述第二判断模块，用于所述第一判断模块的判断结果为否时，判断所述偏移时刻与所述当前时刻的差值是否大于时长阈值；
所述延时模块，用于所述第二判断模块的判断结果为是时，延时等待至下一次时间码的输出时刻时，获取更新后的当前时刻；
所述第三判断模块，用于判断所述更新后的当前时刻与所述下一次时间码的输出时刻的差值是否小于所述时长阈值；
所述执行确定模块，用于所述第三判断模块的判断结果为否时，继续执行所述判断所述偏移时刻与所述当前时刻的差值是否满足预设阈值条件。
本实施例提供的时间码的授时校准装置，可以执行上述方法实施例，其实现原理和技术效果类似，在此不再赘述。
关于时间码的授时校准装置的具体限定可以参见上文中对于时间码的授时校准方法的限定，在此不再赘述。上述时间码的授时校准装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于终端中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种终端，该计算机设备可以是服务器，其内部结构图可以如图9所示。该终端包括通过系统总线连接的处理器、存储器和网络接口。其中，该终端的处理器用于提供计算和控制能力。该终端的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该终端的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种时间码的授时校准方法。
本领域技术人员可以理解，图9中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的终端的限定，具体的终端可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种终端，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻；
根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻；
判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件；
若是，则获取所述下一帧时间码的实际输出时刻。
在一个实施例中，提供了一种存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻；
根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻；
判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件；
若是，则获取所述下一帧时间码的实际输出时刻。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic Random Access Memory，DRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种时间码的授时校准方法，其特征在于，所述方法包括：
若检测到有脉冲信号产生时，获取当前脉冲信号的下降沿检测输出时刻；
根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻；
判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件；
若是，则获取所述下一帧时间码的实际输出时刻。
2.根据权利要求1所述的方法，其特征在于，若检测到有脉冲信号产生时，获取所述脉冲信号的下降沿检测输出时刻，包括：
若检测到有所述脉冲信号产生时，生成所述脉冲信号的上升沿中断指令；
在响应所述上升沿中断指令的过程中，通过中断响应函数获取所述脉冲信号的下降沿检测输出时刻。
3.根据权利要求2所述的方法，其特征在于，所述在响应所述上升沿中断指令的过程中，通过中断响应函数获取所述脉冲信号的下降沿检测输出时刻，包括：
获取所述脉冲信号的上升沿输出时刻；
在所述中断响应函数中启动定时器，以所述上升沿输出时刻为起始时刻，延时等待第一时长后，得到所述脉冲信号的下降沿检测输出时刻，其中，所述第一时长表征每个脉冲周期内的脉冲信号所产生的高电平信号对应的时长。
4.根据权利要求3所述的方法，其特征在于，所述根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻，包括：
对所述下降沿检测输出时刻进行校准处理，得到所述脉冲信号的下降沿实际输出时刻；
通过所述下降沿实际输出时刻以及第二时长，确定所述下一帧时间码的输出时刻；其中，所述第二时长表征每个脉冲周期内的脉冲信号所产生的低电平信号对应的时长；
根据所述下一帧时间码的输出时刻与所述初始脉冲信号的上升沿输出时刻，确定所述偏移时刻。
5.根据权利要求4所述的方法，其特征在于，所述对所述下降沿检测输出时刻进行校准处理，得到所述脉冲信号的下降沿实际输出时刻，包括：
获取所述下降沿检测输出时刻前的第一时刻以及所述下降沿检测输出时刻后的第二时刻；
对所述第一时刻与所述第二时刻进行算术运算，得到所述脉冲信号的下降沿实际输出时刻。
6.根据权利要求3所述的方法，其特征在于，所述预设阈值条件包括所述偏移时刻与所述当前时刻的差值大于等于预设阈值且小于等于时长阈值。
7.根据权利要求1-6中任一项所述的方法，其特征在于，所述方法还包括：
若否，则判断所述偏移时刻与所述当前时刻的差值是否大于时长阈值；
若是，则延时等待至下一次时间码的输出时刻时，获取更新后的当前时刻；
判断所述更新后的当前时刻与所述下一次时间码的输出时刻的差值是否小于所述时长阈值；
若否，则继续执行所述判断所述偏移时刻与所述当前时刻的差值是否满足预设阈值条件。
8.一种时间码的授时校准装置，其特征在于，所述装置包括：
检测输出时刻获取模块，用于当检测到有脉冲信号产生时，获取所述脉冲信号的下降沿检测输出时刻；
偏移时刻获取模块，用于根据所述下降沿检测输出时刻，获取下一帧时间码的输出时刻相对于初始脉冲信号的上升沿的偏移时刻；
判断模块，用于判断所述偏移时刻与当前时刻的差值是否满足预设阈值条件；
实际输出时刻获取模块，用于所述判断模块为是，则获取所述下一帧时间码的实际输出时刻。
9.一种终端，包括存储器和处理器，所述存储器存储有计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至7中任一项所述的方法的步骤。
10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至7中任一项所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011115547.8A CN112422221B (zh) | 2020-10-19 | 2020-10-19 | 时间码的授时校准方法、装置、终端及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011115547.8A CN112422221B (zh) | 2020-10-19 | 2020-10-19 | 时间码的授时校准方法、装置、终端及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112422221A true CN112422221A (zh) | 2021-02-26 |
| CN112422221B CN112422221B (zh) | 2023-04-28 |
Family
ID=74840897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011115547.8A Active CN112422221B (zh) | 2020-10-19 | 2020-10-19 | 时间码的授时校准方法、装置、终端及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112422221B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113204516A (zh) * | 2021-04-26 | 2021-08-03 | 北京京东乾石科技有限公司 | 处理器时间同步的方法和装置 |
| CN115903438A (zh) * | 2022-12-20 | 2023-04-04 | 西安超越申泰信息科技有限公司 | 一种b码对时的方法、装置、设备及可读介质 |
| WO2023104108A1 (zh) * | 2021-12-10 | 2023-06-15 | 中兴通讯股份有限公司 | 时间校准方法、设备及计算机可读存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060259806A1 (en) * | 2005-05-12 | 2006-11-16 | Schweitzer Eng. Laboratories, Inc. | Self-calibrating time code generator |
| CN103997331A (zh) * | 2014-06-11 | 2014-08-20 | 四川九洲电器集团有限责任公司 | 基于fpga的高精度dc码编码方法及系统 |
| CN109412738A (zh) * | 2018-11-05 | 2019-03-01 | 国网湖北省电力有限公司电力科学研究院 | 基于卫星授时模块输出信号仿真的时间同步设备检测方法 |
| CN111355550A (zh) * | 2020-02-04 | 2020-06-30 | 西安广和通无线软件有限公司 | 时间同步方法、装置、计算机可读存储介质和计算机设备 |
-
2020
- 2020-10-19 CN CN202011115547.8A patent/CN112422221B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060259806A1 (en) * | 2005-05-12 | 2006-11-16 | Schweitzer Eng. Laboratories, Inc. | Self-calibrating time code generator |
| CN103997331A (zh) * | 2014-06-11 | 2014-08-20 | 四川九洲电器集团有限责任公司 | 基于fpga的高精度dc码编码方法及系统 |
| CN109412738A (zh) * | 2018-11-05 | 2019-03-01 | 国网湖北省电力有限公司电力科学研究院 | 基于卫星授时模块输出信号仿真的时间同步设备检测方法 |
| CN111355550A (zh) * | 2020-02-04 | 2020-06-30 | 西安广和通无线软件有限公司 | 时间同步方法、装置、计算机可读存储介质和计算机设备 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113204516A (zh) * | 2021-04-26 | 2021-08-03 | 北京京东乾石科技有限公司 | 处理器时间同步的方法和装置 |
| WO2023104108A1 (zh) * | 2021-12-10 | 2023-06-15 | 中兴通讯股份有限公司 | 时间校准方法、设备及计算机可读存储介质 |
| CN115903438A (zh) * | 2022-12-20 | 2023-04-04 | 西安超越申泰信息科技有限公司 | 一种b码对时的方法、装置、设备及可读介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112422221B (zh) | 2023-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112422221B (zh) | 时间码的授时校准方法、装置、终端及存储介质 | |
| EP3188461B1 (en) | Method and apparatus for correcting detection distance | |
| CN111639002A (zh) | 休眠功耗测试方法、系统、计算机设备和存储介质 | |
| CN106201019B (zh) | 一种接近传感器的阈值调节方法及移动终端 | |
| US20180039242A1 (en) | Hil simulation system and control method of the same | |
| CN111443902A (zh) | 函数调用树生成方法、系统、计算机设备及可读存储介质 | |
| US8922491B2 (en) | Method and apparatus enabling keystroke acceleration | |
| CN110784478B (zh) | 超时时长的调整方法、装置、设备及计算机可读存储介质 | |
| CN108959049B (zh) | Smm的健壮性和稳定性的测试方法、装置及存储介质 | |
| US9438238B2 (en) | Data processing apparatus, data processing method, and non-transitory computer readable medium having reconfiguration inhibiting function | |
| CN109800146B (zh) | 应用程序启动时间测试方法、装置、计算机设备及存储介质 | |
| CN111309475B (zh) | 一种检测任务执行方法及设备 | |
| US9830242B2 (en) | Loading calculation method and loading calculation system for processor in electronic device | |
| CN111045706B (zh) | 测试项目的执行包更新方法及装置和计算机可读存储介质 | |
| CN110515834B (zh) | 接口测试方法、装置、移动终端及存储介质 | |
| JP4745904B2 (ja) | 電子装置 | |
| CN107562594B (zh) | 移动终端的操作系统的测试方法及系统 | |
| CN110020268B (zh) | 页面返回方法及装置 | |
| CN106897089B (zh) | 系统操作执行方法及装置 | |
| CN104932921A (zh) | 启动控制方法和电子设备 | |
| KR102402581B1 (ko) | 자동 신호 보정 시스템의 제어 방법 | |
| CN112073579B (zh) | 终端的操作回放处理方法、装置、终端设备和存储介质 | |
| CN108345494B (zh) | 一种定时执行代码的方法及装置 | |
| US20230289417A1 (en) | Method for processing fingerprint information, hardware accelerator and fingerprint verification device | |
| CN115225194A (zh) | 时间跳变检测方法、装置、存储介质及计算机设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |