CN113196448A - 半导体结构中的iii-n至稀土过渡 - Google Patents

半导体结构中的iii-n至稀土过渡 Download PDF

Info

Publication number
CN113196448A
CN113196448A CN201980076626.1A CN201980076626A CN113196448A CN 113196448 A CN113196448 A CN 113196448A CN 201980076626 A CN201980076626 A CN 201980076626A CN 113196448 A CN113196448 A CN 113196448A
Authority
CN
China
Prior art keywords
layer
rare earth
lattice constant
iii
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980076626.1A
Other languages
English (en)
Inventor
R·达尔基斯
A·克拉克
R·佩尔策尔
M·莱贝
R·延卡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IQE PLC
Original Assignee
IQE PLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IQE PLC filed Critical IQE PLC
Publication of CN113196448A publication Critical patent/CN113196448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15—Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151—Compositional structures
    • H01L29/152—Compositional structures with quantum effects only in vertical direction, i.e. layered structures with quantum effects solely resulting from vertical potential variation
    • H01L29/155—Comprising only semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

鉴于III‑N层生长工艺中的高温问题，本文描述的实施例使用分层结构，分层结构包括稀土氧化物(REO)或稀土氮化物(REN)缓冲层和多晶III‑N‑RE过渡层以从REO层过渡到III‑N层。在一些实施例中，III‑N层的压电系数通过分层结构中的额外应变的引入而增大。然后，RE‑III‑N氮化物的多晶性可以被用于与III‑N层的晶格匹配。

Description

半导体结构中的III-N至稀土过渡
相关申请的交叉引用
本公开要求于2018年11月20日提交的美国临时专利申请No.62/769,951的美国法典第35篇第119(e)条的权益，该美国临时专利申请的全部内容通过引用整体并入本文中。
背景技术
因为硅基板通常有成本效益，所以现有的半导体结构常常具有生长在硅基板上的基于氮化镓(GaN)或其它III-N的电子器件和光电子器件。
然而，在很大程度上由于硅与GaN之间的大的晶格失配和热膨胀系数的巨大差异，在硅基板上生长III-N材料传统上是困难的。具体地，现有的III-N生长工艺常常依赖于高温来生长质量足以产生良好器件性能的III-N层。在高温下的III-N生长工艺期间和后续的结构冷却期间，拉伸应力可能进而增加。
当向具有纤锌矿晶格的III-N层中添加稀土原子时将额外的应变引入到晶格常数中，从而导致III-N层的增大的压电系数，这是因为稀土原子周围的键被扭曲，这导致沿着c轴的较强的极化，另一方面，向III-N层添加稀土原子还将晶体结构从纤锌矿转变为立方晶。因此，重要的是增大材料的压电系数而不将稀土浓度增大至超过d引起晶体结构转变的临界水平。
另外的现有的III-N生长工艺包括作为压电层沉积的III-N的单一组分。这种限定电声器件(RF滤波器)的耦合系数的压电系数性质是固有的。
现有的在相对低的温度下生长III-N层的方法包括使用氮等离子体对生长在基板上方的外延稀土氧化物层进行改性，然后在稀土氧化物的改性表面上生长低温GaN层。在2018年3月13日发布的共同拥有的美国专利No.9,917,193中提供关于使用氮等离子体来生长低温GaN的更多讨论。另外的生长III-N层的现有方法包括使用单晶硅或单晶蓝宝石作为基板来生长III-N材料。在2015年9月22日发布的共同拥有的美国专利No.9,142,406中讨论了更多实施例。以上提到的专利其全部内容通过引用整体地明确并入本文中。
发明内容
提供了一种用于III-N至稀土过渡的分层结构。具体地，分层结构包括：基板；在基板上方的稀土氧化物或稀土氮化物缓冲层；在稀土氧化物或稀土氮化物缓冲层上方的第一III-N稀土过渡层；以及在第一III-N稀土过渡层上方的第二III-N稀土过渡层。
在一些实施例中，稀土氧化物或稀土氮化物缓冲层在稀土氧化物或稀土氮化物缓冲层的上表面处具有第一晶格常数并且在稀土氧化物或稀土氮化物缓冲层的下表面处具有第二晶格常数。第一晶格常数小于第二晶格常数。
在一些实施例中，第一III-N稀土过渡层包括具有ScAlN、ScGaN的至少三个子层。
在一些实施例中，多个子层中的每个子层具有立方结构、简单六方结构或纤锌矿六方结构中的一种。
在一些实施例中，压电系数通过引入面内压缩应变而增大，该面内压缩应变将沿着六方结构的c轴在面外方向上引入晶体晶格的拉伸应变。
在一些实施例中，第二III-N稀土过渡层由以Sc作为表面活性剂生长的AlN构成。
附图说明
考虑结合附图进行的以下详细描述，本公开的其它特征、其性质和各种优点将变得清楚，在附图中，类似的参考符号始终表示类似的部件，并且其中：
图1示出了根据本公开的实施例的具有用于生长III-N材料的过渡层的示例分层结构；
图2示出了根据本公开的一个实施例的与图1中示出的结构类似的分层结构的示例组分；
图3示出了根据本公开的一个实施例的图1中的分层结构中示出的第一过渡层的另一示例组分；
图4至图7示出了根据本公开的一些实施例的促进图1中示出的外延结构的应力调谐(stress-tuning)的第一过渡层的各种示例组分；
图8示出了根据本公开的一个实施例的促进图1中示出的外延结构的应力调谐的分层结构中示出的第一过渡层和第二过渡层的示例组分；
图9示出了根据本公开的一个实施例的促进图1中示出的外延结构的应力调谐的分层结构中示出的第一过渡层和第二过渡层的示例组分；
图10示出了根据本公开的一个实施例的促进图1中示出的外延结构的应力调谐的分层结构中示出的第一过渡层和第二过渡层的示例组分；
图11示出了根据本公开的一个实施例的促进应力调谐以增大外延结构的压电系数的多层结构的示例组分；
图12示出了根据本公开的一个实施例的促进应力调谐以增大外延结构的压电系数的多层结构的示例组分；
图13示出了根据本公开的一个实施例的促进应力调谐以增大外延结构的压电系数的交替的分层结构的示例组分；
图14示出了根据本公开的一个实施例的促进应力调谐以增大外延结构的压电系数的作为超晶格的多层结构的示例组分；
图15示出了根据本公开的一个实施例的促进应力调谐以增大外延结构的压电系数的作为超晶格的多层结构的示例组分；
图16示出了根据本公开的一个实施例的促进图1中示出的外延结构的应力调谐的采用重复子层的第一过渡层的示例组分；
图17示出了根据本公开的一个实施例的促进图1中示出的外延结构的应力调谐的第一过渡层的示例组分；
图18是根据本公开的一些实施例的用于制成分层结构的例示性工艺的流程图；
图19是根据本公开的一些实施例的用于制成具有预备层的分层结构的例示性工艺的流程图；
图20示出了根据本公开的一个实施例的图1中的分层结构中示出的第一过渡层和第二过渡层的示例组分；
图21示出了根据本公开的一个实施例的例示了使用类似于图6的第一过渡组分在场效应晶体管(FET)结构中生长不同应力层的示例结构；以及
图22示出了根据本公开的一个实施例的例示了使用类似于图6的第一过渡组分的FET集成的替代示例结构。
具体实施方式
鉴于III-N层生长工艺中的高温问题，本文描述的实施例使用稀土氧化物(REO)至稀土氮化物(REN)缓冲层和多晶III-N-RE过渡层以从REO层过渡到III-N层。然后，可以使用RE-III-N氮化物的多晶性(polymorphism)与III-N层进行晶格匹配。
图1示出了根据本文描述的实施例的具有用于生长III-N材料的过渡层的示例分层结构。分层结构100可以从基板102开始，在基板102上生长REO-REN缓冲层104。REO-REN缓冲层104在上表面105a处具有比基板-缓冲层界面105b处的面内晶格常数小的面内晶格常数。在REO-REN缓冲层104上方生长第一过渡层106。第一过渡层106由多晶RE-III-N构成，该多晶RE-III-N是基于生长工艺控制具有可控晶体结构的一种合金(或多种合金)。例如，当第一过渡层106采取诸如立方晶、六方晶或纤锌矿之类的不同晶体形式时，第一过渡层106中的面内晶格间距可能相应地变化。在下面的表1中提供了不同晶体结构(例如，立方结构“C-”、简单六方结构(BN)“h-”或纤锌矿六方结构“w-”)的示例多晶RE-III-N材料的晶格常数：
表1多晶III-N的示例晶格常数
Figure BDA0003075533990000041
Figure BDA0003075533990000051
如表1中所示，六方ScN的晶格常数a大于纤锌矿ScN的晶格常数a，该纤锌矿ScN的晶格常数a又大于具有晶体取向<111>的立方ScN的晶格常数a，该具有晶体取向<111>的立方ScN的晶格常数a又大于纤锌矿GaN的晶格常数a，该纤锌矿GaN的晶格常数a又大于纤锌矿AlN的晶格常数a。不同晶体结构的诸如ScxAl(1x)N或ScxGa(1-x)N之类的不同材料的另外的示例晶格常数可以见于表2中。例如，取决于组分(Al与Sc之间的比率)，ScxAl(1-x)N可以采取立方、六方或纤锌矿结构的形式。通常，六方结构在特定的生长条件(例如，较低的基板温度)下是准稳定的。另外，当Sc摩尔分数大于0.5时，c/a晶格常数比大约为1.2的六方(非极性)结构比纤锌矿稳定。
表2多晶RE-III-N的示例晶格常数
Figure BDA0003075533990000052
Figure BDA0003075533990000061
如表2中所示，立方ScAlN(111)的面内晶格常数小于纤锌矿ScAlN的晶格常数，这允许多层结构中的应力设计(stress engineering)。例如，当第一过渡层由ScAlN构成时，ScAlN的晶体结构可以被选择为在第一过渡层106的上表面和下表面处是不同的，以便在过渡层106的两个表面具有不同的晶格常数时平衡跨层的应力。由于设计的晶格失配，第一过渡层106处的间距变化可以被用于较靠近界面的位错相消(dislocation annihilation)，这提供了在上方生长的III-N层108的较好的质量。
在第一过渡层106上方生长第二过渡层108。第二过渡层使用稀土(RE)掺杂来控制到达的元素种类的表面迁移率和晶格动力学的局部操纵。可以直接或间接地在第二过渡层上方生长或部署额外的器件层110。
图2示出了根据本文描述的一个实施例的与图1中的100类似的分层结构的示例组分。基板102可以是具有晶体取向<111>的硅基板。第一过渡层106可以包括生长在多晶RE化合物上的III-N半导体，分别包括h-ScaGa(1-a)N、h-SchAl(1-h)N和w-ScnAl(l-n)N的子层A-C，其中，系数h被选择为大于n，并且所得的子层的面内晶格常数满足A>B>C。具体地，h-ScGaN材料可以被插入子层A和B之间以用于平滑的晶格常数过渡。
图3示出了根据本文描述的一个实施例的图1中的分层结构中示出的第一过渡层的另一示例组分。如图3中所示，第一过渡层106可以是基于RE-III-N合金，例如，分别包括h-ScyGa(1-y)N、h-SczAl(1-z)N、w-SchGa(1-h)N和w-ScnAl(1-n)N的子层A-D。系数y、z、h和n被选择为使得(i)y>h，z>n；并且(ii)所得的子层的晶格常数满足A>B>C>D。具体地，h-ScAlGaN可以被插入在子层A和B之间，并且w-ScAlGaN可以被插入在子层C和D之间以用于平滑的晶格常数过渡。
图4至图17示出了根据本文描述的实施例的促进图1中示出的外延结构的应力调谐的第一过渡层的各种示例组分。在图4中示出的示例中，第一过渡层106包括c-SczGa(1-z)N、w-SchGa(1-h)N和h-ScnAl(1-n)N的子层A-C。系数z、h和n被选择为使得(i)所得的子层的晶格常数满足A<B<C；(ii)因为子层A的晶格常数小于基板102或缓冲层104的晶格常数，所以它受到拉伸应力；以及(iii)子层B和C受到压缩应力。示例系数可以被设定为z在0.95-1.0之间，h在0-0.1之间，n在0.1-0.25之间。在一些实现方式中，h需要被设定为低值以用于子层B的纤锌矿结构的稳定。由于紧密的晶格匹配，子层B和C的临界厚度可以是大的。
在图5中示出的示例中，第一过渡层106包括c-SczAl(1-z)N、c-SchGa(1-h)N和w-ScnAl(1-n)N的子层A-C。系数z、h和n被选择为使得(i)所得的子层的晶格常数满足A<B<C；(ii)因为子层A的晶格常数小于基板102或缓冲层104的晶格常数，所以它受到拉伸应力；以及(iii)子层B和C受到压缩应力。示例系数可以被设定为z在0.5-0.87之间，h在0.5-0.85之间，n在0-0.15之间。在一些实现方式中，由于紧密的晶格匹配，子层B和C的临界厚度可以是大的。
在图6中示出的示例中，第一过渡层106包括h-SczAl(1-z)N、c-SchGa(1-h)N和w-ScnAl(1-n)N的子层A-C。系数z、h和n被选择为使得(i)所得的子层的晶格常数满足A>B<C；(ii)因为子层A的晶格常数小于基板102或缓冲层104的晶格常数，所以它受到拉伸应力；以及(iii)因为子层B的晶格常数小于子层A的晶格常数，所以子层B受到拉伸应力；以及(iv)因为子层C的晶格常数大于子层B的晶格常数，所以子层C受到压缩应力。示例系数可以被设定为z在0.1-0.5之间，h在0.5-0.85之间，n在0-0.15之间。在一些实现方式中，由于紧密的晶格匹配，子层C的临界厚度可以是大的。
在图7中示出的示例中，第一过渡层106包括c-SchAl(1-h)N、h-SczGa(1-z)N和w-ScnAl(1-n)N的子层A-C。系数z、h和n被选择为使得(i)所得的子层的晶格常数满足A<B>C；(ii)因为子层A的晶格常数小于基板102或缓冲层104的晶格常数，所以它受到拉伸应力；(iii)因为子层B的晶格常数大于子层A的晶格常数，所以子层B受到压缩应力；以及(iv)因为子层C的晶格常数小于子层B的晶格常数，所以子层C受到拉伸应力。示例系数可以被设定为h在0.5-0.75之间，z在0.10-0.5之间，n在0-0.15之间。在一些实现方式中，由于紧密的晶格匹配，子层C的临界厚度可以是大的。
在图8中示出的示例中，第一过渡层106包括SczAl(1-z)N和SchAl(1-h)N的子层A和B。具体地，系数z和h被选择为使得(i)子层A受到拉伸应力；(ii)子层B受到压缩应力并补偿来自子层A的一些拉伸应力。示例系数可以被设定为z在0.08-0.20之间并且h在0.06-0.18之间。子层A的面内晶格常数比子层B的面内晶格常数大一个百分点，由此由于紧密的晶格匹配而允许子层A的临界厚度大。
下面的表3中提供了计算出的Sc的不同浓度的示例RE-III-N材料的晶格失配：
表3示例晶格常数和晶格失配
Figure BDA0003075533990000081
Figure BDA0003075533990000091
如表3中所示，立方ScAlN(111)的面内晶格常数随着Sc的浓度减小而变小，这允许多层结构中的应力设计。例如，当第一过渡层由ScAlN构成时，ScAlN的晶体结构可以被选择为在第一过渡层106的上表面和下表面处是不同的，以便在过渡层106的两个表面具有不同晶格常数时平衡跨层的应力。由于设计的晶格失配，第一过渡层106处的间距变化可以被用于较靠近界面的位错相消，这提供了在上方生长的III-N层108的较好的质量
另外，在诸如图8中示出的结构之类的结构中，可以在ScAlN层中引起压缩应变，这可能有助于在基平面中“扣紧(buckle)”Al-N和Sc-N键并沿着c轴增大极性，从而导致分层结构的压电系数的增大。对于其它RE-III-N材料，同样可以如此。另外，对于表面声波(SAW)器件或薄膜体声波谐振器(FBAR)器件，可以观察到耦合因子的改善。通过控制子层A与B的晶格失配，应力(例如，拉伸和压缩)没有松弛。另外，压缩应力可以补偿在基板102和缓冲层104之间产生的拉伸应力。
在图9中示出的示例中，在缓冲层104和第一过渡层之间包括钼层114。钼层由钼、氧化钼或其衍生物制成，并可以提供金属性质和绝缘性质。第一过渡层106包括SczAl(1-z)N和SchAl(1-h)N的子层A和B。具体地，系数z和h被选择为使得(i)子层A受到拉伸应力；(ii)子层B受到压缩应力并补偿来自子层A的一些拉伸应力。示例系数可以被设定为z在0.08-0.20之间并且h在0.06-0.18之间。子层A的面内晶格常数比子层B的面内晶格常数大一个百分点，由此由于紧密的晶格匹配而允许子层A的临界厚度大。
在诸如图9中示出的结构之类的结构中，可以在ScAlN层中引起压缩应变，这将有助于在基平面中“扣紧”Al-N和Sc-N键并沿着c轴增大极性，从而导致分层结构的压电系数的增大。对于其他RE-III-N材料，同样可以如此。另外，对于表面声波(SAW)器件或薄膜体声波谐振器(FBAR)器件，可以观察到耦合因子的改善。通过控制子层A与B的晶格失配，应力(例如，拉伸和压缩)没有松弛。另外，压缩应力可以补偿在基板102和缓冲层104之间产生的拉伸应力。
在图10中示出的示例中，第一过渡层106包括YzAl(1-z)N和SchAl(1-h)N的子层A和B。具体地，系数z和h被选择为使得(i)子层A受到压缩应力；(ii)所得的子层的晶格常数满足A>B。示例系数可以被设定为z在0.06-0.24之间并且h在0.06-0.24之间。从Sc原子与Y原子之间的原子半径比来估计YAlN的晶格常数。Sc的浓度必须高，以保持稳定的ScAlN子层，并且允许具有高浓度的Y的YAlN子层，以便晶格失配以改善压电性能。优选的是，YAlN子层中的Y的浓度具有约20％的浓度。
如图10中所示的结构可以导致YAlN层中的压缩应变，这将有助于在基平面中“扣紧”Al-N和Y-N键并沿着c轴增大极性，从而导致分层结构的压电系数的增大。对于其它RE-III-N材料，同样可以如此。另外，对于表面声波(SAW)器件或薄膜体声波谐振器(FBAR)器件，可以观察到耦合因子的改善。通过控制子层A与B的晶格失配，应力(例如，拉伸和压缩)没有松弛。另外，压缩应力可以补偿在基板102和缓冲层104之间产生的拉伸应力。
在图11中示出的示例中，在缓冲层104和第一过渡层之间包括钼层114。钼层由钼、氧化钼或其衍生物制成，并可以提供金属性质和绝缘性质。第一过渡层106包括YzAl(1-z)N和SchAl(1-h)N的子层A和B。具体地，系数z和h被选择为使得(i)子层A受到压缩应力；(ii)所得的子层的晶格常数满足A>B。示例系数可以被设定为z在0.06-0.24之间并且h在0.06-0.24之间。从Sc原子与Y原子之间的原子半径比来估计YAlN的晶格常数。Sc的浓度必须高，以保持稳定的ScAlN子层，并且允许具有高浓度的Y的YAlN，以便晶格失配以改善压电性能。优选的是，YAlN子层中的Y的浓度具有约20％的浓度。
在图12中示出的示例中，第一过渡层106包括YzAl(1-z)N和SchGa(1-h)N的子层A和B。具体地，系数z和h被选择为使得(i)子层A受到压缩应力；(ii)所得的子层的晶格常数满足A>B。示例系数可以被设定为z在0.06-0.24之间并且h在0.06-0.24之间。在子层B中，Al被Ga取代，这允许子层B的较大的晶格常数，并且通过在子层A中使用较高浓度的Y进一步允许子层A的较大的晶格常数，以便晶格失配以改善压电性能。优选的是，YAlN子层中的Y的浓度具有约20％的浓度。
在图13中示出的示例中，在缓冲层104和第一过渡层之间包括钼层114。钼层由钼、氧化钼或其衍生物制成，并可以提供金属性质和绝缘性质。第一过渡层106包括YzAl(1-z)N和SchGa(1-h)N的子层A和B。具体地，系数z和h被选择为使得(i)子层A受到压缩应力；(ii)所得的子层的晶格常数满足A>B。示例系数可以被设定为z在0.06-0.24之间并且h在0.06-0.24之间。在子层B中，Al被Ga取代，这允许子层B的较大的晶格常数，并且通过在子层A中使用较高浓度的Y进一步允许子层A的较大的晶格常数，以便晶格失配以改善压电性能。
另外，图12和图13中图示的示例允许子层A和B使用两种IIIA族元素来改善子层A与B之间的晶格常数匹配。
在图14中示出的示例中，第一过渡层106包括允许第一子层与最后一个子层之间的较高的晶格失配的多个子层。具体地，图14中的示例包括5个子层(A、B、C、D和E)，这5个子层在相邻层之间采用增量晶格常数失配。特别地，子层B至E采用YZAl(1-z)N，子层E采用比子层D中低的Sc的浓度并且递增地增大每个相邻子层的Sc浓度。最后，子层A采用YhAl(1-h)N。具体地，系数z和h被选择为使得(i)子层A-D受到压缩应力；(ii)所得的子层的晶格常数满足A>B>C>D>E。在这种配置中，外延结构可以获得较高的失配，并能够向多层结构引入较大应变(例如，拉伸和压缩)。
在图15中示出的示例中，在缓冲层104和第一过渡层之间包括钼层114。钼层由钼、氧化钼或其衍生物制成，并可以提供金属性质和绝缘性质。第一过渡层106包括允许第一子层与最后一个子层之间的较高的晶格失配的多个子层。具体地，图15中的示例包括5个子层(A、B、C、D和E)，这5个子层在相邻层之间采用增量晶格常数失配。特别地，子层B至E采用ScZAl(1-z)N，使子层E采用比子层D中低的Sc浓度和低的晶格常数。在后续子层的每个子层中，ScZAl(1-z)N中的Sc浓度逐渐增大，由此允许晶格常数增大。最后，子层A采用YhAl(1-h)。具体地，系数z和h被选择为使得(i)子层A-D受到压缩应力；(ii)所得的子层的晶格常数满足A>B>C>D>E。在这种配置中，外延结构可以获得较高的失配，并能够向多层结构引入较大应变(例如，拉伸和压缩)，从而允许压电系数的增大。
在图16中示出的示例中，第一过渡层106包括子层A1和B1。随后，可以提供重复子层，重复子层具有与顺次地层叠在彼此的顶部的子层A1和B1类似的特性。在这样的情况下，这样的重复子层An和Bn具有与A1和B1的晶格常数类似的晶格常数。因此，在这种配置中，可以采用具有拉伸应变和压缩应变的交替层。
合金表现出随面内应变的变化而变化的机电性质。特别地，拉伸应变可以指示压电系数的增大，而同时压缩应变也可以指示压电系数的增强。在Bull.Mater.Sci.(2007年8月，第30卷第4期，第407-413页)的Alsaad,A.M.等人的“Structural phase transitionsand piezoelectric anomalies in ordered Sco.5Ga0.1N Alloys”中提供了关于拉伸应变和压缩应变及其对压电系数的影响的更多讨论，其全部内容通过引用整体地明确并入本文中。
在图17中示出的示例中，第一过渡层106包括h-ScnAl(l-n)N、w-SciAl(1-i)N和w-SczGa(1-z)N的子层A-C。系数n、i和z被选择为使得(i)所得的子层的晶格常数满足A<B<C；(ii)因为子层A的晶格常数小于基板102或缓冲层104的晶格常数，所以它受到拉伸应力；以及(iii)因为子层B和C的晶格常数大于子层A的晶格常数，所以子层B和C受到压缩应力。示例系数可以被设定为n在0.15-0.5之间，i在0.10-0.5之间，z在0-0.15之间。在一些实现方式中，由于紧密的晶格匹配，子层B和C的临界厚度可以是大的。
图18是根据本公开的一些实施例的用于制成分层结构的例示性工艺200的流程图。工艺200包括形成具有压电系数的分层结构，其中，通过制成每个层来顺次地形成分层结构。
在一些实施例中，在202处在合适的反应室中制备基板，以在基板上方形成III族氮化物结构。基板可以包括氮化镓、碳化硅、蓝宝石、硅晶片或具有预定晶体取向的任何其它合适基板。在204处，在基板上方生长稀土氧化物或稀土氮化物缓冲层。在一些实施例中，III族氮化物结构(例如，HEMT结构)包括在基板上方形成的一个或多个外延层。III-氮化物结构的沉积条件被选择为使得在结构的层之间形成平滑的界面。分阶段生长具有多个子层的第一过渡层106。首先，在206处在缓冲层上方生长具有晶格常数a1的RExIII1-xN子层。随后，在208处在第一子层上方生长具有REyIII1-yN的浓度和晶格常数a2的第二子层。生长第二子层以使得它满足y>z和a2>a1。
图19是根据本公开的一些实施例的用于制成分层结构的例示性工艺300的流程图。工艺300包括形成具有压电系数的分层结构，其中，通过制成每个层来顺次地形成分层结构。
在一些实施例中，在202处在合适的反应室中制备基板，以在基板上方形成III族氮化物结构。基板可以包括氮化镓、碳化硅、蓝宝石、硅晶片或具有预定晶体取向的任何其它合适基板。在204处，在基板上方生长稀土氧化物或稀土氮化物缓冲层。在一些实施例中，III族氮化物结构(例如，HEMT结构)包括在基板上方形成的一个或多个外延层。III-氮化物结构的沉积条件被选择为使得在结构的层之间形成平滑的界面。在302处在稀土氧化物或稀土氮化物缓冲层上方生长外延金属层。分阶段生长具有多个子层的第一过渡层106。首先，在304处在缓冲层上方生长具有晶格常数a1的RExIIIi-xN子层。随后，在306处在第一子层上方生长具有REyIII1-yN的浓度和晶格常数a2的第二子层。生长第二子层以使得它满足y>z和a2>a1。
图20示出了根据本文描述的一个实施例的图1中的分层结构中示出的第一过渡层和第二过渡层的示例组分。在图8中示出的示例中，基板102由硅<111>构成。缓冲层104由REO或REN<111>构成。在缓冲层104处使用的示例REO或REN包括Er2O3<111>、Sc2O3<111>、ErN<111>、ScN<111>。第一过渡层106包括c-SczAl(1-z)N、c-SchGa(1-h)N和w-ScnAl(1-n)N的子层A-C。具体地，系数z、h和n被选择为使得(i)子层A受到拉伸应力；(ii)子层B和C受到压缩应力并补偿来自子层A和层D的一些拉伸应力。
在第二过渡层108中，可以使用稀土表面活性剂介导的III-N外延。由于Sc-N键比Al-N或Ga-N弱(分别为4.87eV与11.52eV和8.92eV)，因此Sc原子可以在第二过渡层108处的AlN外延期间用作表面活性剂，这有助于实现III-N：RE层的较好的表面形貌。具体地，ScN(类似于InN)不需要像AlN一样高的生长温度。因此，在第二过渡层108中使用Sc作为表面活性剂可以允许较低的生长温度，这减小了与半导体层(例如，AlN)和基板(Si)之间的热膨胀差异相关的热应力。当Sc被作为表面活性剂添加时，Sc与Al的通量比应该为<0.01。因此，第二过渡层108可以由w-AlN:Sc<0001>构成。第二过渡层108受到拉伸应力。第二过渡层108在比典型的AlN层低的温度下生长。第二过渡层108处的拉伸应力的一部分由子层B和C补偿。第二过渡层108中的Sc浓度被选择为<1％。
表面活性剂介导的外延可以被用于经由REO(110)外延-扭曲在Si<111>或Si<100>上的极性、非极性或半极性取向的AlN生长。“Optical Materials Express”(8,309687(2017),J.Mater Sci:Mater.Electron.28,15217(2017))中提供关于使用In作为表面活性剂的非极性AlGaN的生长的更多讨论，其全部内容通过引用整体地明确并入本文中。
图21示出了根据本文描述的一个实施例的例示了使用类似于图6的第一过渡组分在场效应晶体管(FET)结构中生长不同应力层的示例结构。第一过渡层可以具有子层106a-c，每个子层可以仅与用于FET器件集成的其它子层部分地对准。例如，如图22中所示，h-SczAl(1-z)N 106c的子层A可以仅对准c-SchGa(1-h)N 106b的子层B的一部分。因此，图22中示出的结构可以用作FET，其中FET的源极112、漏极113和栅极111可以分别放置在应力外延结构的不同区域处。例如，源极可以是拉伸应力外延层(例如，在子层A 106c处)，而漏极可以是压缩应力外延层(例如，子层B或C)。
可以使用化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、有机金属气相外延(OMVPE)、原子层沉积(ALD)、分子束外延(MBE)、卤化物气相外延(HVPE)、脉冲激光沉积(PLD)和/或物理气相沉积(PVD)中的一种或多种来执行本文描述的生长和/或沉积。
如本文所述，层是指大体均匀厚度的覆盖表面的材料。层可以是连续或不连续的(即，在材料的区域之间有间隙)。例如，层可以完全或部分地覆盖表面，或者被分割成分立区域，这些分立区域共同地限定层(即，使用选择性区域外延形成的区域)。
单片集成是指通常通过沉积部署在表面上的层来在基板的表面上形成。
部署在...上是指“存在于”底层材料或层“上”。该层可以包括确保合适的表面所需要的诸如过渡层之类的中间层。例如，如果材料被描述为“部署在基板上”，则这可以是指(1)该材料与基板紧密接触；或者(2)该材料与位于基板上的一个或多个过渡层接触。
单晶是指包括基本上仅一个类型的晶胞的晶体结构。然而，单晶层可以表现出诸如堆叠层错、位错或其它常出现的晶体缺陷之类的一些晶体缺陷。
单畴是指包括基本上仅一个晶胞结构和基本上仅该晶胞的一个取向的晶体结构。换句话说，单畴晶体没有表现出孪晶或反相畴。
单相是指既是单晶又是单畴的晶体结构。
基板是指形成有沉积层的材料。示例性基板包括而不限于：块状硅晶片，其中晶片包括均匀厚度的单晶硅；复合晶片，诸如绝缘体上硅晶片，该绝缘体上硅晶片包括设置在部署在块状硅处理晶片上的二氧化硅层上的硅层；或者用作其上或其中形成有器件的基底层的任何其它材料。随着应用的变化而变化的适合于用作基板层和块状基板的这种其它材料的示例包括而不限于锗、铝、砷化镓、磷化铟、硅胶、二氧化硅、硼硅酸盐玻璃、派热克斯玻璃(pyrex)和蓝宝石。基板可以具有单个块状晶片或多个子层。具体地，硅基板可以包括多个不连续的多孔部分。多个不连续的多孔部分可以具有不同的密度并且可以是水平分布或垂直分层的。
错切基板是指包括以与基板的晶体结构关联的角度取向的表面晶体结构的基板。例如，6°错切的<100>硅晶片包括被朝向诸如<110>之类的另一主晶体取向以与<100>晶体取向成6°的角度切割的<100>硅晶片。通常但不一定，错切将高达约20°。除非特别指出，否则短语“错切基板”包括具有任何主晶体取向的错切晶片。也就是说，朝向<011>方向错切的<111>晶片、朝向<110>方向错切的<100>晶片和朝向<001>方向错切的<011>晶片。
半导体是指导电性在绝缘体的导电性和大多数金属的导电性之间的任何固体物质。示例半导体层由硅构成。半导体层可以包括单个块体晶片或多个子层。具体地，硅半导体层可以包括多个不连续的多孔部分。多个不连续的多孔部分可以具有不同的密度并且可以是水平分布或垂直分层的。
绝缘体上半导体是指包括单晶半导体层、单相电介质层和基板的合成物，其中，电介质层被插入在半导体层和基板之间。该结构想到现有技术的绝缘体上硅(“SOI”)合成物，其典型地包括单晶硅基板、非单相电介质层(例如，非晶二氧化硅等)和单晶硅半导体层。现有技术SOI晶片和本发明的绝缘体上半导体组合物之间的几个重要区别是：
绝缘体上半导体合成物包括具有单相形貌的电介质层，而SOI晶片不包括。事实上，典型SOI晶片的绝缘体层甚至不是单晶。
绝缘体上半导体合成物包括硅、锗或硅-锗“活性”层，而现有技术的SOI晶片使用硅活性层。换句话说，示例性绝缘体上半导体合成物包括而不限于：绝缘体上硅、绝缘体上锗和绝缘体上硅锗。
本文描述和/或描绘为“配置在第二层上”、“在第二层上”或“在第二层上方”的第一层可以与第二层紧邻，或者一个或多个中间层可以在第一层和第二层之间。在本文描述和/或描绘为“直接在第二层或基板上”或“直接在第二层或基板上方”的第一层紧邻第二层或基板而不存在中间层，除了有可能由于第一层与第二层或基板的混合而可能形成的中间合金层之外。另外，本文中描述和/或描绘为“在第二层或基板上”、“在第二层或基板上方”、“直接在第二层或基板上”或“直接在第二层或基板上方”的第一层可以覆盖整个第二层或基板，或者第二层或基板的一部分。
在层生长期间，基板被放置在基板保持器上，因此顶表面或上表面是基板或层的离基板保持器最远的表面，而底表面或下表面是基板或层的离基板保持器最近的表面。本文描绘和描述的任何结构都可以是具有在所描绘结构上方和/或下方的附加层的较大结构的一部分。为了清楚起见，尽管这些附加层可以是所公开结构的一部分，但是本文的图可以省略这些附加层。另外，所描绘结构可以按单元重复，即使在附图中没有描绘这种重复。
从上面的描述，清楚的是在不脱离本公开的范围的情况下，可以使用各种技术来实现本文描述的构思。所描述的实施例在所有方面应被视为例示性的而非限制性的。还应该理解，本文描述的技术和结构不限于本文描述的特定示例，而是可以在不脱离本公开的范围的情况下在其它示例中实现。类似地，虽然在附图中以特定次序描绘了操作，但是这不应该被理解为要求以所示出的特定次序或顺次执行这些操作，或者执行所有图示的操作，以实现所期望的结果。

Claims (23)

1.一种分层结构，包括：
基板；
含稀土缓冲层，所述含稀土缓冲层在基板上方；
第一III-N稀土过渡层，所述第一III-N稀土过渡层在含稀土缓冲层上方；以及
第二III-N稀土过渡层，所述第二III-N稀土过渡层在第一III-N稀土过渡层上方。
2.根据权利要求1所述的分层结构，其中，含稀土缓冲层选自由稀土氧化物或稀土氮化物组成的组。
3.根据权利要求2所述的分层结构，其中，含稀土缓冲层在含稀土缓冲层的上表面处具有第一晶格常数并且在含稀土缓冲层的下表面处具有第二晶格常数，其中，第一晶格常数小于第二晶格常数。
4.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层包括ScAlN和ScGaN的至少三个子层。
5.根据权利要求4所述的分层结构，其中，多个子层中的每个子层具有立方结构、简单六方结构或纤锌矿六方结构中的一种。
6.根据权利要求1所述的分层结构，其中，第二III-N稀土过渡层包括用Sc作为表面活性剂生长的AlN。
7.根据权利要求4所述的分层结构，其中，在第一III-N稀土过渡层的下端处的第一子层具有第一晶格常数，在第一III-N稀土过渡层的中间处的第二子层具有第二晶格常数，并且在第一III-N稀土过渡层的上端处的第三子层具有第三晶格常数；以及
其中，第一晶格常数小于第二晶格常数并且第二晶格常数小于第三晶格常数。
8.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层包括ScAlN的多个子层，并且ScAlN的晶体结构在第一III-N稀土过渡层的上表面和第一III-N稀土过渡层的下表面处能够不同。
9.根据权利要求1所述的分层结构，其中，第二III-N稀土过渡层掺杂有稀土(RE)，以控制表面迁移率和晶格动力学。
10.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层包括：
h-ScaGa(1-a)N的第一子层，
h-SchAl(1-h)N的第二子层，以及
w-ScnAl(1-n)N的第三子层，
其中，所述子层顺次堆叠在彼此的顶部，
其中，第二子层的系数h大于第三子层的系数n，并且第一子层的面内晶格常数大于第二层的面内晶格常数，并且第二层的面内常数大于第三层的面内常数。
11.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层包括：
多个子层，其中每个子层具有晶格常数，
其中，所述多个子层中的第一子层在第一III-N稀土过渡层的上表面处具有第一晶格常数，并且所述多个子层中的另一子层在第一III-N稀土过渡层的下表面处具有第二晶格常数，并且
其中，第一晶格常数大于第二晶格常数。
12.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层是压电层。
13.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层受到压缩应力以增大压电系数。
14.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层受到拉伸应力以增大压电系数。
15.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层包括SczAl(1-z)N的子层A和SchAl(1-h)N的子层B，其中，子层A的系数z和子层B的系数h被选择以使得所述子层满足以下：
(i)子层A受到拉伸应力；以及
(ii)子层B受到压缩应力。
16.根据权利要求15所述的分层结构，其中，所述系数能够被设定为z在0.08-0.20的范围内并且h在0.06-0.18的范围内。
17.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层包括YzAl(1-z)N的子层A和SchAl(1-h)N的子层B，其中，系数z和h被选择以使得所述子层满足以下：
(i)子层A受到压缩应力；以及
(ii)所述子层中的每个子层的所得到的晶格常数满足A>B。
18.根据权利要求1所述的分层结构，其中，第一III-N稀土过渡层包括：
第一子层，所述第一子层在含稀土缓冲层上方，
第二子层，所述第二子层在第一子层上方，并具有比第二子层的晶格常数高的晶格常数；
第三子层，所述第三子层在第二子层上方，并具有比第二子层的晶格常数小的晶格常数；以及
第四子层，所述第四子层在第三子层上方，并具有比第三子层的晶格常数大的晶格常数；并且
其中，第一子层、第二子层、第三子层、第四子层具有交替的晶格常数,
其中，交替的晶格常数使压电系数增大。
19.一种场效应晶体管，包括：
基板；
含稀土缓冲层，所述含稀土缓冲层在基板上方；
源电极和漏电极，部署在基板/缓冲层上；
第一III-N稀土过渡层，所述第一III-N稀土过渡层包括多个子层，其中所述子层中的每个子层在所述漏电极的所述源电极上方；以及
栅电极，部署在所述源电极和所述漏电极之间的沟道层上。
20.根据权利要求19所述的场效应晶体管，其中，含稀土缓冲层在含稀土缓冲层的上表面处具有第一晶格常数并且在含稀土缓冲层的下表面处具有第二晶格常数，并且
其中，第一晶格常数小于第二晶格常数。
21.根据权利要求19所述的场效应晶体管，其中，第一III-N稀土过渡层是压电层。
22.根据权利要求19所述的场效应晶体管，其中，第一III-N稀土过渡层包括：
多个子层，其中每个子层具有晶格常数，
其中，所述多个子层中的第一子层在第一III-N稀土过渡层的上表面处具有第一晶格常数，并且所述多个子层中的另一子层在第一III-N稀土过渡层的下表面处具有第二晶格常数，并且
其中，第一晶格常数高于第二晶格常数。
23.一种生长分层结构的方法，所述方法包括：
配置基板；以及
在基板上方外延生长含稀土缓冲层，
在含稀土缓冲层上方外延生长具有第一晶格常数a1的第一III-N稀土过渡层，
其中，含稀土缓冲层在含稀土缓冲层的上表面处具有第一晶格常数并且在含稀土缓冲层的下表面处具有第二晶格常数，其中，第一晶格常数小于第二晶格常数。
CN201980076626.1A 2018-11-20 2019-11-20 半导体结构中的iii-n至稀土过渡 Pending CN113196448A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862769951P 2018-11-20 2018-11-20
US62/769,951 2018-11-20
US16/688,162 US11063114B2 (en) 2018-11-20 2019-11-19 III-N to rare earth transition in a semiconductor structure
US16/688,162 2019-11-19
PCT/EP2019/082000 WO2020104562A1 (en) 2018-11-20 2019-11-20 Iii-n to rare earth transition in a semiconductor structure

Publications (1)

Publication Number Publication Date
CN113196448A true CN113196448A (zh) 2021-07-30

Family

ID=70728378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980076626.1A Pending CN113196448A (zh) 2018-11-20 2019-11-20 半导体结构中的iii-n至稀土过渡

Country Status (6)

Country Link
US (1) US11063114B2 (zh)
EP (1) EP3884511A1 (zh)
JP (1) JP2022507504A (zh)
CN (1) CN113196448A (zh)
TW (1) TWI822908B (zh)
WO (1) WO2020104562A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023504743A (ja) * 2019-12-09 2023-02-06 インテグリス・インコーポレーテッド 複数の障壁材料から作製される拡散障壁、並びに関連する物品及び方法
US11942919B2 (en) 2021-01-11 2024-03-26 Raytheon Company Strain compensated rare earth group III-nitride heterostructures
GB2622272A (en) * 2022-09-12 2024-03-13 Iqe Plc A semiconductor structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101775658A (zh) * 2009-12-30 2010-07-14 苏州纳维科技有限公司 一种掺杂稀土元素的化合物半导体材料及其生长方法
US20130032858A1 (en) * 2011-08-03 2013-02-07 Andrew Clark Rare earth oxy-nitride buffered iii-n on silicon
US8633569B1 (en) * 2013-01-16 2014-01-21 Translucent, Inc. AlN inter-layers in III-N material grown on REO/silicon substrate
US20140246679A1 (en) * 2013-03-04 2014-09-04 Erdem Arkun III-N MATERIAL GROWN ON ErAlN BUFFER ON Si SUBSTRATE
US20150203990A1 (en) * 2014-01-23 2015-07-23 Rytis Dargis REN SEMICONDUCTOR LAYER EPITAXIALLY GROWN ON REAlN/REO BUFFER ON Si SUBSTRATE
CN106133914A (zh) * 2014-02-12 2016-11-16 全斯鲁森特公司 Si衬底上的Ⅲ‑N半导体层

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758979B2 (en) * 2007-05-31 2010-07-20 National Institute Of Advanced Industrial Science And Technology Piezoelectric thin film, piezoelectric material, and fabrication method of piezoelectric thin film and piezoelectric material, and piezoelectric resonator, actuator element, and physical sensor using piezoelectric thin film
US9142406B1 (en) 2014-05-02 2015-09-22 Translucent, Inc. III-N material grown on ErAlN buffer on Si substrate

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101775658A (zh) * 2009-12-30 2010-07-14 苏州纳维科技有限公司 一种掺杂稀土元素的化合物半导体材料及其生长方法
US20130032858A1 (en) * 2011-08-03 2013-02-07 Andrew Clark Rare earth oxy-nitride buffered iii-n on silicon
US8633569B1 (en) * 2013-01-16 2014-01-21 Translucent, Inc. AlN inter-layers in III-N material grown on REO/silicon substrate
US20140246679A1 (en) * 2013-03-04 2014-09-04 Erdem Arkun III-N MATERIAL GROWN ON ErAlN BUFFER ON Si SUBSTRATE
US20150203990A1 (en) * 2014-01-23 2015-07-23 Rytis Dargis REN SEMICONDUCTOR LAYER EPITAXIALLY GROWN ON REAlN/REO BUFFER ON Si SUBSTRATE
CN106133914A (zh) * 2014-02-12 2016-11-16 全斯鲁森特公司 Si衬底上的Ⅲ‑N半导体层

Also Published As

Publication number Publication date
US11063114B2 (en) 2021-07-13
WO2020104562A1 (en) 2020-05-28
JP2022507504A (ja) 2022-01-18
TW202036899A (zh) 2020-10-01
TWI822908B (zh) 2023-11-21
US20200161417A1 (en) 2020-05-21
EP3884511A1 (en) 2021-09-29

Similar Documents

Publication Publication Date Title
EP2727133B1 (en) Method for manufacturing a thick epitaxial layer of gallium nitride on a silicon or similar substrate and layer obtained using said method
US7271416B2 (en) Strain compensated semiconductor structures
JP6304899B2 (ja) 希土類酸化物ゲート誘電体を備えた、シリコン基板上に成長したｉｉｉ−ｎ半導体素子
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
JP2019505459A (ja) 増加した圧縮応力によってシリコン基板上で成長させたｉｉｉ族窒化物構造物
JP5133927B2 (ja) 化合物半導体基板
US20070018198A1 (en) High electron mobility electronic device structures comprising native substrates and methods for making the same
US20070032041A1 (en) Gallium nitride device substrate containing a lattice parameter altering element
EP2842154B1 (en) Method for heteroepitaxial growth of iii metal-face polarity iii-nitrides on substrates with diamond crystal structure and iii-nitride semiconductors
US8723296B2 (en) Stress compensation for large area gallium nitride or other nitride-based structures on semiconductor substrates
EP2602812B1 (en) High-quality gan high-voltage hfets on silicon
JP2003059948A (ja) 半導体装置及びその製造方法
CN113196448A (zh) 半导体结构中的iii-n至稀土过渡
US9236249B2 (en) III-N material grown on REN epitaxial buffer on Si substrate
JP3753068B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
Germain et al. High electron mobility in AlGaN/GaN HEMT grown on sapphire: strain modification by means of AlN interlayers.
US20130214282A1 (en) Iii-n on silicon using nano structured interface layer
JP2016058539A (ja) 高電子移動度トランジスタの製造方法
WO2022107233A1 (ja) トランジスタの製造方法
JP2003218128A (ja) 電界効果トランジスタ用エピタキシャルウェハ及び電界効果トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination