CN113196397A - 存储器装置低功率模式 - Google Patents

Abstract

描述用于存储器装置操作的方法、系统和装置。存储器装置可响应于各个条件和用户约束而在不同模式中操作。此类模式可包含功率节省或低功率模式。当处于所述低功率模式时，所述存储器装置可避免在包含于所述存储器装置中的所述存储器阵列中的一或多个上进行操作，例如自刷新操作。所述存储器装置可解除激活外部接口组件及可产生所述存储器阵列的操作电压的组件，同时所述存储器装置可继续为存储所述存储器装置的操作信息的电路供电。所述存储器装置可在其它操作模式中采用类似技术以适应或响应不同条件或用户约束。

Description

存储器装置低功率模式

交叉引用

本专利申请要求瑞希特(Richter)等人于2019年12月18日提交的名称为“存储器装置低功率模式(MEMORY DEVICE LOW POWER MODE)”的第16/719,904号美国专利申请和瑞希特等人于2018年12月20日提交的名称为“存储器装置低功率模式(MEMORY DEVICE LOWPOWER MODE)”的第62/782,661号美国临时专利申请的优先权，所述申请中的每一个转让给本受让人。

背景技术

下文总体上涉及操作存储器系统，且更确切地说，涉及存储器装置低功率模式。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。例如，二进制装置最常存储通常由逻辑“1”或逻辑“0”表示的两种状态。在其它系统中，可以存储多于两个状态。为了存取所存储的信息，电子装置的组件可读取或感测存储器装置中的所存储状态。为了存储信息，电子装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM、PCM、RRAM)即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。易失性存储器装置(例如，DRAM)除非被外部电源定期刷新，否则可能随时间推移而丢失其存储的状态。

在一些情况下，存储器装置可具有有限的功率资源。可能需要减少存储器装置所消耗的功率量的解决方案。

附图说明

图1示出如本文所公开的支持存储器装置低功率模式的示例性存储器系统的方面。

图2示出如本文所公开的支持低功率模式的存储器装置的实例。

图3示出如本文所公开的支持低功率模式的存储器装置的实例。

图4示出如本文所公开的支持存储器装置低功率模式的电压产生组件的实例。

图5示出如本文所公开的支持存储器装置低功率模式的控制信令的实例。

图6示出如本文所公开的支持存储器装置低功率模式的控制信令。

图7到11示出如本文所公开的支持进入存储器装置低功率模式的流程图。

图12和13示出如本文所公开的示出一或多种方法的流程图。

具体实施方式

在一些情况下，具有有限功率资源的存储器装置可能会不必要地消耗这些资源(例如，通过继续为存储不相关数据或根本没有数据的存储器阵列供电)。作为解决此问题的一种方法，存储器装置可以通过进入低功率模式(例如，“睡眠”模式或“空闲”模式)来降低其功率消耗，在低功率模式中，存储器装置禁止对其存储器阵列执行刷新操作，例如自刷新操作。存储器装置还可选择性地为一或多个组件(例如，存储操作信息的组件)供电，同时停用一或多个其它组件(例如，生成用于操作其一或多个存储器阵列的电压的组件)。存储器控制器可基于来自存储器控制器的一或多个指示以及其它因素来确定进入低功率模式。

在一些情况下，具有一或多个存储器阵列的存储器装置不能在存储器阵列中存储数据。在这些情况下，存储器装置可以通过继续以更高功率的有源模式(例如，其中有助于存储器阵列的操作的组件通电的模式)操作而浪费功率。例如，存储器装置可能因为继续使生成用于操作存储器阵列的各种电压的模拟电路(例如，电荷泵、电压调节器、电压参考)通电而不必要地消耗功率，即使这些组件可能不需要所述功率电平。

尽管空存储器装置(例如，不存储任何数据的存储器装置)可以通过完全断电(例如，通过停用存储器装置的电源)来节省功率，但是这样做可能有几个缺点。第一，停用电源可能会破坏存储在与存储器装置共享该电源的其它易失性存储器装置中的数据。第二，如果存储器装置在通电时执行重新初始化过程(例如，重新获得在断电时丢失的操作信息，例如控制存储器装置的操作参数的信息)，那么断开存储器装置的电源可增加系统的时延。例如，操作信息可包含熔丝信息，例如修整信息(例如，关于对存储器装置的内部特性和操作参数的装置特定调整的信息)和/或冗余信息(例如，指示存储器装置内有缺陷组件的信息)，以及其它实例。

根据本文中所描述的技术，可以指示未使用的存储器装置(例如，具有一或多个空存储器阵列的存储器装置)进入低功率模式，而不是关闭或保持在有源模式。当处于低功率模式时，存储器装置可通过停用用于与其它装置(例如，主机装置)通信的外部接口(例如，命令、地址、时钟和数据总线及相关联的电路系统)来减小功率消耗。尽管存储器装置的电源可以保持接通，但是存储器装置可以例如通过避免对其存储器阵列执行自刷新操作来进一步减小功率消耗。假设自刷新操作(例如，由存储器装置而不是外部控制器发起的刷新操作)允许存储器装置在存储器装置的各个组件断电时保持数据，当存储器装置的一或多个空存储器阵列中的至少一些(如果不是全部)不存储任何数据时，就不需要这样的操作。

由于存储器装置在低功率模式下不执行诸如自刷新操作之类的特定操作，因此存储器装置通过解除激活从电源拉吸(例如，汲取电流)以生成用于操作存储器阵列的电压(在本文中称为“操作电压”)的组件来节省额外的功率。因此，与其它模式相比，低功率模式可以减小功率消耗，同时允许其它存储器装置从共享电源汲取功率。

尽管存储器装置的电压生成组件可在低功率模式下解除激活，但存储器装置可以继续使存储存储器装置的操作信息的一或多个电路通电。此类保持可允许存储器装置对数据请求做出响应，而不用首先执行用于获得操作信息的初始化过程。

存储器装置可独立地进入低功率模式，也可基于从例如外部存储器控制器(例如，主机装置)的另一装置接收到的指示指示进入低功率模式而进入低功率模式。当控制器检测到存储器装置没有存储任何数据(例如，在其存储器阵列中)时，外部存储器控制器可确定存储器装置将进入低功率模式。在确定存储器装置将进入低功率模式后，存储器控制器可使用各种技术提示存储器装置进入低功率模式。

在第一实例中，存储器控制器可通过将一或多个输入引脚上的电压设置到指示低功率模式的电平来提示存储器装置。在第二实例中，存储器控制器可向低功率模式分配模式寄存器位并通过设置或清零所述位来指示低功率模式。在此实例中，存储器装置可在模式寄存器位转变后进入低功率模式，或者一直等到在稍后时间接收到特定命令(例如，存储器控制器可基于模式寄存器位的状态而改变命令的含义)。在第三实例中，存储器控制器可向存储器装置发送具有指示低功率模式的操作码的命令。在第四实例中，存储器控制器可将命令的未使用地址位改为指示低功率模式。在第五实例中，存储器控制器可经由联合测试行动小组(JTAG)命令指示低功率模式。在此实例中，存储器装置可在加载命令后进入低功率模式，或者一直等到在稍后时间加载分配给低功率模式的数据寄存器位。

存储器控制器还可确定存储器装置何时退出低功率模式。例如，当存储器控制器确定有数据要存储在存储器装置处时，存储器控制器可确定存储器装置要退出低功率模式。存储器控制器可使用各种技术提示存储器装置退出低功率模式。在第一实例中，存储器控制器可通过修改存储器装置的输入引脚的状态来提示退出。在第二实例中，存储器控制器可通过发送除低功率进入命令以外的指令(例如，通过发送存储器操作的命令)来提示退出。在第三实例中，存储器装置可通过加载用于提示进入低功率模式的JTAG数据寄存器位的补位来提示退出。在第四实例中，存储器装置可通过加载除用于触发进入低功率模式的指令以外的指令来提示退出。

虽然参考低功率模式进行描述，但是本文中所描述的技术的各方面可以其它模式实施。例如，当存储器装置确定已经满足一或多个阈值条件时，处于有源模式的存储器装置可避免执行刷新操作(和/或避免为用于操作其存储器阵列的某些电路供电)。实例条件包含基于温度的条件(例如，裸片温度超过阈值)、基于内容的条件(例如，确定存储于装置的存储器阵列中的数据无关或已损坏)和/或基于处理负载的条件(例如，存储器装置确定其处于其处理能力)。因此，存储器装置可在其它操作模式中采用本文中所描述的技术的各方面以适应或响应不同条件或用户约束。

下面在参考图1-2所描述的存储器系统的上下文中下文进一步描述上文介绍的本公开的各方面。接着，描述支持低功率模式的存储器装置和电压产生组件的具体实例，如参考图3-4所描述。另外通过与低功率模式有关的信令图和流程图说明并参考这些图描述本公开的各方面，如参考图5-13所描述。

图1示出如本文所公开的支持存储器装置低功率模式的示例性存储器系统100的方面。系统100可包含外部存储器控制器105、存储器装置110和多个信道115，所述信道115耦合外部存储器控制器105与存储器装置110。存储器装置110还可称为级(rank)。系统100可包含一或多个存储器装置110，但是为易于描述，一或多个存储器装置可以被描述为单个存储器装置110。

系统100可包含电子装置的方面，例如计算装置、移动计算装置、无线装置或图形处理装置。系统100可以是便携式电子装置的实例。系统100可以是计算机、笔记本电脑、平板电脑、智能手机、蜂窝式电话、可穿戴装置、连接因特网的装置等等的实例。存储器装置110可以是系统中配置成存储系统100的一或多个其它组件的数据的组件。在一些实例中，系统100配置成使用基站或存取点与其它系统或装置进行双向无线通信。在一些实例中，系统100能够进行机器型通信(MTC)、机器到机器(M2M)通信或装置到装置(D2D)通信。

系统100的至少部分可以是主机装置的实例。此类主机装置可以是使用存储器来执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、笔记本电脑、平板电脑、智能手机、蜂窝式电话、可穿戴装置、连接因特网的装置、某一其它静止或便携式电子装置等等。在一些情况下，主机装置可以指实施外部存储器控制器105的功能的硬件、固件、软件或其组合。在一些情况下，外部存储器控制器105可被称作主机或主机装置。在一些实例中，系统100是图形卡。

在一些情况下，存储器装置110可以是配置成与系统100的其它组件通信并提供可供系统100使用或引用的物理存储器地址/空间的独立装置或组件。在一些实例中，存储器装置110可配置成与至少一种或多种不同类型的系统100合作。系统100的组件和存储器装置110之间的传信可用来支持调制信号的调制方案、用于传送信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100和存储器装置110之间的时钟传信和同步、定时惯例和/或其它因素。

存储器装置110可配置成存储系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，响应于并执行系统100通过外部存储器控制器105提供的命令)。此类命令可包含存取操作的存取命令，例如写入操作的写入命令、读取操作的读取命令、刷新操作的刷新命令或其它命令。在一些情况下，存取命令可以是提示存储器装置存储或读取来自一或多个存储器单元的数据的命令。存储器装置110可包含两个或更多个存储器裸片160(例如，存储器芯片)来支持所要或指定的数据存储容量。

系统100可进一步包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可以使用总线140与彼此耦合或电子连通。

处理器120可配置成控制系统100的至少部分。处理器120可以是通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或者它可以是这些类型的组件的组合。在这些情况下，处理器120可以是中央处理单元(CPU)、GPU、通用GPU(GPGPU)或片上系统(SoC)的实例以及其它实例。

在一些情况下，处理器120可与外部存储器控制器105耦合，并入到外部存储器控制器105中，或者可以是外部存储器控制器105的部分。处理器120可选择存储器装置110的操作模式。存储器装置110可能能够支持与不同功率消耗相关联的不同操作模式。在一些情况下，处理器120可将存储器装置110的操作模式选择为本文中所描述的低功率模式。例如，处理器120可在它确定存储器装置110没有正在其存储器阵列170中存储数据时选择低功率模式。

BIOS组件125可以是包含作为固件操作的BIOS的软件组件，它可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120和系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可以是任何输入装置或输出装置或此类装置的接口，并且可以集成到系统100中或与系统100集成。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽，例如外围组件互连(PCI)或加速图形端口(AGP)槽。外围组件130可以是被所属领域的技术人员理解为外围设备的其它组件。

I/O控制器135可管理处理器120和外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示在系统100外部的可向系统100或其组件提供信息、信号或数据的装置或信号。这可包含用户接口，或与其它装置介接或在其它装置之间介接。在一些情况下，输入145可以是通过一或多个外围组件130与系统100介接的外围设备，或者可以由I/O控制器135管理。

输出150可表示在系统100外部的配置成从系统100或其任一组件接收输出的装置或信号。输出150的实例可包含显示器、音频扬声器、印刷装置或印刷电路板上的另一处理器，等等。在一些情况下，输出150可以是通过一或多个外围组件130与系统100介接的外围设备，或者可以由I/O控制器135管理。

系统100的组件可以由设计成实行它们的功能的通用或专用电路系统组成。这可包含输出驱动器电路系统或配置成实行本文中所描述的功能的各种其它电路元件，例如，导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元配置成存储数字数据的至少一个位。参考图2进一步描述存储器阵列170的特征和/或存储器单元。

存储器阵列170可以是二维(2D)存储器单元阵列的实例，也可以是三维(3D)存储器单元阵列的实例。例如，2D存储器装置可包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可以堆叠在彼此的顶部上。在一些情况下，3D存储器装置中的存储器裸片160-N可被称作板、层级、层或裸片。3D存储器装置可包含任何数量的堆叠存储器裸片160-N(例如，两个、三个、四个、五个、六个、七个、八个)。相比于单个2D存储器装置，这可增加可以定位在衬底上的存储器单元的数量，继而可以降低制造成本，增加存储器阵列的性能或这两者。在一些3D存储器装置中，不同板可共享至少一个共同存取线，使得一些板可以共享字线、数字线和/或板线中的至少一个。

装置存储器控制器155可包含配置成控制存储器装置110的操作的电路或组件。因而，装置存储器控制器155可包含使得存储器装置110能够执行命令的硬件、固件和软件，并且可配置成接收、传输或执行与存储器装置110有关的命令、数据或控制信息。装置存储器控制器155可执行或促进如本文中所描述的低功率模式的各方面。例如，装置存储器控制器155可确定何时已提示存储器装置110进入低功率模式。装置存储器控制器155还可促进存储器装置110进入低功率模式以及从低功率模式退出。

装置存储器控制器155可配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或控制信号(例如，命令和地址)。例如，存储器装置110可接收指示存储器装置110代表系统100的组件(例如，处理器120)存储特定数据的写入命令或指示存储器装置110向系统100的组件(例如，处理器120)提供存储于存储器裸片160中的特定数据的读取命令。在一些情况下，装置存储器控制器155可结合存储器裸片160的本地存储器控制器165控制本文中所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于解调从外部存储器控制器105接收的信号的接收器、用于调制和向外部存储器控制器105传输信号的编码器、逻辑、解码器、放大器、滤波器等等。

本地存储器控制器165(例如，在存储器裸片160本地)可配置成控制存储器裸片160的操作。并且，本地存储器控制器165可配置成与装置存储器控制器155通信(例如，接收和传输数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文中所描述的各种功能。因而，本地存储器控制器165可配置成与装置存储器控制器155通信、与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可配置成启用系统100的组件(例如，处理器120)和存储器装置110之间的信息、数据、命令和/或地址的通信。外部存储器控制器105可充当系统100的组件和存储器装置110之间的联络人，使得系统100的组件可能不需要知晓存储器装置的操作的细节。系统100的组件可向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转化在系统100的组件和存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含生成共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可包含生成共同(源)数据时钟信号的共同数据时钟。

在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可以由处理器120实施。例如，外部存储器控制器105可以是由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可以由存储器装置110实施。例如，外部存储器控制器105可以是由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可以跨处理器120和存储器装置110分布，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。

系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可启用外部存储器控制器105和存储器装置110之间的通信。每一信道115可在与系统100的组件相关联的端子之间包含一或多个信号路径或传输介质(例如，导体)。例如，信道115可包含第一端子，所述第一端子包含位于外部存储器控制器105处的一或多个引脚和位于存储器装置110处的一或多个引脚。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可配置成充当传输线的部分。在一些情况下，端子的引脚可以是信道115的信号路径的部分。

额外信号路径可以与信道的端子耦合以在系统100的组件内路由信号。例如，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部)。信号路径可以使用一或多种类型的传输线实施，包含差分传输线和/或单端传输线。

信道115(和相关联的信号路径和端子)可以专用于传送特定类型的信息。在一些情况下，信道115可以是聚合信道，并因此可包含多个单独信道。例如，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(包含十六个信号路径)等。

在一些情况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可配置成在外部存储器控制器105和存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。例如，CA信道186可包含具有所要数据的地址的读取命令。在一些情况下，CA信道186可以寄存在上升时钟信号边沿和/或下降时钟信号边沿上。在一些情况下，CA信道186可包含多个信号路径。

在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可配置成在外部存储器控制器105和存储器装置110之间传送一或多个共同时钟信号。每一时钟信号可配置成在高状态和低状态之间调整(例如，振荡)并协调外部存储器控制器105和存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，CK_t信号和CK_c信号)，且CK信道188的信号路径可以进行相应配置。在一些情况下，时钟信号可以是单端的。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或存储器装置110的其它全系统操作的定时参考。因此，时钟信号CK可以不同地称为控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟生成，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。

在一些情况下，信道115可包含一或多个数据(DQ)信道190。例如，信道115可包含数据信道190-1到190-n。每一数据信道可与一或多个传输线相关联或包含一或多个传输线。数据信道190可配置成在外部存储器控制器105和存储器装置110之间传送数据和/或控制信息。例如，数据信道190可传送(例如，双向)将写入到存储器装置110的信息或从存储器装置110读取的信息。

在一些情况下，信道115可包含可以专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。尽管WCK中的‘W’名义上可代表“写入”，但是写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，读取和写入操作两者的定时参考)。因此，写入时钟信号WCK还可被称作数据时钟信号WCK。

WCK信道可配置成在外部存储器控制器105和存储器装置110之间传送共同数据时钟信号。数据时钟信号可配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可以是差分输出(例如，WCK_t信号和WCK_c信号)，且WCK信道的信号路径可以进行相应配置。WCK信道可包含任何数目个信号路径。数据时钟信号WCK可由数据时钟生成，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等等)。

在一些情况下，其它信道192可包含一或多个错误检测码(EDC)信道。EDC信道可配置成传送错误检测信号，例如校验和，以便提高系统可靠性。EDC信道可包含任何数量的信号路径。

通过信道115(及它们相关联的传输线)传送的信号可以使用各种不同调制方案来调制。在一些情况下，可以使用二进制符号(或二进制级)调制方案来调制在外部存储器控制器105和存储器装置110之间传送的信号。二进制符号调制方案可以是M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可配置成表示数字数据的一个位(例如，符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码(Manchester encoding)、具有两个符号的脉冲振幅调制(PAM)(例如，PAM2)、PAM4等等。

在一些情况下，可以使用多符号(或多层级)调制方案来调制在外部存储器控制器105和存储器装置110之间传送的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每一符号可配置成表示数字数据的超过一个位(例如，PAM4符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM4、PAM8、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号(例如，PAM4信号)可以是使用包含至少三个层级对信息的超过一个位进行编码的调制方案来调制的信号。多符号调制方案和符号可替代地称作非二进制、多位或高阶调制方案和符号。

如所提到，系统100可包含多个存储器装置110，其也可称为存储器级或存储器模块。这些存储器装置110中的一些或全部可共享相同电源以及各个传输线(例如，时钟线、命令线、地址线和/或数据线)。在一些情况下，存储器装置110中的一或多个可以是空的，而其它存储器装置存储数据。在这些情况下，继续为空的存储器装置110供电可浪费功率。但是，关闭为存储器装置供电的电源可能会破坏存储在共享所述电源的其它存储器装置中的数据。

根据本文中所描述的技术，存储器装置110可通过停用产生用于操作存储器阵列170的电压(例如，装置特定电压)的一或多个组件来减小功率消耗。例如，存储器装置110可停用提供供存储器阵列170使用的板线电压、字线电压、数字线电压、参考电压和偏置电压的一或多个组件。存储器装置110还可停用存储器装置110和外部存储器控制器105之间的一或多个外部接口电路(例如，各个数据总线和相关联的电路系统)，以及负责提供时钟信号的电路。但是，在一些情况下，主要电源可保持通电以便为其它存储器装置110供电。当处于此模式(被称为低功率模式、空闲模式或睡眠模式)时，存储器装置110可通过避免执行任何自刷新操作来进一步节省功率。

尽管存储器装置110的各种组件可以在低功率模式期间停用，但是存储器装置110可保持某些电路通电以保持存储器装置110的操作信息。此操作信息可使得存储器装置110避开有缺陷组件并补偿其设计的物理实施方案和另一存储器装置110的物理实施方案之间的差异，以及其它方面。例如，冗余信息可指示有缺陷存储器单元和/或存取线以及替换存储器单元和/或代替有缺陷存取线使用的存取线。并且，修整信息可指示存储器装置110基于存储器装置的唯一特性要对操作参数(例如，定时、电压电平和/或电流电平)做出的调整。

存储器装置110可经由自主过程从内部熔丝获得修整和冗余信息，它们统称为操作信息。所述过程可以在存储器装置110通电或重置后发起。如果存储器装置110丢失操作信息(例如，在存储器装置110断电后)，那么存储器装置110可重新发起所述过程。但是获得操作信息(例如，读取熔丝和处理相关信息)的过程可能是耗时的。如果存储器装置110在它每次从低功率模式苏醒以执行数据操作时检索操作信息，那么与获得操作信息相关联的时延可能会延迟存储器装置110的响应性。

根据本文中所描述的技术，当存储器装置处于低功率模式时，存储存储器装置110的操作信息的本地电路可保持通电。因为有源电路保持了操作信息，所以存储器装置110可以免去从系统100的其它组件获得操作信息的过程。因此，当被外部存储器控制器105请求时，存储器装置110可迅速执行数据操作。

尽管在级的层级下加以描述，但是本文中所描述的技术可在存储器的任何层级下使用，包含裸片层级和阵列层级。并且，本文中所描述的技术的各方面可以在任何类型的操作模式中实施，包含有源模式。虽然参考功率节省进行描述，但是执行技术(例如，避免执行刷新操作以及使用于操作存储器阵列170的某些电路断电)的各方面可提供额外益处，例如温度控制和减少的处理。例如，过热(或具有过热风险)的存储器装置110可通过使用于操作一或多个存储器阵列170的电路断电并避免在那些存储器阵列170上执行刷新操作来降低温度。或者，可以使用相同动作来减少存储器装置110的处理负载。

图2示出如本文所公开的支持低功率模式的存储器装置200的实例。存储器装置200可以是参考图1所描述的存储器装置110或存储器裸片160的实例。在一些情况下，存储器装置200可被称作存储器芯片、存储器级、存储器模块或电子存储器设备。存储器装置200可包含可编程成存储不同逻辑状态的一或多个存储器单元205。每一存储器单元205可编程成存储两个或更多个状态。例如，存储器单元205可配置成一次存储数字逻辑的一个位(例如，逻辑0和逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可配置成一次存储数字逻辑的超过一个位(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可在电容器中存储表示可编程状态的电荷。在DRAM架构中，存储器单元205可包含电容器，所述电容器包含存储表示可编程状态的电荷的介电材料。在其它存储器架构中，其它存储装置和组件是可能的。例如，可以采用非线性介电材料。

可通过激活或选择例如字线210、数字线215和/或板线的存取线在存储器单元205上执行例如读取和写入的操作。在一些情况下，数字线215还可被称作位线。对存取线、字线和数字线或它们的类似物的引用是可互换的，而不会影响理解或操作。激活或选择字线210或数字线215可包含向相应线施加电压。

存储器装置200可包含布置成网格状图案的存取线(例如，字线210和数字线215)。存储器单元205可以定位在字线210和数字线215的交叉点处。通过偏置字线210和数字线215(例如，向字线210或数字线215施加电压)，单个存储器单元205可以在它们的交叉点处进行存取。存储器装置200可包含一定量的存储器组，其中至少一些存储器组(如果不是全部的话)可具有唯一地址并且可包含大量行和列。

存取存储器单元205可通过行解码器220、列解码器225控制。例如，行解码器220可从本地存储器控制器260接收行地址并基于所接收行地址激活字线210。列解码器225可从本地存储器控制器260接收列地址并且可基于所接收列地址激活数字线215。例如，存储器装置200可包含标记为WL_1到WL_M的多个字线210和标记为DL_1到DL_N的多个数字线215，其中M和N取决于存储器阵列的大小。因此，通过激活字线210和数字线215，例如，WL_1和DL_3，可以存取位于它们的交叉点处的存储器单元205。不管是在二维还是三维配置中，字线210和数字线215的交叉点都可被称作存储器单元205的地址。

存储器单元205可包含逻辑存储组件，例如电容器230和开关组件235。电容器230可以是介电电容器或铁电电容器的实例。电容器230的第一节点可以与开关组件235耦合，且电容器230的第二节点可以与电压源240耦合。在一些情况下，电压源240是地，例如Vss。在一些情况下，电压源240可以是与板线驱动器耦合的板线的实例。开关组件235可以是选择性地建立或取消建立(例如，停止)两个组件之间的电子连通的晶体管或任何其它类型的开关装置的实例。

可以通过激活或解除激活开关组件235来实现选择或撤销选择存储器单元205。电容器230可以使用开关组件235与数字线215电子连通。例如，当开关组件235解除激活时，电容器230可以与数字线215隔离，并且当开关组件235激活时，电容器230可以与数字线215耦合。

在一些情况下，开关组件235可以是或包含晶体管，且其操作可以通过向晶体管栅极施加电压来控制，其中晶体管栅极和晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件235可以是或包含p型晶体管或n型晶体管。字线210可以与开关组件235的栅极电子连通，并且可以基于施加到字线210的电压而激活/解除激活开关组件235。

字线210可以是与存储器单元205电子连通的导电线，它可用于在存储器单元205上执行存取操作。在一些架构中，字线210可以与存储器单元205的开关组件235的栅极电子连通，并且可配置成控制存储器单元的开关组件235。在一些架构中，字线210可以与存储器单元205的电容器的节点电子连通，并且存储器单元205可能不包含开关组件。

数字线215可以是连接存储器单元205与感测组件245的导电线。在一些架构中，存储器单元205可以在存取操作的部分期间选择性地与数字线215耦合。例如，字线210和存储器单元205的开关组件235可配置成耦合和/或隔离存储器单元205的电容器230和数字线215。在一些架构中，存储器单元205可以与数字线215电子连通。

感测组件245可配置成检测存储在存储器单元205的电容器230上的状态(例如，电荷)并基于所存储状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能较小。因而，感测组件245可包含一或多个感测放大器，用于放大由存储器单元205输出的信号。感测放大器可在读取操作期间检测数字线215的电荷的较小改变，并且可基于检测到的电荷而产生对应于逻辑状态0或逻辑状态1的信号。

在读取操作期间，存储器单元205的电容器230可向其对应的数字线215输出信号(例如，将电荷放电到其对应的数字线215)。信号可使数字线215的电压改变。感测组件245可配置成比较跨数字线215从存储器单元205接收的信号与参考信号250(例如，参考电压)。感测组件245可基于比较而确定存储器单元205的所存储状态。例如，在二进制传信中，如果数字线215具有比参考信号250高的电压，那么感测组件245可确定存储器单元205的所存储状态是逻辑1，并且如果数字线215具有比参考信号250低的电压，那么感测组件245可确定存储器单元205的所存储状态是逻辑0。

感测组件245可包含各种晶体管或放大器，用于检测和放大信号的差。在一些情况下，感测组件245可以是另一组件(例如，列解码器225、行解码器220)的一部分。在一些情况下，感测组件245可以与行解码器220或列解码器225电子连通。

作为一个实例，由感测组件245确定的存储器单元205的经检测逻辑状态可通过列解码器225输出作为输出255。输出255可将经检测逻辑状态传递到一或多个中间组件(例如，本地存储器控制器)以通过一或多个信道传递(例如，以通过一或多个传输线传输)。因此，存储器单元205的经检测逻辑状态可以传送在存储器装置200外部的装置或组件。例如，经检测逻辑状态可以经由一或多个传输线传递(例如，传递到外部存储器控制器105)。

本地存储器控制器260可通过各种组件(例如，行解码器220、列解码器225和感测组件245)控制存储器单元205的操作。本地存储器控制器260可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器220、列解码器225和感测组件245中的一或多个可以与本地存储器控制器260共址。本地存储器控制器260可配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收命令和/或数据，将命令和/或数据转化成可供存储器装置200使用的信息，在存储器装置200上执行一或多个操作，并响应于执行一或多个操作而将数据从存储器装置200传送到外部存储器控制器105(或装置存储器控制器155)。

本地存储器控制器260可生成行和列地址信号以激活目标字线210和目标数字线215。本地存储器控制器260还可控制用于操作存储器装置200的各个电压或电流的生成。例如，本地存储器控制器260可配置成控制产生用于存储器装置200内的存储器阵列的电压(例如，字线电压、板线电压、参考电压、偏置电压)的组件，例如电荷泵、电压调节器和参考电压电路。在一些情况下，本地存储器控制器260可基于修整信息调整由电压产生组件输出的电压。根据本文中所描述的技术，当存储器装置200进入低功率模式时，本地存储器控制器260还可停用电压产生组件中的一或多个。一般来说，本文所论述的所施加电压或电流的振幅、形状或持续期间可以进行调整或变化，并且针对在操作存储器装置200时论述的不同操作可以是不同的。

在一些情况下，本地存储器控制器260可配置成在存储器装置200的一或多个存储器单元205上执行写入操作(例如，编程操作)。写入操作可针对从外部装置接收的数据。在写入操作期间，存储器装置200的存储器单元205可以编程成存储所要逻辑状态。在一些情况下，多个存储器单元205可以在单个写入操作期间编程。本地存储器控制器260可识别其上执行写入操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，向字线210或数字线215施加电压)，以存取目标存储器单元205。施加到字线210的电压可以称为字线电压，且施加到数字线的电压可以称为数字线电压。本地存储器控制器260可在写入操作期间向数字线215施加第一信号(例如，电压)以在存储器单元205的电容器230中存储第一状态(例如，电荷)，并且所述第一状态(例如，电荷)可以指示所要逻辑状态。

在一些情况下，本地存储器控制器260可配置成在存储器装置200的一或多个存储器单元205上执行读取操作(例如，感测操作)。读取操作可针对外部装置所请求的或旨在用于外部装置的数据。在读取操作期间，可以确定存储于存储器装置200的存储器单元205中的逻辑状态。在一些情况下，可以在单个读取操作期间感测多个存储器单元205。本地存储器控制器260可识别其上执行读取操作的目标存储器单元205。本地存储器控制器260可识别与目标存储器单元205电子连通的目标字线210和目标数字线215(例如，目标存储器单元205的地址)。本地存储器控制器260可激活目标字线210和目标数字线215(例如，向字线210或数字线215施加电压)，以存取目标存储器单元205。

目标存储器单元205可响应于向存取线施加电压(例如，响应于向板线施加电压)而向感测组件245发送信号。感测组件245可放大所述信号。本地存储器控制器260可激活感测组件245(例如，锁存感测组件)，并因此比较从存储器单元205接收到的信号与参考信号250。参考信号250可以是参考电压电路所产生的参考电压。基于接收到的信号和参考信号250的比较，感测组件245可确定存储在存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器260可将存储在存储器单元205上的逻辑状态传送到外部存储器控制器105(或装置存储器控制器155)。

在一些存储器架构中，存取存储器单元205可劣化或破坏存储于存储器单元205中的逻辑状态。例如，在DRAM架构中执行的读取操作可部分或完全地将目标存储器单元的电容器放电。本地存储器控制器260可执行重写操作或刷新操作以使存储器单元返回到其原始逻辑状态。本地存储器控制器260可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可被视为读取操作的部分。

存储器装置200示出二维(2D)存储器单元阵列。在一些情况下，存储器装置可包含三维(3D)阵列或存储器单元。3D存储器阵列可包含堆叠在彼此的顶部上的两个或更多个2D存储器阵列。在一些情况下，3D存储器阵列中的2D存储器阵列可被称作板、层级、层或裸片。3D存储器阵列可包含任何数量的堆叠2D存储器阵列(例如，两个、三个、四个、五个、六个、七个、八个)。相比于单个2D存储器阵列，这可增加可以定位在单个裸片或衬底上的存储器单元的数量，继而可以降低制造成本，增加存储器阵列的性能或这两者。在一些3D存储器装置中，不同板可共享至少一个共同存取线，使得一些板可以共享字线210或数字线215中的至少一个。

如所论述，存储器装置200内的存储器阵列的维持和操作涉及不同电压到不同节点、线和组件的施加。这些电压可适于存储器装置200(例如，根据修整信息)并由存储器装置200内或与存储器装置200耦合的组件(例如电荷泵、电压调节器和参考电压电路)产生。提供这些电压的组件可依赖于为存储器装置200和其它存储器装置200供电的电源。

当存储器装置200不在存储器单元205中存储任何数据时，存储器装置200可通过进入低功率模式节省功率，在低功率模式中，存储器装置200避免执行自刷新操作。因为自刷新操作用于保持存储器单元的逻辑状态，所以当存储器装置200的存储器阵列为空时不需要执行此类操作。假设没有自刷新操作在低功率模式下执行，存储器装置200可通过关闭(例如，停用)提供用于此类操作的电压的电压产生组件来进一步增加功率节省。但是，存储操作信息的电路可保持通电(例如，启用)，使得存储器装置200可以响应于外部命令而参考所保持信息(而不是首先执行搜集操作信息的耗时过程)。这种低功率模式的额外优点是不同于“断开”模式，它允许与存储器装置200共享电源的其它存储器装置保持存储在其存储器单元中的任何数据，因为共享电源保持开启。

图3示出如本文所公开的支持低功率模式的存储器装置300的实例。存储器装置300可以是存储器装置200、存储器装置110或存储器裸片160以及其它组件的实例。

存储器装置300可包含存储器阵列305，其可以是参考图1所描述的一或多个存储器阵列170的实例。尽管示出为单个阵列，但是存储器阵列305可包含多个阵列，每一阵列可由存储器装置300存取和操作。存储器阵列305可响应于从命令解码器310接收到的命令和地址而存储或输出数据(例如，经由数据输入/输出(I/O)315接收或传输的数据)。通过命令解码器310传输的命令和地址可基于从外部控制器(例如，参考图1所描述的外部存储器控制器105)接收到的命令和地址(“C/A”)。尽管示出为与控制器320位于同一位置，但是在一些实例中，命令解码器310可与控制器320分开。

控制器320可以是参考图2所描述的本地存储器控制器260或参考图1所描述的装置存储器控制器155或本地存储器控制器165的实例。控制器320可通过一或多个C/A总线接收控制内容(例如，重置信息、C/A信息和时钟信号)，并使用所述控制内容促进存储器阵列305的操作(例如，读取操作、写入操作、刷新操作和自刷新操作)。

控制器320还可控制产生用于操作存储器阵列305的电压的组件(例如，模拟电路，如电荷泵325、电压调节器330和参考电路335)的操作。例如，控制器320可根据存储在锁存器340中的修整信息调整电压产生组件的输出。控制器320还可激活和解除激活电压产生组件。例如，根据本文中所描述的技术，控制器320可解除激活电压产生组件(例如，当存储器装置300进入低功率模式时)和激活电压产生组件(例如，当存储器装置300退出低功率模式时)。

存储器装置300的电压产生组件可由与其它存储器装置300共享的一或多个电源供电。在此情况下，解除激活电压产生组件可包含断开其与电源的连接(例如，通过中断组件及其电源之间的导电路径)和/或停用组件内的一或多个电路，使它休眠。在一些实例中，如果组件处于不汲取电流的状态，那么此组件可以称为“解除激活”或“停用”。

电压产生组件可产生比电源电压更高或更低的电压。因此，这些组件可向存储器阵列305提供偏置电压(例如，VPP)、存取线电压(例如，V_Array，其可包含板线电压、字线电压和数字线电压)和参考电压(例如，V_Ref)。在一些情况下，这些操作电压可以基于修整信息调整(例如，以补偿存储器装置300的预期和实际特性之间的差异)。修整信息可从锁存器340读取，所述锁存器可在本地存储从熔丝(例如，非本地的非易失性存储元件)获得操作信息。锁存器340可另外或替代地存储存储器阵列305的冗余信息(同样从熔丝获得)。

当存储器装置300处于本文中所描述的低功率模式时，控制器320可操作以便在锁存器340中保持操作信息。如果此类信息未被保持，那么存储器装置300在从熔丝重新获得信息(此过程可耗费时间)之前可能无法在存储器阵列305上执行存储器操作。因此，存储器装置300可通过在处于低功率模式时继续为锁存器340(作为一个实例组件)供电来增加响应性。尽管被描述为锁存器(例如，D触发器)，但是存储本地操作信息的电路可以是能够存储信息的任何类型的电路。

综上所述，存储器装置300可促进进入低功率模式和/或从低功率模式退出。低功率模式可以是其中存储器装置300避免执行自刷新操作并停用电压产生组件但是继续为存储操作信息的电路供电的模式。存储器装置300可使用参考图5到11描述的一或多种技术确定是否进入低功率模式。

图4示出如本文所公开的支持低功率模式的电压产生组件400的各方面。电压产生组件400可以是用于产生用于操作参考图3所描述的存储器阵列305的电压的电压产生组件的实例。电压产生组件400可以是产生比用于驱动电压产生组件的供应电压更高或更低的电压的模拟电路。例如，电压产生组件400可以是产生低于供应电压的电压的向下调节器(例如，调节器330)或产生高于供应电压的电压的电荷泵(例如，电荷泵325)，以及其它实例。

电压产生组件400可由电源供电，并且可接收偏置电压作为参考。电压产生组件400可基于从一或多个对应熔丝获得的修整信息(例如，在锁存器340处存储在本地的修整信息)选择要输出的电压电平。控制器(例如，参考图3所描述的控制器320)可通过向电压产生组件400的输入引脚发送信号来激活和解除激活(例如，接通和关闭)电压产生组件400。

例如，控制器可将输入引脚上的电压升高到高于阈值电压以激活电压产生组件400，并将输入引脚上的电压降低到低于阈值电压以解除激活电压产生组件400。因此，当包含电压产生组件400的存储器装置处于本文中所描述的低功率模式时，电压产生组件400可以选择性地断电。

图5示出如本文所公开的支持存储器装置低功率模式的控制信令500。控制信令500可包含重置信号505、第一输入信号510和第二输入信号515。重置信号505可表示分配给重置模式的输入引脚上的电压。第一输入信号510可表示分配给进入本文中所描述的低功率模式的输入引脚上的电压。并且，第二输入信号515可表示分配给退出低功率模式的输入引脚上的电压。输入信号可以由参考图1所描述的外部存储器控制器105传输，并且控制信令500-a所涉及的输入引脚可以是参考图3所描述的存储器装置300的一部分。

在520之前，存储器装置可处于重置模式。在520处，第一输入信号510可从第一状态(例如，高电压)转变到第二状态(例如，低电压)。用模拟的话说，信号(或输入引脚)在其电压从低于阈值变成高于阈值(或另一阈值)时转变状态，反之亦可。用数字的话说，信号(或输入引脚)可在其从逻辑零变成逻辑一时转变状态，反之亦可。

在与520相同或接近的时间，第二输入信号515也可从高电压转变到低电压。

在525处，重置信号505可从第一状态(例如，低电压)转变到第二状态(例如，高电压)。响应于重置信号505的转变，存储器装置可退出重置模式。当存储器装置退出重置模式时，存储器装置可确定第一输入信号510的电压低于阈值电压且第二输入信号515的电压低于相同或不同的阈值电压。在一些情况下，存储器装置做出此确定并同时或接近同时地退出重置模式。在其它情况下，存储器装置可在退出重置模式之后阈值时间量再做出此确定。

基于此确定，存储器装置可确定进入低功率模式。但是，存储器装置可延迟进入低功率模式，直到获得并存储操作信息(例如，存储器装置可一直延迟到已经读取熔丝且对应操作信息已经存储在锁存器340中)。延迟可由存储器装置设置和/或定时。

在本地电路中存储操作信息后，在530处，存储器装置可进入低功率模式。存储器装置可保持处于低功率模式，直到535它可以检测到第二输入信号从低电压到高电压的转变(例如，相对于一或多个阈值电压)为止。在检测到第二输入信号的转变后，存储器装置可退出低功率模式。

图6示出根据本公开的各种方面的支持存储器装置低功率模式的控制信令600。控制信令600可包含时钟信号605和命令信号610。时钟信号605可由参考图3所描述的存储器装置300生成，并且命令信号610可从外部存储器控制器105或装置存储器控制器155接收。命令信号610可通过命令总线接收并寄存在时钟信号605的上升边沿(如所示)或时钟信号605的下降边沿处。

在615处，存储器装置可接收指示存储器装置设置分配给低功率模式的模式寄存器位的模式寄存器设置(MRS)命令。响应于MRS命令，存储器装置可设置分配给低功率的模式寄存器位。此位也可称为低功率模式寄存器位。在一些情况下，设置此位可提示存储器装置立即(例如，在接下来的x个时钟循环内)进入低功率模式。替代地，设置此位可向存储器装置指示存储器装置将在接收到特定的传统命令后进入低功率模式。

传统命令是(在不存在一组低功率模式寄存器位的条件的情况下)指示存储器装置执行除进入低功率模式以外的动作的命令。专门用于指示存储器装置进入低功率模式的命令可以称为特殊命令。根据本文中所描述的技术，设置低功率模式寄存器位可指示存储器装置将特定传统命令视为进入低功率模式的特殊命令。

例如，如果在620处接收到的命令是传统自刷新命令(例如，通常提示存储器装置执行自刷新操作的命令)，那么存储器装置可将自刷新命令视为特殊命令并进入低功率模式。传统命令的此类改动可减少命令开销(例如，因为不再需要定义特殊命令)。无论如何，使用特殊命令可减少信令开销(例如，因为设置低功率模式寄存器位的过程可以去除)。

不管是哪一类型的命令(例如，传统或特殊)充当进入低功率模式的提示，存储器装置都可在625处退出低功率模式。存储器装置可在接收到指示存储器装置将退出低功率模式的命令(例如，CMD1)后确定退出低功率模式。或者，存储器装置可在检测到特定引脚从一个状态转变到另一状态(例如，从低电压转变到高电压)后确定退出低功率模式。作为一个实例，为了防止存储器装置重新进入低功率模式，分配给低功率模式的模式寄存器位可以是在修改之后重置为原始状态的自清零位。

图7示出如本文所公开的支持进入存储器装置低功率模式的流程图700。流程图700的各方面可由参考图3所描述的存储器装置300来实施。在一些实例中，流程图700的方面可在存储器装置300处于自刷新模式时实施。

在一些情况下，流程图700的各方面可以根据联合测试行动小组(JTAG)标准实施。在这些情况下，实施装置可以是测试存取端口(TAP)控制器或与其通信。指令和数据可通过TAP寄存器(例如，指令寄存器(IR)和数据寄存器(DR))连续加载到TAP控制器中。TAP控制器可以是使用某些引脚(例如，测试模式选择(TMS)引脚)的逻辑电平来遍历各个操作状态(例如，Test_Logic_Reset、Run_Test_Idle、Shift_IR、Update_IR、Shift_DR和Update_DR)的有限状态机。尽管示出为从Run_Test_Idle状态开始，但是本文中所描述的技术的实施可以从Test-Logic-Reset状态开始。

在705处，TAP控制器可处于Run_Test_Idle状态，其中TAP控制器处于操作之间。在710处，TAP控制器可进入Shift_IR状态，其中指令连续移位到指令寄存器中。根据本文中所描述的技术，移位到指令寄存器中的指令可以是进入低功率模式的指令。在715处，TAP控制器可进入Update_IR状态，其中移位到指令寄存器中的指令加载(例如，经验证并变得可用于TAP控制器)。在一些情况下，TAP控制器(或控制器320)可响应于加载低功率模式指令而使存储器装置(例如，存储器装置300)进入低功率模式。在其它情况下，加载低功率模式指令可使TAP控制器(或控制器320)准备好以促进进入低功率模式(例如，响应于后续触发)。

在720处，TAP控制器可进入Shift_DR状态，其中数据连续移位到数据寄存器中。根据本文中所描述的技术，n位(例如，一个位)数据移位运算可在对应于低功率模式的n个数据位中移位。在725处，当TAP控制器进入Update_DR状态时，移位到数据寄存器中的所述n个数据位可进行加载(例如，可经验证并变得可用于TAP控制器)。响应于在加载低功率模式指令之后加载所述n个数据位，TAP控制器(或控制器320)可使存储器装置进入低功率模式。在730处，当存储器装置处于低功率模式时，TAP控制器可进入并保持处于Run_Test_Idle状态。

一旦存储器装置处于低功率模式，存储器装置就可在低功率模式中一直保持到它接收到退出低功率模式的指示为止。例如，当所述n个数据位的互位被加载时，存储器装置可确定退出低功率模式。或者，当存储器装置加载除用于进入低功率模式的指令以外的指令时，它可确定退出低功率模式。或者，在另一实例中，存储器装置可在检测到TAP控制器已进入Test_Logic_Reset状态后确定退出模式。

使用JTAG进入低功率模式的一个优点是，这样做允许存储器装置直接从自刷新模式进入低功率模式。由于存储器装置在处于自刷新模式时具有的能力有限，所以存储器装置在它可以接收指示进入低功率模式的传统或特殊命令之前可能需要被唤醒(例如，处于另一模式)。因为JTAG操作可在存储器装置处于自刷新模式时执行，使用JTAG指令促进进入低功率模式允许存储器装置在进入低功率模式之前绕过进入另一模式。

图8示出如本文所公开的支持进入存储器装置低功率模式的流程图800。流程图800的各方面可由参考图3所描述的存储器装置300实施。存储器装置可包含分配给本文中所描述的低功率模式的输入引脚(例如，命令总线的输入引脚)。虽然参考单个输入引脚进行描述，但是流程图800所描述的过程可以使用任何数量的输入引脚来实施。在一些情况下，作为过程流的部分(例如，在805处)，存储器装置可以通电或退出重置模式。

在810处，存储器装置可确定分配给低功率模式的输入引脚的状态。例如，存储器装置可确定输入引脚是处于逻辑高状态(例如，具有高于阈值电压的电压)还是处于逻辑低状态(例如，具有低于阈值电压的电压)。如果存储器装置在805处通电或退出重置模式，那么810处的确定可以是其初始化过程或重新初始化过程的一部分。

在815处，存储器装置可确定输入引脚的状态是否匹配指示低功率模式的配置。如果状态不匹配配置，那么存储器装置可在840处进入除低功率模式以外的模式。如果状态匹配配置(例如，两者均为逻辑高或逻辑低)，那么存储器装置可在820处确定进入低功率模式。但是，在一些情况下，存储器装置可避免(例如，延迟)进入低功率模式，直到操作信息已经获得且在本地存储为止。

例如，在825处，存储器装置可确定例如熔丝信息(例如，操作信息，如修整和冗余信息)的信息是否已被读取和存储(例如，在锁存器340中)。如果是，那么存储器装置可在830处进入低功率模式。如果否，那么存储器装置可在进入低功率模式之前在835处读取熔丝信息并对其进行存储。

图9示出如本文所公开的支持进入存储器装置低功率模式的流程图900。流程图900的方面可由参考图3所描述的存储器装置300实施。存储器装置可包含已分配给低功率模式(例如，如参考图6所描述)的位，例如模式寄存器位。虽然参考单个模式寄存器位进行描述，但是流程图900所描述的过程可使用任何数量的位(例如，模式寄存器位)来实施，以及其它实例。

在905处，存储器装置可识别分配给低功率模式的模式寄存器位。在一些情况下，存储器装置还可识别将改用(例如，在某些情形中被视为特殊命令)的传统命令。在910处，存储器装置可接收模式寄存器设置(MRS)命令，指示存储器装置将设置分配给低功率模式的模式寄存器位。在915处，存储器装置可基于模式寄存器设置命令来修改位的状态。例如，存储器装置可设置位(例如，存储逻辑一)或清零位(例如，存储逻辑零)。

在一些情况下，位的新状态可提示存储器装置直接进入低功率模式(例如，在925处)。替代地，位的新状态可指示存储器装置特定传统命令(例如，刷新命令或自刷新命令)将被视为特殊命令。在这些情况下，存储器装置可能不立即进入低功率模式，而是等待传统命令。如果存储器装置确定(例如，在920处)传统命令已被接收到，那么存储器装置可基于此确定在925处进入低功率模式。

在一些情况下，存储器装置可在执行通常由传统命令指示的动作或操作之后进入低功率模式。在其它情况下，存储器装置可进入低功率模式，而不用执行由传统命令指示的动作或操作(例如，存储器装置可进入低功率模式，而不执行所述动作或操作)。

图10示出如本文所公开的支持进入存储器装置低功率模式的流程图1000。流程图1000的各方面可由参考图3所描述的存储器装置300实施。

在1005处，存储器装置可识别具有未使用地址位的命令(例如，使用命令总线的一部分的命令)。举例来说，存储器装置可识别具有操作码但没有地址位的命令(例如，因为所述命令用于不与任何地址相关联的操作，例如自刷新命令)。换句话说，存储器装置可识别其地址位分配给低功率模式的命令。

在1010处，存储器装置可接收命令。在1015处，存储器装置可确定命令是不是被识别为具有未使用地址位(例如，中性或设置为逻辑0的地址位，因为它们不指示实际地址)。如果命令未被识别为具有未使用地址位，那么存储器装置可在1020处执行由所述命令指示的操作。如果命令被识别为具有未使用地址位，那么存储器装置可在1025处确定地址位是否匹配与低功率模式相关联的配置。

如果地址位不匹配配置，那么存储器装置可在1020处执行由所述命令指示的操作。如果地址位匹配配置，那么存储器装置可在1030处进入低功率模式。在一些情况下，存储器装置可进入低功率模式，而不执行由所述命令指示的操作。在其它情况下，存储器装置可在完成由所述命令指示的操作后进入低功率模式。

图11示出如本文所公开的支持进入存储器装置低功率模式的流程图1100。流程图1100的各方面可由参考图3所描述的存储器装置300实施。

在1105处，存储器装置可进入自刷新模式。尽管是在自刷新模式的上下文中论述的，但是流程图1100的过程可以在存储器装置处于任何模式时实施。在1110处，存储器装置可接收指示存储器装置将进入低功率模式的JTAG指令。接收JTAG指令可包含移位和加载JTAG指令。在一些情况下，JTAG指令的接收可提示存储器装置进入低功率模式。例如，存储器装置可在1115处并响应于接收到JTAG指令而进入低功率模式。

替代地，存储器装置可在1120处确定分配给低功率模式的数据寄存器位是否已经设置。如果数据寄存器位尚未设置，那么存储器装置可继续正常操作并监测数据寄存器位。如果数据寄存器位已经设置，那么存储器装置可在1115处进入低功率模式。

一旦存储器装置进入低功率模式，存储器装置可就在低功率模式中一直保持到它接收到退出低功率模式的指示为止。例如，在1125处，存储器装置确定提示进入低功率模式的数据寄存器位是否已经补足(例如，清零)。如果数据寄存器位已经补足，那么存储器装置可在1130处退出低功率模式。替代地，存储器装置可在1125处确定是否已经接收到不同于用于提示进入低功率模式的指令的指令。或者，存储器装置可在1125处确定TAP控制器是否已经输入Test_Logic_Reset状态。

图12示出如本文所公开的示出方法1200的流程图。方法1200的操作可由本文中所描述的存储器装置或其组件实施。例如，方法1200的操作可由参考图1到3所描述的存储器控制器执行。在一些实例中，存储器控制器可执行一组指令，以控制存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文描述的功能的各方面。

在1205处，方法可包含通过包含存储器阵列的存储器装置确定将存储器装置从第一模式转变到第二模式。操作1205可根据参考图3到11所描述的方法执行。在一些实例中，操作1205的各方面可由参考图1到3所描述的存储器控制器执行。

在1210处，方法可包含响应于所述确定而解除激活产生用于操作存储器阵列的电压的组件。操作1210可根据参考图3到11所描述的方法执行。在一些实例中，操作1210的各方面可由参考图1到3所描述的存储器控制器执行。

在1215处，方法可包含当组件被解除激活时向存储用于操作存储器装置的信息的电路提供功率。操作1215可根据参考图3到11所描述的方法执行。在一些实例中，操作1215的各方面可由参考图1到3所描述的存储器控制器执行。

在1220处，方法可包含当产生用于操作存储器阵列的电压的组件被解除激活时并且在向存储用于操作存储器装置的信息的电路提供功率时避免在存储器阵列上执行刷新操作。操作1220可根据参考图1到3所描述的方法执行。在一些实例中，操作1220的各方面可由参考图1到3所描述的存储器控制器执行。

在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法1200。所述设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：通过包括存储器阵列的存储器装置确定将存储器装置从第一模式转变到第二模式；响应于所述确定而解除激活产生用于操作存储器阵列的电压的组件；当组件被解除激活时向存储用于操作存储器装置的信息的电路提供功率；以及当产生用于操作存储器阵列的电压的组件被解除激活时并且在向存储用于操作存储器装置的信息的电路提供功率时避免在存储器阵列上执行刷新操作。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：接收指示存储器装置将进入第二模式的命令，其中确定将存储器装置从第一模式转变到第二模式至少部分地基于接收到所述命令。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：确定与第二模式相关联的输入引脚的状态，其中确定将存储器装置从第一模式转变到第二模式至少部分地基于确定输入引脚的状态。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：从熔丝读取用于操作存储器装置的信息，并在从熔丝读取信息之后进入第二模式。在这些情况下，进入第二模式可包括解除激活产生用于操作存储器阵列的电压的组件。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：确定与第二模式相关联的模式寄存器位已改变状态。在此类实例中，确定从第一模式转变到第二模式可至少部分地基于确定模式寄存器位已改变状态。在一个实例中，存储器装置可响应于确定与第二模式相关联的模式寄存器位已改变状态而进入第二模式。在另一实例中，存储器装置可：1)接收在存储器阵列上执行刷新操作的命令，和2)响应于接收到所述命令而进入第二模式，而不执行刷新操作。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：确定与接收到的命令相关联的一或多个地址位分配给第二模式并确定所述一或多个地址位匹配配置。在这些情况下，确定从第一模式转变到第二模式可至少部分地基于确定所述一或多个地址位匹配配置。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：当处于第一模式时，接收指示存储器装置将进入第二模式的JTAG指令。在这些情况下确定从第一模式转变到第二模式至少部分地基于接收到JTAG指令。在一个实例中，存储器装置可响应于接收到JTAG指令而进入第二模式。在另一实例中，存储器装置可：1)在接收到JTAG指令之后接收位，和2)至少部分地基于在接收到JTAG指令之后接收到位而进入第二模式。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：检测输入引脚从第一电压到第二电压的转变并至少部分地基于检测到输入引脚从第一电压到第二电压的转变而确定退出第二模式。

在一些实例中，本文中所描述的装置可执行一或多种方法，例如方法1200。装置可包含存储器阵列和配置成存储用于操作装置的信息的电路。装置还可包含与存储器阵列耦合且可用于使装置进行以下操作的存储器控件：确定将装置从第一模式转变到第二模式；响应于所述确定而解除激活产生用于操作存储器阵列的电压的组件；当组件被解除激活时向配置成存储用于操作装置的信息的电路提供功率；以及当产生用于操作存储器阵列的电压的组件被解除激活时并且在向存储用于操作存储器装置的信息的电路提供功率时避免在存储器阵列上执行刷新操作。

在一些实例中，存储器控制器可用于使装置接收指示装置将进入第二模式的命令，其中确定将装置从第一模式转变到第二模式至少部分地基于接收到所述命令。在一些实例中，存储器控制器可用于使装置确定与第二模式相关联的输入引脚的状态，其中确定将装置从第一模式转变到第二模式至少部分地基于确定输入引脚的状态。

图13示出如本文所公开的示出方法1300的流程图。方法1300的操作可由本文中所描述的存储器装置或其组件实施。例如，方法1300的操作可由参考图1到11所描述的存储器装置执行。在一些实例中，存储器控制器可执行一组指令，以控制存储器装置的功能元件执行下文描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文描述的功能的各方面。

在1305处，方法可包含通过包含存储器阵列的存储器装置确定从第一模式转变到相对于第一模式是低功率模式的第二模式。操作1305可根据参考图3到11所描述的方法执行。在一些实例中，操作1305的各方面可由参考图1到3所描述的存储器装置执行。

在1310处，方法可包含作为第二模式的部分并至少部分地基于所述确定而停用向存储器阵列提供电压的一或多个组件。操作1310可根据参考图3到11所描述的方法执行。在一些实例中，操作1310的各方面可由参考图1到3所描述的存储器装置执行。

在1315处，方法可包含作为第二模式的部分，在一或多个电路中保持与存储器装置相关联的信息。操作1315可根据参考图3到11所描述的方法执行。在一些实例中，操作1315的各方面可由参考图1到3所描述的存储器装置执行。

在1320处，方法可包含当处于第二模式时防止存储器阵列刷新。操作1320可根据参考图3到11所描述的方法执行。在一些实例中，操作1320的各方面可由参考图1到3所描述的存储器装置执行。

在一些实例中，本文中所描述的设备可执行一或多种方法，例如方法1300。所述设备可包含用于以下的特征、构件或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：通过包括存储器阵列的存储器装置确定从第一模式转变到相对于第一模式是低功率模式的第二模式；作为第二模式的部分并至少部分地基于所述确定而停用向存储器阵列提供电压的一或多个组件；作为第二模式的部分，在一或多个电路中保持与存储器装置相关联的信息；以及当处于第二模式时防止存储器阵列刷新。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：确定与第二模式相关联的引脚的电压满足阈值，并至少部分地基于确定引脚的电压满足阈值，在从熔丝读取信息之后进入第二模式。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：接收修改分配给第二模式的模式寄存器位的状态的第一命令。在一个实例中，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于至少部分地基于第一命令而修改模式寄存器位的状态的操作、特征、构件或指令，其中确定从第一模式转变到第二模式是响应于修改进行的。

在另一实例中，本文中所描述的方法、设备和非暂时性计算机可读媒体可进一步包含用于以下的操作、特征、构件或指令：在修改模式寄存器位的状态之后，接收在存储器阵列上执行操作的第二命令，其中确定从第一模式转变到第二模式至少部分地基于在修改模式寄存器位的状态之后接收到第二命令。

本文中所描述的方法、设备和非暂时性计算机可读媒体的一些实例可进一步包含用于以下的操作、特征、构件或指令：接收包括操作码和地址位的命令，将操作码识别为对应于不与地址相关联的操作的操作码，并且至少部分地基于所述识别而确定地址位指示第二模式。

在一些实例中，本文中所描述的装置可执行一或多种方法，例如方法1300。装置可包含存储器阵列和配置成存储与装置相关联的信息的电路。装置还可包含与存储器阵列耦合且可用于使装置进行以下操作的存储器控制器：确定从第一模式转变到第二模式，第二模式相对于第一模式是低功率模式；作为第二模式的部分并至少部分地基于所述确定，停用向存储器阵列提供电压的一或多个组件；作为第二模式的部分，在电路中保持与装置相关联的信息；以及当处于第二模式时防止存储器阵列刷新。

在一些实例中，存储器控制器可用于使装置：1)接收修改分配给第二模式的模式寄存器位的状态的第一命令，和2)至少部分地基于第一命令而修改模式寄存器位的状态，其中确定从第一模式转变到第二模式是响应于所述修改进行的。

在一些实例中，存储器控制器可用于使装置接收包括操作码和地址位的命令、将操作码识别为对应于不与地址相关联的操作的操作码，并且至少部分地基于所述识别而确定地址位指示第二模式。

本文中的描述提供实例，并且对权利要求书中阐述的范围、适用性或实例不具限制性。在不脱离本公开的范围的情况下，可以对所论述的元件的功能和布置进行更改。各种实例可视需要省略、替代或添加各种程序或组件。并且，关于一些实例描述的特征可以在其它实例中组合。

本文中结合附图所阐述的描述内容描述了实例配置，且不表示可以实施或在权利要求书的范围内的所有实例。如本文中所使用，术语“实例”、“示例性”和“实施例”意指“充当实例、例子或说明”，且不是“优选的”或“比其它实例有利的”。出于提供对所述技术的理解的目的，详细描述包含具体细节。然而，这些技术可在没有这些特定细节的情况下实践。在一些例子中，以框图的形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同参考标记。此外，可通过在参考标记之后跟着长划线及区分类似组件的第二标记来区分相同类型的各种组件。当在本说明书中使用第一参考标记时，不论第二参考标记如何，所述描述都适用于具有相同第一参考标记的类似组件中的任一个。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。例如，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子连通”是指组件之间支持组件之间的电子流的关系。这可包含组件之间的直接连接，也可包含中间组件。电子连通的组件可以主动地交换电子或信号(例如，在通电的电路中)，也可以不主动地交换电子或信号(例如，在断电的电路中)，但是可配置成且可用于在电路通电后交换电子或信号。举例来说，经由开关(例如，晶体管)物理连接的两个组件电子连通，不管开关的状态如何(即，断开或闭合)。

术语“隔离”是指其中电子当前不能在其间流动的组件之间的关系；如果组件之间存在断路，则组件彼此隔离。例如，当开关断开时，通过开关物理连接的两个组件可彼此隔离。

本文中所论述的包含系统100的装置可形成于半导体衬底上，例如硅、锗、硅锗合金、砷化镓、氮化镓等。在一些情况下，衬底是半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可通过使用包含(但不限于)磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文所论述的一或多个晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如简并)半导体区。源极与漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，多数载流子为电子)，那么FET可被称作n型FET。如果沟道是p型(即，多数载流子为空穴)，那么FET可被称作p型FET。沟道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

结合本文中的公开内容所描述的各种说明性块、组件和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、一或多个微处理器结合DSP核心，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件来实施，那么可以将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体来传输。其它实例及实施方案在本公开及所附权利要求书的范围内。例如，由于软件的本质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或这些中的任一个的组合来实施。实施功能的特征也可物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。并且，如本文中(包含在权利要求书中)所使用，项目的列表(例如，以例如“中的至少一个”或“中的一或多个”的短语结尾的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。

计算机可读媒体包含非暂时性计算机存储装置媒体和通信媒体两者，通信媒体包含有助于将计算机程序从一个地方传递到另一地方的任何媒体。非暂时性存储媒体可以是任何可用的媒体，它可以由通用或专用计算机存取。举例来说且不加限制，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或任何其它可用于载送或存储呈指令或数据结构形式的所要程序代码构件且可以通过通用或专用计算机或通用或专用处理器存取的非暂时性媒体。

并且，任何连接被适当地称为计算机可读媒体。例如，如果软件从网站、服务器或其它远程源使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或红外、无线电和微波等无线技术传输，那么同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或红外、无线电和微波等无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。上述各项的组合同样包含在计算机可读媒体的范围内。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本发明不限于本文中所描述的实例和设计，而是被赋予与本文中所公开的原理和新颖特征一致的最宽范围。

Claims (24)

1.一种方法，其包括：

通过包括存储器阵列的存储器装置确定将所述存储器装置从第一模式转变到第二模式；

响应于所述确定，解除激活产生用于操作所述存储器阵列的电压的组件；

当所述组件被解除激活时，向存储用于操作所述存储器装置的信息的电路提供功率；以及

当产生用于操作所述存储器阵列的所述电压的所述组件被解除激活时并且在向存储用于操作所述存储器装置的信息的所述电路提供功率时，避免在所述存储器阵列上执行刷新操作。

2.根据权利要求1所述的方法，其进一步包括：

接收指示所述存储器装置将进入所述第二模式的命令，其中确定将所述存储器装置从所述第一模式转变到所述第二模式至少部分地基于接收到所述命令。

3.根据权利要求1所述的方法，其进一步包括：

确定与所述第二模式相关联的输入引脚的状态，其中确定将所述存储器装置从所述第一模式转变到所述第二模式至少部分地基于确定所述输入引脚的所述状态。

4.根据权利要求1所述的方法，其进一步包括：

从熔丝读取用于操作所述存储器装置的所述信息；以及

在从所述熔丝读取所述信息之后进入所述第二模式，其中进入所述第二模式包括解除激活产生用于操作所述存储器阵列的所述电压的所述组件。

5.根据权利要求1所述的方法，其进一步包括：

确定与所述第二模式相关联的模式寄存器位已改变状态，其中确定从所述第一模式转变到所述第二模式至少部分地基于确定所述模式寄存器位已改变状态。

6.根据权利要求5所述的方法，其进一步包括：

响应于确定与所述第二模式相关联的所述模式寄存器位已改变状态，进入所述第二模式。

7.根据权利要求5所述的方法，其进一步包括：

接收在所述存储器阵列上执行刷新操作的命令；以及

响应于接收到所述命令，进入所述第二模式，而不执行所述刷新操作。

8.根据权利要求1所述的方法，其进一步包括：

确定与接收到的命令相关联的一或多个地址位分配给所述第二模式；以及

确定所述一或多个地址位匹配配置，其中确定从所述第一模式转变到所述第二模式至少部分地基于确定所述一或多个地址位匹配所述配置。

9.根据权利要求1所述的方法，其进一步包括：

当处于所述第一模式时，接收指示所述存储器装置将进入所述第二模式的联合测试行动小组(JTAG)指令，其中确定从所述第一模式转变到所述第二模式至少部分地基于接收到所述JTAG指令。

10.根据权利要求9所述的方法，所述方法进一步包括：

响应于接收到所述JTAG指令，进入所述第二模式。

11.根据权利要求9所述的方法，其进一步包括：

在接收到所述JTAG指令之后接收数据位；以及

至少部分地基于在接收到所述JTAG指令之后接收到所述数据位，进入所述第二模式。

12.根据权利要求1所述的方法，其进一步包括：

检测输入引脚从第一电压到第二电压的转变；以及

确定退出所述第二模式至少部分地基于检测到所述输入引脚从所述第一电压到所述第二电压的所述转变。

13.一种方法，其包括：

通过包括存储器阵列的存储器装置确定从第一模式转变到相对于所述第一模式是低功率模式的第二模式；

作为所述第二模式的部分并至少部分地基于所述确定，停用向所述存储器阵列提供电压的一或多个组件；

作为所述第二模式的部分，在一或多个电路中保持与所述存储器装置相关联的信息；以及

当处于所述第二模式时防止所述存储器阵列刷新。

14.根据权利要求13所述的方法，其进一步包括：

确定与所述第二模式相关联的引脚的电压满足阈值；以及

至少部分地基于确定所述引脚的所述电压满足所述阈值，在从熔丝读取所述信息之后进入所述第二模式。

15.根据权利要求13所述的方法，其进一步包括：

接收修改分配给所述第二模式的模式寄存器位的状态的第一命令。

16.根据权利要求15所述的方法，其进一步包括：

至少部分地基于所述第一命令而修改所述模式寄存器位的所述状态，其中确定从所述第一模式转变到所述第二模式是响应于所述修改进行的。

17.根据权利要求15所述的方法，其进一步包括：

在修改所述模式寄存器位的所述状态之后，接收在所述存储器阵列上执行操作的第二命令，其中确定从所述第一模式转变到所述第二模式至少部分地基于在修改所述模式寄存器位的所述状态之后接收到所述第二命令。

18.根据权利要求13所述的方法，其进一步包括：

接收包括操作码和地址位的命令；

将所述操作码识别为对应于不与地址相关联的操作的操作码；以及

至少部分地基于所述识别，确定所述地址位指示所述第二模式。

19.一种装置，其包括：

存储器阵列；

配置成存储用于操作所述装置的信息的电路；以及

存储器控制器，其与所述存储器阵列耦合且能够用于使所述装置进行以下操作：

确定将所述装置从第一模式转变到第二模式；

响应于所述确定，解除激活产生用于操作所述存储器阵列的电压的组件；

当所述组件被解除激活时，向配置成存储用于操作所述装置的信息的所述电路提供功率；以及

当产生用于操作所述存储器阵列的所述电压的所述组件被解除激活时并且在向配置成存储用于操作所述装置的所述信息的所述电路提供功率时，避免在所述存储器阵列上执行刷新操作。

20.根据权利要求19所述的装置，其中所述存储器控制器能够用于使所述装置进行以下操作：

接收指示所述装置将进入所述第二模式的命令，其中确定将所述装置从所述第一模式转变到所述第二模式至少部分地基于接收到所述命令。

21.根据权利要求19所述的装置，其中所述存储器控制器能够用于使所述装置进行以下操作：

确定与所述第二模式相关联的输入引脚的状态，其中确定将所述装置从所述第一模式转变到所述第二模式至少部分地基于确定所述输入引脚的所述状态。

22.一种装置，其包括：

存储器阵列；

配置成存储与所述装置相关联的信息的电路；以及

存储器控制器，其与所述存储器阵列耦合且能够用于使所述装置进行以下操作：

确定从第一模式转变到第二模式，所述第二模式相对于所述第一模式是低功率模式；

作为所述第二模式的部分并至少部分地基于所述确定，停用向所述存储器阵列提供电压的一或多个组件；

作为所述第二模式的部分，在所述电路中保持与所述装置相关联的信息；以及

当处于所述第二模式时防止所述存储器阵列刷新。

23.根据权利要求22所述的装置，其中所述存储器控制器能够用于使所述装置进行以下操作：

接收修改分配给所述第二模式的模式寄存器位的状态的第一命令；以及

至少部分地基于所述第一命令，修改所述模式寄存器位的所述状态，其中确定从所述第一模式转变到所述第二模式是响应于所述修改进行的。

24.根据权利要求22所述的装置，其中所述存储器控制器能够用于使所述装置进行以下操作：

接收包括操作码和地址位的命令；

将所述操作码识别为对应于不与地址相关联的操作的操作码；以及

至少部分地基于所述识别，确定所述地址位指示所述第二模式。

Images