CN113178519B - 一种半导体器件结构及其制造方法、半导体霍尔传感器 - Google Patents
一种半导体器件结构及其制造方法、半导体霍尔传感器 Download PDFInfo
- Publication number
- CN113178519B CN113178519B CN202110276101.1A CN202110276101A CN113178519B CN 113178519 B CN113178519 B CN 113178519B CN 202110276101 A CN202110276101 A CN 202110276101A CN 113178519 B CN113178519 B CN 113178519B
- Authority
- CN
- China
- Prior art keywords
- region structure
- doping
- layer
- well
- doping type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 238000002955 isolation Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- 230000035945 sensitivity Effects 0.000 abstract description 11
- 239000012535 impurity Substances 0.000 abstract description 7
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000005527 interface trap Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明公开了一种半导体器件结构及其制造方法、半导体霍尔传感器，其中半导体器件结构包括但不限于半导体基底、阻挡层、阱区结构、隔离层、第一掺杂区结构及第二掺杂区结构。阻挡层形成于半导体基底上。阱区结构形成于阻挡层上，且具有第一掺杂类型。隔离层设置于阱区结构周围，且设置于阻挡层上。第一掺杂区结构形成于阱区结构内，具有第二掺杂类型。其中第一掺杂类型与第二掺杂类型相反。第二掺杂区结构形成于阱区结构内，且具有第一掺杂类型。第二掺杂区结构掺杂浓度大于阱区结构掺杂浓度。本发明能够利用阻挡层截断阱注入，以使霍尔传感器获得更高的灵敏度，通过基于反型杂质注入形成的侧面掺杂区结构极大降低了霍尔传感器的噪声。
Description
技术领域
本发明涉及霍尔传感器设计技术领域，更为具体来说，本发明提供了一种半导体器件结构及其制造方法、半导体霍尔传感器。
背景技术
霍尔传感器是一种能够将磁信号转换为电信号的磁场传感器，可用于线性位置检测、旋转角度检测、速度检测以及电流检测等等，并且广泛地应用于工业控制、消费电子以及汽车工业等领域。作为一种无接触式传感器，霍尔传感器常被作为关键部件使用，基于霍尔传感器实现转向功能的无刷直流电机已经被广泛地应用于风机和电脑磁盘驱动器等设备中。但是传统的霍尔传感器由于现有技术存在的局限，导致其灵敏度往往难以得到提升，亟需进行改进。
发明内容
为解决传统的霍尔传感器存在灵敏度低等至少一个技术问题，本发明能够提供一种半导体器件结构及其制造方法、半导体霍尔传感器，以达到增强半导体霍尔传感器灵敏度、降低传感器噪声等一个或多个技术目的。
为实现上述技术目的，本发明具体能够提供一种半导体器件结构，该半导体器件结构包括但不限于半导体基底、阻挡层、阱区结构、隔离层、第一掺杂区结构以及第二掺杂区结构。
阻挡层，形成于所述半导体基底上。
阱区结构，形成于所述阻挡层上，具有第一掺杂类型。
隔离层，设置于所述阱区结构周围，且设置于所述阻挡层上。
第一掺杂区结构，形成于所述阱区结构内，且具有第二掺杂类型。其中，所述第一掺杂类型与所述第二掺杂类型相反。
第二掺杂区结构，形成于所述阱区结构内，且具有第一掺杂类型。其中，所述第二掺杂区结构掺杂浓度大于所述阱区结构掺杂浓度。
进一步地，该半导体器件结构还包括侧面掺杂区结构。
侧面掺杂区结构，形成于所述阱区结构边缘；且所述侧面掺杂区结构具有所述第二掺杂类型。
进一步地，本发明中的多个所述第二掺杂区结构均设置于所述第一掺杂区结构旁侧。
进一步地，所述阱区结构、所述第一掺杂区结构及四个所述第二掺杂区结构形成90度旋转对称结构，且四个所述第二掺杂区结构围绕所述第一掺杂区结构设置。
进一步地，所述阻挡层为埋氧化层，所述阱区结构为N阱结构或者P阱结构，所述隔离层为浅槽隔离结构。
为实现上述技术目的，本发明还能够提供一种半导体霍尔传感器。该半导体霍尔传感器包括但不限于本发明任一实施例中所述的半导体器件结构。
为实现上述技术目的，本发明还能够提供一种半导体器件结构的制造方法，该方法可包括但不限于如下的一个或多个步骤。
提供半导体基底。
在所述半导体基底上依次形成阻挡层和单晶硅层。
基于所述单晶硅层形成有源区和围绕所述有源区的隔离层。
对所述有源区进行离子注入，以形成具有第一掺杂类型的阱区结构。
对所述阱区结构进行离子注入，以形成具有第二掺杂类型的第一掺杂区结构和具有所述第一掺杂类型的第二掺杂区结构。
其中，所述对所述阱区结构进行离子注入的过程中使所述第二掺杂区结构掺杂浓度大于所述阱区结构掺杂浓度，并使所述第二掺杂类型与所述第一掺杂类型相反。
进一步地，基于所述单晶硅层形成有源区和围绕所述有源区的隔离层包括：
通过刻蚀所述单晶硅层的方式形成沟槽，以利用沟槽划分出有源区。
对所述有源区侧面进行倾斜离子注入，以形成具有第二掺杂类型的侧面掺杂区结构。
向所述沟槽内填充绝缘材料，然后进行化学机械平坦化处理，以形成围绕所述有源区的隔离层。
进一步地，所述通过刻蚀所述单晶硅层的方式形成沟槽包括：
在所述单晶硅层上部形成初始氧化层。
在所述初始氧化层上沉积氮化硅层。
刻蚀所述初始氧化层、所述氮化硅层以及所述单晶硅层，以形成沟槽且在所述沟槽底部露出所述阻挡层，并在所述沟槽内侧壁上形成线形氧化层。
进一步地，本发明在形成所述第一掺杂区结构和所述第二掺杂区结构之后还包括：
沉积多层绝缘层。
在所述多层绝缘层内形成接触孔。
在所述接触孔内形成金属互连结构。
本发明的有益效果为：基于本发明提供的至少一个技术方案，本发明能够极大地提高半导体霍尔传感器的灵敏度以及减小半导体霍尔传感器噪声，从而较好地解决现有技术中存在的一个或多个问题。
相对于传统的半导体霍尔传感器掺杂浓度和结深只能在很小的范围内调节的问题，本发明创新地利用阻挡层(BOX)截断N阱或P阱注入，能形成深度更浅的N阱或P阱，以获得更高的灵敏度。本发明创新地在隔离层(STI)的侧面基于反型杂质注入而形成侧面掺杂区结构，能够极大地降低半导体霍尔传感器的噪声。
附图说明
图1示出了本发明一个或多个实施例中得到的绝缘体上硅衬底截面结构示意图。
图2示出了本发明一个或多个实施例中通过高温氧化方式形成初始氧化层后的器件截面结构示意图。
图3示出了本发明一个或多个实施例中通过LPCVD工艺沉积氮化硅后的器件截面结构示意图。
图4示出了本发明一个或多个实施例中进行STI沟槽刻蚀以及形成有源区后的器件截面结构示意图。
图5示出了本发明一个或多个实施例中通过高温氧化方式形成线形氧化层后的器件截面结构示意图。
图6示出了本发明一个或多个实施例中通过倾斜离子注入形成侧面P型或N型掺杂后的器件截面结构示意图。
图7示出了本发明一个或多个实施例中通过填充绝缘材料以及进行CMP并去除氮化硅和初始氧化层处理后的器件截面结构示意图。
图8示出了本发明一个或多个实施例中对有源区进行离子注入形成P阱或N阱(即阱区结构)后的器件截面结构示意图。
图9示出了本发明一个或多个实施例中在阱区结构的指定位置进行离子注入形成第一掺杂区结构和第二掺杂区结构后的器件截面结构示意图。
图10示出了本发明一个或多个实施例中沉积绝缘层、形成接触孔和金属互连结构后的器件截面结构示意图。
图11示出了本发明一个或多个实施例中一种半导体器件结构的制造方法的流程示意图。
图12示出了本发明一个或多个实施例中半导体霍尔传感器工作原理示意图。
图13示出了本发明一个或多个实施例中一种半导体器件结构的俯视结构示意图。
图中，
100、半导体基底。
200、阻挡层。
300、单晶硅层。
301、侧面掺杂区结构。
302、阱区结构。
3021、第一掺杂区结构。
3022、第二掺杂区结构。
400、初始氧化层。
500、氮化硅层。
600、沟槽。
700、线形氧化层。
800、隔离层。
900、绝缘层。
901、金属互连结构。
具体实施方式
下面结合说明书附图对本发明提供的一种半导体器件结构及其制造方法、半导体霍尔传感器进行详细的解释和说明。
如图1至11所示，为解决现有半导体霍尔传感器存在的灵敏度低、噪声大等问题，本发明提供了一种半导体器件结构及其制造方法、半导体霍尔传感器，达到提高霍尔传感器检测的灵敏度和降低噪声等技术目的。
如图1所示，本发明创新基于SOI(Silicon-On-Insulator，绝缘体上硅)衬底结构制造半导体霍尔传感器。本发明在一些实施例中，SOI衬底包括半导体基底100、阻挡层200及单晶硅层300。先提供用于提供机械支撑且相对较厚的半导体基底100，然后在半导体基底100上依次形成较薄的阻挡层200和较薄的单晶硅层300，阻挡层200隔离开半导体基底100和单晶硅层300，从而可得到SOI衬底；当然本发明具体应用时也可以直接使用事先加工完成的SOI晶圆作为衬底使用。
如图2所示，在单晶硅层300上部形成初始氧化层400。具体实施时，可对单晶硅层300进行高温氧化工艺，以将单晶硅层300上部氧化为一层氧化硅薄膜(即本发明整个制造过程需要的初始氧化层400)。
如图3所示，在初始氧化层400上沉积氮化硅层500。具体实施时，本发明能够基于LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积)工艺在初始氧化层400上形成氮化硅层500。
如图4所示，刻蚀初始氧化层400、氮化硅层500以及单晶硅层300，以形成沟槽600且在沟槽600底部露出阻挡层200。本发明一些实施例可采用STI(Shallow TrenchIsolation，浅槽隔离)刻蚀得到沟槽600。可见本发明能够通过刻蚀单晶硅层300的方式形成沟槽600，以利用沟槽600划分出霍尔器件有源区，达到基于单晶硅层300形成有源区和围绕有源区的隔离层800的目的。其中，刻蚀前通过光刻工艺中的曝光、显影等得到具有指定图案的刻蚀用掩模的过程为常规工艺，本实施例不再进行赘述。
如图5所示，在沟槽600内侧壁上形成线形氧化层700。本发明具体采用高温氧化工艺在基于STI形成的沟槽600侧面均形成线形氧化层700，即线形氧化硅层，以有助于形成具有可靠结构的隔离层。
如图6所示，对本实施例霍尔器件有源区侧面进行倾斜离子注入，以形成侧面掺杂区结构301。图6中的箭头方向用于示意离子注入方向，本实施例形成侧面掺杂区结构301时离子注入倾斜角度(Tilt Angle)具体为30度～45度，其中的初始束流旋转角(TwistAngle)为45度；对于图13所示出的器件结构，本发明一些实施例能够通过四次束流旋转进行，每次旋转90度实现侧面掺杂，以完成四个侧面的倾斜离子注入。侧面掺杂区结构301掺杂类型与待形成的阱区结构302掺杂类型不同，且本发明侧面掺杂区结构301具有第二掺杂类型。应当理解的是，本发明在浅槽的侧面注入反型杂质，具体对待形成的N阱侧面进行P型(即注入P型杂质)掺杂，或者对待形成的P阱侧面进行N型(即注入N型杂质)掺杂，以得到侧面掺杂区结构301。本实施例侧面掺杂区结构301的掺杂浓度可在1×1020cm-3左右。
如图7所示，向沟槽600内填充绝缘材料，然后进行化学机械平坦化(CMP，ChemicalMechanical Planarization)处理，并可在化学机械平坦化之后再去掉氮化硅层500，以形成围绕有源区的隔离层800，隔离层800具体可为浅槽隔离(STI)结构。本实施例的绝缘材料为氧化硅，则隔离层800可由新填充的氧化硅材料和已形成的线形氧化硅层组成。化学机械平坦化停止在氮化硅层500之上，之后可先通过氧化硅腐蚀剂去除沟槽600内的填充材料，使绝缘材料与单晶硅层300齐平，再使用化学腐蚀液去除表面的氮化硅。
如图8所示，对有源区进行离子注入，从而可形成具有第一掺杂类型的阱区结构302。具体实施时，阱区结构302例如可以为N阱或P阱，本实施例附图示意以N阱为例进行说明。其中，形成N阱的掺杂浓度具体可以为1×1017cm-3数量级。基于P阱的器件制造过程类似，本实施例将不再进行赘述。
如图9所示，对阱区结构302预先设定的指定区域进行离子注入，以形成具有第二掺杂类型的第一掺杂区结构3021(作为覆盖区)和具有第一掺杂类型的第二掺杂区结构3022(作为接触区)。其中，对阱区结构302进行离子注入的过程中使第二掺杂区结构3022掺杂浓度大于阱区结构302掺杂浓度，并使第二掺杂类型与第一掺杂类型相反，即第一掺杂类型为N型时第二掺杂类型为P型，或第一掺杂类型为P型时第二掺杂类型为N型。如图13所示，本实施例将具有十字图形的第一掺杂区结构3021设置于中央位置，将四个第二掺杂区结构3022设置于第一掺杂区结构3021四周边缘位置。本实施例中，第一掺杂区结构3021的掺杂浓度具体可大于1×1020cm-3数量级，且第二掺杂区结构3022的掺杂浓度也可大于1×1020cm-3数量级。
如图10所示，还包括形成接触孔和形成金属互连结构901的步骤。具体地，本发明形成第一掺杂区结构3021和第二掺杂区结构3022之后还包括：沉积多层绝缘层900，然后在多层绝缘层900内形成多个接触孔，在接触孔内形成金属互连结构901，通过金属互连结构901将第二掺杂区结构3022引出，即将接触区引出连接。可理解的是，形成金属互连结构901例如可采用大马士革镶嵌工艺实现，本实施例不再进行赘述。
本发明还有一些实施例能够提供一种半导体器件结构，与本发明器件结构制造方法基于相同的发明构思，或者说基于上述制造方法可对应得到本发明一个或多个实施例中的半导体器件结构。
如图9所示，可结合图10，该半导体器件结构包括但不限于半导体基底100、阻挡层200、阱区结构302、隔离层800、第一掺杂区结构3021、第二掺杂区结构3022以及侧面掺杂区结构301等。
阻挡层200形成于半导体基底100上，基于阻挡层200上设置的单晶硅层300可形成阱区结构302等。阱区结构302形成于阻挡层200上，该阱区结构302具有第一掺杂类型。可理解的是，阱区结构302例如可以为N阱或P阱。如果第一掺杂类型为N型，则阱区结构302具体为N阱，如果第一掺杂类型为P型，则阱区结构302具体为P阱。本实施例中阱区结构302表面形状为90度旋转对称图形，具体可为“十”字形，本发明能够基于90度旋转对称图形的形状通过旋转电流法消除失调电压。阱区结构302表面形状当然也可为方形、圆形或者其他任意形状。本实施例中阱区结构302的掺杂浓度可为1×1017cm-3数量级。
隔离层800设置于阱区结构302周围，设置于阻挡层200上，本发明实施例中隔离层800为浅槽隔离(STI，Shallow Trench Isolation)结构。通过隔离层800将有源区与外部隔离，使加工出的半导体器件正常工作。
第一掺杂区结构3021形成于阱区结构302内，而且第一掺杂区结构3021具有第二掺杂类型。其中，本发明第一掺杂区结构3021作为设置于阱区结构302中心的覆盖区。本实施例中的第一掺杂类型与第二掺杂类型相反；理解为：如果第一掺杂类型为N型，则第二掺杂类型为P型，如果第一掺杂类型为P型，则第二掺杂类型为N型。本发明中的第一掺杂区结构3021具有使阱区结构302电流远离表面、有助于减少噪声等作用。第一掺杂区结构3021的掺杂浓度可大于1×1020cm-3数量级。
第二掺杂区结构3022形成于阱区结构302内，且具有第一掺杂类型，即第二掺杂区结构3022的掺杂类型与阱区结构302相同。其中，本发明第二掺杂区结构3022掺杂浓度大于阱区结构302掺杂浓度，即第二掺杂区结构3022掺杂浓度更浓。本发明提供的第二掺杂区结构3022形成接触区，多个第二掺杂区结构3022均设置于第一掺杂区结构3021旁侧且能够设置于阱区结构302四端的边缘。如图13所示，阱区结构302、第一掺杂区结构3021以及四个第二掺杂区结构3022形成90度旋转对称结构，四个第二掺杂区结构3022围绕中央的第一掺杂区结构3021设置。90度旋转对称结构可理解为以几何中心所在竖直轴为旋转轴任意旋转90度，旋转90度后得到的图形与原图形完全重合。本发明一些实施例中阻挡层200为埋氧化层(BOX，Buried Oxide)，阱区结构302为N阱结构或P阱结构。第二掺杂区结构3022的掺杂浓度也可大于1×1020cm-3数量级。
侧面掺杂区结构301形成于阱区结构302边缘，侧面掺杂区结构301具有第二掺杂类型，可见该侧面掺杂区结构301掺杂类型与阱区结构302掺杂类型相反。对于N阱结构，则在侧面掺杂区结构301掺杂的是P型杂质(P型掺杂)；或者对于P阱结构，本发明在侧面掺杂区结构301掺杂的是N型杂质(N型掺杂)。本发明实施例中侧面掺杂区结构301的掺杂浓度可在1×1020cm-3左右。
本发明一个或多个实施例还能够提供一种半导体霍尔传感器，该半导体霍尔传感器可包括但不限于本发明任一实施例中的半导体器件结构。该半导体器件结构组成如前所述，不再进行赘述。可理解的是，本发明中的半导体霍尔传感器与CMOS(ComplementaryMetal-Oxide-Semiconductor，互补金属氧化物半导体)工艺或其他集成电路工艺兼容，形成包含本发明至少一个技术方案中霍尔传感器的集成电路。
如图12所示半导体霍尔传感器的原理图，B表示磁场值，I表示电流值，W表示霍尔传感器的宽度，L表示霍尔传感器的长度，t表示霍尔传感器的厚度，VH表示霍尔电压。可知电流垂直于磁场方向流动时，载流子会受到洛伦兹力的作用，假设载流子为负电荷，则根据左手定则，负电荷会向前方积累，而在后方留下正电荷，从而在垂直于磁场以及输入电流的反向产生电势差，称为霍尔电压VH。
VH＝[GrH/(qnt)]IB
SI＝GrH/(qnt)
VH＝SIIB
其中，G表示形状因子，取决于霍尔传感器几何形状；rH表示霍尔散射因子，由材料决定；q表示电子电量，n表示载流子浓度，SI表示霍尔传感器的灵敏度。
据此可以得知：在材料和形状都确定的情况下，本发明提供的一个或多个技术方案能够减小n和/或t，进而能够增大霍尔传感器的灵敏度SI。具体地，本发明能够通过阱区结构深度减小的方式使t减小；传统的霍尔传感器在硅和氧化硅表面会产生大量的界面陷阱电荷，会在器件内部产生相应的感应电荷而使n增大；本发明通过侧面掺杂区结构形成反向偏置的PN结，避免大量的界面陷阱电荷的存在，相比传统的霍尔传感器相当于使n减小，降低噪声影响，可见本发明提供的技术方案能够明显提高霍尔传感器的灵敏度SI。
在本说明书的描述中，参考术语“本实施例”、“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在以上的描述中，对于各层的构图、刻蚀、曝光、显影、离子注入、高温氧化及化学气相沉积等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明实质内容上所作的任何修改、等同替换和简单改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种半导体器件结构，其特征在于，包括：
半导体基底；
阻挡层，形成于所述半导体基底上；
阱区结构，形成于所述阻挡层上，具有第一掺杂类型；
隔离层，设置于所述阱区结构周围，且设置于所述阻挡层上；
第一掺杂区结构，形成于所述阱区结构内，具有第二掺杂类型；其中，所述第一掺杂类型与所述第二掺杂类型相反；
第二掺杂区结构，形成于所述阱区结构内，具有第一掺杂类型；其中，所述第二掺杂区结构掺杂浓度大于所述阱区结构掺杂浓度；
侧面掺杂区结构，形成于所述阱区结构边缘；且所述侧面掺杂区结构具有所述第二掺杂类型。
2.根据权利要求1所述的半导体器件结构，其特征在于，
多个所述第二掺杂区结构均设置于所述第一掺杂区结构旁侧。
3.根据权利要求2所述的半导体器件结构，其特征在于，
所述阱区结构、所述第一掺杂区结构及四个所述第二掺杂区结构形成90度旋转对称结构，且四个所述第二掺杂区结构围绕所述第一掺杂区结构设置。
4.根据权利要求1所述的半导体器件结构，其特征在于，
所述阻挡层为埋氧化层，所述阱区结构为N阱结构或者P阱结构，所述隔离层为浅槽隔离结构。
5.一种半导体霍尔传感器，其特征在于，该半导体霍尔传感器包括权利要求1至4中任一权利要求所述的半导体器件结构。
6.一种半导体器件结构的制造方法，其特征在于，包括：
提供半导体基底；
在所述半导体基底上依次形成阻挡层和单晶硅层；
基于所述单晶硅层形成有源区和围绕所述有源区的隔离层；
对所述有源区进行离子注入，以形成具有第一掺杂类型的阱区结构，所述阱区结构边缘具有侧面掺杂区结构；
对所述阱区结构进行离子注入，以形成具有第二掺杂类型的第一掺杂区结构和具有所述第一掺杂类型的第二掺杂区结构；
其中，所述对所述阱区结构进行离子注入的过程中使所述第二掺杂区结构掺杂浓度大于所述阱区结构掺杂浓度，并使所述第二掺杂类型与所述第一掺杂类型相反。
7.根据权利要求6所述的半导体器件结构的制造方法，其特征在于，所述基于所述单晶硅层形成有源区和围绕所述有源区的隔离层包括：
通过刻蚀所述单晶硅层的方式形成沟槽，以利用沟槽划分出有源区；
对所述有源区侧面进行倾斜离子注入，以形成具有第二掺杂类型的侧面掺杂区结构；
向所述沟槽内填充绝缘材料，然后进行化学机械平坦化处理，以形成围绕所述有源区的隔离层。
8.根据权利要求7所述的半导体器件结构的制造方法，其特征在于，所述通过刻蚀所述单晶硅层的方式形成沟槽包括：
在所述单晶硅层上部形成初始氧化层；
在所述初始氧化层上沉积氮化硅层；
刻蚀所述初始氧化层、所述氮化硅层以及所述单晶硅层，以形成沟槽且在所述沟槽底部露出所述阻挡层，并在所述沟槽内侧壁上形成线形氧化层。
9.根据权利要求6所述的半导体器件结构的制造方法，其特征在于，在形成所述第一掺杂区结构和所述第二掺杂区结构之后还包括：
沉积多层绝缘层；
在所述多层绝缘层内形成接触孔；
在所述接触孔内形成金属互连结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110276101.1A CN113178519B (zh) | 2021-03-15 | 2021-03-15 | 一种半导体器件结构及其制造方法、半导体霍尔传感器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110276101.1A CN113178519B (zh) | 2021-03-15 | 2021-03-15 | 一种半导体器件结构及其制造方法、半导体霍尔传感器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113178519A CN113178519A (zh) | 2021-07-27 |
| CN113178519B true CN113178519B (zh) | 2023-04-18 |
Family
ID=76922005
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110276101.1A Active CN113178519B (zh) | 2021-03-15 | 2021-03-15 | 一种半导体器件结构及其制造方法、半导体霍尔传感器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113178519B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113851582A (zh) * | 2021-08-18 | 2021-12-28 | 杭州未名信科科技有限公司 | 一种垂直型霍尔传感器及其制备方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5137837A (en) * | 1990-08-20 | 1992-08-11 | Hughes Aircraft Company | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate |
| US6737682B1 (en) * | 2002-07-30 | 2004-05-18 | Taiwan Semiconductor Manufacturing Company | High voltage tolerant and low voltage triggering floating-well silicon controlled rectifier on silicon-on-insulator for input or output |
| KR20120050338A (ko) * | 2010-11-10 | 2012-05-18 | 삼성전자주식회사 | 접합 항복을 이용한 전기적 퓨즈 및 이를 구비하는 반도체 집적회로 |
| WO2014020372A1 (en) * | 2012-08-03 | 2014-02-06 | Freescale Semiconductor, Inc. | A semiconductor device comprising an esd protection device, an esd protection circuitry, an integrated circuit and a method of manufacturing a semiconductor device |
| EP2746799B1 (en) * | 2012-12-20 | 2016-04-20 | Nxp B.V. | Semiconductor magnetic field sensors |
| US9029976B1 (en) * | 2013-12-27 | 2015-05-12 | Macronix International Co., Ltd. | Semiconductor device and method of fabricating the same |
| US9406742B2 (en) * | 2014-04-09 | 2016-08-02 | Vanguard International Semiconductor Corporation | Semiconductor device having super-junction structures |
| US9263436B2 (en) * | 2014-04-30 | 2016-02-16 | Vanguard International Semiconductor Corporation | Semiconductor device and method for fabricating the same |
| US9287497B2 (en) * | 2014-06-04 | 2016-03-15 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with hall effect sensors and methods for producing such integrated circuits |
| CN105336660B (zh) * | 2014-07-30 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| KR101903828B1 (ko) * | 2014-10-27 | 2018-10-04 | 매그나칩 반도체 유한회사 | 반도체 기반의 홀 센서 |
| CN105845727B (zh) * | 2015-01-15 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种高耐压半导体器件及其制造方法 |
| US10037986B2 (en) * | 2015-03-19 | 2018-07-31 | Nxp Usa, Inc. | ESD protection structure and method of fabrication thereof |
| US9722097B2 (en) * | 2015-09-16 | 2017-08-01 | Vanguard International Semiconductor Corporation | Semiconductor device and method for manufacturing the same |
| US9680011B2 (en) * | 2015-10-29 | 2017-06-13 | Nxp Usa, Inc. | Self-adjusted isolation bias in semiconductor devices |
| US9728581B2 (en) * | 2015-11-04 | 2017-08-08 | Texas Instruments Incorporated | Construction of a hall-effect sensor in a buried isolation region |
| US9825169B2 (en) * | 2015-12-16 | 2017-11-21 | Nxp Usa, Inc. | Partial, self-biased isolation in semiconductor devices |
| US9941350B1 (en) * | 2017-03-10 | 2018-04-10 | Nxp Usa, Inc. | Semiconductor device isolation via depleted coupling layer |
| US10103285B1 (en) * | 2017-04-13 | 2018-10-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method of manufacturing the same |
| US10102895B1 (en) * | 2017-08-25 | 2018-10-16 | Qualcomm Incorporated | Back gate biasing magneto-resistive random access memory (MRAM) bit cells to reduce or avoid write operation failures caused by source degeneration |
| US11047930B2 (en) * | 2019-03-11 | 2021-06-29 | Globalfoundries Singapore Pte. Ltd. | Hall effect sensors with tunable sensitivity and/or resistance |
| US11588101B2 (en) * | 2019-03-30 | 2023-02-21 | Texas Instruments Incorporated | Hall sensor with performance control |
| DE102019004060B3 (de) * | 2019-06-11 | 2020-05-07 | Tdk-Micronas Gmbh | lsolierte Hallsensorstruktur |
-
2021
- 2021-03-15 CN CN202110276101.1A patent/CN113178519B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113178519A (zh) | 2021-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405299B (zh) | 具有溝渠結構的半導體元件與方法 | |
| TWI424527B (zh) | 包含延伸穿過埋藏絕緣層的導電結構之電子裝置 | |
| US6066885A (en) | Subtrench conductor formed with large tilt angle implant | |
| EP0631307B1 (en) | Fabricating method of a semiconductor device having trench structure for element isolating regions | |
| JP2009522820A (ja) | トレンチ・キャパシタとトレンチ抵抗器とを含む半導体構造物 | |
| KR20000053556A (ko) | 기판 접촉부 형성 방법 및 반도체 디바이스 | |
| KR20110053168A (ko) | 두 개 이상의 장치 구조 형성을 위해 폭을 변경하는 마스크 개구를 이용한 반도체 공정 | |
| US8957494B2 (en) | High-voltage Schottky diode and manufacturing method thereof | |
| TWI394264B (zh) | 對電荷載子遷移率修正之旋轉剪應力 | |
| CN113178519B (zh) | 一种半导体器件结构及其制造方法、半导体霍尔传感器 | |
| WO2009052156A2 (en) | Isolation trench with rounded corners for bicmos process | |
| JP2002033476A (ja) | 半導体装置およびその製造方法 | |
| JP2008135474A (ja) | 半導体装置 | |
| US20180123023A1 (en) | Well-based vertical hall element with enhanced magnetic sensitivity | |
| US20040251511A1 (en) | Semiconductor device including an isolation trench having a dopant barrier layer formed on a sidewall thereof and a method of manufacture therefor | |
| JPH0745696A (ja) | 半導体装置およびその製造方法 | |
| KR100582147B1 (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| US6087244A (en) | Methods of forming semiconductor-on-insulator devices including buried layers of opposite conductivity type | |
| US7557429B2 (en) | Semiconductor device with resistor element and dummy active region | |
| US20200298275A1 (en) | Capacitive micromachined ultrasonic transducer and method of fabricating the same | |
| US20070278542A1 (en) | Semiconductor device and fabricating method thereof | |
| JPH08148504A (ja) | 半導体装置及びその製造方法 | |
| JP2899018B2 (ja) | 半導体装置 | |
| JP3608999B2 (ja) | 半導体装置の製造方法 | |
| CN113851582A (zh) | 一种垂直型霍尔传感器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |